CN115225078B - 电平检测电路和电平转换电路 - Google Patents
电平检测电路和电平转换电路 Download PDFInfo
- Publication number
- CN115225078B CN115225078B CN202211134702.XA CN202211134702A CN115225078B CN 115225078 B CN115225078 B CN 115225078B CN 202211134702 A CN202211134702 A CN 202211134702A CN 115225078 B CN115225078 B CN 115225078B
- Authority
- CN
- China
- Prior art keywords
- branch
- pulse signal
- electrically connected
- level
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及电平转换技术领域,公开了电平检测电路和电平转换电路,电平检测电路包括信号处理单元、第一脉冲信号产生单元、第二脉冲信号产生单元、第一负载支路、第二负载支路、第一主开关支路、第一旁开关支路、第二主开关支路、第二旁开关支路和电流源;在电平发生转变时,脉冲信号产生单元产生脉冲信号,该脉冲信号用于控制第一旁开关支路和第二旁开关支路的导通时间,而通过控制脉冲信号的持续时间一方面可以在电平切换初期加快第一负载支路和第二负载支路的电位形成速度,提高响应速度,另一方面在第一负载支路和第二负载支路的电位形成后,通过不再向第一旁开关支路或者第二旁开关支路的控制端输入脉冲信号,能降低电路使用功耗。
Description
技术领域
本发明涉及电平转换技术领域,具体涉及电平检测电路和电平转换电路。
背景技术
在模拟电路领域,常需要使用电平转换电路进行信号的电平转换,例如在单片机输出驱动信号驱动***电路工作时,由于单片机输出的开关信号或者PWM信号的驱动能力差,就需要对单片机输出的信号进行电平转换。
对于电平转换电路,其转换速度和工作功耗是电路的重要参数。然而对于现有电平转换电路,其转换速度和工作功耗是相反的,如果为了提高转换速度,则需要增加电路工作电流,而工作电流的增加则会增加工作功耗。因此现有电平转换电路在转换速度提升时则会提升工作功耗,在工作功耗降低时,其转换速度会变慢。
发明内容
在鉴于背景技术的不足,本发明是提供了电平检测电路和电平转换电路,来提高电平转换速度和降低功耗。
为解决以上技术问题,本发明第一方面提供了电平检测电路,包括
信号处理单元,包括输入端和输出端,被配置于对输入的信号进行反相;
第一脉冲信号产生单元和第二脉冲信号产生单元;所述第一脉冲信号产生单元与所述输出端电连接,在所述输出端的信号电平发生改变时产生至少一个脉冲信号;所述第二脉冲信号产生单元与所述输入端电连接,在所述输入端的信号电平发生改变时产生至少一个脉冲信号;
第一负载支路、第二负载支路、第一主开关支路、第一旁开关支路、第二主开关支路、第二旁开关支路和电流源;
所述第一主开关支路的输入端和第一旁开关支路的输入端分别与所述第一负载支路的输出端电连接;所述第一主开关支路的控制端与信号处理单元的输入端电连接,在信号处理单元的输入端的信号电平为第一状态时导通,产生第一电流;所述第一旁开关支路的控制端与所述第二脉冲信号产生单元的脉冲信号输出端电连接,在输入所述脉冲信号的电平为第一状态时导通,产生第二电流,所述第二电流大于第一电流;
所述第二主开关支路的输入端和第二旁开关支路的输入端分别与所述第二负载支路的输出端电连接;所述第二主开关支路的控制端与信号处理单元的输出端电连接,在信号处理单元的输出端的信号电平为第一状态时导通,产生第三电流;所述第二旁开关支路的控制端与所述第一脉冲信号产生单元的脉冲信号输出端电连接,在输入所述脉冲信号的电平为第一状态时导通,产生第四电流;所述第四电流大于第三电流;
所述第一主开关支路的输出端和第二主开关支路的输出端与所述电流源电连接,所述第一旁开关支路的输出端和所述第二旁开关支路的输出端均接地。
在第一方面的某种实施方式中,所述信号处理单元为反相器。
在第一方面的某种实施方式中,所述第一状态为高电平状态。
在第一方面的某种实施方式中,所述第一脉冲信号产生单元在所述输出端的信号电平从低电平变为高电平时产生至少一个脉冲信号;所述第二脉冲信号产生单元在所述输入端的信号电平从低电平变为高电平时产生至少一个脉冲信号。
在第一方面的某种实施方式中,所述第一负载支路包括第一MOS管P1和第二MOS管HN1,所述第二负载支路包括第三MOS管P2和第四MOS管HN2;所述第一MOS管P1的源极与第三MOS管P2的源极电连接;所述第一MOS管P1的栅极分别与所述第一MOS管P1的漏极和第二MOS管HN1的漏极电连接;所述第三MOS管P2的栅极分别与第三MOS管P2的漏极和第四MOS管HN2的漏极电连接;所述第二MOS管HN1的源极为第一负载支路的输出端;所述第四MOS管HN2的源极为第二负载支路的输出端。
在第一方面的某种实施方式中,所述第一主开关支路包括第五MOS管N3,所述第一旁开关支路包括第六MOS管N1,所述第二主开关支路包括第七MOS管N4,所述第二旁开关支路包括第八MOS管N2;
所述第五MOS管N3的漏极和第六MOS管N1的漏极分别与第一负载支路的输出端电连接;所述第五MOS管N3的栅极与所述信号处理单元的输入端电连接;所述第六MOS管N1的栅极与所述第二脉冲信号产生单元的脉冲信号输出端电连接;
所述第七MOS管N4的漏极和第八MOS管N2的漏极分别与第二负载支路的输出端电连接;所述第七MOS管N4的栅极与所述信号处理单元的输出端电连接;所述第八MOS管N2的栅极与所述第一脉冲信号产生单元的脉冲信号输出端电连接;
所述第五MOS管N3的源极和第七MOS管N4的源极分别与所述电流源电连接;所述第六MOS管N1的源极和第八MOS管N2的源极接地。
对本发明的电平检测电路的工作原理进行说明:
外部信号输入到信号处理单元的输入端,第一负载支路的输入端和第二负载支路的输入端输入转换电压VHB;
当外部信号从低电平变为高电平时,第一主开关支路导通,第一旁开关支路在输入脉冲信号为高电平时导通,第二主开关支路和第二旁开关支路关断,此时第一负载支路的输出端的电压小于第二负载支路的输出端的电压;当第一旁开关支路的控制端没有输入脉冲信号时,第一旁开关支路关断,但此时第一主开关支路仍然导通,第一负载支路的输出端的电压仍然能小于第二负载支路的输出端的电压;
当外部信号从高电平变为低电平时,通过信号处理单元的反相,第一脉冲信号产生单元的输入信号从低电平变为高电平,此时第二主开关支路导通,第二旁开关支路在输入脉冲信号为高电平时导通,第一主开关支路和第一旁开关支路关断,此时第一负载支路的输出端的电压大于第二负载支路的输出端的电压;当第二旁开关支路的控制端没有输入脉冲信号时,第二旁开关支路关断,但此时第二主开关支路仍然导通,第一负载支路的输出端的电压仍然能大于第二负载支路的输出端的电压;因此通过对本发明的第一负载支路的电气节点的电压和第二负载支路的电气节点的电压进行检测比较便能得到外部信号的电平状态;
另外由于第一MOS管P1、第三MOS管P2、第二MOS管HN1和第四MOS管HN2均有寄生电容,为了提高MOS管的开关速度,本发明在外部信号的电平变化后的一段时间内即脉冲信号产生单元输出脉冲信号时,让第一主开关支路产生第一电流,让第一旁开关支路产生第二电流,从而增大第一MOS管P1和第三MOS管P2的栅极的充放电流,提高开关速度和本发明的响应速度,在第一MOS管P1和第三MOS管P2打开后,为了降低功耗,通过控制脉冲信号产生单元产生的脉冲信号的数量和脉冲信号的高电平持续时间可以控制第一旁开关支路的导通时间来降低功耗。
第二方面,本发明还提供了一种电平转换电路,应用上述的电平检测电路,包括电压比较单元、电流镜单元和第二信号处理单元;所述电压比较单元包括电压输入端、第一输入端、第二输入端、第一输出端和第二输出端,所述第一输入端与所述第一负载支路电连接,所述第二输入端与所述第二负载支路电连接,所述第一输出端与所述电流镜单元的主电流镜电连接,所述第二输出端分别与所述电流镜单元的从电流镜和第二信号处理单元的输入端电连接,所述第二信号处理单元对输入的信号进行反相;所述电压比较单元在所述第一输入端的电压大于第二输入端的电压时,所述电压输入端与所述第二信号处理单元的输入端连通;所述电压比较单元在所述第一输入端的电压小于第二输入端的电压时,所述第一输出端向所述主电流镜输入工作电流。
在第二方面的某种实施方式中,所述电压比较单元包括第九MOS管P3和第十MOS管P4,所述第九MOS管P3的源极和第十MOS管P4的源极电连接,第九MOS管P3的漏极为电压比较单元的第一输出端,第十MOS管P4的漏极为电压比较单元的第二输出端;第九MOS管P3的栅极为电压比较单元的第一输入端,第十MOS管P4的栅极为电压比较单元的第二输入端,第九MOS管P3的源极为电压比较单元的电压输入端。
在第二方面的某种实施方式中,所述第二信号处理单元包括反相器。
在实际使用时,将电压输入端接入转换电压VHB,将电流镜单元的输出端接入转换电压VHS,转换电压VHB为高电平状态,转换电压VHS为低电平状态;
当第一输入端的电压小于第二输入端的电压时即信号处理单元的输入端输入的信号在高电平时,电流镜单元由于输入工作电流工作,此时转换电压VHS输入到第二信号处理单元进行反相,第二信号处理单元输出高电平的信号;
当第一输入端的电压大于第二输入端的电压时即信号处理单元的输入端输入的信号在低电平时,电压输入端与第二信号处理单元的输入端连通,此时转换电压VHB输入到第二信号处理单元进行反相,第二信号处理单元输出低电平的信号,进而实现电平的转换。而在通过本发明的电平转换电路进行电平转换时,由于电平检测电路的转换速度得到提高、工作功耗得到了降低,因此整个电平转换过程的速度同样得到提高,工作功耗同样得到降低。
本发明与现有技术相比所具有的有益效果是:本发明在进行电平转换时,通过在电平发生转变即从低电平变为高电平时,产生脉冲信号,该脉冲信号用于控制第二电流和第四电流的持续时间,通过控制脉冲信号的持续时间一方面可以在电平切换初期加快第一负载支路和第二负载支路的电位形成速度,提高响应速度,另一方面在第一负载支路和第二负载支路的电位形成后,通过不再向第一旁开关支路或者第二旁开关支路的控制端输入脉冲信号,可以降低电路的整体使用功耗。
附图说明
图1为实施例中的电平检测电路的结构示意图;
图2为实施例中的第一负载支路、第二负载支路、第一主开关支路、第一旁开关支路、第二主开关支路、第二旁开关支路和电流源的电路图;
图3为外部输入信号与第二脉冲信号产生单元产生的信号的波形图;
图4为实施例中的电平转换电路的电路图;
图5为电平转换电路使用时的波形图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
如图1所示,电平检测电路,包括
信号处理单元1,包括输入端和输出端,被配置于对输入的信号进行反相;
第一脉冲信号产生单元2和第二脉冲信号产生单元3;第一脉冲信号产生单元2与输出端电连接,在输出端的信号电平发生改变时产生至少一个脉冲信号;第二脉冲信号产生单元3与输入端电连接,在输入端的信号电平发生改变时产生至少一个脉冲信号;
第一负载支路4、第二负载支路5、第一主开关支路6、第一旁开关支路7、第二主开关支路8、第二旁开关支路9和电流源10;
第一主开关支路6的输入端和第一旁开关支路7的输入端分别与第一负载支路4的输出端电连接;第一主开关支路6的控制端与信号处理单元1的输入端电连接,在信号处理单元1的输入端的信号电平为第一状态时导通,产生第一电流;第一旁开关支路7的控制端与第二脉冲信号产生单元3的脉冲信号输出端电连接,在输入脉冲信号的电平为第一状态时导通,产生第二电流,第二电流大于第一电流;其中第一电流为uA级别,第二电流为mA级别;
第二主开关支路8的输入端和第二旁开关支路9的输入端分别与第二负载支路5的输出端电连接;第二主开关支路8的控制端与信号处理单元1的输出端电连接,在信号处理单元1的输出端的信号电平为第一状态时导通,产生第三电流;第二旁开关支路9的控制端与第一脉冲信号产生单元2的脉冲信号输出端电连接,在输入脉冲信号的电平为第一状态时导通,产生第四电流;第四电流大于第三电流;其中,第三电流为uA级别,第四电流为mA级别;
第一主开关支路6的输出端和第二主开关支路8的输出端与电流源10电连接,第一旁开关支路7的输出端和第二旁开关支路9的输出端均接地。
本实施例中,第一脉冲信号产生单元2在输出端的信号电平从低电平变为高电平时产生一个脉冲信号;第二脉冲信号产生单元3在输入端的信号电平从低电平变为高电平时产生一个脉冲信号。以第二脉冲信号产生单元3为例,外部输入信号IN的波形和第二脉冲信号产生单元3产生的脉冲信号的波形如图3所示。当脉冲信号在高电平状态时,第一旁开关支路7或者第二旁开关支路9导通。在实际使用时,脉冲信号的高电平持续时间可以在1ns~100ns之间。
在某种实施方式中,第一脉冲信号产生单元2在输出端的信号电平从高电平变为低电平时产生一个脉冲信号;第二脉冲信号产生单元3在输入端的信号电平从高电平变为低电平时产生一个脉冲信号。
本实施例中,信号处理单元1包括反相器INV1。第一状态为高电平状态。
如图2所示,在电平检测电路的一种实施电路中,第一负载支路4包括第一MOS管P1和第二MOS管HN1,第二负载支路5包括第三MOS管P2和第四MOS管HN2;第一MOS管P1的源极与第三MOS管P2的源极电连接;第一MOS管P1的栅极分别与所述第一MOS管P1的漏极和第二MOS管HN1的漏极电连接;第三MOS管P2的栅极分别与第三MOS管P2的漏极和第四MOS管HN2的漏极电连接;第二MOS管HN1的源极为第一负载支路4的输出端;第四MOS管HN2的源极为第二负载支路5的输出端。
第一主开关支路6包括第五MOS管N3,第一旁开关支路7包括第六MOS管N1,第二主开关支路8包括第七MOS管N4,第二旁开关支路9包括第八MOS管N2;
第五MOS管N3的漏极和第六MOS管N1的漏极分别与第一负载支路4的输出端电连接;第五MOS管N3的栅极与信号处理单元1的输入端电连接;第六MOS管N1的栅极与第二脉冲信号产生单元3的脉冲信号输出端电连接;
第七MOS管N4的漏极和第八MOS管N2的漏极分别与第二负载支路5的输出端电连接;第七MOS管N4的栅极与信号处理单元1的输出端电连接;第八MOS管N2的栅极与第一脉冲信号产生单元2的脉冲信号输出端电连接;
第五MOS管N3的源极和第七MOS管N4的源极分别与电流源10电连接;第六MOS管N1的源极和第八MOS管N2的源极接地。
在实际使用时,外部输入信号IN输入到信号处理单元1的输入端,第一负载支路4的输入端和第二负载支路5的输入端输入转换电压VHB;第二MOS管HN1的栅极输入电源VDD,第四MOS管HN2的栅极输入电源VDD;
当外部输入信号IN从低电平变为高电平时,第一主开关支路6导通,第一旁开关支路7在输入脉冲信号为高电平时导通,第二主开关支路8和第二旁开关支路9关断,此时第一负载支路4的输出端的电压小于第二负载支路5的输出端的电压;当第一旁开关支路7的控制端没有输入脉冲信号时,第一旁开关支路7关断,但此时第一主开关支路6仍然导通,第一负载支路4的输出端的电压仍然能小于第二负载支路5的输出端的电压;
当外部输入信号IN从高电平变为低电平时,通过信号处理单元1的反相,第一脉冲信号产生单元2的输入信号从低电平变为高电平,此时第二主开关支路8导通,第二旁开关支路9在输入脉冲信号为高电平时导通,第一主开关支路6和第一旁开关支路7关断,此时第一负载支路4的输出端的电压大于第二负载支路5的输出端的电压;当第二旁开关支路9的控制端没有输入脉冲信号时,第二旁开关支路9关断,但此时第二主开关支路8仍然导通,第一负载支路4的输出端的电压仍然能大于第二负载支路5的输出端的电压;因此通过对本发明的第一负载支路4的电气节点的电压和第二负载支路5的电气节点的电压进行检测比较便能得到外部输入信号IN的电平状态;
另外由于第一MOS管P1、第三MOS管P2、第二MOS管HN1和第四MOS管HN2均有寄生电容,为了提高MOS管的开关速度,本发明在外部输入信号IN的电平变化后的一段时间内即脉冲信号产生单元输出脉冲信号时,让第一主开关支路6产生第一电流,让第一旁开关支路7产生第二电流,从而增大第一MOS管P1和第三MOS管P2的栅极的充放电流,提高开关速度和本发明的响应速度,在第一MOS管P1和第三MOS管P2打开后,为了降低功耗,通过控制脉冲信号产生单元产生的脉冲信号的数量和脉冲信号的高电平持续时间可以控制第一旁开关支路7的导通时间来降低功耗。
如图4所示,本发明还提供了一种电平转换电路,在图2电路的基础上,还包括电压比较单元11、电流镜单元12和第二信号处理单元13;电压比较单元11包括电压输入端、第一输入端、第二输入端、第一输出端和第二输出端,第一输入端与第一负载支路4电连接,第二输入端与第二负载支路5电连接,第一输出端与电流镜单元12的主电流镜电连接,第二输出端分别与电流镜单元12的从电流镜和第二信号处理单元13的输入端电连接,第二信号处理单元13对输入的信号进行反相;电压比较单元11在第一输入端的电压大于第二输入端的电压时,电压输入端与第二信号处理单元13的输入端连通;电压比较单元11在第一输入端的电压小于第二输入端的电压时,第一输出端向主电流镜输入工作电流。
具体地,电压比较单元11包括第九MOS管P3和第十MOS管P4,第九MOS管P3的源极和第十MOS管P4的源极电连接,第九MOS管P3的漏极为电压比较单元11的第一输出端,第十MOS管P4的漏极为电压比较单元11的第二输出端;第九MOS管P3的栅极为电压比较单元11的第一输入端,与第一MOS管P1的漏极电连接,第十MOS管P4的栅极为电压比较单元11的第二输入端,与第三MOS管P2的漏极电连接,第九MOS管P3的源极为电压比较单元的电压输入端,被配置于输入转换电压VHB。
具体地,第二信号处理单元13包括反相器INV2。
具体地,电流镜单元12包括MOS管N5和MOS管N6,MOS管N5为电流镜单元12的主电流镜,MOS管N6为电流镜单元12的从电流镜。
在实际使用时,将电压输入端接入转换电压VHB,将电流镜单元12的输出端接入转换电压VHS,转换电压VHB为高电平状态,转换电压VHS为低电平状态;
当第一输入端的电压小于第二输入端的电压时即信号处理单元1的输入端输入的信号在高电平时,电流镜单元12由于输入工作电流工作,此时转换电压VHS输入到第二信号处理单元13进行反相,第二信号处理单元13输出高电平的信号,与外部输入信号IN的高电平对应。
当第一输入端的电压大于第二输入端的电压时即信号处理单元1的输入端输入的信号在低电平时,电压输入端与第二信号处理单元13的输入端连通,此时转换电压VHB输入到第二信号处理单元13进行反相,第二信号处理单元13输出低电平的信号,与外部输入信号IN的低电平对应,进而实现电平的转换。而在通过本发明的电平转换电路进行电平转换时,由于电平检测电路的转换速度得到提高、工作功耗得到了降低,因此整个电平转换过程的速度同样得到提高,工作功耗同样得到降低。
为便于理解,本实施例中,外部输入信号IN、信号处理单元1的输出信号INB、第一脉冲信号产生单元2的输出信号INB_P、第二脉冲信号产生单元3的输出信号IN_P、第一MOS管P1的漏极电压INH、第三MOS管P2的漏极电压INBH的波形和反相器INV2的输出端电压INE的波形如图5所示。
示例性地,将第一脉冲信号产生单元2输出的脉冲信号的电流值设计为1mA,持续时间为5ns,电流源10的电流为5uA,本发明的电平转换电路在将外部输入信号IN转换为第二信号处理单元13的输出信号所需要的时间小于1ns;当外部输入信号IN的频率为1MHz时,电平转换电路的平均功耗约为15uA。而现有电平转换电路的转换时间一般在10ns以上,整体的平均功耗在几百uA甚至1mA以上。
综上,本发明在进行电平转换时,通过在电平发生转变即从低电平变为高电平时,产生脉冲信号,该脉冲信号用于控制第二电流和第四电流的持续时间,通过控制脉冲信号的持续时间一方面可以在电平切换初期加快第一负载支路4和第二负载支路5的电位形成速度,提高响应速度,另一方面在第一负载支路4和第二负载支路5的电位形成后,通过不再向第一旁开关支路或者第二旁开关支路的控制端输入脉冲信号即撤去第二电流或者第四电流,可以降低电路的整体使用功耗。
上述依据本发明为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。
Claims (9)
1.电平检测电路,其特征在于,包括
信号处理单元,包括输入端和输出端,被配置于对输入的信号进行反相;
第一脉冲信号产生单元和第二脉冲信号产生单元;所述第一脉冲信号产生单元与所述输出端电连接,在所述输出端的信号电平发生改变时产生至少一个脉冲信号;所述第二脉冲信号产生单元与所述输入端电连接,在所述输入端的信号电平发生改变时产生至少一个脉冲信号;
第一负载支路、第二负载支路、第一主开关支路、第一旁开关支路、第二主开关支路、第二旁开关支路和电流源;
所述第一主开关支路的输入端和第一旁开关支路的输入端分别与所述第一负载支路的输出端电连接;所述第一主开关支路的控制端与信号处理单元的输入端电连接,在信号处理单元的输入端的信号电平为第一状态时导通,产生第一电流;所述第一旁开关支路的控制端与所述第二脉冲信号产生单元的脉冲信号输出端电连接,在输入所述脉冲信号的电平为第一状态时导通,产生第二电流;所述第二电流大于第一电流;
所述第二主开关支路的输入端和第二旁开关支路的输入端分别与所述第二负载支路的输出端电连接;所述第二主开关支路的控制端与信号处理单元的输出端电连接,在信号处理单元的输出端的信号电平为第一状态时导通,产生第三电流;所述第二旁开关支路的控制端与所述第一脉冲信号产生单元的脉冲信号输出端电连接,在输入所述脉冲信号的电平为第一状态时导通,产生第四电流; 所述第四电流大于第三电流;
所述第一主开关支路的输出端和第二主开关支路的输出端分别与所述电流源电连接,所述第一旁开关支路的输出端和所述第二旁开关支路的输出端均接地。
2.根据权利要求1所述的电平检测电路,其特征在于,所述信号处理单元为反相器。
3.根据权利要求1所述的电平检测电路,其特征在于,所述第一状态为高电平状态。
4.根据权利要求1所述的电平检测电路,其特征在于,所述第一脉冲信号产生单元在所述输出端的信号电平从低电平变为高电平时产生至少一个脉冲信号;所述第二脉冲信号产生单元在所述输入端的信号电平从低电平变为高电平时产生至少一个脉冲信号。
5.根据权利要求1所述的电平检测电路,其特征在于,所述第一负载支路包括第一MOS管(P1)和第二MOS管(HN1),所述第二负载支路包括第三MOS管(P2)和第四MOS管(HN2);所述第一MOS管(P1)的源极与第三MOS管(P2)的源极电连接;所述第一MOS管(P1)的栅极分别与所述第一MOS管(P1)的漏极和第二MOS管(HN1)的漏极电连接;所述第三MOS管(P2)的栅极分别与第三MOS管(P2)的漏极和第四MOS管(HN2)的漏极电连接;所述第二MOS管(HN1)的源极为第一负载支路的输出端;所述第四MOS管(HN2)的源极为第二负载支路的输出端。
6.根据权利要求1-5任一项所述的电平检测电路,其特征在于,所述第一主开关支路包括第五MOS管(N3),所述第一旁开关支路包括第六MOS管(N1),所述第二主开关支路包括第七MOS管(N4),所述第二旁开关支路包括第八MOS管(N2);
所述第五MOS管(N3)的漏极和第六MOS管(N1)的漏极分别与第一负载支路的输出端电连接;所述第五MOS管(N3)的栅极与所述信号处理单元的输入端电连接;所述第六MOS管(N1)的栅极与所述第二脉冲信号产生单元的脉冲信号输出端电连接;
所述第七MOS管(N4)的漏极和第八MOS管(N2)的漏极分别与第二负载支路的输出端电连接;所述第七MOS管(N4)的栅极与所述信号处理单元的输出端电连接;所述第八MOS管(N2)的栅极与所述第一脉冲信号产生单元的脉冲信号输出端电连接;
所述第五MOS管(N3)的源极和第七MOS管(N4)的源极分别与所述电流源电连接;所述第六MOS管(N1)的源极和第八MOS管(N2)的源极接地。
7.电平转换电路,其特征在于,包括权利要求1-6任一项所述的电平检测电路,包括电压比较单元、电流镜单元和第二信号处理单元;所述电压比较单元包括电压输入端、第一输入端、第二输入端、第一输出端和第二输出端,所述第一输入端与所述第一负载支路电连接,所述第二输入端与所述第二负载支路电连接,所述第一输出端与所述电流镜单元的主电流镜电连接,所述第二输出端分别与所述电流镜单元的从电流镜和第二信号处理单元的输入端电连接,所述第二信号处理单元对输入的信号进行反相;所述电压比较单元在所述第一输入端的电压大于第二输入端的电压时,所述电压输入端与所述第二信号处理单元的输入端连通;所述电压比较单元在所述第一输入端的电压小于第二输入端的电压时,所述第一输出端向所述主电流镜输入工作电流。
8.根据权利要求7所述的电平转换电路,其特征在于,所述电压比较单元包括第九MOS管(P3)和第十MOS管(P4),所述第九MOS管(P3)的源极和第十MOS管(P4)的源极电连接,第九MOS管(P3)的漏极为电压比较单元的第一输出端,第十MOS管(P4)的漏极为电压比较单元的第二输出端;第九MOS管(P3)的栅极为电压比较单元的第一输入端,第十MOS管(P4)的栅极为电压比较单元的第二输入端,第九MOS管(P3)的源极为电压比较单元的电压输入端。
9.根据权利要求7所述的电平转换电路,其特征在于,所述第二信号处理单元包括反相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211134702.XA CN115225078B (zh) | 2022-09-19 | 2022-09-19 | 电平检测电路和电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211134702.XA CN115225078B (zh) | 2022-09-19 | 2022-09-19 | 电平检测电路和电平转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115225078A CN115225078A (zh) | 2022-10-21 |
CN115225078B true CN115225078B (zh) | 2022-12-02 |
Family
ID=83617274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211134702.XA Active CN115225078B (zh) | 2022-09-19 | 2022-09-19 | 电平检测电路和电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115225078B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116827320B (zh) * | 2023-07-27 | 2024-01-26 | 江苏润石科技有限公司 | 一种快速响应的自适应电源转换电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11308092A (ja) * | 1998-04-24 | 1999-11-05 | Nec Ic Microcomput Syst Ltd | レベルシフト回路及びこれを備える不揮発性メモリ |
JP2001185996A (ja) * | 1999-12-22 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | 半導体装置の入力回路 |
JP2014007809A (ja) * | 2012-06-22 | 2014-01-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
CN107223310A (zh) * | 2017-04-13 | 2017-09-29 | 深圳市汇顶科技股份有限公司 | 电平转换电路和指纹识别装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101699772B1 (ko) * | 2010-06-17 | 2017-01-26 | 삼성전자주식회사 | 전력 변환기 및 전력 변환 방법 |
CN108885677B (zh) * | 2016-04-01 | 2022-05-17 | 侯经权 | 直接驱动功率控制 |
-
2022
- 2022-09-19 CN CN202211134702.XA patent/CN115225078B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11308092A (ja) * | 1998-04-24 | 1999-11-05 | Nec Ic Microcomput Syst Ltd | レベルシフト回路及びこれを備える不揮発性メモリ |
JP2001185996A (ja) * | 1999-12-22 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | 半導体装置の入力回路 |
JP2014007809A (ja) * | 2012-06-22 | 2014-01-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
CN107223310A (zh) * | 2017-04-13 | 2017-09-29 | 深圳市汇顶科技股份有限公司 | 电平转换电路和指纹识别装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115225078A (zh) | 2022-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100218506B1 (ko) | 액정 표시 장치용 레벨 시프트 회로 | |
KR100231091B1 (ko) | 레벨 시프터 회로 | |
US7667490B2 (en) | Voltage shifter circuit | |
US4063117A (en) | Circuit for increasing the output current in MOS transistors | |
US20090085639A1 (en) | Output buffer circuit | |
US8378728B1 (en) | Level shifting flip-flop | |
CN115225078B (zh) | 电平检测电路和电平转换电路 | |
US7737735B2 (en) | Output circuit for outputting a signal with a high-voltage amplitude | |
JPH04150224A (ja) | 集積回路 | |
JP3036482B2 (ja) | 出力バッファ回路 | |
US20060232297A1 (en) | Driver circuit | |
CN116722859A (zh) | 电平移位电路、电平移位器和降压型dcdc转换器 | |
JP4724575B2 (ja) | レベル変換回路 | |
CN213152036U (zh) | 电平移位电路以及集成电路 | |
KR20080045351A (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
KR20010004448A (ko) | 고전압 출력 인버터 | |
CN109450411A (zh) | 锁存器及其驱动方法和芯片 | |
CN110690890B (zh) | 一种电平移位电路 | |
KR100261179B1 (ko) | 씨모스 전압 레벨 쉬프트 회로 | |
US20230170885A1 (en) | Voltage conversion circuit and memory | |
CN109327205B (zh) | 一种升压时钟发生电路 | |
KR100273292B1 (ko) | 반도체 칩의 입력버퍼회로 | |
CN107579728B (zh) | 采用电荷泵的功率场效应管的驱动电路 | |
KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
CN106249453B (zh) | 一种低功率源极驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |