CN100492910C - 利用基极偏压的电平转换器 - Google Patents
利用基极偏压的电平转换器 Download PDFInfo
- Publication number
- CN100492910C CN100492910C CNB021500002A CN02150000A CN100492910C CN 100492910 C CN100492910 C CN 100492910C CN B021500002 A CNB021500002 A CN B021500002A CN 02150000 A CN02150000 A CN 02150000A CN 100492910 C CN100492910 C CN 100492910C
- Authority
- CN
- China
- Prior art keywords
- transistor
- grid
- input
- voltage
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
Abstract
一种电平转换器,是用于薄膜晶体管液晶显示器,包含:一转换电路,用以将一输入电压电平转换成一输出电压电平,包含:一第一晶体管,包含一源极、一漏极、一栅极及一基极;以及一第二晶体管,包含一源极、一漏极、一栅极及一基极;一第一偏压电路,用以对该第一晶体管的该基极偏压,包含一输入端及一输出端;以及一第二偏压电路,用以对该第二晶体管的该基极偏压,包含一输入端及一输出端;该第一偏压电路的该输出端连接于该第一晶体管的该基极,该第二偏压电路的该输出端连接于该第二晶体管的该基极。基极偏压电路,用来对输入端晶体管的基极进行偏压,藉以调整输入端晶体管的临界电压,以达到高速、省电及低电压输入的目的。
Description
技术领域
本发明有关一种电平转换器,具体说有关一种用于薄膜晶体管液晶显示器的电平转换器。
背景技术
薄膜晶体管液晶显示器需要一种电平转换器,将一输入电压转换成一较高的输出电压,供驱动显示器各组件。由于使用薄膜晶体管(TFT)制程,其晶体管的临界电压值大于传统互补金属氧化物半导体(CMOS)制程,因此需要一个检测电路来检测薄膜晶体管的临界电压,以避免输入电压过低导致电平转换器无法正常工作。
图1为一***转换器,如图所示,电平转换器的基本架构包含一个转换电路32、一个第一检测电路27及一第二检测电路29。转换电路32包含一对输入晶体管(input transistor):第一晶体管2和第二晶体管4,及一对负载晶体管(load transistor):第三晶体管6和第四晶体管8。第一检测电路27包含一第五晶体管10、一第一输入端18和一第一电流源14。第二检测电路29包含一第六晶体管12、第二输入端20和一第二电流源16。第一输入端18及第二输入端20的输入信号为一对互补信号。第五晶体管10和第六晶体管12是用来检测第一晶体管2及第二晶体管4的临界电压,确保第一晶体管2及第二晶体管4均操作于适当的工作区间,以完成电平转换的任务。
图2为另一***转换器,基本架构与图1者相同,不同处在于第三晶体管6及第四晶体管8的栅极的接线方式。图3为另一***转换器,基本架构亦与图1者相同,不同处在于图3的***转换器便不需第二输入端20仍可正常的工作。
由于现今电子产品所需处理的数据量增加,各组件间的工作频率也必须跟着提高,但上述***转换器的速度。同时,由于第五晶体管10及第六晶体管12的接线方式,使其功能如同二极管,因此***转换器有两个直流路径由电流源(第一电流源14及第二电流源16)经检测晶体管(第五晶体管10及第六晶体管12)至接地端,产生不必要的电源消耗。
发明内容
本发明的目的在于为了克服***转换器的缺点而提供一种应用于薄膜晶体管液晶显示器的高速、低电压输入及减少电源消耗的电平转换器。
本发明的电平转换器,是用于薄膜晶体管液晶显示器,其特点是,包含:一转换电路,用以将一输入电压电平转换成一输出电压电平,包含:一第一晶体管,包含一源极、一漏极、一栅极及一基极;以及一第二晶体管,包含一源极、一漏极、一栅极及一基极;一第一偏压电路,用以对该第一晶体管的该基极偏压,包含一输入端及一输出端;以及一第二偏压电路,用以对该第二晶体管的该基极偏压,包含一输入端及一输出端;其中,该第一偏压电路的该输入端连接于该第一晶体管的该栅极且该第一偏压电路的该输出端连接于该第一晶体管的该基极,该第二偏压电路的该输入端连接于该第二晶体管的该栅极且该第二偏压电路的该输出端连接于该第二晶体管的该基极;其中藉由该第一晶体管之该栅极的电压以及该第一偏压电路之电源的电压,而动态地调整该第一晶体管之该基极的电压,以及藉由该第二晶体管之该栅极的电压以及该第二偏压电路之电源的电压,而动态地调整该第二晶体管之该基极的电压。
本发明的电平转换器,用于薄膜晶体管液晶显示器,其包含一转换电路,用以将一输入电压电平转换成一输出电压电平,包含:一第一晶体管,包含一源极、一漏极、一栅极及一基极;以及一第二晶体管,包含一源极、一漏极、一栅极及一基极;一第一偏压电路,用以对该第一晶体管的该基极偏压,包含一输入端及一输出端;以及一第二偏压电路,用以对该第二晶体管的该基极偏压,包含一输入端及一输出端;其中,该第一偏压电路及该第二偏压电路的该输入端连接于该第一晶体管的该栅极且该第一偏压电路的该输出端连接于该第一晶体管的该基极,该第二偏压电路的该输出端连接于该第二晶体管的该基极;其中藉由该第一晶体管之该栅极的电压以及该第一偏压电路之电源的电压,而动态地调整该第一晶体管之该基极的电压,以及藉由该第二晶体管之该栅极的电压以及该第二偏压电路之电源的电压,而动态地调整该第二晶体管之该基极的电压。
附图说明
图1为一习知例的电路图;
图2为另一习知例的电路图;
图3为另一习知例的电路图;
图4为本发明第一实施例的电路图;
图5为本发明第二实施例的电路图;
图6为本发明第三实施例的电路图。
具体实施方式
本发明为一种电平转换器,是用于薄膜晶体管液晶显示器,可将一输入电压值转换成一较高的输出电压值,其包含一组偏压电路,用来对输入晶体管进行偏压,藉以调整输入晶体管的临界电压值,使此种电平转换器能工作于低电压、高频的环境,并节省直流损耗。
薄膜晶体管(thin film transistor)的临界电压值可由以下公式来表示:
其中,γ与Φf为半导体制程参数,VSB为源极(source)与基极的电压差,Vth0为VSB=0V时的临界电压值,Vth为实际临界电压值。从以上公式得知,有两种方式可降低薄膜晶体管的临界电压,一为控制半导体制程参数γ与Φf,一为控制源极与基极的电压差VSB。然而,要从半导体制程来改善薄膜晶体管的临界电压是非常困难的,因此,本发明提供一种偏压电路,用来控制薄膜晶体管临界电压值的大小,使其临界电压值可随着输入信号的改变而改变。
本发明的电平转换器包含一转换电路、一第一偏压电路及一第二偏压电路。转换电路是用来将一输入电压电平转换成一输出电压电平,包含两个输入晶体管及两个负载晶体管,输入晶体管为n信道薄膜晶体管(n-channel TFT),包含一源极、一漏极(drain)、一栅极(gate)及一基极,负载晶体管为p信道薄膜晶体管(p-channel TFT),包含一源极、一漏极及一栅极。第一偏压电路及第二偏压电路分别用来对两个输入晶体管的基极进行偏压,其输出端连接于输入晶体管的基极,以调整输入晶体管的临界电压值。
图4为本发明的第一实施例,如图所示,转换电路32包含第一晶体管2、第二晶体管4、第三晶体管6及第四晶体管8,第一偏压电路的输入端34连接于第一输入端18及第一晶体管2的栅极,输出端36连接于第一晶体管2的基极,第二偏压电路的输入端38连接于第二输入端20及第二晶体管4的栅极,输出端40连接于第二晶体管4的基极,第一晶体管2及第二晶体管4的源极接地,第一晶体管2的漏极连接于第三晶体管6的漏极,第二晶体管4的漏极连接于第四晶体管8的漏极,第三晶体管6的栅极连接于第三晶体管6的漏极,第四晶体管8的栅极连接于第三晶体管6的栅极,第三晶体管6及第四晶体管8的源极连接于一电源30,第四晶体管8的漏极为第一输出端22,用来输出其输出电压电平。其中,第一输入端18与第二输入端20的输入信号彼此互补。
当第一输入端18的信号为高准位(如5V),即第二输入端20的信号为低准位(如0V)时,信号通过第一偏压电路26及第二偏压电路28,输出至第一晶体管2及第二晶体管4的基极,使得第一晶体管2的基极电压提高而第二晶体管4的基极电压降低。根据上述的公式,第一晶体管2的临界电压会下降(例如从3.5V降至2V),第二晶体管4的临界电压会上升(例如从2V升至3.5V),因此第一晶体管2的栅极电压高于临界电压且第二晶体管4的栅极电压低于临界电压,使得第一晶体管2导通且第二晶体管4关闭,此时转换电路32的功能有如一个放大器(amplifier),第一输出端22的输出信号将会放大其第一输入端18的输入信号(例如输出信号为12V)。相反的,当第一输入端18的信号为低准位,即第二输入端20的信号为高准位时,第一晶体管2的临界电压提高且第二晶体管4的临界电压降低,使得第一晶体管2关闭且第二晶体管4导通,此时第一输出端22的电压被拉至低准位(与第一输入端18的信号相同)。由上述可知,第一输出端22的输出信号与第一输入端18的输入信号同相并放大一特定比例。
当第一输入端18的信号为高准位时,第一晶体管2的基极电压亦需为高准位,当第一输入端18的信号为低准位时,第一晶体管2的基极电压亦需为低准位。因此,第一偏压电路26可利用一个缓冲器(buffer)或是两个反相器(inverter)串接来完成。同理可知第二偏压电路28亦可为一个缓冲器或是两个反相器串接。但偏压电路的结构并不仅限于上述两种,任何可达成同样功能的静态逻辑电路均能适用。
图5为本发明的第二实施例,其结构大致与图4第一实施例相同,不同处在于第三晶体管6的栅极连接于第四晶体管8的漏极,第四晶体管8的栅极连接于第三晶体管6的漏极,使其电路有第二输出端24。图6为本发明的第三实施例,其结构大致与第一实施例相同,即当第一输入端18的信号为高准位时,第一晶体管2的基极电压亦需为高准位,当第一输入端18的信号为低准位时,第一晶体管2的基极电压亦需为低准位。因此,第一偏压电路26可利用一个缓冲器(buffer)或是两个反相器(inverter)串接来完成。唯一不同处在于第二晶体管4的栅极及基极均连接于第二偏压电路的输出端40,而第二偏压电路的输入端38连接至第一输入端18,如此接法便不需第二输入端20,此电路可适用于仅有一种输入信号的装置。第二实施例与第三实施例的信号状态及操作分析与第一实施例无异,故不赘述。
本发明的电平转换器是利用上述偏压电路来改变输入晶体管的临界电压,使其临界电压可随着输入信号高低而有所调整,因此本发明的电平转换器不受低电压输入的限制,同时由于低电压意味着信号电平切换的速度可以更快,因此亦可工作于高频的环境下,且因为其偏压电路为静态逻辑电路,故无直流损耗,可节省电源。
Claims (7)
1.一种电平转换器,是用于薄膜晶体管液晶显示器,其特征在于,包含:
一转换电路,用以将一输入电压电平转换成一输出电压电平,包含:
一第一晶体管,包含一源极、一漏极、一栅极及一基极;以及
一第二晶体管,包含一源极、一漏极、一栅极及一基极;
一第一偏压电路,用以对该第一晶体管的该基极偏压,包含一输入端及一输出端;以及
一第二偏压电路,用以对该第二晶体管的该基极偏压,包含一输入端及一输出端;
其中,该第一偏压电路的该输入端连接于该第一晶体管的该栅极且该第一偏压电路的该输出端连接于该第一晶体管的该基极,该第二偏压电路的该输入端连接于该第二晶体管的该栅极且该第二偏压电路的该输出端连接于该第二晶体管的该基极;
其中根据该第一晶体管的该栅极的电压以及该第一偏压电路的输出电压,而动态地调整该第一晶体管的该基极的电压,以及根据该第二晶体管的该栅极的电压以及该第二偏压电路的输出电压,而动态地调整该第二晶体管的该基极的电压。
2.如权利要求1所述的电平转换器,其特征在于,该第一晶体管及该第二晶体管为一n信道薄膜晶体管。
3.如权利要求2所述的电平转换器,其特征在于,该转换电路包含:
一第一输入端,用以输入该输入电压电平;
一第二输入端,用以输入反相的该输入电压电平;
一第三晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;以及
一第四晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;
其中,该第一晶体管及该第二晶体管的源极接地,该第一晶体管的该栅极连接于该第一输入端,该第一晶体管的该漏极连接于该第三晶体管的该漏极,该第二晶体管的该栅极连接于该第二输入端,该第二晶体管的该漏极连接于该第四晶体管的该漏极,该第三晶体管的该栅极连接于该第三晶体管的该漏极,该第四晶体管的该栅极连接于该第三晶体管的该栅极,该第三晶体管及该第四晶体管的源极连接于一电源,该第四晶体管的该漏极输出该输出电压电平。
4.如权利要求2所述的电平转换器,其特征在于,该转换电路包含:
一第一输入端,用以输入该输入电压电平;
一第二输入端,用以输入反相的该输入电压电平;
一第三晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;以及
一第四晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;
其中,该第一晶体管及该第二晶体管的源极接地,该第一晶体管的该栅极连接于该第一输入端,该第一晶体管的该漏极连接于该第三晶体管的该漏极,该第二晶体管的该栅极连接于该第二输入端,该第二晶体管的该漏极连接于该第四晶体管的该漏极,该第三晶体管的该栅极连接于该第四晶体管的该漏极,该第四晶体管的该栅极连接于该第三晶体管的该漏极,该第三晶体管及该第四晶体管的源极连接于一电源,该第四晶体管的该漏极输出该输出电压电平。
5.一种电平转换器,是用于薄膜晶体管液晶显示器,其特征在于,包含:
一转换电路,用以将一输入电压电平转换成一输出电压电平,包含:
一第一晶体管,包含一源极、一漏极、一栅极及一基极;以及
一第二晶体管,包含一源极、一漏极、一栅极及一基极;
一第一偏压电路,用以对该第一晶体管的该基极偏压,包含一输入端及一输出端;以及
一第二偏压电路,用以对该第二晶体管的该基极偏压,包含一输入端及一输出端;
其中,该第一偏压电路及该第二偏压电路的输入端连接于该第一晶体管的该栅极且该第一偏压电路的该输出端连接于该第一晶体管的该基极,该第二偏压电路的该输出端连接于该第二晶体管的该基极;
其中根据该第一晶体管的该栅极的电压以及该第一偏压电路的输出电压,而动态地调整该第一晶体管的该基极的电压,以及根据该第二晶体管的该栅极的电压以及该第二偏压电路的输出电压,而动态地调整该第二晶体管的该基极的电压。
6.如权利要求5所述的电平转换器,其中该第一晶体管及该第二晶体管为一n沟道薄膜晶体管。
7.如权利要求6所述的电平转换器,其特征在于,该转换电路包含:
一输入端,用以输入该输入电压电平;
一第三晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;以及
一第四晶体管,是为一p信道薄膜晶体管,包含一源极、一漏极及一栅极;
其中,该第一晶体管及该第二晶体管的源极接地,该第一晶体管的该栅极连接于该输入端,该第一晶体管的该漏极连接于该第三晶体管的该漏极,该第二晶体管的该栅极连接于该第二晶体管的该基极,该第二晶体管的该漏极连接于该第四晶体管的该漏极,该第三晶体管的该栅极连接于该第三晶体管的该漏极,该第四晶体管的该栅极连接于该第三晶体管的该栅极,该第三晶体管及该第四晶体管的源极连接于一电源,该第四晶体管的该漏极输出该输出电压电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021500002A CN100492910C (zh) | 2002-11-06 | 2002-11-06 | 利用基极偏压的电平转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021500002A CN100492910C (zh) | 2002-11-06 | 2002-11-06 | 利用基极偏压的电平转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1499723A CN1499723A (zh) | 2004-05-26 |
CN100492910C true CN100492910C (zh) | 2009-05-27 |
Family
ID=34233822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021500002A Expired - Fee Related CN100492910C (zh) | 2002-11-06 | 2002-11-06 | 利用基极偏压的电平转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100492910C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5215534B2 (ja) * | 2006-05-19 | 2013-06-19 | 株式会社ジャパンディスプレイイースト | 画像表示装置 |
US7385441B2 (en) * | 2006-09-27 | 2008-06-10 | Tpo Displays Corp. | Level shifter with reduced power consumption |
KR100845106B1 (ko) * | 2007-09-07 | 2008-07-09 | 주식회사 동부하이텍 | 전압레벨 변경회로 |
CN103580670B (zh) * | 2012-07-25 | 2016-08-03 | 联咏科技股份有限公司 | 动态控制电平移位电路 |
CN108449081A (zh) * | 2015-05-29 | 2018-08-24 | 华为技术有限公司 | 一种电平转换电路及装置 |
-
2002
- 2002-11-06 CN CNB021500002A patent/CN100492910C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1499723A (zh) | 2004-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102446488B (zh) | 半导体器件 | |
EP0599273B1 (en) | Circuit for converting level of low-amplitude input | |
Yu et al. | A class-B output buffer for flat-panel-display column driver | |
US20050040889A1 (en) | Differential amplifier, data driver and display device | |
US8466908B2 (en) | Display device having a bias control unit for dynamically biasing a buffer and method thereof | |
US5675278A (en) | Level shifting circuit | |
JPWO2002047063A1 (ja) | 半導体集積回路、液晶駆動装置および液晶表示システム | |
TWI385616B (zh) | 驅動裝置及其驅動方法 | |
EP2306645B1 (en) | Comparator circuit and display device provided therewith | |
US20060152256A1 (en) | Push-pull buffer amplifier and source driver | |
US8786351B2 (en) | Level shifter | |
WO2020147306A1 (zh) | 耐压电平转换电路 | |
US20220238081A1 (en) | Output buffer and source driver including the same | |
US7405596B2 (en) | Driver circuit | |
CN100492910C (zh) | 利用基极偏压的电平转换器 | |
KR101830302B1 (ko) | 데이터 구동 증폭기 | |
US20040257327A1 (en) | Level shifter with body-biased circuit | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
JP2002072971A (ja) | ユニットゲインバッファ | |
CN101221714B (zh) | 驱动装置 | |
JP2001085988A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
US11901869B2 (en) | Amplifier capable of minimizing short-circuit current of output stage while having improved slew rate | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
US20220286091A1 (en) | Amplifier having improved slew rate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20151106 |
|
EXPY | Termination of patent right or utility model |