TWI577031B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI577031B
TWI577031B TW103138139A TW103138139A TWI577031B TW I577031 B TWI577031 B TW I577031B TW 103138139 A TW103138139 A TW 103138139A TW 103138139 A TW103138139 A TW 103138139A TW I577031 B TWI577031 B TW I577031B
Authority
TW
Taiwan
Prior art keywords
opening
layer
display device
width
wire
Prior art date
Application number
TW103138139A
Other languages
English (en)
Other versions
TW201618310A (zh
Inventor
劉侑宗
李淂裕
邱冠宇
王兆祥
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103138139A priority Critical patent/TWI577031B/zh
Priority to JP2014006868U priority patent/JP3196476U/ja
Priority to US14/607,286 priority patent/US9490273B2/en
Priority to KR1020150117313A priority patent/KR101793331B1/ko
Publication of TW201618310A publication Critical patent/TW201618310A/zh
Application granted granted Critical
Publication of TWI577031B publication Critical patent/TWI577031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

顯示裝置
本發明關於顯示裝置，且特別是關於用於顯示裝置之一種陣列基板結構。
為了實現高速影像處理以及高品質顯示影像，近年來如彩色液晶顯示裝置之平面顯示器已廣泛地使用。於液晶顯示裝置中，通常包括兩個上、下基板，以黏合或是封合材料接合在一起。而液晶材料被填入兩個基板之間，為了保持兩板之間固定的距離，具有一定粒徑的顆粒被散佈於上述兩板之間。
通常，下基板表面形成有用來當作開關元件的薄膜電晶體，此薄膜電晶體具有連接於掃描線(scanning line)的閘極電極(gate electrode)、連接於資料線(data line)的源極電極(source electrode)、與連接於像素電極(pixel electrode)的汲極電極(drain electrode)。而上基板係置於下基板上方，此上基板表面形成有一濾光片與複數個遮光材料(如由樹脂黑矩陣(Resin BM)構成)。此兩基板的週邊具有封合材料黏合固定住，而兩基板之間具有液晶材料。下基板亦稱之為陣列基板(array substrate)，而形成於其上之如薄膜電晶體、接觸物等數個元件則通常藉由數道微影製程所製作而成。
然而，隨著顯示裝置的影像的解析度的提升趨勢， 便需要於下基板上形成如薄膜電晶體、接觸物等尺寸更為縮減之數個元件時，提供可維持或提升顯示裝置的光穿透率表現與顯示表現之陣列基板結構。
依據一實施例，本發明提供了一種顯示裝置，包括：一基板；一絕緣層，位於該基板上；一半導體層，位於該絕緣層上；一介電層，位於該半導體層上，且該介電層具有一開口，並部分地露出該半導體層與該絕緣層，其中該開口於一第一方向上具有一第一寬度；以及一導線，沿不同於該第一方向之一第二方向延伸而設置於該介電層之上並填入該開口內，以電性連接為該開口所露出之該半導體層，其中該導線包括位於該介電層之一頂面上之一第一部以及位於該開口內之一第二部，而該導線之該第一部於該第一方向上具有一第二寬度，且該第一寬度係大於該第二寬度。
依據另一實施例，本發明提供了一種顯示裝置，包括：一基板；一絕緣層，位於該基板上；一介電層，位於該絕緣層上，且該介電層具有一開口，並部分露出該絕緣層；一凹槽，位於該絕緣層中並與該開口相連接；以及一導線，位於該開口與該凹槽內，以覆蓋該開口與該凹槽所露出之該絕緣層以及部分覆蓋為該開口所露出之該介電層之一側壁面。
依據又一實施例，本發明提供了一種顯示裝置，包括：一透光基板；以及一顯示層，設置於該透光基板與該基板之間。
為讓本發明之上述目的、特徵及優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
100‧‧‧基板
102‧‧‧第一絕緣層
104‧‧‧半導體層
104a‧‧‧源極區
106‧‧‧第二絕緣層
108‧‧‧第一導線
110‧‧‧第一介電層
112‧‧‧第二介電層
114、114’‧‧‧開口
116、116’‧‧‧第二導線
118‧‧‧金屬層
150‧‧‧凹口
160‧‧‧中間線
W、W’‧‧‧線寬
W1‧‧‧線寬
W2‧‧‧線寬
W3‧‧‧線寬
W4‧‧‧線寬
W1’‧‧‧線寬
W2’‧‧‧線寬
W3’‧‧‧線寬
A、B‧‧‧區域
D、D’‧‧‧開口之寬度
S1‧‧‧導線之第一部
S2‧‧‧導線之第二部
S3‧‧‧導線之第三部
第1圖為一上視示意圖，顯示了依據本發明之一比較例之一種陣列基板結構之佈局情形。
第2圖為一示意圖，顯示了第1圖內區域A之放大情形。
第3圖為一示意圖，顯示了依據本發明之一比較例之沿第1圖內3-3線段之陣列基板結構之剖面情形。
第4圖為一示意圖，顯示了依據本發明之一比較例之沿第1圖內4-4線段之陣列基板結構之剖面情形。
第5圖為一示意圖，顯示了依據本發明之另一比較例之沿第1圖內3-3線段之陣列基板結構之剖面情形。
第6圖為一示意圖，顯示了依據本發明之另一比較例之沿第1圖內4-4線段之陣列基板結構之剖面情形。
第7圖為一上視示意圖，顯示了依據本發明之一實施例之一種陣列基板結構之佈局。
第8圖為一示意圖，顯示了第7圖內區域B之放大情形。
第9圖為一示意圖，顯示了依據本發明之一實施例之沿第7圖內9-9線段之陣列基板結構之剖面情形。
第10圖為一示意圖，顯示了依據本發明之一實施例之沿第7圖內10-10線段之陣列基板結構之剖面情形。
第11圖為一示意圖，顯示了依據本發明之另一實施例之沿第7圖內9-9線段之陣列基板結構之剖面情形。
第12圖為一示意圖，顯示了依據本發明之另一實施例之沿第11圖內10-10線段之陣列基板結構之剖面情形。
第13圖為一剖面示意圖，顯示了依據本發明之一實施例之一種顯示裝置。
請參照第1-3圖，顯示了依據本發明之一比較例之一種陣列基板結構之一系列示意圖。在此，如第1-3圖所示之陣列基板結構為本案發明人所知悉之一種陣列基板結構，並於下文中藉其說明隨著形成於陣列基板結構上之如資料線、接觸開口等元件的尺寸縮減趨勢時，發明人所發現之開口率與對比度的降低以及資料線斷線等可能之不期望之電性表現與顯示表現的產生情形。
請參照第1圖，顯示了依據本發明之一比較例之一種陣列基板結構之佈局情形之一上視示意圖。在此，陣列基板結構主要包括：一基板100(在此未顯示，請參見第2-3圖)、數個U形半導體層104，分隔地設置於基板100上；一第一導線108，沿如X方向之一第一方向沿伸而設置於基板100上並部份覆蓋此些半導體層104之數個部分；一第二介電層112，形成於基板100、半導體層104、第一導線108上；數個第二導線116，沿如Y方向之一第二方向沿伸而分隔地設置於介電層112上並部份覆蓋此些半導體層104之一之一部；一金屬層118，設置於相鄰之兩第二導線116之間的第二介電層112之一部上以部份覆蓋此些半導體層104之一之另一部；以及數個開口114，分隔地設置於第二介電層112之內，以分別露出此些半導體層104之數部之頂面， 而導線116與金屬層118之一部則分別填入於此些開口114之一內，以形成與半導體層104之間的電性連結關係。
如第1圖所示，沿如X方向之一第一方向沿伸而設置之第一導線108係作為閘極線(gate line)之用，沿如Y方向之一第二方向沿伸而設置之此些第二導線116則作為資料線(data line)之用，而此些開口114係作為接觸孔(contact hole)之用，而形成於此些開口114內之導線116與金屬層118之一部係作為電性連接之用。在此，第一導線108具有大體均勻之線寬，而此些第二導線116則具有非均勻之兩個線寬W1與W2，而W2大於W1，而此些線寬W1與W2皆大於開口114沿第一方向上之一寬度D，此寬度D為開口114所具之最大寬度。另外，在開口114下之半導體層104則具有非均勻之兩個線寬W3與W4，而線寬W3大於線寬W4，而線寬W3係大於開口114沿第一方向上之寬度D，而線寬W4則等於開口114沿第一方向上之寬度D。此些第二導線116於非鄰近開口114之部分則具有較小之線寬W1，而鄰近開口114處之部分具有較大之線寬W2。藉由如此之不均勻線寬之實施情形，可確保第二導線116完全地填入於開口114所露出之第二介電層112與半導體層104之表面上，進而形成並確保第二導線116與半導體層104之間電性連接。第2圖則顯示了第1圖內區域A之放大情形，以更清楚顯示第二導線116之線寬W1與W2、開口114之最大寬度D及開口114下半導體層104之線寬W3與W4之間的相關設置情形。
請參照第3圖與第4圖等示意圖，分別顯示了依據本發明之一比較例之沿第1圖內3-3線段與4-4線段之陣列基板 結構之剖面情形。
如第3-4圖所示，於半導體層104與基板100之間更設置有一第一絕緣層102，以作為基板100與半導體層104之間之緩衝層之用，而半導體層104係設置於第一絕緣層102上。另外，於第一導線108與半導體層104之間更設置有一第二絕緣層106以作為閘絕緣層之用，以及於第二介電層112與第一導線108之間更設置有一第一介電層110。開口114則穿透第一介電層110與第二絕緣層106兩者之一部而部分露出了半導體層104內之一源極區104a，而第二導線116則亦形成於為開口114所露出之第二介電層112與第二絕緣層106之表面上。另外，如第3-4圖所示，第二導線116係實體接觸半導體層104內之源極區104a之頂面而形成其間之電性連結。
如第3-4圖所示情形中，基板100、半導體層104、第二絕緣層106與導線108等膜層之實施型態係採用頂閘極電晶體裝置(top-gate transistor device)型態而施行，但本發明之陣列基板結構並非以其為限。
請參照第5圖與第6圖等示意圖，分別顯示了依據本發明之另一比較例之沿第1圖內3-3線段與4-4線段之陣列基板結構之剖面情形。在此，於第5-6圖所示情形中，基板100、半導體層104、第二絕緣層106與第一導線108等實施型態則採用底閘極電晶體裝置(bottom-gate transistor device)型態而施行，因而具有不同於如第3-4圖所示之剖面情形。然而，如第5-6圖所示情形中，可省略絕緣層102之使用，第一導線108可直接設置於基板100之一部上，第二絕緣層106係設置於基板100與第 一導線108之上，半導體層104係設置於絕緣層106之一部上，第一介電層110與第二介電層112係依序設置於半導體層104與第二絕緣層106上，而開口114係穿透了第一介電層110與第二介電層112而部分露出了半導體層104之頂面，例如為半導體層104內之源極區104a之頂面，而導線116則亦形成於為開口114所露出之第一介電層110與第二介電層112之表面上。在此，如第5圖與第6圖等示意圖所示之陣列基板結構，其上視情形亦相同於第1圖所示情形，故不再此重複描述其上視情形。
然而，隨著形成於此陣列基板結構上之薄膜電晶體裝置及接觸物結構等元件的尺寸的縮減趨勢，於第1-6圖內所示之開口114內之第二導線116恐遭遇剝落(peeling)問題，而第二導線116所具之線寬W1與W2的相關設置情形亦恐不利於顯示元件內各像素的開口率與對比度等顯示表現的提升，如此恐會影響了包括如第1-6圖所示陣列基板結構之顯示裝置的光穿透率表現與顯示表現。
有鑑於此，本發明提供了一種陣列基板結構，其於隨著陣列基板結構上之薄膜電晶體及導電接觸物等元件之尺寸縮減時，仍可維持或更為提升包括此些陣列基板結構之顯示裝置的光穿透率表現與顯示表現。
請參照第7-12圖，顯示了依據本發明之一實施例之一種陣列基板結構之一系列示意圖。在此，第7-12圖所示之陣列基板結構係由修改第1-6圖所示之陣列基板結構之所得到，因此於第7-12圖所示之陣列基板結構中相同標號係代表相同元件。
請參照第7圖，陣列基板結構主要包括：一基板 100(在此未顯示，請參見第9-10圖)、數個U形半導體層104，分隔地設置於基板100上；一第一導線108，沿如X方向之一第一方向沿伸而設置於基板100上並部份覆蓋此些半導體層104之數個部分；一第二介電層112，形成於基板100、半導體層104、第一導線108上；數個第二導線116’，沿如Y方向之一第二方向沿伸而分隔地設置於第二介電層112上並部份覆蓋此些半導體層104之一之一部；一金屬層118，設置於相鄰之兩第一導線116’之間的第二介電層112之一部上以部份覆蓋此些半導體層104之一之另一部；以及數個開口114’，分隔地設置於第二介電層112之內，以分別露出一第二絕緣層106(在此未顯示，請參見第7-8圖)之數部之頂面，而第二導線116’之一部與導電層118之一部則分別填入於此些開口114’之一內，以形成與鄰近開口114’之半導體層104之間的電性連結關係。
如第7圖所示，沿如X方向之一第一方向沿伸而設置之導線108係作為閘極線(gate line)之用，沿如Y方向之一第二方向沿伸而設置之此些第二導線116’則作為資料線(data line)之用，而此些開口114’係作為接觸孔(contact hole)之用，而形成於此些開口114’內之第二導線116’與導電層118之一部係作為電性接觸物之用。在此，第一導線108具有大體均勻之線寬，而此些第二導線116則具有非均勻之三個線寬W1’、W2’與W3’，其中W2’係大於W1’以及W1’大於W3’，而此些線寬W1’、W2’與W3’皆小於開口114’沿第一方向上之一寬度D’，此寬度D’為開口114’所具之最大寬度。另外，半導體層104則具有少於開口114’之寬度D’之一均勻線寬W’，且半導體層104之一邊緣則具有一 圓導角結構(參照第8圖所示)。第二導線116’包括位於第二介電層112上且具有線寬W1’之一第一部S1、位於開口114’內之導線116’具有線寬W2’之一第二部S2，以及鄰近開口114’且位於第二介電層112上具有線寬W3’之一第三部S3。藉由如此之不均勻線寬之實施情形，可確保導線116’僅形成於鄰近開口114’之部分的第二介電層112上並部分填入為開口114’並覆蓋為開口114’所露出之介電層112內以及與為開口114’所露出之半導體層104形成電性接觸，進而形成並確保導線116’與半導體層104之間的電性連接情形。第8圖則顯示了第7圖內區域B之放大情形，以更清楚顯示第二導線116’之數個部分S1、S2與S3之各線寬W1’、W2’與W3’、半導體層104之線寬W’及開口114之寬度D’之間的相對關係。如第8圖所示，第二導線116’位於開口114’內之導線116’具有線寬W2’之第二部S2之一端係透過鄰近開口114’且位於第二介電層112上具有線寬W3’之第三部S3而連接了位於第二介電層112上且具有線寬W1’之第一部S1，而第二導線116’位於開口114’內之導線116’具有線寬W2’之第二部S2之另一端則直接地連接位於第二介電層112上且具有線寬W1’之第一部S1。
請參照第9圖與第10圖等示意圖，分別顯示了依據本發明之一實施例之沿第7圖內9-9線段與10-10線段之陣列基板結構之剖面情形。
如第9-10圖所示，於半導體層104與基板100之間更設置有一第一絕緣層102，以作為基板100與半導體層104之間之緩衝層之用，而半導體層104係設置於絕緣層102之一部上。另外，於第一導線108與半導體層104之間更設置有另一絕緣層 106以作為閘絕緣層之用，以及於第二介電層112與第一導線108之間更設置有一第一介電層110。請參照第9圖，開口114’具有由上往下漸縮之拔錐狀的輪廓(tapered configuration)，其除了穿透了第一介電層110與絕緣層106之一部外，其亦穿透了半導體層104而部分露出了半導體層104內之一源極區104a，進而露出了半導體層104之此源極區104a之一部的頂面與側壁面以及第一絕緣層102之一部之頂面，因此導線116’亦形成於為開口114’所露出之第二介電層112、第二絕緣層106、半導體層104與第一絕緣層102之表面上。另外，如第9圖所示，第二導線116’係實體接觸半導體層104之源極區104a一部的一頂面與一側壁面而非僅接觸半導體層104之頂面，進而形成與半導體層104內之源極區104a之間的電性連結。請參照第10圖，為開口114’所露出之半導體層104之源極區104a的部分則被去除而未顯示於第10圖中，而於鄰近為開口114’所露出之半導體層104之源極區104a的部分的絕緣層102內則形成有數個凹口150，而第二導線116’亦形成於為此些開口150所露出之第一絕緣層102之頂面與側壁面之上。如此，位於為開口114’所露出之第一絕緣層102之頂面上之第二導線116’距基板100之距離h1較位於為凹口150所露出之第一絕緣層102之頂面上之第二導線116’距基板100之距離h2為大，而為開口114’所露出之第一絕緣層102之一頂面與為凹口150所露出之第一絕緣層102之頂面之間具有一段差，而更具有連階段差之一交界面160(以虛線表示)。
如第9-10圖所示情形中，基板100、半導體層104、第二絕緣層106與導線108等膜層之實施型態係採用頂閘極電晶 體裝置(top-gate transistor device)型態而施行，但本發明之陣列基板結構並非以其為限。
請參照第11圖與第12圖等示意圖，分別顯示了依據本發明之另一實施例之沿第7圖內9-9線段與10-10線段之陣列基板結構之剖面情形。在此，於第11-12圖所示情形中，基板100、半導體層104、第二絕緣層106與第一導線108等實施型態則採用底閘極電晶體裝置(bottom-gate transistor device)型態而施行，因而具有不同於如第9-10圖所示之剖面情形。然而，如第11-12圖所示情形中，可省略第一絕緣層102之使用，導線108可直接設置於基板100之一部上，第二絕緣層106係設置於基板100與第一導線108之上，半導體層104係設置於第二絕緣層106之一部上，第一介電層110與第二介電層112係依序設置於半導體層104與第二絕緣層106上。在此，開口114’除了穿透了第一介電層110與第二介電層112之外，其亦穿透了半導體層104並部分露出半導體層104內之源極區104a一部的頂面與側壁面，因此第二導線116’亦形成於為開口114’所露出之第二介電層112與第一介電層110、第二絕緣層106、與半導體層104之表面上。另外，如第11圖所示，第二導線116’係實體接觸半導體層104之源極區106a一部的一頂面與側壁面而非僅接觸半導體層104之此部之頂面，進而形成其與半導體層104內之源極區104a之間的電性連結。請參照第12圖中，為開口114’所露出之半導體層104部分則被去除而未顯示於第12圖中，而於鄰近為開口114’所露出之半導體層104之源極區104a的部分的第二絕緣層106內則形成有數個凹口150，而第二導線116’亦形成於為此些開口150所 露出之第二絕緣層106之頂面與側壁面之上。如此，位於為開口114’所露出之第二絕緣層106之頂面上之第二導線116’距基板100之距離h1較位於為凹口150所露出之絕緣層102之頂面上之第二導線116’距基板100之距離h2為大，而為開口114’所露出之第二絕緣層106之一頂面與為凹口150所露出之第二絕緣層106之頂面之間具有一段差，而更具有連階段差之一交界面160(以虛線表示)。。在此，如第11圖與第12圖等示意圖所示之陣列基板結構，其上視情形亦相同於第7圖所示情形，故不再此重複描述其上視情形。
於一實施例中，當第7-12圖所示之開口114’之寬度D’與第1-6圖所示之開口114之寬度D相同時，相較於第1-6圖所示之陣列基板結構，於第7-12圖所示之陣列基板結構之數個實施例中，藉由第二導線116’與開口114’之設置，可使得第二導線116’之線寬更為縮減，而由於第二導線116’所具之三個線寬W1’、W2’與W3’皆不大於開口114’之最大寬度D’，因此有助於顯示元件內各像素的開口率與對比度等顯示表現的提升。再者，由於第10、12圖所示之陣列基板結構之數個實施例中，形成於開口114’內之第二導線116’部分係向下延伸進入位於半導體層104下方之一第一絕緣層102或一第二絕緣層106之一部內，且其採用接觸半導體層104之頂面與側壁面而非僅接觸頂面方式形成一接觸結構，因此可更穩固位於開口114’內之第二導線116’之附著情形與增加第二導線116’與半導體層104之接觸面積，因此有助於改善顯示元件內各像素內資料線與半導體層之間的接觸情形與接觸電阻，而不會如第1-6圖內所示之開口114內之第二導線116 般遭遇剝落(peeling)問題。
於第1-6圖與第7-12圖所示之實施例中，基板100之材質例如為玻璃或塑膠，第一絕緣層102之材質例如為氧化矽、氮化矽或其組合，半導體層104之材質例如為多晶矽，絕緣層106之材質例如為氧化矽，第一導線108之材質例如為鎢或鋁，第一介電層110與第二介電層112之材質則包括如氧化矽或氮化矽之不同材質，第二導線116、116’與金屬層118之材質例如為鎢或鋁且可同時形成。上述構件之製作可採用傳統陣列基板製程所完成，故在此不詳述其相關製作。
請參照第13圖，顯示了依據本發明之一實施例之一種顯示裝置500之一剖面示意圖。
如第13圖所示，顯示裝置500包括：一陣列基板結構300；一透光基板350；以及一顯示層400，設置於透光基板350與該陣列基板結構300之間。於一實施例中，顯示裝置500內之陣列基板結構300可包括如第7-12圖所示之陣列基板結構，且可更包括如像素電極、共電極(未顯示)等其他構件。而依照顯示裝置500之實施情形，例如為液晶顯示裝置或有機發光二極體顯示裝置，顯示層400則包括一液晶層或一有機發光二極體層。而於顯示裝置500中，依照顯示裝置500之實施情形，例如為液晶顯示裝置或有機發光二極體顯示裝置，透光基板350上可更包括有如彩色濾光物(未顯示)之其他構件，而透光基板350可包括如玻璃或塑膠之透光材質。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和 範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
104‧‧‧半導體層
108‧‧‧第一導線
112‧‧‧第二介電層
114’‧‧‧開口
116’‧‧‧第二導線
118‧‧‧金屬層
B‧‧‧區域
W’‧‧‧線寬
W1’‧‧‧線寬
W2’‧‧‧線寬
W3’‧‧‧線寬
D’‧‧‧開口之寬度
S1‧‧‧導線之第一部
S2‧‧‧導線之第二部
S3‧‧‧導線之第三部

Claims (14)

  1. 一種顯示裝置，包括：一基板；一絕緣層，位於該基板上；一半導體層，位於該絕緣層上；一介電層，位於該半導體層上，且該介電層具有一開口，並部分地露出該半導體層與該絕緣層，其中該開口於一第一方向上具有一第一寬度；以及一導線，沿不同於該第一方向之一第二方向延伸而設置於該介電層之上並填入該開口內，以電性連接為該開口所露出之該半導體層，其中該導線包括位於該介電層之一頂面上之一第一部以及位於該開口內之一第二部，而該導線之該第一部於該第一方向上具有一第二寬度，且該第一寬度係大於該第二寬度；其中從上視觀之，該半導體層具有類U形結構。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該開口之該第一寬度為該開口之最大寬度。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該半導體層於該第一方向上具有一第三寬度，且該第三寬度大於該第二寬度但小於該第一寬度。
  4. 如申請專利範圍第3項所述之顯示裝置，其中該導線更包括一第三部，以連接該第一部與該第二部，而該第三部係位於該介電層之該頂面上及鄰近該開口，而該導線之該第三部於該第一方向 上具有一第四寬度，且該第四寬度係小於該第二寬度。
  5. 如申請專利範圍第1項所述之顯示裝置，其中該導線之該第二部係覆蓋該開口所露出之該半導體層之一頂面與一側壁面。
  6. 如申請專利範圍第1項所述之顯示裝置，其中該半導體層之材料為多晶矽、非晶矽或金屬氧化物。
  7. 如申請專利範圍第1項所述之顯示裝置，其中該半導體層之邊緣具有一圓導角結構。
  8. 如申請專利範圍第1項所述之顯示裝置，其中該絕緣層為一緩衝層或一閘絕緣層。
  9. 如申請專利範圍第1項所述之顯示裝置，其中該導線為一資料線。
  10. 如申請專利範圍第1項所述之顯示裝置，更包括：一凹槽，位於該絕緣層中並與該開口相連接；其中該導線位於該開口與該凹槽內，以覆蓋該開口與該凹槽所露出之該絕緣層以及部分覆蓋為該開口所露出之該介電層之一側壁面。
  11. 如申請專利範圍第10項所述之顯示裝置，其中該開口所露出之該絕緣層之一頂面與該凹槽之一底面之間具有一段差。
  12. 如申請專利範圍第11項所述之顯示裝置，其中該凹槽更具有一連接面，以連接該開口所露出之該絕緣層之該頂面與該凹槽之一底面。
  13. 如申請專利範圍第1項所述之顯示裝置，更包括： 一透光基板；以及一顯示層，設置於該透光基板與該基板之間。
  14. 如申請專利範圍第13項所述之顯示裝置，其中該顯示層為一液晶層或一有機發光二極體層。
TW103138139A 2014-11-04 2014-11-04 顯示裝置 TWI577031B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103138139A TWI577031B (zh) 2014-11-04 2014-11-04 顯示裝置
JP2014006868U JP3196476U (ja) 2014-11-04 2014-12-26 アレイ基板構造及びこの表示装置
US14/607,286 US9490273B2 (en) 2014-11-04 2015-01-28 Display device comprising a dielectric layer having an opening partially exposing a semiconductor layer and a data line filling the opening
KR1020150117313A KR101793331B1 (ko) 2014-11-04 2015-08-20 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103138139A TWI577031B (zh) 2014-11-04 2014-11-04 顯示裝置

Publications (2)

Publication Number Publication Date
TW201618310A TW201618310A (zh) 2016-05-16
TWI577031B true TWI577031B (zh) 2017-04-01

Family

ID=52986133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138139A TWI577031B (zh) 2014-11-04 2014-11-04 顯示裝置

Country Status (4)

Country Link
US (1) US9490273B2 (zh)
JP (1) JP3196476U (zh)
KR (1) KR101793331B1 (zh)
TW (1) TWI577031B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808268A (zh) * 2019-11-07 2020-02-18 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、显示器
CN116387326A (zh) * 2019-12-06 2023-07-04 群创光电股份有限公司 电子装置
WO2024057380A1 (ja) * 2022-09-13 2024-03-21 シャープディスプレイテクノロジー株式会社 表示装置、及び、表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340331A (zh) * 2012-03-30 2013-10-01 Innocom Tech Shenzhen Co Ltd 陣列基板結構與顯示面板及其製造方法
TW201432915A (zh) * 2013-02-08 2014-08-16 Innolux Corp 液晶顯示面板及液晶顯示裝置
TW201438253A (zh) * 2013-03-27 2014-10-01 Sony Corp 半導體裝置、顯示單元及電子設備

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
JP2009014950A (ja) * 2007-07-04 2009-01-22 Seiko Epson Corp 液晶装置及び電子機器
EP2357672A1 (en) * 2008-11-20 2011-08-17 Sharp Kabushiki Kaisha Semiconductor layer and method for forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340331A (zh) * 2012-03-30 2013-10-01 Innocom Tech Shenzhen Co Ltd 陣列基板結構與顯示面板及其製造方法
TW201432915A (zh) * 2013-02-08 2014-08-16 Innolux Corp 液晶顯示面板及液晶顯示裝置
TW201438253A (zh) * 2013-03-27 2014-10-01 Sony Corp 半導體裝置、顯示單元及電子設備

Also Published As

Publication number Publication date
KR20160052315A (ko) 2016-05-12
US20160126254A1 (en) 2016-05-05
JP3196476U (ja) 2015-03-12
US9490273B2 (en) 2016-11-08
TW201618310A (zh) 2016-05-16
KR101793331B1 (ko) 2017-11-02

Similar Documents

Publication Publication Date Title
US20170221974A1 (en) Display device
US9711542B2 (en) Method for fabricating display panel
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
CN116249387A (zh) 显示装置
TW201024835A (en) Liquid crystal display device
TWI564644B (zh) 顯示裝置
US10503038B2 (en) Display device
TWI577031B (zh) 顯示裝置
US7656468B2 (en) Display device and manufacturing method of the display device
US10068924B2 (en) Display panel and display apparatus
KR20140132878A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9331105B2 (en) Array substrate, manufacturing method thereof and display device
JP4722538B2 (ja) 表示装置
US20220028964A1 (en) Display device and tiled display device including the same
CN110112145B (zh) 显示装置
TW202020535A (zh) 顯示面板及其製作方法
US11187950B2 (en) Array substrate and method of manufacturing same
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
US20220052079A1 (en) Display device and tiled display device including the same
TW202417944A (zh) 反射式顯示裝置以及其製造方法
JP2008116529A (ja) 液晶表示パネルの製造方法及び液晶表示パネル
KR100830525B1 (ko) 액정표시장치
CN117976675A (zh) 反射式显示装置以及其制造方法