KR20140132878A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140132878A
KR20140132878A KR1020130052022A KR20130052022A KR20140132878A KR 20140132878 A KR20140132878 A KR 20140132878A KR 1020130052022 A KR1020130052022 A KR 1020130052022A KR 20130052022 A KR20130052022 A KR 20130052022A KR 20140132878 A KR20140132878 A KR 20140132878A
Authority
KR
South Korea
Prior art keywords
layer
forming
source electrode
drain electrode
exposed
Prior art date
Application number
KR1020130052022A
Other languages
English (en)
Inventor
정승호
최영주
김준걸
조강문
김소연
주병환
이우근
전우석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130052022A priority Critical patent/KR20140132878A/ko
Priority to US14/012,580 priority patent/US9012994B2/en
Publication of KR20140132878A publication Critical patent/KR20140132878A/ko
Priority to US14/659,120 priority patent/US9281322B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)

Abstract

박막 트랜지스터 표시판을 제공한다. 본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층, 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 상기 소스 전극 및 상기 드레인 전극을 덮는 폴리머층 그리고 상기 폴리머층 위에 위치하는 보호막을 포함하고, 상기 데이터 배선층은 구리 또는 구리합금을 포함하고, 상기 폴리머층은 불화탄소를 포함한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line) 등의 신호선이 평판 표시 장치에 구비된다.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있는데, 이 때 산화물 반도체로 형성된 반도체층으로 구리 등의 물질이 확산되어 장치의 신뢰성이 떨어지는 문제가 있다.
본 발명이 해결하고자 하는 과제는 주배선층과 보호막 사이에 개재된 폴리머층을 포함하는 박막 트랜지스터 표시판을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 주배선층을 플라즈마 처리하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공하는데 있다.
본 발명의 일실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층, 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층, 상기 소스 전극 및 상기 드레인 전극을 덮는 폴리머층 그리고 상기 폴리머층 위에 위치하는 보호막을 포함하고, 상기 데이터 배선층은 구리 또는 구리합금을 포함하고, 상기 폴리머층은 불화탄소를 포함한다.
상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 포함하는 상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측면이 노출되어 있고, 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 상기 폴리머층이 덮을 수 있다.
상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함할 수 있다.
상기 보호막은 하부 보호막과 상부 보호막을 포함하고, 하부 보호막은 산화 규소를 포함하고, 상부 보호막은 질화 규소를 포함할 수 있다.
상기 하부 보호막은 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 폴리머층 부분과 접촉할 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함할 수 있다.
상기 폴리머층은 상기 채널 영역을 덮을 수 있다.
상기 기판 위에 위치하는 게이트 절연막을 더 포함하고, 상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함할 수 있다.
상기 폴리머층은 옥타플루오로시클로부탄(C4F8)을 포함할 수 있다.
상기 반도체층은 채널 영역을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 패턴을 가질 수 있다.
본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 산화물 반도체를 포함하는 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 표면을 불화탄소 플라즈마 처리하여 폴리머층을 형성하는 단계 그리고 상기 폴리머층을 덮도록 상기 기판 위에 보호막을 형성하는 단계를 포함하고, 상기 데이터 배선층을 구리 또는 구리합금을 포함하도록 형성한다.
상기 데이터 배선층을 형성하는 단계는 상기 반도체층 위에 배리어층을 형성하는 단계 그리고 상기 배리어층 위에 주배선층을 형성하는 단계를 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하도록 형성하고, 상기 배리어층은 금속 산화물을 포함하도록 형성할 수 있다.
상기 반도체층을 형성하는 단계와 상기 데이터 배선층을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행할 수 있다.
상기 반도체층은 상기 데이터 배선층을 형성하는 단계에서 상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 형성하고, 상기 노출된 반도체층 부분은 채널 영역을 형성하며, 상기 채널 영역에 인접한 상기 소스 전극 및 상기 드레인 전극 각각의 노출된 측면을 상기 폴리머층이 덮도록 형성할 수 있다.
상기 보호막을 형성하는 단계는 상기 폴리머층 위에 하부 보호막을 형성하는 단계 그리고 상기 하부 보호막 위에 상부 보호막을 형성하는 단계를 포함하고, 상기 하부 보호막은 산화 규소를 포함하도록 형성하고, 상기 상부 보호막은 질화 규소를 포함하도록 형성할 수 있다.
상기 하부 보호막을 형성하는 단계는 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 폴리머층 부분과 접촉하도록 형성할 수 있다.
상기 폴리머층은 상기 채널 영역을 덮도록 형성할 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하도록 형성할 수 있다.
상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함하도록 형성할 수 있다.
상기 폴리머층은 옥타플루오로시클로부탄(C4F8)을 포함하도록 형성할 수 있다.
본 발명의 일실시예에 따르면, 폴리머층이 공정상 노출되는 주배선층 부분을 덮는 구조를 포함하여 주배선층을 형성하는 물질이 산화되는 것을 억제함으로써 신뢰성을 향상시킬 수 있다. 또한, 주배선층 위에 형성하던 캐핑막을 생략할 수 있기 때문에 공정 비용을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3 내지 도 10은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다.
도 11은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 12는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 구조에서 주배선층과 보호막 사이의 계면을 나타내는 사진이다.
도 13은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p, 124p), 제2층 (121r, 124r)으로 이루어진 이중막 구조를 가질 수 있다. 제1층(121p, 124p), 제2층 (121r, 124r)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 예를 들어, 제1층(121p, 124p)은 티타늄을 포함하고, 제2층(121r, 124r)은 구리 또는 구리합금을 포함할 수 있다.
또한, 제1층(121p, 124p), 제2층(121r, 124r)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 이중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 삼중막 형태로 형성될 수 있다.
게이트선(121) 위에는 산화 규소 또는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 제1 절연막(140a) 및 제2 절연막(140b)을 포함할 수 있다. 제1 절연막(140a)은 대략 4000Å 두께의 질화 규소(SiNx)로 형성될 수 있고, 제2 절연막은 대략 500Å 두께의 산화 규소(SiO2)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 산질화 규소(SiON)이고, 제2 절연막(140b)은 산화 규소(SiO2)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140a, 140b)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체로 형성된 복수의 반도체층(151)이 형성되어 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.
반도체층(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 배리어층(171p, 173p, 175p), 주배선층(171r, 173r, 175r)의 이중막 구조를 가진다. 배리어층(171p, 173p, 175p)은 금속 산화물로 이루어져 있고, 주배선층(171r, 173r, 175r)은 구리 또는 구리 합금으로 형성되어 있다.
구체적으로, 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있다.
배리어층(171p, 173p, 175p) 반도체층(151)으로 구리 등의 물질이 확산되는 것을 방지하는 확산 방지막의 역할을 한다.
주배선층(171r, 173r, 175r) 위에는 폴리머층(177)이 위치한다. 폴리머층(177)은 불화탄소를 포함하고, 예를 들어 옥타플루오로시클로부탄(C4F8)를 포함할 수 있다. 본 실시예에서 폴리머층(177)은 소스 전극(173) 및 드레인 전극(175)의 표면과 직접 접촉하면서 소스 전극(173) 및 드레인 전극(175)을 덮고 있고, 특히 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)을 덮는다. 더 나아가 폴리머층(177)은 반도체층(151)의 돌출부(154) 및 게이트 절연막(140) 표면에도 형성될 수 있다.
이하, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)에 대해 구체적으로 설명하기로 한다.
도 2를 참고하면, 반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널 영역은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이러한 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175)의 측면은 노출되어 있고, 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)은 폴리머층(177)으로 덮여 있다. 폴리머층(177) 없이 소스 전극(173) 및 드레인 전극(175)의 노출된 측면 부분(A)이 후속 공정에 의해 형성되는 산화 규소를 포함하는 보호막과 접촉하게 되거나, 채널 특성을 갖도록 열처리를 하면 주배선층(171r, 173r, 175r)에 포함된 구리 등의 물질이 산화물을 형성하게 되어 채널 영역에 확산될 수 있다. 본 실시예에서는 폴리머층(177)이 구리 등의 물질이 산화되는 것을 방지할 수 있다.
본 실시예에서 폴리머층(177)은 플라즈마 처리에 의해 형성된다.
종래에는 주배선층(171r, 173r, 175r)의 상부에도 확산 방지막으로써 별도의 캐핑막을 형성하는 경우가 있었으나, 본 실시예에 따른 박막 트랜지스터 표시판에서는 폴리머층이 형성되어 있기 때문에 별도의 캐핑막 형성을 생략할 수 있다. 따라서, 캐핑막 형성을 위해 필요한 스퍼터링 비용을 감소할 수 있고, 생산성을 높일 수 있다.
폴리머층(177) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
본 실시예에서 보호막(180)은 하부 보호막(180a)과 상부 보호막(180b)을 포함할 수 있다. 하부 보호막(180a)은 산화 규소로 형성되고, 상부 보호막(180b)은 질화 규소로 형성될 수 있다. 본 실시예에서 반도체층(151)이 산화물 반도체를 포함하기 때문에 반도체층(151)과 인접한 하부 보호막(180a)은 산화 규소로 형성되는 것이 바람직하다. 하부 보호막(180a)이 질화 규소로 형성되면 박막 트랜지스터의 특성이 나타나지 않는다.
보호막(180)에는 드레인 전극(175)의 일단을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극 (191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
도 3 내지 도 10은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 단면도들이다. 도 3 내지 도 10은 도 1의 절단선 II-II를 따라 자른 단면도를 순서대로 나타낸 것이다.
도 3을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중 적어도 하나를 적층하고, 그 위에 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나를 적층하여 이중막을 형성한 후 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 예를 들어, 하부막(121p, 124p)은 티타늄을 포함하고, 상부막(121r, 124r)은 구리 또는 구리합금을 포함할 수 있다.
구체적으로, 이중막을 형성한 후에 감광막(도시하지 않음)을 적층하고 패터닝한 후 패터닝된 감광막(도시하지 않음)을 마스크로 하여 하부막(121p, 124p) 및 상부막(121r, 124r)을 함께 식각한다. 이때 사용하는 식각액(etchant)은 하부막(121p, 124p) 및 상부막(121r, 124r)을 함께 식각할 수 있는 것을 사용할 수 있다.
도 4를 참고하면, 게이트선(121) 및 게이트 전극(124)위에 게이트 절연막(140), 산화물막(150), 금속 산화물막(170p) 및 금속막(170r)을 적층한다. 게이트 절연막(140)은 질화 규소를 포함하는 제1 절연막(140a)을 증착한 후에 산화 규소를 포함하는 제2 절연막(140b)을 증착할 수 있다.
산화물막(150)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함하고, 금속 산화물막(170p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나를 포함하도록 형성하고, 금속막(170r)은 구리 또는 구리 합금을 포함하도록 형성할 수 있다.
그 위에 감광막(photo resist)을 형성한 후 패터닝하여 제1 감광막 패턴(50)을 형성한다. 제1 감광막 패턴(50)은 두꺼운 제1 영역(50a)과 상대적으로 얇은 제2 영역(50b)을 가진다. 제1 감광막 패턴(50)의 두께 차이는 마스크를 이용하여 조사하는 빛의 양을 조절하거나 리플로우 방법을 이용하여 형성할 수 있다. 빛의 양을 조절하는 경우에는 마스크에 슬릿 패턴 또는 격자 패턴이나 반투명층이 형성되어 있을 수 있다. 두께가 얇은 제2 영역(50b)은 박막 트랜지스터의 채널 영역이 형성될 위치에 대응한다.
도 5를 참고하면, 제1 감광막 패턴(50)을 마스크로 하여 금속 산화물막(170p) 및 금속막(170r)을 함께 식각할 수 있는 식각액(etchant)를 사용하여 금속 산화물막(170p) 및 금속막(170r)을 식각한다. 여기에서 사용하는 식각액은 게이트선(121)의 하부막(121p, 124p) 및 상부막(121r, 124r)을 식각할 때 사용한 식각액과 동일한 식각액일 수 있다.
도 5에서와 같이 금속 산화물막(170p) 및 금속막(170r)을 식각하면, 제1 감광막 패턴(50)에 의해 덮인 금속 산화물막(170p) 및 금속막(170r)의 측면도 식각액으로 인하여 식각되며 그 결과 도 5와 같이 제1 감광막 패턴(50)이 형성된 영역(A, B, C)의 안쪽에 제1 금속막(170p) 및 제2 금속막(170r)의 경계선이 위치하게 된다.
이 때, 금속 산화물막(170p) 및 금속막(170r)을 식각하는 식각액은 게이트 절연막(140), 산화물막(150)을 식각하지 않는다.
추가적으로, 제1 감광막 패턴(50)을 마스크로 산화물막(150)을 식각한다.
도 6을 참고하면, 에치백(etch back)으로 도 5에서 얇은 두께의 제2 부분(50b)를 제거한다. 이때, 제1 부분(50a)도 함께 식각되어 폭 및 높이가 줄어들어 도 6의 제2 감광막 패턴(51)이 된다. 제2 감광막 패턴(51)은 도 5에서의 제1 감광막 패턴(50)이 형성되었던 영역(A, B, C)에 비하여 좁은 영역(A', B', C')에 형성되어 있다.
도 7을 참고하면, 제2 감광막 패턴(51)을 마스크로 하여 식각액을 이용하여 금속 산화물막(170p)과 금속막(170r)을 식각한다.
이 때, 금속 산화물막(170p)과 금속막(170r)이 분리되어 이중막의 데이터선(171p, 171r), 소스 전극(173p, 173r) 및 드레인 전극(175p, 175r)이 형성된다. 또한, 산화물막(150)의 상부면이 노출되면서 박막 트랜지스터의 채널을 형성하는 돌출부(154)를 포함하는 산화물 반도체층(151)이 형성된다.
이처럼 두께가 다른 감광막 패턴을 이용하면, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 하부막(171p, 173p, 175p)과 동일한 평면 패턴을 가지는 반도체층(151, 154)이 형성된다. 한편, 반도체층(151, 154)은 드레인 전극(175)과 소스 전극(173) 사이의 노출된 부분을 제외하고 데이터선(171), 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가진다.
그 다음, 도 8을 참고하면 애싱(ashing)으로 감광막 패턴을 제거한 후에 소스 전극(173)과 드레인 전극(175) 표면을 불화탄소 플라즈마 처리한다.
도 9를 참고하면, 플라즈마 처리된 소스 전극(173) 및 드레인 전극(175) 표면을 따라 폴리머층(177)이 형성된다. 이 때, 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분을 포함하는 반도체층(151) 돌출부(154)의 채널 영역에 인접한 소스 전극(173) 및 드레인 전극(175) 각각의 측면이 노출되어 있고, 노출된 소스 전극의 측면 및 노출된 드레인 전극의 측면을 폴리머층(177)이 덮도록 형성한다.
폴리머층(177)은 소스 전극(173), 드레인 전극(175)의 표면 뿐만 아니라, 채널 영역과 게이트 절연막(140)을 덮도록 형성할 수도 있다.
도 10을 참고하면, 폴리머층(177) 위에 보호막(180)을 형성한다. 보호막(180)은 폴리머층(177) 위에 산화 규소를 포함하는 하부 보호막(180a)을 형성하고, 하부 보호막(180a) 위에 질화 규소를 포함하는 상부 보호막(180b)을 형성할 수 있다.
보호막(180)을 패터닝하여 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185)을 형성하고, 보호막(180) 위에 화소 전극(191)을 형성함으로써 도 2와 같은 박막 트랜지스터 표시판을 형성할 수 있다. 이 때, 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적으로 연결되도록 형성한다.
도 11은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판을 나타내는 단면도이다.
도 11에서 나타내는 실시예는 도 2에서 설명한 실시예와 대부분 동일하고, 다만 폴리머층(177)이 소스 전극(173)과 드레인 전극(175)의 노출된 표면만 덮고 있고, 채널 영역에 대응하는 반도체층(151)의 돌출부(154) 표면과 게이트 절연막(140) 위에는 폴리머층(177)이 형성되지 않는 구조이다.
도 12는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 구조에서 주배선층과 보호막 사이의 계면을 나타내는 사진이다.
도 12를 참고하면, 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 특성에 대해 살펴보기 위해 기판 위에 구리를 포함하는 배선층(1000)을 형성하고, 배선층(1000)의 표면을 옥타플루오로시클로부탄(C4F8) 플라즈마 처리한 후에 산화 규소를 포함하는 보호막(2000)을 형성하였다. 그러고 난 후 전자 현미경 사진을 찍은 사진이고, 도 12를 볼 때, 배선층(1000)과 보호막(2000) 사이에 나타나는 계면이 구리산화물과 같은 오염원이 형성되지 않은 깨끗한 상태임을 확인할 수 있다.
도 13은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 13을 참고하면, 제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
앞에서 차광 부재(220)와 색필터(230)가 대향 표시판(200)에 형성되는 것으로 설명했으나, 차광 부재(220)와 색필터(230) 중 적어도 하나는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
박막 트랜지스터 표시판(100)에 관한 설명은 도 2를 참고하여 설명한 실시예의 내용이 적용될 수 있다.
여기서, 본 실시예에 따른 박막 트랜지스터 표시판을 액정 표시 장치에 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121 게이트선 124 게이트 전극
154 반도체층 171 데이터선
173 소스 전극 175 드레인 전극
191 화소 전극

Claims (20)

  1. 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층,
    상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층,
    상기 소스 전극 및 상기 드레인 전극을 덮는 폴리머층 그리고
    상기 폴리머층 위에 위치하는 보호막을 포함하고,
    상기 데이터 배선층은 구리 또는 구리합금을 포함하고, 상기 폴리머층은 불화탄소를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 포함하는 상기 반도체층의 채널 영역에 인접하여 상기 소스 전극 및 상기 드레인 전극 각각의 측면이 노출되어 있고, 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 상기 폴리머층이 덮고 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 보호막은 하부 보호막과 상부 보호막을 포함하고, 하부 보호막은 산화 규소를 포함하고, 상부 보호막은 질화 규소를 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 하부 보호막은 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 폴리머층 부분과 접촉하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하는 박막 트랜지스터 표시판.
  7. 제2항에서,
    상기 폴리머층은 상기 채널 영역을 덮는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 기판 위에 위치하는 게이트 절연막을 더 포함하고, 상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 폴리머층은 옥타플루오로시클로부탄(C4F8)을 포함하는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 반도체층은 채널 영역을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 패턴을 갖는 박막 트랜지스터 표시판.
  11. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 산화물 반도체를 포함하는 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극 및 드레인 전극을 포함하는 데이터 배선층을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 표면을 불화탄소 플라즈마 처리하여 폴리머층을 형성하는 단계 그리고
    상기 폴리머층을 덮도록 상기 기판 위에 보호막을 형성하는 단계를 포함하고,
    상기 데이터 배선층을 구리 또는 구리합금을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 데이터 배선층을 형성하는 단계는 상기 반도체층 위에 배리어층을 형성하는 단계 그리고 상기 배리어층 위에 주배선층을 형성하는 단계를 포함하고,
    상기 주배선층은 구리 또는 구리합금을 포함하도록 형성하고, 상기 배리어층은 금속 산화물을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 반도체층을 형성하는 단계와 상기 데이터 배선층을 형성하는 단계는 하나의 마스크를 사용하여 동시에 수행하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 반도체층은 상기 데이터 배선층을 형성하는 단계에서 상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극으로 가리지 않고 노출된 부분을 형성하고, 상기 노출된 반도체층 부분은 채널 영역을 형성하며, 상기 채널 영역에 인접한 상기 소스 전극 및 상기 드레인 전극 각각의 노출된 측면을 상기 폴리머층이 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 보호막을 형성하는 단계는 상기 폴리머층 위에 하부 보호막을 형성하는 단계 그리고 상기 하부 보호막 위에 상부 보호막을 형성하는 단계를 포함하고,
    상기 하부 보호막은 산화 규소를 포함하도록 형성하고, 상기 상부 보호막은 질화 규소를 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 하부 보호막을 형성하는 단계는 상기 노출된 소스 전극의 측면 및 상기 노출된 드레인 전극의 측면을 덮고 있는 상기 폴리머층 부분과 접촉하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제14항에서,
    상기 폴리머층은 상기 채널 영역을 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제12항에서,
    상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제11항에서,
    상기 게이트 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 적어도 하나를 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제11항에서,
    상기 폴리머층은 옥타플루오로시클로부탄(C4F8)을 포함하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020130052022A 2013-05-08 2013-05-08 박막 트랜지스터 표시판 및 그 제조 방법 KR20140132878A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130052022A KR20140132878A (ko) 2013-05-08 2013-05-08 박막 트랜지스터 표시판 및 그 제조 방법
US14/012,580 US9012994B2 (en) 2013-05-08 2013-08-28 Thin film transistor array panel and method for manufacturing the same
US14/659,120 US9281322B2 (en) 2013-05-08 2015-03-16 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130052022A KR20140132878A (ko) 2013-05-08 2013-05-08 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140132878A true KR20140132878A (ko) 2014-11-19

Family

ID=51864202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130052022A KR20140132878A (ko) 2013-05-08 2013-05-08 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9012994B2 (ko)
KR (1) KR20140132878A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160085404A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN110752220B (zh) * 2019-10-30 2022-05-17 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274342B1 (ko) 1997-06-30 2001-01-15 김영환 반도체소자의금속배선형성방법
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
KR100640947B1 (ko) 2004-12-29 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
KR100702802B1 (ko) 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
CN101986777B (zh) 2007-12-27 2014-02-19 朗姆研究公司 斜面蚀刻工艺之后的铜脱色防止
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR20120028050A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101713994B1 (ko) 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120083725A (ko) 2011-01-18 2012-07-26 삼성전기주식회사 세라믹 전자부품 및 그의 제조방법
US20120289043A1 (en) * 2011-05-12 2012-11-15 United Microelectronics Corp. Method for forming damascene trench structure and applications thereof
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101987985B1 (ko) 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9023683B2 (en) * 2013-05-13 2015-05-05 Sharp Laboratories Of America, Inc. Organic semiconductor transistor with epoxy-based organic resin planarization layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160085404A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20140332889A1 (en) 2014-11-13
US9012994B2 (en) 2015-04-21
US9281322B2 (en) 2016-03-08
US20150187813A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR102166898B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
JP6261845B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US8183097B2 (en) Thin-film transistor substrate and method of manufacturing the same
US8957418B2 (en) Semiconductor device and display apparatus
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130126240A (ko) 박막 트랜지스터 표시판
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102039102B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150070491A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130117558A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US20180259820A1 (en) Semiconductor device, display apparatus, and method of manufacturing semiconductor device
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
KR102304103B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US9576987B2 (en) Display substrate and method of manufacturing the display substrate
KR101769612B1 (ko) 기판 평탄화 방법
KR20160100035A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20210095825A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150111550A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101987800B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination