TWI571191B - 在無核心基體處理中之電解沉積及通孔充填技術 - Google Patents

在無核心基體處理中之電解沉積及通孔充填技術 Download PDF

Info

Publication number
TWI571191B
TWI571191B TW100134565A TW100134565A TWI571191B TW I571191 B TWI571191 B TW I571191B TW 100134565 A TW100134565 A TW 100134565A TW 100134565 A TW100134565 A TW 100134565A TW I571191 B TWI571191 B TW I571191B
Authority
TW
Taiwan
Prior art keywords
metal
additional
core
layer
electrolytic plating
Prior art date
Application number
TW100134565A
Other languages
English (en)
Other versions
TW201220989A (en
Inventor
吳濤
尼可拉斯Ｒ 瓦茲
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201220989A publication Critical patent/TW201220989A/zh
Application granted granted Critical
Publication of TWI571191B publication Critical patent/TWI571191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

在無核心基體處理中之電解沉積及通孔充填技術
本發明係有關於在無核心基體處理中之電解沉積及通孔充填技術。
 發明背景
積體電路可形成在由諸如矽之材料製成的半導體晶圓上。半導體晶圓經製程處理而製成各種電子裝置。晶圓經切晶粒成為半導體晶片(晶片也稱作晶粒)，然後可使用多種已知方法附接至基體。基體典型地係設計來將晶粒耦接至印刷電路板、插槽、或其它連結。基體也發揮一或多項其它功能，包括但非限於晶粒的保護、隔離、絕緣、及/或溫度控制。基體傳統上係從積層多層結構包括浸漬以環氧樹脂材料之織造玻璃層所製成之核心形成。在該結構上形成接觸襯墊及傳導性軌跡來電氣式耦接該晶粒至該封裝體基體所耦接的裝置。
業已發展無核心基體來縮減基體厚度。於無核心基體中，典型地設置可去除式核心層，傳導層及介電層堆積在該可去除式核心層上，及然後去除核心。無核心基體典型地包括多個通孔於其中形成層間電氣連結。
一個晶粒附接方法型別中，晶粒係使用稱作為C4(控制式坍塌晶片連結)法，其中焊料凸塊係位在該晶粒與基體間，於覆晶組態中運用習知焊料凸塊陣列而安裝至基體。於C4方法中，焊料例如可使用模版罩蓋印刷而置於晶粒作用態側上、基體上、或晶粒及基體二者上之襯墊上。然後熔解焊料及許可流動，來確保各個凸塊全然濕潤凸塊所形成於其上之該襯墊。然後進行第二再流操作，在晶粒襯墊與基體襯墊間做出焊接連結。然後冷卻接合的封裝體檢完成焊料凸塊接頭。也可在封裝體與印刷電路板諸如主機板間做成焊料凸塊連結。
在其體上可提供表面最後加工。表面最後加工典型地作用來保護下方基體電氣連結直至組裝時。舉例言之，若基體包括銅(Cu)連結，則表面最後加工可置於銅上方。若裝置係焊接至基體，則表面最後加工可與焊料交互作用。另外，表面最後加工可恰在焊接操作前移除。用以保護銅的典型表面最後加工包括鎳/鈀/金(Ni/Pd/Au)層及有機焊接性保存(OSP)。鎳鈀金表面最後加工包括在銅上的鎳層，接著為在鎳上的鈀層，接著為在鈀上的金層。鎳提供銅遷移的障壁且保護銅表面免於氧化。鈀係作為鎳層之氧化障壁。金層係作用來在焊料接頭形成期間改良濕潤性。OSP表面最後加工典型地包括以水為主的有機化合物，其選擇性地鍵結銅形成有機金屬層，作用來保護銅免於氧化。
當運用無鉛焊料來耦接晶粒至基體時，常用包括錫、銀、及銅(SAC)合金之以錫為主的焊料。表面最後加工對確保強力耐用性接頭相當要緊。舉例言之，若表面最後加工對銅的保護不足，則可發生氧化，已氧化銅與無鉛焊料間之交互作用可能導致不適合的接頭形成。此外，取決於用在表面最後加工的材料，可能發生非期望的反應而對接頭性質造成不利影響。
依據本發明之一實施例，係特地提出一種方法，其包含下列步驟：提供包含一金屬的一核心；於該核心上形成一介電材料；於該介電材料內形成數個通孔，該等通孔係位在可暴露出數個金屬區之處；在該等通孔內與該等金屬區上執行金屬電解鍍覆，其中該核心於在該等通孔內作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該等金屬區；以及於在該等通孔內作金屬電解鍍覆之後，去除該金屬核心。
圖式簡單說明
實施例係參考附圖舉例說明，圖式並未照比例繪製，附圖中：第1(A)至1(U)圖顯示依據若干實施例用以形成無核心基體之製程操作之視圖；第2圖顯示依據若干實施例用以形成無核心基體之製程操作之流程圖；第3圖顯示依據若干實施例包括無核心基體耦接至晶粒及板之總成之剖面圖；第4圖顯示其中可應用實施例之電子系統配置。
 較佳實施例之詳細說明
無核心基體製造期間習知充填通孔之方法係採用無電式鍍覆來形成銅層作為隨後電解鍍覆之電鍍巴斯(plating buss)。在無電式沈積層上製作光阻層圖案來界定傳導性軌跡後，在軌跡藉電解鍍銅鍍覆之同時通孔被充填。無電式銅層(延伸至基體邊緣)係電氣式耦接至在其中一緣的電源，及作為電鍍巴斯來供給電解沈積用的電流。在高密度襯墊上形成表面最後加工之習知方法包使用無電式鍍覆。於無電式鍍覆中不使用電流。金屬離子係藉電鍍液中的化學物質還原，及期望的金屬係沈積在全部表面上。但因通孔大小縮小及介電層厚度增厚(改變了通孔的縱橫比)，於習知無電式通孔充填期間發生空隙及通孔凹部形成，結果導致信賴度問題。此外，無電式鍍覆的發生通常比電解鍍覆的速率慢。注意到電解沈積層為結晶性，且通常具有比無電式沈積層實質上更高的密度。又，用於表層的形成及隨後焊料接頭的形成，業已發現無電式表面最後加工鍍覆具有磷誘生焊料接頭品質問題、氧化、及不良防蝕性等缺點。
若干實施例係有關於無核心基體之形成，其中通孔係使用電解鍍覆法充填，而不採用如同習知方法之第一無電式鍍覆操作。電解鍍覆法利用電流通過含有溶解金屬離子之溶液，該等離子被吸引至帶電金屬表面來沈積於其上。某些實施例利用一個方法其中該暫時性基體核心可用作為電鍍巴斯，及然後使用電解法填充通孔。
第1(A)至1(U)圖例示說明依據若干實施例用以形成無核心基體之製程操作。如第1(A)圖可知，提供暫時性基體核心10。核心10例如可從金屬諸如銅製成。第1(B)圖例示說明其中有開孔14來暴露核心10的圖案化抗蝕劑層12之形成。如第1(C)圖之例示說明，然後多個層沈積在開孔14內部的核心10上。第一銅層16可電解鍍覆在核心上。此一銅層16可稍後於製程中去除，使得凹部可形成在基體表面上。然後表面最後加工層18可電解鍍覆在第一銅層16上。表面最後加工層18之一個實例包括金、鈀及鎳等次層。然後第二銅層20可電解鍍覆在表面最後加工層18上。暫時性核心10可透過連結64而連結至電源供應器且用作為電解沈積之電鍍巴斯的全部或部分。電鍍巴斯係指用來輸送電流至欲鍍覆區的結構。於此處所述多個實施例之一個構面中，核心係用作為電解鍍覆操作期間的電鍍巴斯之至少一部分。
其次如第1(D)圖可知，移除圖案化抗蝕劑層12。如第1(E)圖之例示說明，介電層22係形成在核心10及電解鍍覆層16、18、20上方。介電層22可運用材料例如聚合物之堆積方法製成。適當材料之一個實例為稱作為味之素堆積膜(ABF)之聚合環氧樹脂膜，得自味之素精密技術公司(Ajinomoto Fine-Techno Company,Inc.)。如第1(F)圖之例示說明，通孔24可形成於介電層22來暴露第二銅層22。通孔可使用任一種適當技術形成，例如雷射鑽孔。
通孔24可使用電解沈積以材料(例如銅)充填來形成經填充通孔26。如第1(G)圖之例示說明，暫時性核心10可透過連結64而電氣式耦接至電源供應器。界定通孔之底面為銅層20，銅層20係經由層18及16而電氣式耦接至暫時性核心10。通孔24可以電解鍍覆材料充填至銅層20上。
依據若干實施例，一旦通孔24經填充，薄金屬層30可無電式沈積在介電層22表面及經填充通孔24表面上。光阻劑層(例如乾膜抗蝕劑)可經形成及製作圖案來界定出暴露出傳導性軌跡將形成之區。然後如第1(H)圖之例示說明，可進行電解沈積來形成傳導性軌跡30。軌跡30可包括無電式沈積金屬之薄膜及電解沈積金屬之厚膜。軌跡之電解沈積可使用耦接至電源供應器來提供電解鍍覆電流進行(如上第11段所述)，或可使用耦接至電源供應器的核心10來供給電解鍍覆電流。如第1(I)圖之例示說明，可然後去除光阻劑層30。也可進行使用稱作為CZ法及快速蝕刻之操作諸如表面粗化來去除下方無電式沈積金屬。
如第1(J)圖之例示說明，可沈積另一介電層32(例如ABF)及形成通孔34。如第1(K)圖之例示說明，通孔34可如前述使用電解鍍覆而經充填來形成經填充通孔36，電連結包括由軌跡層30、經填充通孔24、電解沈積層20、18、16、及暫時性核心10所做成的路徑，於經由連結64的鍍覆操作期間耦接至電源供應器。
如第1(L)圖之例示說明，軌跡40可以如前述軌跡30之相同方式形成，包括圖案化光阻38的形成。圖案化光阻38可被去除，如前述進行其它操作諸如表面粗化及快速蝕刻，獲得如第1(M)圖之例示說明結構。若屬期望，介電材料、通孔及軌跡之額外層可以前述方式形成。第1(N)圖例示說明額外介電層42，具有傳導性軌跡區50形成於其上的電解充填通孔46。
如第1(O)圖之例示說明，可在結構上形成另一介電材料52層。於若干實施例中，介電材料為用在基體表面上的焊料抗蝕劑材料。介電材料52當從抗蝕劑材料製成時可經製作圖案來形成開孔54，如第1(O)圖所示。多層可電解形成於開孔54。此等層可包括例如用在適當表面最後加工的各層或次層。如第1(P)圖之例示說明，一個實例包括鎳(Ni)60、鈀(Pa)58、及金(Au)56之電解沈積層。也可使用多種其它表面最後加工材料。於若干實施例中，在核心去除後，所例示說明的最上層56具有暴露面，該暴露面與焊接連結諸如焊料凸塊直接接觸，然後加熱而再流動焊料來形成與裝置包括但非限於半導體晶粒的焊料接觸。
如第1(Q)圖之例示說明，暫時性核心10可被移除，獲得無核心基體。暫時性核心10可使用任何適當方法包括但非限於蝕刻去除。沈積在暫時性核心10上的第一銅層16也可被去除，留下凹部76在下表面上，如第1(R)圖所示。凹陷表面例如可用作為接觸襯墊或焊料凸塊之接納空間。
於若干實施例中，有用地可以有與基體不同區為相異的表面最後加工。此項目的可藉利用與電解沈積法可相容之保護膜而予達成。如第1(S)圖之例示說明，保護膜62(例如聚合膜包括但非限於光阻劑膜)係形成於基體之一部分上。如第1(S)圖可知，在基體右側的兩個開孔54係由膜62覆蓋，而在基體左側的兩個開孔則未覆蓋。如第1(T)圖之例示說明，然後可進行電解沈積來形成層60、58及56。
如第1(U)圖之例示說明，暫時性核心10(其在電解沈積期間係用作為電鍍巴斯)及保護膜62然後可被去除，獲得在不同表面區有不同表面最後加工之基體。
業已發現表面最後加工(諸如層56、58、60)之電解沈積比較無電式沈積層提供更佳的抗氧化性及焊料接頭可靠性。
第2圖例示說明依據若干實施例之操作流程圖。框110係在暫時性核心上形成導電區。暫時性核心可包含金屬諸如銅。框112係在傳導性區及暫時性核心上形成介電層諸如ABF。框114係藉鑽孔貫穿介電層(ABF)到達傳導區而形成通孔。框116係使用耦接至電源的暫時性核心充填通孔來供給電流而進行電解鍍覆。框118為無電式鍍覆及乾膜抗蝕劑(DFR)圖案化。框120為電解鍍覆而完成傳導性圖案(軌跡)的形成。框122為乾膜抗蝕劑的去除、表面粗化處理(CZ)、及使用堆積法形成另一介電層(ABF)。框124為藉鑽孔貫穿介電層(ABF)到達傳導性圖案來形成通孔。框126為使用電解鍍覆而充填通孔，如框116所示。框128為無電式鍍覆及乾膜抗蝕劑(DFR)圖案化。框130為電解鍍覆而完成另一層傳導性圖案的形成。
框132係確定是否已經達成期望層數的通孔及傳導性圖案。若否，則返回框124及進行額外層之形成。若是，則前進框134，框134為為乾膜抗蝕劑的去除、表面粗化處理(CZ)、及焊料抗蝕劑的沈積。焊料抗蝕劑可經形成及製作圖案來留下開孔，該等開孔內可沈積表面最後加工金屬層。
框136係確定在基體表面的不同區是否需要不同表面最後加工。舉例言之，針對不同型別連結，例如某些C4連結，可使用在不同區的不同表面最後加工。
若對框136的答案為否，則如同框138，然後使用電解鍍覆表面最後加工沈積在焊料抗蝕劑的開孔內。然後，於電解鍍覆完成後，可去除暫時性核心，如框140指示。若對框136的答案為是，則前進至框142，及在適當位置表面上型成保護膜。框144為電解沈積表面最後加工金屬層於焊料抗蝕劑的開孔內。框146為去除保護膜，可使用適當加熱或蝕刻操作進行。框148為若屬期望，形成額外保護膜(保護膜2)，使得可運用電解沈積進行第二表面最後加工(SF2)的沈積。然後，去除第二保護膜。框150係去除暫時性核心。須瞭解於多個實施例之範圍內，可對前文就第2圖所述之操作做出多項添加及/或修改。此外，與就第2圖載明之其它操作獨立無關，某些實施例可能有關於就第2圖所載明之操作的子集。
第3圖例示說明依據若干實施例總成之一部分，一方面包括無核心基體透過焊接連結78而耦接至晶粒74，另一方面包括透過焊接連結76而耦接至板72。基體包括多個高度之通孔及布線軌跡(圖案)在其厚度內部。耦接至晶粒74及板72後，基體係相對應於第1(R)圖例示說明之基體。通孔係充填以使用核心10(已移除)耦接至電源供應器來輸送電鍍操作用電流所形成的電解鍍覆金屬例如銅。使用無鉛焊料諸如SAC(錫/銀/銅)焊料可做出焊接連結76、78。於本實施例中，上及下表面的至少部分表面最後加工已經與焊料反應，結果在且接近基體上介面焊接連結之區可包括反應產物，諸如從金屬包括例如銀、銅、鎳、鈀、及金之各項組合物所形成的合金及金屬間化合物。
總成包括如上實施例所述形成的組件可應用於多個電子組件。第4圖示意例示說明電子系統環境之一個實例，其中可體現所述實施例之構面。其它實施例無需包括第4圖所載明之全部特徵結構，反而可包括第4圖所未載明之其它特徵結構。
第4圖之系統201可包括至少一個中央處理單元(CPU) 203。CPU 203也稱作為微處理器，可以是附接至積體電路封裝體基體205之晶粒，然後耦接至印刷電路板207，於本實施例中板207可以是主機板。耦接至板207之CPU 203及封裝體基體205為諸如可依據前述實施例形成的電子裝置總成之實例。多個其它系統組件包括但非限於記憶體及後文討論之其它組件也可包括依據前述實施例形成的結構。
系統201可進一步包括記憶體209及一或多個控制器211a、211b...211n，也係設置於主機板207上。主機板207可以是單層板或多層板，具有多根導線提供封裝體205中之電路與安裝於板207的其它組件間之通訊。另外，CPU 203、記憶體209及控制器211a、211b...211n中之一或多者可設置於其它卡上，諸如子卡(daughter card)或擴充卡。CPU 203、記憶體209及控制器211a、211b...211n各自可座落在個別插槽內或可直接連結印刷電路板。也可包括顯示器215。
任何適當作業系統及各個應用程式可在CPU 203上執行及駐在記憶體209。駐在記憶體209的內容可依據已知快取技術快取。記憶體209內的程式及資料可調換入儲存裝置213內作為記憶體管理操作之一部分。系統201可包含任何適當計算裝置，包括但非限於大型電腦、伺服器、個人電腦、工作站、膝上型電腦、掌上型電腦、掌上型遊戲裝置、掌上型娛樂裝置(例如MP3(動畫專家群層3音訊)播放器)、個人數位助理器(PDA)電話裝置(無線或有線)、網路設施、視覺化裝置、儲存裝置控制器、網路控制器、路由器等。
控制器211a、211b...211n可包括系統控制器、周邊裝置控制器、記憶體控制器、中樞器控制器、I/O(輸入/輸出)匯流排控制器、視訊控制器、網路控制器、儲存裝置控制器、通訊控制器等中之一或多者。舉例言之，儲存裝置控制器可控制依據儲存裝置協定層而從儲存裝置213讀寫資料。該層儲存裝置協定可以是多種已知儲存裝置協定中之任一者。讀寫至儲存裝置213的資料可依據已知快取技術快取。網路控制器可包括一或多個協定層來透過網路217從遠端裝置發送與接收網路封包。網路217可以包含區域網路(LAN)、網際網路、廣域網路(WAN)、儲存區域網路(SAN)等。實施例可經組配來透過無線網路或連結發射與接收資料。於若干實施例中，網路控制器及各個協定層可採用透過無鞘雙絞線纜之乙太網路協定、符記環協定、纖維通道協定等、或任何其它適當網路通訊協定。
「一」一詞用於此處表示所指項目中之至少一者的存在，而非表示數量的限制。此外，諸如「第一」、「第二」等術語用於此處並非必然表示任何特定順序、數量、或重要性，反而係用來區別一個元件與另一元件。
雖然前文已經描述及於附圖中顯示若干具體實施例，但須瞭解此等實施例僅供舉例說明之用而非意圖為限制性，及實施例並非囿限於所示及所述特定組成及配置，原因在於熟諳技藝人士顯然易知其修改。
10．．．暫時性基體核心
12．．．圖案化抗蝕劑層
14．．．開孔
16．．．第一銅層
18．．．表面最後加工層
20．．．第二銅層
22、32、42．．．介電層
24、34．．．通孔
26、36．．．經填充通孔
28．．．薄金屬層、光阻劑層
30、40．．．傳導性軌跡
38．．．圖案化光阻
46．．．電解填充通孔
50．．．傳導性軌跡區
52．．．介電材料層
54．．．開孔
56．．．金電解沈積層
58．．．鈀電解沈積層
60‧‧‧鎳電解沈積層
62‧‧‧保護膜
64‧‧‧連結
72‧‧‧印刷電路板
74‧‧‧晶粒
76、78‧‧‧焊接連結、凹部
110-150‧‧‧處理框
201‧‧‧電子系統
203‧‧‧中央處理單元(CPU)
205‧‧‧積體電路封裝體基體
207‧‧‧印刷電路板、主機板
209‧‧‧記憶體
211a-n‧‧‧控制器
213‧‧‧儲存裝置
215‧‧‧顯示裝置
217‧‧‧網路
第1(A)至1(U)圖顯示依據若干實施例用以形成無核心基體之製程操作之視圖；
第2圖顯示依據若干實施例用以形成無核心基體之製程操作之流程圖；
第3圖顯示依據若干實施例包括無核心基體耦接至晶粒及板之總成之剖面圖；
第4圖顯示其中可應用實施例之電子系統配置。
110-150．．．處理框

Claims (20)

  1. 一種用於形成電子裝置總成之方法，其包含下列步驟：提供包含一金屬的一核心；於該核心上形成一介電材料；於該介電材料內形成數個通孔，該等通孔係位在可暴露出數個金屬區之處；在該等通孔內與該等金屬區上執行金屬電解鍍覆，其中該核心於在該等通孔內作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該等金屬區；於在該等通孔內作金屬電解鍍覆之後，去除該金屬核心；以及在於該核心上形成一介電材料的步驟之前：於該金屬核心上形成一圖案化光阻劑層；執行電解鍍覆而將至少一個金屬層電解鍍覆於該圖案化光阻劑層的一開孔內，其中該核心在將該至少一個金屬層電解鍍覆於該開孔內的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該開孔內的該至少一個金屬層；以及去除該圖案化光阻劑層；其中於該核心上形成一介電材料之步驟包括：將該介電材料定位在該核心上和該至少一個金屬層上。
  2. 一種用於形成電子裝置總成之方法，其包含下列步驟：提供包含一金屬的一核心； 於該核心上形成一介電材料；於該介電材料內形成數個通孔，該等通孔係位在可暴露出數個金屬區之處；在該等通孔內與該等金屬區上執行金屬電解鍍覆，其中該核心於在該等通孔內作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該等金屬區；於在該等通孔內作金屬電解鍍覆之後，去除該金屬核心；執行無電式鍍覆而將一金屬層無電式鍍覆在該介電層上和該等通孔內之該金屬上；於無電式鍍覆而成之該金屬層上形成一圖案化抗蝕劑層來界定出數個電氣式傳導性軌跡區；以及於該等電氣式傳導性軌跡區上執行金屬電解鍍覆來形成數個電氣傳導性軌跡。
  3. 如申請專利範圍第2項之方法，其進一步包含下列步驟：於該等電氣傳導性軌跡上及該介電層上形成一額外介電層；於該額外介電層中形成數個額外通孔；該等額外通孔係位在可接觸來自該等電氣傳導性軌跡的下方金屬之處；及在該等額外通孔內之該下方金屬上執行金屬電解鍍覆，其中該核心於在該下方金屬上作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電 流至該下方金屬。
  4. 如申請專利範圍第3項之方法，其進一步包含下列步驟：執行額外無電式鍍覆而將一額外金屬層無電式鍍覆在該額外介電層上及在該等額外通孔中之該下方金屬上的電解鍍覆金屬上；於無電式鍍覆而成之該額外金屬層上形成一圖案化抗蝕劑層來界定出數個額外電氣式傳導性軌跡區；以及於該等額外電氣式傳導性軌跡區上執行金屬電解鍍覆來形成數個額外電氣傳導性軌跡。
  5. 如申請專利範圍第4項之方法，其進一步包含下列步驟：在該等額外電氣傳導性軌跡上和該額外介電層上形成一圖案化焊料抗蝕劑層，該圖案化焊料抗蝕劑層包括有數個開孔在內。
  6. 如申請專利範圍第5項之方法，其中在該圖案化焊料抗蝕劑層內的該等開孔暴露出該等額外電氣傳導性軌跡的數個部分，其並在該等額外電氣傳導性軌跡之暴露出的該等部分上執行金屬電解鍍覆來形成一表面最後加工，其中該核心於在該等額外電氣傳導性軌跡之暴露出的該等部分上作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流給暴露出的該等部分。
  7. 如申請專利範圍第6項之方法，其中該核心在於該等開孔中作金屬電解鍍覆來形成該表面最後加工之後被去 除。
  8. 如申請專利範圍第1項之方法，其進一步包含下列步驟：執行無電式鍍覆而將一金屬層無電式鍍覆在該介電層上和該等通孔內之該金屬上；於無電式鍍覆而成之該金屬層上形成一圖案化抗蝕劑層來界定出數個電氣式傳導性軌跡區；以及於該等電氣式傳導性軌跡區上執行金屬電解鍍覆來形成數個電氣傳導性軌跡。
  9. 如申請專利範圍第8項之方法，其進一步包含下列步驟：於該等電氣傳導性軌跡上及該介電層上形成一額外介電層；於該額外介電層中形成數個額外通孔；該等額外通孔係位在可接觸來自該等電氣傳導性軌跡的下方金屬之處；及在該等額外通孔內之該下方金屬上執行金屬電解鍍覆，其中該核心於在該下方金屬上作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該下方金屬。
  10. 如申請專利範圍第9項之方法，其進一步包含下列步驟：執行額外無電式鍍覆而將一額外金屬層無電式鍍覆在該額外介電層上及在該等額外通孔中之該下方金屬上的電解鍍覆金屬上；於無電式鍍覆而成之該額外金屬層上形成一圖案化抗蝕劑層來界定出數個額外電氣式傳導性軌跡區；以 及於該等額外電氣式傳導性軌跡區上執行金屬電解鍍覆來形成數個額外電氣傳導性軌跡。
  11. 如申請專利範圍第10項之方法，其進一步包含下列步驟：在該等額外電氣傳導性軌跡上和該額外介電層上形成一圖案化焊料抗蝕劑層，該圖案化焊料抗蝕劑層包括有數個開孔在內。
  12. 如申請專利範圍第11項之方法，其中在該圖案化焊料抗蝕劑層內的該等開孔暴露出該等額外電氣傳導性軌跡的數個部分，其並在該等額外電氣傳導性軌跡之暴露出的該等部分上執行金屬電解鍍覆來形成一表面最後加工，其中該核心於在該等額外電氣傳導性軌跡之暴露出的該等部分上作金屬電解鍍覆的期間內係電氣式耦接至一電源供應器，該核心並輸送電流給暴露出的該等部分。
  13. 如申請專利範圍第12項之方法，其中該核心在於該等開孔中作金屬電解鍍覆來形成該表面最後加工之後被去除。
  14. 如申請專利範圍第13項之方法，其中一無核心基體在該核心被去除後留下，該方法進一步包含下列步驟：藉由將一第一群組之焊料凸塊定位於該表面最後加工上來將一晶粒透過該第一群組之焊料凸塊耦接至該無核心基體並且形成一焊接接頭；以及 透過一第二群組之焊料凸塊將該無核心基體耦接至一板；其中該無核心基體係位在該板與該晶粒之間。
  15. 如申請專利範圍第7項之方法，其中一無核心基體在該核心被去除後留下，且進一步包含藉由將焊料凸塊定位於該表面最後加工上來將一晶粒透過該等焊料凸塊耦接至該無核心基體並且形成一焊接接頭。
  16. 如申請專利範圍第15項之方法，其進一步包含使用額外焊料凸塊來將該無核心基體耦接至一板，其中該無核心基體係位在該板與該晶粒之間。
  17. 一種用於形成電子裝置總成之方法，其包含下列步驟：提供包含一金屬的一核心；於該核心上形成一介電材料；於該介電材料內形成數個通孔，該等通孔係位在可暴露出數個金屬區之處；執行電解鍍覆來將一金屬電解鍍覆在該等通孔內之該等金屬區上；其中在將該金屬電解鍍覆在該等通孔內之該等金屬區上的期間內，該核心係電氣式耦接至一電源供應器並輸送電流；其中在將該金屬電解鍍覆在該通孔內之該等金屬區上的期間內，該核心係作為一鍍覆巴斯；在將該金屬電解沈積至該等通孔內之後，在該介電材料及經電解鍍覆在該等通孔內之金屬上形成數個電 氣傳導性軌跡；在該等電氣傳導性軌跡上形成一焊料抗蝕劑層，並於該焊料抗蝕劑層內設置數個開孔，該等開孔暴露出數個額外金屬區；藉由將金屬電解鍍覆在該焊料抗蝕劑層內的該等開孔中之該等額外金屬區上而形成一金屬表面最後加工，其中該核心在將該金屬電解鍍覆於該等開孔中之該等額外金屬區上的期間內係電氣式耦接至一電源供應器，該核心並輸送電流至該等額外金屬區；在將該金屬電解鍍覆於該等額外金屬區上之後，去除該核心；以及在形成該金屬表面最後加工之前，在於該焊料抗蝕劑層中之該等開孔的至少一者上方形成一保護層，其中該保護層係形成自於一電解鍍覆處理期間內將不會被以金屬鍍覆的一材料。
  18. 如申請專利範圍第17項之方法，其進一步包含下列步驟：於形成該金屬表面最後加工之後去除該保護層。
  19. 如申請專利範圍第17項之方法，其進一步包含下列步驟：在去除該保護層之後且在去除該核心前，形成一額外保護層來覆蓋在該焊料抗蝕劑層中之沒有被先前所形成的該保護層覆蓋的該等開孔中之至少若干者。
  20. 如申請專利範圍第19項之方法，其進一步包含下列步驟： 將金屬電解鍍覆在該焊料抗蝕劑層中之沒有被該額外保護層覆蓋的該等開孔中之該等額外金屬區上，其中該核心於將該金屬電解鍍覆在沒有被該額外保護層覆蓋的該等開孔中之該等額外金屬區上的期間內係電氣式耦接至一電源供應器，該核心並輸送電流給該等額外金屬區。
TW100134565A 2010-09-25 2011-09-26 在無核心基體處理中之電解沉積及通孔充填技術 TWI571191B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/890,662 US8127979B1 (en) 2010-09-25 2010-09-25 Electrolytic depositon and via filling in coreless substrate processing

Publications (2)

Publication Number Publication Date
TW201220989A TW201220989A (en) 2012-05-16
TWI571191B true TWI571191B (zh) 2017-02-11

Family

ID=45757852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134565A TWI571191B (zh) 2010-09-25 2011-09-26 在無核心基體處理中之電解沉積及通孔充填技術

Country Status (5)

Country Link
US (1) US8127979B1 (zh)
KR (1) KR101593280B1 (zh)
CN (1) CN103229294A (zh)
TW (1) TWI571191B (zh)
WO (1) WO2012040724A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US9150980B2 (en) 2013-08-08 2015-10-06 The Boeing Company Method of removing a metal detail from a substrate
US9508636B2 (en) 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9406531B1 (en) 2014-03-28 2016-08-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with photoimagable dielectric-defined trace and method of manufacture thereof
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
TWI559829B (zh) 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US20160316573A1 (en) * 2015-04-22 2016-10-27 Dyi-chung Hu Solder mask first process
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法
KR102597159B1 (ko) 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판
US11018024B2 (en) 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
US11798871B2 (en) 2020-08-21 2023-10-24 Nxp Usa, Inc. Device package substrate structure and method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298999B1 (ko) * 1996-06-27 2001-09-22 야마모토 카즈모토 후막도체회로및그제조방법_
US6392289B1 (en) * 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US20040089470A1 (en) * 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
US6858475B2 (en) 2003-06-30 2005-02-22 Intel Corporation Method of forming an integrated circuit substrate
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
US7183653B2 (en) 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
JP4185892B2 (ja) * 2004-06-08 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060091023A1 (en) 2004-10-28 2006-05-04 Ahsan Bukhari Assessing micro-via formation PCB substrate manufacturing process
US7670951B2 (en) 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
EP1948852B1 (en) * 2005-11-18 2018-08-29 Luxembourg Institute of Science and Technology (LIST) Master electrode and method of forming the master electrode
US7432202B2 (en) 2005-12-28 2008-10-07 Intel Corporation Method of substrate manufacture that decreases the package resistance
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US7538429B2 (en) 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US20080160751A1 (en) 2006-12-28 2008-07-03 Mengzhi Pang Microelectronic die including solder caps on bumping sites thereof and method of making same
TWI324819B (en) * 2007-03-09 2010-05-11 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
US8877565B2 (en) 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US20090166858A1 (en) 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
US20090250824A1 (en) 2008-04-04 2009-10-08 Xiwang Qi Method and apparatus to reduce pin voids
US9049807B2 (en) 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
US7952182B2 (en) 2008-06-30 2011-05-31 Intel Corporation Semiconductor device with package to package connection
US20090321932A1 (en) * 2008-06-30 2009-12-31 Javier Soto Gonzalez Coreless substrate package with symmetric external dielectric layers
US7985622B2 (en) 2008-08-20 2011-07-26 Intel Corporation Method of forming collapse chip connection bumps on a semiconductor substrate
US7888784B2 (en) 2008-09-30 2011-02-15 Intel Corporation Substrate package with through holes for high speed I/O flex cable
US8395051B2 (en) 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US8013444B2 (en) 2008-12-24 2011-09-06 Intel Corporation Solder joints with enhanced electromigration resistance
US7851269B2 (en) 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
US8461036B2 (en) 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板

Also Published As

Publication number Publication date
US20120074209A1 (en) 2012-03-29
US8127979B1 (en) 2012-03-06
CN103229294A (zh) 2013-07-31
KR20130096281A (ko) 2013-08-29
KR101593280B1 (ko) 2016-02-11
WO2012040724A1 (en) 2012-03-29
TW201220989A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
US9888569B2 (en) Printed circuit board having buried circuit pattern and method for manufacturing the same
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
CN101112142A (zh) 多层印刷线路板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2008004924A (ja) パッケージ基板製造方法
TWI336220B (en) A method of forming a high density printed wiring board for mounting a semiconductor
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
JP2024075666A (ja) 貫通電極基板
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
KR101492805B1 (ko) 코어리스 기판 형성 방법 및 코어리스 기판용 어셈블리
JP2003142829A (ja) 多層配線基板及びその製造方法
TW201342550A (zh) 嵌入式矽穿孔
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
JP3863534B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate
JP5562550B2 (ja) はんだ被着方法
TW200410344A (en) Method for plating metal layer over pads on substrate for semiconductor package
JP2016219728A (ja) 配線基板及び配線基板の製造方法