TWI570828B - A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device - Google Patents

A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device Download PDF

Info

Publication number
TWI570828B
TWI570828B TW104130282A TW104130282A TWI570828B TW I570828 B TWI570828 B TW I570828B TW 104130282 A TW104130282 A TW 104130282A TW 104130282 A TW104130282 A TW 104130282A TW I570828 B TWI570828 B TW I570828B
Authority
TW
Taiwan
Prior art keywords
substrate
insulating film
film
film thickness
thickness distribution
Prior art date
Application number
TW104130282A
Other languages
English (en)
Other versions
TW201703170A (zh
Inventor
Naofumi Ohashi
Masanori Nakayama
Atsuhiko Suda
Kazuyuki Toyoda
Shun Matsui
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201703170A publication Critical patent/TW201703170A/zh
Application granted granted Critical
Publication of TWI570828B publication Critical patent/TWI570828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置之製造方法、程式、基板處理系統及基板處理裝置
本發明係關於半導體裝置之製造方法、程式、基板處理系統及基板處理裝置。
近年來，半導體裝置有高積體化之傾向。伴隨於此，形成多層配線化。多層配線係由圖案化步驟、研磨步驟、成膜步驟等之組合所形成。在形成時，要求不發生半導體裝置特性之偏差。
然而，由於加工上的問題，有時在基板上所形成電路間之距離會產生偏差。尤其是多層配線構造，該偏差會對半導體裝置之特性造成較大的影響。
因此，本發明之目的，在於提供可抑制半導體裝置特性之偏差的技術。
根據本發明一態樣而提供一種技術，其具有：對在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板進行研磨的研磨步驟；於研磨步驟後，於基板形成第二絕緣膜的步驟；對第二絕緣膜進行研磨的步驟；於研磨步驟後，接收第二絕緣膜之基板面內之膜厚分佈資料的步驟；根據膜厚分佈資料來 演算出處理資料的步驟，該處理資料係藉由調整在研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；及根據處理資料，以使基板之中心側所生成處理氣體之活性種的濃度與基板之外周側所生成處理氣體之活性種的濃度相異之方式，使處理氣體活性化而形成第三絕緣膜，從而修正積層絕緣膜之膜厚分佈的步驟。
根據本發明之技術，可抑制半導體裝置特性之偏差。
100‧‧‧基板處理裝置
105‧‧‧真空搬送機器人
106‧‧‧對準器
121‧‧‧控制器
121a‧‧‧CPU
121b‧‧‧RAM
121c‧‧‧儲存裝置
121d‧‧‧I/O埠
121e‧‧‧內部匯流排
122‧‧‧輸出入裝置
200‧‧‧晶圓
201‧‧‧處理空間(處理室)
202‧‧‧處理容器
202a‧‧‧上部容器
202b‧‧‧下部容器
203‧‧‧搬送空間
205‧‧‧閘閥
206‧‧‧基板搬出入口
207‧‧‧升降銷
210‧‧‧基板支撐部
211‧‧‧載置面
212‧‧‧基板載置台
213‧‧‧加熱器
213a‧‧‧第1加熱器
213b‧‧‧第2加熱器
213c‧‧‧第1加熱器電源
213d‧‧‧第2加熱器電源
214‧‧‧貫通孔
217‧‧‧軸
218‧‧‧升降機構
219‧‧‧伸縮囊
219a‧‧‧第1偏壓電極
219b‧‧‧第2偏壓電極
220a‧‧‧第1阻抗調整部
220b‧‧‧第2阻抗調整部
221‧‧‧排氣口
221a‧‧‧第1阻抗調整電源
221b‧‧‧第2阻抗調整電源
222‧‧‧排氣管
223‧‧‧壓力調整器
224‧‧‧真空泵
234‧‧‧氣體整流部
241a‧‧‧氣體導入口
242‧‧‧共通氣體導入口
243‧‧‧第一氣體供給部、含第一元素氣體供給部、含矽氣體供給部
243a‧‧‧第一氣體供給管
243b‧‧‧第一氣體供給源
243c、244c、245c、246c、247c、248c、249c、402a MFC‧‧‧流量控制部
243d、244d、245d、246d、247d、248d、249d、401a、265、267、 272、277‧‧‧閥
244‧‧‧第二氣體供給部
244a‧‧‧第二氣體供給管
244b‧‧‧第二氣體供給源
244e‧‧‧遠端電漿單元(RPU)
245‧‧‧第三氣體供給部
245a‧‧‧第三氣體供給管
245b‧‧‧第三氣體供給源
246a‧‧‧第一惰性氣體供給管
246b‧‧‧惰性氣體供給源
247a‧‧‧第二惰性氣體供給管
247b‧‧‧第二氣體供給源
248‧‧‧清潔氣體供給部
248a‧‧‧清潔氣體供給管
248b‧‧‧清潔氣體供給源
249a‧‧‧第四惰性氣體供給管
249b‧‧‧第四惰性氣體供給源
250‧‧‧遠端電漿單元(RPU)
250a‧‧‧第1線圈
250b‧‧‧第2線圈
250c‧‧‧第1高頻電源
250d‧‧‧第1匹配箱
250e‧‧‧第2匹配箱
250f‧‧‧第2高頻電源
250g‧‧‧第1電磁鐵
250h‧‧‧第2電磁鐵
250i‧‧‧第1電磁鐵電源
250j‧‧‧第2電磁鐵電源
250k‧‧‧遮磁板
251‧‧‧第1電漿生成區域
252‧‧‧第2電漿生成區域
253‧‧‧第3電漿生成區域
254‧‧‧第4電漿生成區域
270‧‧‧上位裝置
283‧‧‧外部儲存裝置
284‧‧‧網路
285‧‧‧接收部
400‧‧‧第二研磨裝置
401‧‧‧研磨盤
402‧‧‧研磨布
403‧‧‧研磨頭
403a‧‧‧頂環
403b‧‧‧固定環
403c‧‧‧彈性墊
403d‧‧‧溝
404‧‧‧軸
405‧‧‧供給管
600‧‧‧系統
601‧‧‧上位裝置
6001‧‧‧系統控制器
6001a‧‧‧CPU
6001b‧‧‧RAM
6001c‧‧‧儲存裝置
6001d‧‧‧I/O埠
6002‧‧‧輸出入裝置
6003‧‧‧外部儲存裝置
6004‧‧‧收送信部
602‧‧‧絕緣膜形成裝置
603‧‧‧圖案化系統
604‧‧‧金屬膜形成系統
605‧‧‧研磨裝置
606‧‧‧屏蔽絕緣膜形成裝置
607‧‧‧絕緣膜形成裝置
608‧‧‧研磨裝置
609‧‧‧測量裝置
610‧‧‧絕緣膜形成裝置
611‧‧‧膜厚測量裝置
612‧‧‧圖案化系統
613‧‧‧金屬膜形成系統
614‧‧‧研磨裝置
615、616‧‧‧網路
2001‧‧‧源極/汲極區域
2002‧‧‧通道區域
2003‧‧‧閘電極
2004‧‧‧外壁
2005、2005a‧‧‧金屬膜
2006‧‧‧層間絕緣膜
2007‧‧‧第一層間絕緣膜
2008‧‧‧配線用溝
2009、2009a、2009b‧‧‧金屬膜
2010‧‧‧凹陷
2011‧‧‧侵蝕
2012‧‧‧屏蔽絕緣膜
2013‧‧‧第二層間絕緣膜(配線形成用絕緣膜)
2013a、2013b‧‧‧絕緣膜
2014‧‧‧凹部
2015‧‧‧第三層間絕緣膜
2015a‧‧‧絕緣膜
2015b‧‧‧絕緣膜
2016、2016a、2016b‧‧‧貫通溝
2017‧‧‧配線用溝
2017a、2017b‧‧‧配線溝
2018、2018a、2018b‧‧‧屏蔽金屬膜
2019、2019'、2019a、2019a'、2019b、2019b'‧‧‧金屬膜
2020、2020a、2020b‧‧‧金屬膜
2021‧‧‧屏蔽金屬膜
H1a、H1b‧‧‧厚度；高度
H2a、H2b、H3a、H3b‧‧‧高度
t1、t2‧‧‧時間
Z1、Z2‧‧‧方向
圖1為說明一實施形態之半導體裝置之製造流程的說明圖。
圖2為一實施形態之晶圓的說明圖。
圖3為說明一實施形態之晶圓之處理狀態的說明圖。
圖4為說明一實施形態之晶圓之處理狀態的說明圖。
圖5為說明一實施形態之晶圓之處理狀態的說明圖。
圖6為說明一實施形態之晶圓之處理狀態的說明圖。
圖7為說明一實施形態之晶圓之處理狀態的說明圖。
圖8為說明一實施形態之晶圓之處理狀態的說明圖。
圖9為說明一實施形態之研磨裝置的說明圖。
圖10為說明一實施形態之研磨裝置的說明圖。
圖11為說明一實施形態之研磨步驟後之絕緣膜之膜厚分佈的說明圖。
圖12為說明一實施形態之晶圓之處理狀態的說明圖。
圖13為說明一實施形態之絕緣膜之膜厚分佈的說明圖。
圖14為說明一實施形態之晶圓之處理狀態的說明圖。
圖15為說明一實施形態之絕緣膜之膜厚分佈的說明圖。
圖16為說明一實施形態之基板處理裝置的說明圖。
圖17為一實施形態之基板支撐部的說明圖。
圖18為一實施形態之基板支撐部的說明圖。
圖19為一實施形態之氣體供給部的說明圖。
圖20為一實施形態之控制器的概略構成圖。
圖21為一實施形態之基板處理步驟的流程圖。
圖22為一實施形態之基板處理時序例。
圖23為說明一實施形態之晶圓之處理狀態的說明圖。
圖24為說明一實施形態之晶圓之處理狀態的說明圖。
圖25為說明一實施形態之晶圓之處理狀態的說明圖。
圖26為說明一實施形態之系統的說明圖。
圖27為一實施形態之系統的處理時序例。
圖28為說明比較例之晶圓之處理狀態的說明圖。
圖29為說明比較例之晶圓之處理狀態的說明圖。
圖30為說明比較例之晶圓之處理狀態的說明圖。
圖31為其他實施形態之基板處理時序例。
圖32為其他實施形態之基板處理時序例。
圖33為其他實施形態之基板處理時序例。
圖34為其他實施形態之基板處理時序例。
圖35為其他實施形態之基板處理時序例。
圖36為其他實施形態之基板處理時序例。
圖37為其他實施形態之基板處理時序例。
圖38為其他實施形態之基板處理時序例。
以下說明本發明之實施形態。
使用圖1說明半導體裝置之製程中的一步驟。
<第一絕緣膜形成步驟S101>
接著說明第一絕緣膜形成步驟S101。關於第一絕緣膜形成步驟S101，使用圖2、圖3來說明晶圓200。圖2為形成絕緣膜前之階段的狀態。圖3為絕緣膜形成後之狀態。
圖2(A)為從處理面觀察要處理之晶圓200的圖。圖2(B)為圖2(A)之α-α'線的剖面圖。在圖2(B)中，波浪線之右側係說明晶圓中央部，而波浪線之左側係說明晶圓中央部之外周的圖。
於晶圓200形成有構成為源極或汲極之源極/汲極區域2001。於源極/汲極區域2001之間形成有通道區域2002。於各通道區域2002上形成有閘電極2003。於閘電極2003之周圍，形成有具有抑制來自閘電極2002之側壁的電流洩漏等作用的外壁2004。源極/汲極區域2001、閘電極2003係作為半導體裝置之電路構成的一部分而使用。於源極/汲極區域2001上形成有作為栓塞的金屬膜2005，並於其等之間形成有由矽氧化膜所構成的層間絕緣膜2006。金屬膜2005例如由鎢所形成。層間絕緣膜2006基於與後述之第一層間絕緣膜2007的關係，而此處亦稱為第零絕緣膜。
接著使用圖1、圖3，說明第一絕緣膜形成步驟S101。將晶圓200搬入至用以形成第一絕緣膜的基板處理裝置(第一絕緣 膜形成裝置)後，對基板處理裝置之處理室內供給含矽氣體及含氧氣體。所供給之氣體係於處理室內進行反應，而形成使後述之金屬膜2009之間絕緣的第一層間絕緣膜2007(有時亦簡稱為絕緣膜2007、或配線形成用絕緣膜2007)。絕緣膜2007係由例如矽氧化膜(SiO2膜)所形成。含矽氣體例如為TEOS(Tetraethyl orthosilicate；四乙氧基矽烷(Si(OC2H5)4))氣體，含氧氣體例如為氧氣(O2)。絕緣膜2007並不侷限於矽氧化膜，亦可為低介電係數膜(Low-K膜)或矽氧氮化膜。
經過所需的時間後，在形成絕緣膜2007之後，將晶圓200從基板處理裝置(第一絕緣膜形成裝置)搬出。
<圖案化步驟S102>
接著，使用圖1、圖4說明將第一絕緣膜2007圖案化的圖案化步驟S102。圖4係說明蝕刻後之晶圓200之狀態的圖。
圖案化步驟S102係由構成為第一圖案化系統之一部分的曝光裝置或蝕刻裝置所進行。圖案化步驟S102包含由曝光裝置所進行之曝光步驟、由蝕刻裝置所進行之蝕刻步驟等步驟。被搬入至圖案化系統之晶圓200係於曝光後，如圖4所記載般，藉由蝕刻裝置將絕緣膜2007形成為既定之圖案。此處係形成配線用溝2008。於蝕刻處理結束後，晶圓200便被搬出蝕刻裝置，並從圖案化系統被搬出。
<金屬膜形成步驟S103>
接著，使用圖1、圖5說明金屬膜形成步驟S103。金屬膜形成 步驟S103係由金屬膜形成系統所進行。金屬膜形成系統包含形成屏蔽金屬膜之屏蔽金屬膜形成裝置或形成構成為配線之金屬膜的金屬膜形成裝置。從圖案化系統被搬出之晶圓200，被搬入至金屬膜形成系統之一的屏蔽金屬膜形成裝置。於屏蔽金屬膜形成裝置中，如圖5(c)所示般，於各配線用溝2008表面形成屏蔽金屬膜2021。屏蔽金屬膜2021係抑制後述之金屬膜2009之擴散者，例如由氮化鈦(TiN)所形成。在形成屏蔽金屬膜2021後，便被搬入至金屬膜形成裝置。金屬膜形成裝置係使用既存之電鍍裝置或濺鍍裝置。於金屬膜形成裝置，藉由電鍍處理或濺鍍處理而於屏蔽金屬膜2021上形成金屬膜(亦稱為配線用金屬膜)2009。金屬膜2009例如由銅(Cu)所構成。
根據成膜之性質，如圖5所記載，金屬膜2009不僅形成於配線用溝2008，亦形成於絕緣膜2007上。此處，將形成於配線用溝2008內之金屬膜2009稱為金屬膜2009a，而將形成於絕緣膜2007上之金屬膜2009稱為金屬膜2009b。
於配線用溝2008形成金屬膜2009後，將晶圓200從金屬膜形成裝置搬出。
<金屬膜研磨步驟S104>
接著，使用圖1、圖6說明研磨步驟S104。如圖5所記載，若以濺鍍處理或電鍍處理形成金屬膜，便會在絕緣膜2007上亦形成金屬膜2009b。金屬膜2009b由於會將金屬膜2009a之間電氣連接，因此為了迴避該情形，而進行研磨以去除金屬膜2009b。又，研磨步驟亦可稱為CMP(Chemical Mechanical Polishing，化學機械研磨) 步驟。
從金屬膜形成裝置被搬出之晶圓200，被搬入至第一研磨裝置。於此步驟中，為了使金屬膜2009a間之絕緣更加確實，而進行過度的研磨。若進行過度的研磨，如圖6所記載般，金屬膜2009b便會被去除，而使金屬膜2009a絕緣。而且，會根據絕緣膜2007與金屬膜2009之研磨速度的差異、或金屬膜2009粗密的問題，而於膜上形成凹陷(dishing)2010或侵蝕(erosion)2011。此處，侵蝕例如容易發生於閘電極密集的部位。
在藉由第一研磨裝置對晶圓200進行處理既定的時間後，將晶圓200從第一研磨裝置搬出。
此處，將具有研磨後之絕緣膜2007、金屬膜2009之層稱為多層配線之第一層。又，將金屬膜2009稱為金屬配線第一層、或M1層。
<屏蔽絕緣膜形成步驟S105>
接著，使用圖1、圖7說明屏蔽絕緣膜形成步驟S105。從第一研磨裝置被搬出之晶圓200，係搬入至屏蔽絕緣膜形成裝置。於屏蔽絕緣膜形成裝置中，形成作為防止後述之金屬膜2009擴散之屏蔽絕緣膜而使用的屏蔽絕緣膜2012。
屏蔽絕緣膜2012係於後述之蝕刻步驟中不易蝕刻的材質，例如由碳化矽(SiC)膜或氮化矽(SiN)膜、碳氮化矽(SiCN)膜中之任一者所構成。
屏蔽絕緣膜2012係形成於絕緣膜2007、金屬膜2009上。所以，亦形成於凹陷2010或侵蝕2011上。因此，於凹陷2010 或侵蝕2011上形成具有凹陷狀的屏蔽絕緣膜2012。
在形成屏蔽絕緣膜2012後，將晶圓200從屏蔽絕緣膜形成裝置搬出。
<第二絕緣膜形成步驟S106>
接著，使用圖1、圖8，說明第二絕緣膜形成步驟S106。在晶圓200被搬入至形成第二絕緣膜的基板處理裝置(第二絕緣膜形成裝置)後，對基板處理裝置之處理室內供給含矽氣體及含氧氣體。所供給之氣體係於處理室內進行反應，而形成使後述之金屬膜2020或金屬膜2019間絕緣的第二層間絕緣膜2013(有時亦簡稱為絕緣膜2013、或配線形成用絕緣膜2013)。絕緣膜2013例如由矽氧化膜(SiＯ2膜)所形成。含矽氣體例如為TEOS氣體，而含氧氣體例如為氧氣。絕緣膜2013並不侷限於矽氧化膜，亦可為低介電係數膜(Low-K膜)或矽氧氮化膜。
經過所需的時間後，當形成絕緣膜2013後，將晶圓200從基板處理裝置(第二絕緣膜形成裝置)搬出。
絕緣膜2013係形成於屏蔽絕緣膜2012上。所以，受到凹陷2010或侵蝕2011之影響，而於凹陷2010或侵蝕2011上形成具有凹部2014的絕緣膜2013。凹部2014由於會影響半導體裝置之特性，故藉由之後的第二絕緣膜研磨步驟S107予以平坦化。
<第二絕緣膜研磨步驟S107>
接著，使用圖9至圖15說明第二絕緣膜研磨步驟S107。從第二絕緣膜形成裝置被搬出之晶圓200係搬入至第二研磨裝置400， 並對絕緣膜2013進行研磨。藉由研磨絕緣膜2013，而消除凹部2014。
以下，說明研磨步驟之具體內容。在從第二絕緣膜形成裝置搬出晶圓200後，將晶圓200搬入圖9所記載之研磨裝置400。
於圖9中，元件符號401為研磨盤，而402為對晶圓200進行研磨的研磨布。研磨盤401係連接於未圖示之旋轉機構，在對晶圓200進行研磨時，朝箭頭406方向旋轉。
元件符號403為研磨頭，而於研磨頭403之上表面連接有軸404。軸404係連接於未圖示之旋轉機構、上下驅動機構。在研磨晶圓200之期間，朝箭頭407方向旋轉。
元件符號405為供給研磨液(研磨劑)之供給管。在研磨晶圓200之期間，從供給管405朝研磨布402供給研磨液。
接著，使用圖10說明研磨頭403與其周邊構造之細節。圖10係以研磨頭403之剖面圖為中心，說明其周邊構造的說明圖。研磨頭403具有頂環403a、固定環403b、彈性墊403c。於研磨期間，晶圓200之外側係由固定環403b所包圍，並且藉由彈性墊403c壓抵於研磨布402。於固定環403b，形成有用以從固定環403b跨外側至內側供研磨液通過的溝403d。溝403d係配合固定環403b之形狀，呈圓周狀地設置複數個。構成為經由溝403d而使未使用之新鮮的研磨液、與使用完畢之研磨液進行替換。
接著，說明本步驟之動作。將晶圓200搬入研磨頭403內後，便從供給管405供給研磨液，並且使研磨盤401及研磨頭403旋轉。研磨液係流入固定環403b內，而對晶圓200之表面 進行研磨。藉由如此進行研磨，可消除凹部2014。在研磨既定的時間後，將晶圓200從研磨裝置400搬出。
然而，若實施此步驟，已知有如圖11記載般，於晶圓200之面內，無法使絕緣膜2013之高度平整的情形。亦即，有無法使絕緣膜2013之膜厚平整的情形。例如，已知存在有晶圓200外周面之膜厚較中央面小的分佈A、或晶圓200中央面之膜厚較外周面大的分佈B。
若高度分佈存在偏差，便有於後述之圖案化步驟中發生通孔之高度偏差的問題。由於會因為該問題而使晶圓200面內之金屬膜的特性產生偏差，其結果，將造成產出率降低。
本發明者針對上述問題潛心研究的結果，得知分佈A、分佈B分別有其原因。以下說明其原因。
成為分佈A之原因，在於對晶圓200之研磨液的供給方法。如上所述，被供給至研磨布402之研磨液，係經由固定環403b，而由晶圓200周圍予以供給。因此，於晶圓200之中央面，流入有對晶圓200之外周面進行研磨後的研磨液，另一方面，於晶圓200之外周面則流入新鮮之研磨液。由於新鮮之研磨液的研磨效率較高，因此晶圓200之外周面較中央面被研磨的程度較高。基於以上之情形，可知絕緣膜2013之膜厚會成為如分佈A所示。
成為分佈B之原因，在於固定環403b的摩損。若利用研磨裝置400對大量之晶圓200進行研磨，則壓抵於研磨布402之固定環403b的前端就會磨損，與溝403d或研磨布402之接觸面就會產生變形。因此，存在有原本應被供給之研磨液未被供給至固定環403內周的情形。於該情形時，由於由於研磨液未被供給至晶 圓200之外周，就會成為晶圓200之中央面被研磨，而晶圓200之外周面未被研磨的狀態。所以，可知絕緣膜2013之膜厚會成為如分佈B所示。
因此，於本實施形態中，如後述般，在藉由研磨裝置400對晶圓200上之絕緣膜2013進行研磨後，具有使基板面內積層絕緣膜之高度平整而進行修正的步驟。此處所謂積層絕緣膜，係指將後述之絕緣膜2015重疊於絕緣膜2013的膜。換言之，作為積層絕緣膜之一部分而具有絕緣膜2013，而且作為其他之一部分而具有絕緣膜2015。
作為使高度平整的具體方法，係於第二絕緣膜研磨步驟S107之後，於第二絕緣膜膜厚測量步驟S108中測量絕緣膜2013的膜厚分佈，並根據該測量資料而實施第三絕緣膜形成步驟S109。藉此，可使後述之貫通溝2016之高度於晶圓200面內成為平整。
<膜厚測量步驟S108>
其次，說明膜厚測量步驟S108。
於膜厚測量步驟S108中，使用測量裝置來測量研磨後之絕緣膜2013的膜厚。由於測量裝置可使用一般的裝置，故省略具體之說明。此處所謂膜厚，係指例如自晶圓200之表面至絕緣膜2013之表面為止的膜厚。
於研磨步驟S107之後，晶圓200便被搬入測量裝置。測量裝置係於容易受到研磨裝置400之影響的晶圓200之中央面與其外周之外周面中，至少測量數個部位，並測量絕緣膜2013之膜厚(高度)分佈。所測量之資料係經由上位裝置，被送至後述之基板 處理裝置100。在測量後，晶圓200便被搬出測量裝置。
<第三絕緣膜形成步驟S109>
接著，說明第三絕緣膜形成步驟。第三絕緣膜係與第二絕緣膜相同的成分組成。於此步驟中，如圖12或圖14所記載，將第三層間絕緣膜2015形成於研磨後之第二絕緣膜2013上。此處，將重疊有第二絕緣膜2013與第三絕緣膜2015之層稱為積層絕緣膜。又，由於第三絕緣膜為修正積層絕緣膜之膜厚分佈的膜，因此亦可稱為修正膜。
於形成時，以修正研磨後之第二層間絕緣膜2013之膜厚分佈的方式，形成第三層間絕緣膜2015。較佳為，以使絕緣膜2015表面之高度平整的方式形成絕緣膜2015。此處所謂高度，係指絕緣膜2015表面之高度，換言之，係指從晶圓200之表面至絕緣膜2015之表面為止的距離。
再者，所謂修正，係指使第三層間絕緣膜2015之膜厚分佈成為均勻性較第二層間絕緣膜2013之膜厚分佈高的分佈。
以下，使用圖12至圖20說明此步驟。圖12為說明在第二絕緣膜2013成為分佈A時，於此步驟中所形成絕緣膜2015的圖。圖13為說明膜厚分佈A與其修正分佈A'(目標膜厚分佈A')的說明圖。圖14為說明在第二絕緣膜2013成為分佈B之情形時，於此步驟中所形成絕緣膜2015的圖。圖15為說明膜厚分佈B與其修正分佈B'(目標膜厚分佈B')的說明書。圖16至圖20為說明用以實現此步驟之基板處理裝置的圖。
於圖12中，(A)係從上方觀察形成絕緣膜2015後之 晶圓200的圖。圖12(B)係於膜厚分佈A中，於圖12(A)之α-α'剖面中，擷取晶圓200之中央與其外周的圖。
於圖14中，(A)係從上方觀察形成絕緣膜2007後之晶圓200的圖。圖14(B)係於膜厚分佈B中，於圖14(A)之α-α'剖面中，擷取晶圓200之中央與其外周的圖。
此處，將晶圓200之中央面的第一絕緣膜稱為絕緣膜2013a，將第二絕緣膜稱為絕緣膜2015a，將晶圓200之外周面的第一絕緣膜稱為絕緣膜2013b，將第二絕緣膜稱為絕緣膜2015b。
從測量器被搬出之晶圓200，係搬入圖16所記載用以形成第三絕緣膜之裝置的基板處理裝置100。
基板處理裝置100係根據於第二絕緣膜膜厚測量步驟S108中所測量之資料，而對絕緣膜2007之膜厚於基板面內進行控制。例如，若從上位裝置所接收之資料為顯示分佈A的資料，便以將晶圓200外周面的絕緣膜2015b增厚，而將中央面之絕緣膜2015a減為較外周面之絕緣膜2015b薄的方式，來控制膜厚。又，若從上位裝置所接收之資料為顯示分佈B的資料，便以將晶圓200中央面之絕緣膜2015a增厚，而將外周面之絕緣膜2015b減為較絕緣膜2015a薄的方式，來控制膜厚。
較佳為，以使重疊有第二絕緣膜2013與第三絕緣膜2015的積層絕緣膜的高度，於晶圓面內成為既定之範圍的方式，來控制第三絕緣膜2015的厚度。換言之，以使基板面內之上述第二層間絕緣膜2015高度之分佈成為既定之範圍內的方式，來控制第三層間絕緣膜2015的膜厚分佈，而使高度平整。
換言之，亦可使積層絕緣膜之基板中心側之膜厚與基 板外周側之膜厚的差，小於第二絕緣膜2013之基板中心側之膜厚與基板外周側之膜厚的差。
更換言之，亦可使積層絕緣膜之膜厚分佈，成為膜厚均勻性較第二絕緣膜2013之膜厚分佈高的分佈。
亦即，如圖12、圖14所記載，可使從晶圓200之中央面之屏蔽絕緣膜2012表面至第三絕緣膜2015a上端為止的高度H1a，與晶圓200之外周面之屏蔽絕緣膜2012表面至第三絕緣膜2015b上端為止的高度H1b平整。
其次，具體地說明可分別控制絕緣膜2015a、絕緣膜2015b之膜厚的基板處理裝置100。
對本實施形態之處理裝置100進行說明。基板處理裝置100於此處，係如圖16所示，構成為單片式之基板處理裝置。基板處理裝置100係使用於半導體裝置之製造的一步驟。此處，至少使用於第三絕緣膜形成步驟S109。
如圖16所示，基板處理裝置100具備有處理容器202。處理容器202係構成為例如橫剖面為圓形且扁平之密閉容器。於處理容器202內，形成有對作為基板之矽晶圓等之晶圓200進行處理的處理空間(處理室)201、搬送空間203。處理容器202係由上部容器202a、下部容器202b所構成。上部容器202a例如由石英或陶瓷等之非金屬材料所構成，下部容器202b例如由鋁(Al)或不銹鋼(SUS)等之金屬材料、或石英所構成。將較基板載置台212更上方的空間稱為處理空間201，而將下部容器202b所包圍之空間，且較基板載置台212更下方的空間稱為搬送空間203。
於下部容器202b之側面，設置有鄰接於閘閥205的 基板搬出入口206，晶圓200係經由基板搬出入口206而於與搬送室(104)之間移動。於下部容器202b之底部，設置有複數根升降銷207。而且，下部容器202b係成為接地電位。
<基板載置台>
於處理空間201內，設有支撐晶圓200的基板支撐部210。基板支撐部(基座)210主要具有：載置晶圓200之載置面211；於表面具有載置面211的基板載置台212；內置於基板載置台212之作為加熱部的加熱器213。於基板載置台212，在與升降銷207對應之位置分別設置有供升降銷207貫通的貫通孔214。
基板載置台212係藉由軸217所支撐。軸217貫通處理容器202之底部，而且於處理容器202之外部被連接於升降機構218。藉由使升降機構218作動而使軸217及基板載置台212進行升降，可使被載置於載置面211上之晶圓200升降。再者，軸217下端部之周圍係由伸縮囊219所包覆，處理空間201內係保持為氣密。
基板載置台212係在晶圓200之搬送時，使載置面211以位於基板搬出入口206之位置(晶圓搬送位置)的方式下降至基板支撐台，而在晶圓200之處理時，如圖10所示般，上升至晶圓200在處理空間201內之處理位置(晶圓處理位置)。
具體而言，在使基板載置台212下降至晶圓搬送位置時，升降銷207之上端部使從載置面211之上表面突出，而使升降銷207從下方支撐晶圓200。又，在使基板載置台212上升至晶圓處理位置時，升降銷207便從載置面211上表面埋沒，而使載置面 211從下方支撐晶圓200。再者，升降銷207由於與晶圓200直接接觸，因此較佳為，例如由石英或氧化鋁等材質所形成。再者，亦可構成為於升降銷207設置升降機構，而使升降銷207移動。
又，如圖17所示，於基板載置台212設有作為偏壓調整部219的第1偏壓電極219a與第2偏壓電極219b。第1偏壓電極219a係與第1阻抗調整部220a連接，第2偏壓電極219b係與第2阻抗調整部220b連接，而構成為可調整各自電極的電位。又，如圖18所示，第1偏壓電極219a與第2偏壓電極219b係形成為同心圓狀，而構成為可調整基板之中心側之電位與外周側之電位。
又，亦可構成為於第1阻抗調整部220a設置第1阻抗調整電源221a，而於第2阻抗調整部220b設置第2阻抗調整電源221b。藉由設置第1阻抗調整電源221a，可擴大第1偏壓電極219a之電位的調整幅度，而可擴大被拉至基板200之中心側之活性種之量的調整幅度。又，藉由設置第2阻抗調整電源221b，可擴大第2偏壓電極219b之電位的調整幅度，而可擴大被拉至基板200之外周側之活性種之量的調整幅度。例如，在活性種為正電位的情形時，將第1偏壓電極219a之電位構成為負，並將第2偏壓電極219b之電位構成為較第1偏壓電極219a之電位高，藉此可使供給至中心側之活性種量多於被供給至外周側之活性種量。又，即使在處理室201內所生成之活性種之電位接近中性的情形時，亦可藉由使用第1阻抗調整電源221a與第2阻抗調整電源221b之任一者或雙方，來調整拉至基板200的量。
又，設置有加熱器213來作為加熱部。再者，加熱器 213亦可如第1加熱器213a與第2加熱器213b般在每個區域設置。第1加熱器213a係設置為與第1偏壓電極219a相對向，而第2加熱器213b係設置為與第2偏壓電極219b相對向。第1加熱器213a係與第1加熱器電源213c連接，第2加熱器213b係與第2加熱器電源213d連接，而構成為可調整供給至各加熱器的電力供給量。
<活性化部>
如圖16所示，於上部容器202a之上方，設置有作為第1活性化部(上方活性部)的第1線圈250a。於第1線圈250a，經由第1匹配箱250d而連接有第1高頻電源250c。構成為對第1線圈250a供給高頻電力，可藉此對供給至處理室201之氣體進行激發而生成電漿。尤其，於處理室201之上部且與基板200相對向之空間(第1電漿生成區域251)生成電漿。而且，亦可構成為於與基板載置台212相對向之空間生成電漿。
又，亦可如圖16所示，於上部容器202a之側方，設置作為第2活性化部(上方活性部)的第2線圈250b。於第2線圈250b，經由第2匹配箱250e而連接有第2高頻電源250f。構成為對第2線圈250b供給高頻電力，可藉此對供給至處理室201之氣體進行激發而生成電漿。尤其，於處理室201之側方且較與基板200相對向之空間更外側之空間(第2電漿生成區域252)生成電漿。而且，亦可構成為於較與基板載置台212相對向之空間更外側生成電漿。
此處，雖然已例示分別於第1活性化部與第2活性化部設置個別之匹配箱與高頻電源，但並不侷限於此，亦可構成為第 1線圈250a與第2線圈250b使用共通的匹配箱。又，亦可構成為第1線圈250a與第2線圈250b使用共通的高頻電源。
<磁力生成部(磁場生成部)>
如圖16所示，於上部容器202a之上方，亦可設置有作為第1磁力生成部(第1磁場生成部)的第1電磁鐵(上部電磁鐵)250g。於第1電磁鐵250g，連接有對第1電磁鐵250g供給電力的第1電磁鐵電源250i。再者，第1電磁鐵250g為環形狀，如圖16所示般構成為可生成Z1或Z2方向的磁力(磁場)。磁力(磁場)的方向，係由供給自第1電磁鐵電源250i之電流的方向所控制。
又，亦可於較基板200更下方且處理容器202之側面，設置作為第2磁力生成部(磁場生成部)的第2電磁鐵(側方電磁鐵)250h。於第2電磁鐵250h，連接有對第2電磁鐵250h供給電力的第2電磁鐵電源250j。再者，第2電磁鐵250h為環形狀，如圖16所示般構成為可生成Z1或Z2方向的磁力(磁場)。磁力(磁場)的方向，係由供給自第2電磁鐵電源250j之電流的方向所控制。
藉由第1電磁鐵250g與第2電磁鐵250h之任一者，形成朝Z1方向的磁力(磁場)，藉此可使在第1電漿生成區域251所形成之電漿移動(擴散)至第3電漿生成區域253或第4電漿生成區域254。再者，於第3電漿生成區域253中，在與基板200之中心側相對向之位置所生成活性種的活性度，係較在與基板200之外周側相對向之位置所生成活性種的活性度高。此係因氣體被供給至中心側所致。又，於第4電漿生成區域254，在與基板200之外周側相對向之位置所生成活性種的活性度，係較在與基板200之中心 側相對向之位置所生成活性種的活性度高。此係因排氣路徑被形成於基板支撐部210之外周側形成排氣路徑，使氣體分子聚集於基板200之外周側所致。電漿的位置，可藉由被供給至第1電磁鐵250g與第2電磁鐵250h的電力進行控制，藉由增大電力，而可使其更接近基板200。又，藉由第1電磁鐵250g與第2電磁鐵250h雙方，形成朝Z1方向的磁力(磁場)，藉此可使電漿更接近基板200。又，藉由形成朝Z2方向之磁力(磁場)，可抑制於第1電漿生成區域251所形成之電漿朝基板200方向擴散，而可降低被供給至基板200之活性種的能量。又，亦可構成為使由第1電磁鐵250g所形成之磁場方向與由第2電磁鐵250h所形成之磁力(磁場)方向各不相同。
又，亦可於處理室201內且第1電磁鐵250g與第2電磁鐵250h之間，設置遮磁板250k。藉由設置遮磁板250k，可使由第1電磁鐵250g所形成之磁力(磁場)與由第2電磁鐵250h所形成之磁力(磁界)分離，藉由調整各磁場，可使基板200面內之處理均勻性的調整變容易。又，亦可構成為可藉由遮磁板升降機構(未圖示)調整遮磁板250k之高度。
<排氣系統>
於搬送空間203(下部容器202b)之內壁，設置有對處理空間201之環境氣體進行排氣之作為排氣部的排氣口221。於排氣口221連接有排氣管222，於排氣管222，依序串聯而連接有將處理空間201內控制為既定壓力的APC(Auto Pressure Controller；壓力自動控制器)等之壓力調整器223、真空泵224。主要係由排氣口221、排氣管222、壓力調整器223來構成排氣系統(排氣管線)。再者，亦可 加入真空泵224，使其成為排氣部構成的一部分。
<氣體導入口>
於上部容器202a之上部，設有用以對處理空間201內供給各種氣體的氣體導入口241a，並連接有共通氣體供給管242。
<氣體供給部>
如圖19所示，於共通氣體供給管242，連接有第一氣體供給管243a、第二氣體供給管244a、第三氣體供給管245a、清潔氣體供給管248a。
從包含第一氣體供給管243a之第一氣體供給部243，主要供給第一元素含有氣體(第一處理氣體)，從包含第二氣體供給管244a之第二氣體供給部244，主要供給第二元素含有氣體(第二處理氣體)。從包含第三氣體供給管245a之第三氣體供給部245，主要供給淨化氣體，從包含清潔氣體供給管248a之清潔氣體供給部248，供給清潔氣體。供給處理氣體之處理氣體供給部，係由第一處理氣體供給部與第二處理氣體供給部之任一者或雙方所構成，處理氣體係由第一處理氣體與第二處理氣體之任一者或雙方所構成。
<第一氣體供給部>
於第一氣體供給管243a，從上游方向起依序設置有第一氣體供給源243b、作為流量控制器(流量控制部)之質量流率控制器(MFC)243c及作為開關閥之閥243d。
從第一氣體供給源243b，供給有含有第一元素之氣體(第一處理氣體)，並經由質量流率控制器243c、閥243d、第一氣體供給管243a、共通氣體供給管242而供給至氣體整流部234。
第一處理氣體為原料氣體，亦即，為處理氣體之一。
此處，第一元素例如為矽(Si)。亦即，第一處理氣體例如為含矽氣體。作為含矽氣體，可使用例如二矽烷(Si2H6)氣體。再者，作為含矽氣體，除了二矽烷之外，可使用TEOS(Tetraethyl orthosilicate；Si(OC2H5)4)SiH2(NH(C4H9))2(雙第三丁基胺基矽烷，簡稱：BTBAS)、肆二甲基胺基矽烷(Si[N(CH3)2]4，簡稱：4DMAS)氣體、雙二乙基胺基矽烷(Si[N(C2H5)2]2H2，簡稱：2DEAS)氣體、雙第三丁基胺基矽烷(SiH2[NH(C4H9)]2，簡稱：BTBAS)氣體、六甲基二矽氮烷(C6H19NSi2，簡稱：HMDS)或三矽基胺((SiH3)3N，簡稱：TSA)、六氯二矽烷(Si2Cl6，簡稱：HCDS)等。再者，第一處理氣體之原料亦可於常溫常壓下為固體、液體、及氣體之任一者。在第一處理氣體之原料於常溫常壓下為液體的情形時，只要於第一氣體供給源243b與MFC 243c之間設置未圖示的氣化器即可。此處，以原料為氣體進行說明。
於第一氣體供給管243a較閥243d之更下游側，連接有第一惰性氣體供給管246a之下游端。於第一惰性氣體供給管246a，從上游方向起依序設置有惰性氣體供給源246b、MFC 246c及作為開關閥的閥246d。
此處，惰性氣體例如為氦(He)氣。再者，作為惰性氣體，除了He氣之外，亦可使用例如氖(Ne)氣、氬(Ar)氣等之稀有氣體。又，亦可為處理氣體，或不易與基板200、所成膜之膜產生反 應的氣體。例如，有時可能會使用氮(N2)氣。
主要，由第一氣體供給管243a、MF C243c、閥243d來構成第一元素含有氣體供給部243(亦稱為含矽氣體供給部)。
又，主要，由第一惰性氣體供給管246a、MFC 246c及閥246d來構成第一惰性氣體供給部。再者，亦可將惰性氣體供給源246b、第一氣體供給管243a視為包含於第一惰性氣體供給部。
而且，亦可將第一氣體供給源243b、第一惰性氣體供給部視為包含於第一元素含有氣體供給部。
<第二氣體供給部>
於第二氣體供給管244a之上游，從上游方向起依序設置有第二氣體供給源244b、MFC 244c及作為開關閥之閥244d。
從第二氣體供給源244b，供給有含有第二元素之氣體(以下，稱為「第二處理氣體」)，並經由MFC 244c、閥244d、第二氣體供給管244a、共通氣體供給管242，被供給至氣體整流部234。
第二處理氣體為處理氣體之一。再者，第二處理氣體亦可視為反應氣體或改質氣體。
此處，第二處理氣體含有與第一元素相異之第二元素。作為第二元素，例如，為氮(N)、氧(O)、碳(C)、氫(H)中之任一者。又，作為第二處理氣體，亦可使用含有複數種該等元素之氣體。具體而言，作為第二處理氣體，可使用氧(O2)氣。
主要，由第二氣體供給管244a、MFC 244c、閥244d來構成第二處理氣體供給部244。
亦可進一步設置作為活性化部之遠端電漿單元(RPU)244e，構成為可使第二處理氣體活性化。
又，於第二氣體供給管244a較閥244d之更下游側，連接有第二惰性氣體供給管247a之下游端。於第二惰性氣體供給管247a，從上游方向起依序設置有惰性氣體供給源247b、MFC 247c及作為開關閥的閥247d
從第二惰性氣體供給管247a，惰性氣體係經由MFC 247c、閥247d、第二氣體供給管244a，被供給至氣體整流部234。惰性氣體係於薄膜形成步驟S109(後述之S4001~S4005)，作為載體氣體或稀釋氣體而發生作用。
主要，由第二惰性氣體供給管247a、MFC 247c及閥247d來構成第二惰性氣體供給部。再者，亦可將惰性氣體供給源247b、第二氣體供給管244a視為包含於第二惰性氣體供給部。
而且，亦可將第二氣體供給源244b、第二惰性氣體供給部視為句含於第二元素含有氣體供給部244。
<第三氣體供給部>
於第三氣體供給管245a，從上游方向起依序設置有第三氣體供給源245b、作為流量控制器(流量控制部)之MFC 245c及作為開關閥之閥245d。
從第三氣體供給源245b，供給有作為淨化氣體之惰性氣體，並經由MFC 245c、閥245d、第三氣體供給管245a、共通氣體供給管242，被供給至氣體整流部234。
此處，惰性氣體例如為氮(N2)氣。再者，作為惰性氣 體，除了N2氣之外，可使用例如氦(He)氣、氖(Ne)氣、氬(Ar)氣等之稀有氣體。
主要，由第三氣體供給管245a、MFC 245c、閥245d，來構成第三處理氣體供給部245(亦稱為淨化氣體供給部)。
<清潔氣體供給部>
於清潔氣體供給管248a，從上游方向起依序設置有清潔氣體源248b、MFC 248c、閥248d、及RPU 250。
從清潔氣體源248b供給有清潔氣體，並經由MFC 248c、閥248d、RPU 250、清潔氣體供給管248a、共通氣體供給管242，被供給至氣體整流部234。
於清潔氣體供給管248a較閥248d之更下游側，連接有第四惰性氣體供給管249a之下游端。於第四惰性氣體供給管249a，從上游方向起依序設置有第四惰性氣體供給源249b、MFC 249c及閥249d。
又，主要，由清潔氣體供給管248a、MFC 248c及閥248d，來構成清潔氣體供給部。再者，清潔氣體源248b、第四惰性氣體供給管249a、RPU 250亦可視為包含於清潔氣體供給部。
再者，從第四惰性氣體供給源249b所供給之惰性氣體，亦可作為清潔氣體之載體氣體或稀釋氣體來作用而進行供給。
從清潔氣體源248b所供給之清潔氣體，係作為於清潔步驟中將附著於氣體整流部234或處理室201之副生成物等予以去除的清潔氣體而發揮作用。
此處，清潔氣體例如為三氟化氮(NF3)氣體。再者， 作為清潔氣體，亦可使用例如氟化氫(HF)氣體、三氟化氯(ClF3)氣體、氟(F2)氣等，或者亦可將該等予以組合而使用。
更佳為，作為由設於上述各氣體供給部之流量控制部，較佳為針閥或孔口等氣體流動之反應性高的構成。例如，在氣體之脈衝寬度成為毫秒等級的情形時，雖存在MFC無法反應之情形，但在針閥或孔口的情形時，藉由組合高速之ON/OFF閥，即可對應毫秒以下之氣體脈衝。
<控制部>
圖16所示之基板處理裝置100，具有控制基板處理裝置100各部之動作的控制器121。
如圖20所示，作為控制部(控制手段)之控制器121，構成為具備有CPU(中央處理單元，Central Processing Unit)121a、RAM(隨機存取記憶體，Random Access Memory)121b、儲存裝置121c、I/O(輸出入)埠121d的電腦。RAM 121b、儲存裝置121c、I/O埠121d，係構成為可經由內部匯流排121e，而與CPU 121a進行資料交換。並構成為於控制器121可連接例如作為觸控面板等所構成的輸出入裝置122、或外部儲存裝置283、接收部285等。而且，於上位裝置270，設置有經由網路284所連接之接收部285。接收部285可從上位裝置接收其他裝置的資訊。
儲存裝置121c係由例如快閃記憶體、HDD(硬式磁碟機，Hard Disk Drive)等所構成。於儲存裝置121c內，可讀取地儲存有控制基板處理裝置之動作的控制程式、或記載有後述之基板處理程序或條件等的製程配方(recipe)等。再者，製程配方係以可使控 制器121執行後述之基板處理步驟之各程序，而得到既定之結果的方式所組合而成者，作為程式而發揮功能。以下，有時亦將該製程配方或控制程式等統稱為程式。再者，在本說明書中使用程式之用語時，存在有僅包含製程配方單體的情形、僅包含控制程式單體的情形、或包含其雙方的情形。RAM 121b係構成為暫時性地保持由CPU 121a所讀取之程式或資料等的記憶體區域(工作區)。
於I/O埠121d，連接有閘閥205、升降機構218、壓力調整器223、真空泵224、RPU 250、MFC 243c、244c、245c、246c、247c、248c、249c、閥243d、244d、245d、246d、247d、248d、249d、第1匹配箱250d、第2匹配箱250e、第1高頻電源250c、第2高頻電源250f、第1阻抗調整部220a、第2阻抗調整部220b、第1阻抗調整電源221a、第2阻抗調整電源221b、第1電磁鐵電源250i、第2電磁鐵電源250j、第1加熱器電源213c、第2加熱器電源213d等。
CPU 121a係構成為執行從儲存裝置121c所讀取之控制程式，並且根據來自輸出入裝置122的操作指令的輸入等，而從儲存裝置121c讀取製程配方。然後，CPU 121a係構成為依照所讀取的製程配方的內容，來控制閘閥205之開關動作、升降機構218之升降動作、壓力調整器223之壓力調整動作、真空泵224之ON/OFF控制、RPU 250之氣體激發動作、MFC 243c、244c、245c、246c、247c、248c、249c的流量調整動作、閥243d、244d、245d、246d、247d、248d、249d的氣體開關控制、第1匹配箱250d、第2匹配箱250e之整合控制、第1高頻電源250c、第2高頻電源250f之ON/OFF控制、第1阻抗調整部220a、第2阻抗調整部220b之 阻抗調整、第1阻抗調整電源221a、第2阻抗調整電源221b之ON/OFF控制、第1電磁鐵電源250i、第2電磁鐵電源250j之電力控制、第1加熱器電源213c、第2加熱器電源213d之電力控制等。
再者，控制器121並不限於構成作為專用電腦的情形，亦可構成為通用的電腦。例如，準備存儲有上述程式的外部儲存裝置(例如，磁帶、軟碟或硬碟等磁碟、CD或DVD等光碟、MO等光磁碟、USB記憶體或記憶卡等半導體記憶體)283，使用該外部儲存裝置283而在通用的電腦安裝程式等，藉此可構成本實施型態的控制器121。再者，用以對電腦供給程式的手段並不限於經由外部儲存裝置283進行供給的情形。例如，亦可使用網際網路或專線等通訊手段，不透過外部儲存裝置283而供給程式。再者，儲存裝置121c或外部儲存裝置283，係構成為電腦可讀取的記錄媒體。以下，將該等亦統稱為記錄媒體。再者，於本說明書中，使用記錄媒體之用語的情形，存在僅包含儲存裝置121c單體的情形、僅包含外部儲存裝置283單體的情形、或者包含其雙方的情形。
再者，本實施形態之接收部，雖已記載從上位裝置270接收其他裝置之資訊之情形，但並不限定於此。例如，亦可不經由上位裝置270，由其他裝置直接接收資訊。又，亦可藉由輸出入裝置122輸入其他裝置之資訊，並據此進行控制。又，亦可將其他裝置之資訊儲存於外部儲存裝置283，而從該外部儲存裝置283接收其他裝置的資訊。
接著，使用圖21、圖22說明利用基板處理裝置100之膜的形成方法。
於膜厚測量步驟S108之後，經測量之晶圓200係搬入基板處 理裝置100。再者，於以下之說明中，構成基板處理裝置之各部的動作，係由控制器121所控制。
<基板搬入步驟S3004>
於膜厚測量步驟S108測量第一絕緣膜2013後，使晶圓200被搬入基板處理裝置100。具體而言，藉由升降機構218使基板支撐部210下降，而成為升降銷270從貫通孔214突出基板支撐部210之上表面側的狀態。又，在將處理室201內調壓為既定之壓力後，開放閘閥205，將晶圓200從閘閥205載置至升降銷207上。在將晶圓200載置至升降銷207上後，藉由升降機構218使基板支撐部210上升至既定之位置，使晶圓200從升降銷207被載置至基板支撐部210。此處，所謂既定的壓力，例如設為處理室201內之壓力≧真空搬送室104內之壓力。
<減壓‧溫度調整步驟S4001>
接著，經由排氣管222將處理室201內進行排氣，直到處理室201內成為既定之壓力(真空度)。此時，根據壓力感測器所測量到的壓力值，對作為壓力調整器223之APC閥之閥開度進行回饋控制。又，根據溫度感測器(未圖示)所檢測出之溫度值，以使處理室201內成為既定之溫度的方式，對供給至加熱器213的通電量進行回饋控制。具體而言，藉由加熱器213預先對基板支撐部210進行加熱，使晶圓200或基板支撐部210之溫度變化消失後，放置既定的時間。於該期間中，在處理室201內殘留有水分或有來自構件之脫氣等情形時，亦可藉由真空排氣或利用N2氣體之供給所進行的 淨化加以去除。藉此，完成成膜製程前的準備。再者，亦可在將處理室201內排氣至既定之壓力時，進行一次真空排氣，直到可到達之真空度。
又，此處亦可構成為可根據所接收之資料，對第1加熱器213a與第2加熱器213b之溫度進行微調。藉由進行微調使基板200之中心側之溫度與外周側之溫度相異，可使基板200之中心側與外周側之處理相異。
再者，在形成第n層之絕緣膜時，較佳為將基板溫度控制為低於第n-1次的溫度。在絕緣膜之層增加的情形時，若以較第n-1次之溫度高的溫度進行處理，即可抑制存在於第n-1層之絕緣膜與各絕緣膜間的金屬膜、或被埋入各絕緣膜之金屬膜等擴散至絕緣膜之層。
<活性化條件調整步驟S4002>
接著，進行以下(A)~(C)之至少一個以上的調整(微調)。圖22表示已進行(A)的例子。
(A)
從第1電磁鐵電源250i與第2電磁鐵電源250j，分別對第1電磁鐵250g與第2電磁鐵250h供給既定之電力，而於處理室201內形成既定之磁力(磁場)。例如形成Z1方向之磁力(磁場)。此時，根據所接收到之測量資料，對在基板200之中央上部或外周上部所形成的磁場或磁束密度進行微調。磁力(磁場)或磁束密度之微調，可藉由由第1電磁鐵250g所形成之磁場強度與由第2電磁鐵250h 所形成之磁場強度進行微調。藉由該微調，例如可使被拉至基板200之中心側之活性種量(活性種濃度)多於被拉至基板200之外周側之活性種量(活性種濃度)，而可使基板200之中心側之處理量多於外周期之處理量。
此處，在處理室201內設有遮磁板250k的情形時，亦可對遮磁板250k之高度進行微調。藉由調整遮磁板250k之高度，可對磁場或磁束密度進行微調。
(B)
調整第1偏壓電極219a與第2偏壓電極219b各自的電位。例如，以使第1偏壓電極219a之電位低於第2偏壓電極219b之電位的方式，調整第1阻抗調整部220a與第2阻抗調整部220b。藉由使第1偏壓電極219a之電位低於第2偏壓電極219b之電位，可使被拉至基板200之中心側之活性種量(活性種濃度)多於被拉至基板200之外周側之活性種量(活性種濃度)，而可使基板200之中心側之處理量多於外周期之處理量。
(C)
對分別供給至第1線圈250a與第2線圈250b之高頻電力之設定值進行調整。例如，以使供給至第1線圈250a之高頻電力大於供給至第2線圈250b之高頻電力的方式，調整(變更)第1高頻電源250c與第2高頻電源250f之設定值。藉由使供給至第1線圈250a之高頻電力大於供給至第2線圈250b之高頻電力，可使被供給至基板200之中心側之活性種量(活性種濃度)多於被供給至基板200 之外周側之活性種量(活性種濃度)，而可使基板200之中心側之處理量多於外周期之處理量。
再者，藉由使用(A)~(C)之任一種或二者以上，可使第n+1次之處理溫度降低，而從既定之溫度降低為較第n次處理時之溫度更低。藉由如此之構成，可抑制存在於各絕緣膜間之金屬膜、或被埋入各絕緣膜之金屬膜等擴散至絕緣膜之層。
<處理氣體供給步驟S4003>
接著，從第1處理氣體供給部對處理室201內供給作為第1處理氣體的含矽元素氣體。又，以使排氣部所進行處理室201內的排氣持續，而使處理室201內之壓力成為既定之壓力(第1壓力)的方式進行控制。具體而言，打開第1氣體供給管243a之閥243d，使含矽元素氣體流入第1氣體供給管243a。含矽元素氣體係藉由MFC 243c進行流量調整。經流量調整之含矽元素氣體係從氣體導入口241a，被供給至處理室201內，並從排氣管222被排氣。再者，此時，亦可打開第一載體氣體供給管246a之閥246d，使Ar氣體流入第一載體氣體供給管246a。Ar氣體係流自第一載體氣體供給管246a，並藉由MFC 246c進行流量調整。經流量調整之Ar氣體係於第一處理氣體供給管243a內與含矽元素氣體混合，而從氣體導入口241a被供給至處理室201內，並從排氣管222被排氣。
<活性化步驟S4004>
接著，從第2處理氣體供給部對處理室201內供給作為第2處理氣體的含氧氣體。又，以使排氣部所進行處理室201內的排氣持 續，而使處理室201內之壓力成為既定之壓力的方式進行控制。具體而言，打開第2氣體供給管244a之閥244d，使含氧氣體流入第2氣體供給管244a。含氧氣體係藉由MFC 244c進行流量調整。經流量調整之含氧氣體係氣體導入口241a，被供給至處理室201內，並從排氣管222被排氣。此時，若從第1高頻電源250c經由第1匹配箱250d，對第1線圈250a供給高頻電力，存在於處理室201內之含氧元素氣體便被活性化。此時，尤其，在第1電漿生成區域251、第3電漿生成區域253、第4電漿生成區域254之至少任一者便生成含氧電漿，經活性化之氧便被供給至基板200。較佳為，構成為對基板200之中心側與外周側供給濃度相異之活性種。例如，藉由使由第2電磁鐵250h所形成之磁場大小大於由第1電磁鐵250g所形成之磁場大小，可使第4電漿生成區域254之外周側之電漿密度高於中心側之電漿密度。於該情形時，於基板200，相較於基板200之中心側上部，可於基板200之外周側上部生成具活性之電漿。
在上述生成有含氧電漿的狀態下，保持既定時間而對基板施行既定之處理。
又，亦可構成為藉由第1偏壓電極219a與第2偏壓電極219b之電位差，而使中心側與外周側之活性種的濃度相異。
又，此時，亦可從第2高頻電源250f經由第2匹配箱250e對第2線圈供給高頻電力，而於第2電漿生成區域252生成含氧電漿。
<淨化步驟S4005>
在生成有含氧電漿之狀態下經過既定時間後，使高頻電力成為OFF，而使電漿消失。此時，既可停止含矽元素氣體之供給與含氧氣體之供給，亦可繼續供給既定時間。在含矽元素氣體與含氧氣體之供給停止後，將殘留於處理室201內之氣體從排氣部進行排氣。此時，亦可構成為從惰性氣體供給部對處理室201內供給惰性氣體，而將殘留氣體擠出。藉由如此之構成，可縮短淨化步驟之時間，而可提升產出量。
<基板搬出步驟S3006>
在進行淨化步驟S4005後，進行基板搬出步驟S3006，使晶圓200從處理室201被搬出。具體而言，以惰性氣體對處理室201內進行淨化，而調壓為可搬送之壓力。調壓後，藉由升降機構218使基板支撐部210下降，升降銷207便從進行貫通孔214突出，而使晶圓200被載置於升降銷207上。在晶圓200被載置於升降銷207上後，打開閘閥205，使晶圓200從處理室201被搬出。
接著，說明使用本裝置來控制第三層間絕緣膜2015之膜厚的方法。如上所述，在研磨步驟S107結束後，第二層間絕緣膜2013之膜厚係於絕緣膜之中央面與外周面為相異。於膜厚測量步驟S108，測量其膜厚分佈。測量結果係通過上位裝置270，被存儲於RAM 121b。被存儲之資料係與儲存裝置121c內之配方進行比較，並藉由CPU 121a演算出既定之處理資料。執行根據該處理資料之裝置控制。
其次，說明被存儲於RAM 121b之資料為分佈A的情形。所謂分佈A的情形，係指如圖11、圖12所記載，絕緣膜2013a 較絕緣膜2013b厚的情形。
分佈A的情形，在此步驟中，係以使形成於晶圓200之外周面之絕緣膜2015b之膜厚增大，而使形成於晶圓200之中央面之絕緣膜2015a之膜厚小於絕緣膜2015b的方式進行控制。具體而言，藉由使從第2電磁鐵250h所產生之磁力大於從第1電磁鐵250g所產生之磁力，可使第4電漿生成區域254之電漿密度高於第3電漿生成區域253之電漿密度，相較於晶圓200之中心側上部，可於晶圓200之外周側上部生成具活性之電漿。藉由在生成有上述電漿的狀態下進行處理，可將於絕緣膜2013重疊有絕緣膜2015之高度，修正為圖13所示之目標膜厚分佈A'。亦即，可將積層絕緣膜之膜厚修正為膜厚分佈A'。
此時，以使在絕緣膜2013b重疊有絕緣膜2015b之厚度H1b與在絕緣膜2013a重疊有絕緣膜2015a之厚度H1a實質相等之方式，控制絕緣膜2015之厚度。較佳為，以使從上述基板表面起至上述第二層間絕緣膜之上端為止的距離成為既定範圍內之方式進行控制。更佳為，以使上述基板面內之絕緣膜2015高度(第三層間絕緣膜之上端)之分佈成為既定範圍內的方式控制第三層間絕緣膜2015之膜厚分佈。
又，作為其他方法，亦可分別控制第1偏壓電極219a之電位與第2偏壓電極219b之電位。例如，藉由使第2偏壓電極219b之電位低於第1偏壓電極219a之電位，可增加被拉至晶圓200之外周側的活性種量，而使晶圓200之外周側之膜厚增厚。
又，亦可分別控制供給至第1線圈250a之電力與供給至第2線圈250b之電力。例如，藉由使被供給至第2線圈250b 之電力大於被供給至第1線圈250a之電力，可使被供給至晶圓200之外周側之活性種量增加，而使晶圓200之外周側之膜厚增厚。
又，藉由並行地進行該等複數個控制，可進行更緻密的控制。
其次，說明被存儲於RAM 121b之資料為分佈B的情形。所謂分佈B的情形，係指如圖11、圖14所記載，絕緣膜2013b較絕緣膜2013a厚的情形。
分佈B的情形，在此步驟中，係以使形成於晶圓200之中央面之絕緣膜2015a之膜厚增大，而使形成於晶圓200之外周面之絕緣膜2015b之膜厚減小的方式進行控制。具體而言，藉由使從第1電磁鐵250g所產生之磁力大於從第2電磁鐵250h所產生之磁力，可以於第3電漿生成區域253側生成電漿之方式進行控制。如此一來，可將絕緣膜之高度、即於絕緣膜2013重疊有絕緣膜2015之高度，修正為圖15所記載之膜厚分佈B'。亦即，可將積層絕緣膜之膜厚修正為膜厚分佈B'。
此時，以使在絕緣膜2013b重疊有絕緣膜2015b之厚度H1b與在絕緣膜2013a重疊有絕緣膜2015a之厚度H1a實質相等之方式，控制絕緣膜2015之厚度。較佳為，以使基板200表面起至絕緣膜2015b之上端為止的距離與基板200表面起至絕緣膜2015a之上端為止的距離的差成為既定範圍內之方式進行控制。更佳為，以使上述基板面內之絕緣膜2015高度(第三層間絕緣膜之上端)之分佈成為既定範圍內的方式，控制第三絕緣膜2015之膜厚分佈。
又，作為其他方法，亦可分別控制第1偏壓電極219a 之電位與第2偏壓電極219b之電位。例如，藉由使第1偏壓電極219a之電位低於第2偏壓電極219b之電位，可增加被拉至晶圓200之中心側的活性種量，而使晶圓200之中心側之膜厚增厚。
又，亦可分別控制供給至第1線圈250a之電力與供給至第2線圈250b之電力。例如，藉由使被供給至第1線圈250a之電力大於被供給至第2線圈250b之電力，可使被供給至晶圓200之中心側之活性種量增加，而使晶圓200之中心側之膜厚增厚。
又，藉由並行地進行該等複數個控制，可進行更緻密的控制。
<膜厚測量步驟S110>
亦可接著第三絕緣膜形成步驟S109，進行膜厚測量步驟S110。於膜厚測量步驟S110中，測量將第二絕緣膜2013與第三絕緣膜2015重疊之層的高度。具體而言，確認重疊之層的高度是否平整，亦即，積層絕緣膜之膜厚是否被修正為目標膜厚分佈。此處所謂「高度平整」，並不侷限於高度完全一致，亦可具有高度差。例如，高度差為只要在不對後述之圖案化步驟或金屬膜形成步驟造成影響的範圍即可。
於第三絕緣膜形成步驟S109後，晶圓200被搬入測量裝置。測量裝置係測量容易受到研磨裝置400影響的晶圓200之中央面與其外周面中之至少數個部位，並測量絕緣膜2015之膜厚(高度)。所測量到之資料，係送至上位裝置270。測量後，晶圓200便會被搬出。
若晶圓200之面內之高度分佈在既定範圍內，具體而言只要對 後續之圖案化步驟S111或金屬膜形成步驟S112不造成影響的範圍內，便移行至圖案化步驟S111。再者，在事先即知膜厚分佈會成為既定分佈的情形時，亦可省略膜厚測量步驟S110。
<圖案化步驟S111>
接著，說明圖案化步驟S111。在膜厚測量後，對晶圓200進行圖案化而形成所需之圖案。使用圖23至圖25說明圖案化步驟之細節。再者，此處雖以分佈A為例進行說明，但並不限定於此，當然於分佈B中亦相同。
圖案化步驟S111係藉由作為第二圖案化系統之一部分所構成之曝光裝置或蝕刻裝置來進行。圖案化步驟S111包含由曝光裝置所進行之曝光步驟、由蝕刻裝置所進行之蝕刻步驟等步驟。被搬入圖案化系統之晶圓200，係於曝光後，如圖23所記載，藉由蝕刻裝置將積層絕緣膜形成為既定之圖案。此處係形成貫通溝2016。於蝕刻處理結束後，晶圓200便從蝕刻裝置被搬出，並從圖案化系統被搬出。
具體而言，於此步驟中，如圖23所示，對積層絕緣膜(積層有第二絕緣膜2013與第三絕緣膜2015之膜)形成作為接觸孔而使用的貫通溝2016。在形成貫通溝2016時，對屏蔽絕緣膜2012進行蝕刻，以使金屬膜2009之一部分露出之方式進行處理。在蝕刻時，藉由對屏蔽絕緣膜2012進行蝕刻之蝕刻裝置，處理既定之時間。於金屬膜2009露出之部分，使後述之金屬膜2019與金屬膜2009電氣連接。如後述般，貫通溝2016之下部係構成為供金屬膜2019埋入之通孔，上部係構成為供金屬膜2020埋入之配線溝。
接著，如圖24所示，形成用以配置成為配線之金屬膜的配線用溝2017。於形成時，藉由形成配線用溝之蝕刻裝置對晶圓200處理既定之時間。此處，於晶圓200之中央面，形成高度H2a之配線溝2017a。又，於晶圓200之外周面，形成高度H2b之配線溝2017b。由於積層絕緣膜之高度，晶圓200之中央面與晶圓200之外周面相等，因此高度H2a與高度H2b實質上自然相等。尚且，配線用溝係使用作為半導體裝置之第二層。
<金屬膜形成步驟S112>
接著，於貫通溝2016或配線溝2017之表面形成屏蔽金屬膜2018。然後，於屏蔽金屬膜2018上，如圖25所記載，埋入作為連接配線(亦稱為via、或貫通端子)而使用的金屬膜2019，並進一步於配線用溝2017埋入作為配線而使用之金屬膜2020(亦稱為配線用金屬膜2020或配線2020)。金屬膜2019、金屬膜2020亦可為相同成分。在相同成分的情形時，可藉一個成膜步驟形成金屬膜2019、金屬膜2020。作為金屬膜2019、金屬膜2020之成分，例如可使用銅。
再者，此處將具有金屬膜2019、金屬膜2020、絕緣膜2013之層稱為多層配線層之第二層。而且，將金屬膜2020稱為金屬配線第二層、或M2層。
如前所述，藉由進行包括第三絕緣膜形成步驟S109之基板處理步驟，可使作為通孔而使用之M1層與M2層之間的貫通溝2016的高度，於晶圓200面內成為固定。亦即，可使晶圓200中央面之M1層與M2層之間的貫通溝2016a之高度H3a與晶圓200外周面之M1層與M2層之間的貫通溝2016b之高度H3b平整。如 此一來，由於可使晶圓200中央之金屬膜2019a與晶圓200外周之金屬膜2019b之高度平整，因此可使金屬膜2019之特性於晶圓面內成為固定。所以，對於從晶圓200所生產之多數半導體裝置而言，可使特性固定。
再者，此處所謂的特性，係指與金屬膜2019之高度成比例的特性，例如電容量或電阻值。
<研磨步驟S113>
在金屬膜形成步驟S112結束後，與金屬膜研磨步驟S104同樣地，進行用以使金屬膜間絕緣的研磨。
<判定步驟S114>
判斷於晶圓上是否已形成所需之層數。若已形成所需之層數則結束處理。若未形成所需之層數，則移行至屏蔽絕緣膜形成步驟S105。重複從屏蔽絕緣膜形成步驟S105至金屬膜研磨步驟S113，直到形成所需之層數為止。
於本實施形態中，雖已以M1層與M2層為例進行說明，但並不限定於此。例如亦可應用於M3層以上。
又，於本實施形態中雖已以將重力方向下層與上層連接為例進行說明，但並不限定於此，當然亦可應用於例如3維積層電路。
其次，使用圖28至圖30說明比較例。
比較例係未實施膜厚測量步驟S108、第三絕緣膜形成步驟S109的情形。亦即，於第二絕緣膜研磨步驟S107後，實施圖案化 步驟S111。所以，絕緣膜高度或貫通溝2016之高度，係於晶圓200之中央面與外周面相異。
使用圖28說明比較例。圖28係與圖23比較之圖。在圖28的情形時，藉由第二絕緣膜研磨步驟S107使絕緣膜2013之高度，於晶圓200中央面與晶圓200外周面相異。亦即，絕緣膜2013a與絕緣膜2013b之高度相異。
相對於如此之晶圓200，執行形成配線溝2017之蝕刻製程。由於蝕刻製程進行既定之時間，因此如圖29所記載般，晶圓200內周之配線溝2017a之高度H4a與晶圓200外周之配線溝2017b之高度H4a成為固定。然而，由於絕緣膜2013之高度於晶圓200外周與晶圓200中央相異，因此貫通溝2016中通孔的高度相異。亦即，晶圓200中央之通孔高度H5a與晶圓200外周之通孔高度H5b相異。
由於通孔之高度在晶圓200中央與晶圓200外周相異，因此如圖30所記載般，被埋入通孔的金屬膜2019'之高度亦於晶圓200中央與晶圓200外周相異。所以，與電容量或電阻值等之高低成比例之特性，係於晶圓200中央之金屬膜2019a'與晶圓200外周之金屬膜2019b'相異。所以，對於從晶圓200所生產多數的半導體裝置而言，無法使特性固定。
相對於此，本實施形態由於進行膜厚測量步驟S108、第三絕緣膜形成步驟S109，因此可於晶圓200之面內使金屬膜2019之高度固定。所以，相較於比較例，可於晶圓200面內形成均勻之特性的半導體裝置，而明顯有助於提升產出率。
再者，於本實施形態中，雖已說明以個別之裝置實施 第一絕緣膜形成步驟S101至第二金屬膜形成步驟，但並不限定於此，亦可如圖26所示作為一個基板處理系統而實施。此處，作為系統600，具有對系統進行控制的上位裝置601。作為處理基板之基板處理裝置或基板處理系統，具有：實施第一絕緣膜形成步驟S101之絕緣膜形成裝置602；實施圖案化步驟S102之圖案化系統603；實施金屬膜形成步驟S103之金屬膜形成系統604；實施金屬膜研磨步驟S104之研磨裝置605；實施屏蔽絕緣膜形成步驟S105之屏蔽絕緣膜形成裝置606；實施第二絕緣膜形成步驟S106之絕緣膜形成裝置607；實施第二絕緣膜研磨步驟S107之研磨裝置608(相當於本實施形態之研磨裝置400)；實施膜厚測量步驟S108之測量裝置609；實施第三絕緣膜形成步驟S109之絕緣膜形成裝置610(相當於本實施形態之基板處理裝置100)；實施膜厚測量步驟S110之膜厚測量裝置611；實施圖案化步驟S111之圖案化系統612；實施金屬膜形成步驟S112之金屬膜形成系統613；實施金屬膜研磨步驟S113之研磨裝置614。而且，具有用以在各裝置或系統間進行資料傳送的網路615。
上位裝置601具有控制各基板處理裝置或基板處理系統之資訊傳達的系統控制器6001。
作為系統之控制部(控制手段)之系統控制器6001，係作為具備有CPU(中央處理單元；Central Processing Unit)6001a、RAM(隨機存取記憶體；Random Access Memory)6001b、儲存裝置6001c、I/O埠6001d的電腦而構成。RAM 6001b、儲存裝置6001c、I/O埠6001d係經由內部匯流排，構成為可與CPU 6001a進行資料交換。並構成為於上位裝置601，可連接例如作為觸控面板等而構 成的輸出入裝置6002、或外部儲存裝置6003。而且，設置有與其他裝置或系統經由網路收送資訊的收送信部6004。
儲存裝置6001c係由例如快閃記憶體、HDD(硬式磁碟機，Hard Disk Drive)等所構成。於儲存裝置6001c內，可讀取地存儲有對基板處理裝置進行動作命令的程式等。又，RAM 6001b係構成為暫時性地保持由CPU 6001a所讀取之程式或資料等的記憶體區域(工作區)。
CPU 6001a係構成為執行從儲存裝置6001c所讀取之控制程式，並且根據來自輸出入裝置6002的操作指令的輸入等，而從儲存裝置6003c讀取程式。然後，CPU 6001a係構成為可依照所讀取的程式之內容，控制各裝置之資訊傳達動作。
再者，系統控制器6001並不限於構成作為專用電腦的情形，亦可構成為通用的電腦。例如，準備存儲有上述程式的外部儲存裝置(例如，磁帶、軟碟或硬碟等磁碟、CD或DVD等光碟、MO等光磁碟、USB記憶體或記憶卡等半導體記憶體)6003，使用該外部儲存裝置6003而在通用的電腦安裝程式等，藉此可構成本實施型態的系統控制器6001。再者，用以對電腦供給程式的手段並不限於經由外部儲存裝置6003進行供給的情形。例如，亦可使用網際網路或專線等通訊手段，不透過外部儲存裝置6003而供給程式。再者，儲存裝置6001c或外部儲存裝置6003，係構成為電腦可讀取的記錄媒體。以下，亦將該等統稱為記錄媒體。再者，於本說明書中，使用記錄媒體之用語的情形，存在僅包含儲存裝置6001c單體的情形、僅包含外部儲存裝置6003單體的情形、或者包含其雙方的情形。
系統600所具有之裝置可適當地選擇，若為功能冗長之裝置則亦可集合為一個裝置。相反地，在重視產出率等的情形時，亦可設置複數個實施一個步驟的裝置。而且，亦可不在此系統600內進行管理，而藉由其他系統進行管理。於該情形時，可經由更上位之網路616與其他系統進行資訊傳達。
又，亦可於儲存裝置6001c中收納根據測量裝置609所接收到之資料而控制絕緣膜形成裝置610的程式。於該情形時，由於由上位裝置601進行控制，因此例如在絕緣膜形成裝置610為複數的情形時，由於可依照搬送限速(rate-limiting)等條件適當地選擇，因此可提高處理效率。
此處，使用圖27，說明根據測量裝置609所接收到之資料(膜厚分佈資料)來控制絕緣膜形成裝置610的流程。
若從測量裝置609接收到膜厚分佈資料，便進行以下之膜厚分佈判定步驟J100。於膜厚分佈判定步驟J100中，根據膜厚分佈資料結果，進行第1膜厚分佈判定步驟J101、第2膜厚分佈判定步驟J102、第3膜厚分佈判定步驟J103。
<第1膜厚分佈判定步驟J 101>
於第1膜厚分佈判定步驟J101中，判定膜厚分佈資料是否在既定之範圍內(判定是否需要修正膜厚分佈)。在膜厚分佈資料在既定範圍內的情形時，以對基板200進行圖案化步驟S111之方式，搬送至圖案化系統612，而在膜厚分佈資料在既定範圍外的情形時，進行第2膜厚分佈判定步驟J102。於該第1膜厚分佈判定步驟J101中膜厚分佈的比較演算，例如由，上位裝置601所進行。此處， 是否在既定範圍內的判定，例如，如圖13與圖15所示，係藉由最大值與最小值的差進行判定。
<第2膜厚分佈判定步驟J102>
於第2膜厚分佈判定步驟J102中，判定膜厚分佈資料是否相當於膜厚分佈A(判定是否可修正)。判定，例如依據是否為基板200之中心側膜厚>外周側膜厚而進行。在判定結果，膜厚分佈資料係相當於膜厚分佈A的情形時，以成為目標膜厚分佈A'之方式演算出處理資料，並搬送至基板處理裝置100而進行第三絕緣膜形成步驟A(S109A)。在膜厚分佈資料不相當於膜厚分佈A時，進行第3膜厚分佈判定步驟J103。
<第3膜厚分佈判定步驟J103>
於第3膜厚分佈判定步驟J103中，進行膜厚分佈資料是否相當於膜厚分佈B的判定(判定是否可進行膜厚量的修正)。判定，例如係依照是否為基板200之中心側之膜厚<基板200之外周側之膜厚而進行。在判定結果，膜厚分佈資料係相當於膜厚分佈B的情形時，以成為目標膜厚分佈B'之方式演算出處理資料，並搬送至基板處理裝置100而進行第三絕緣膜形成步驟B(S109B)。在經研磨之膜厚分佈資料不相當於膜厚分佈B的情形時，亦可進行將不可修正之資訊或錯誤資訊等通知(輸出至)輸出入裝置6002或上位網路616等的通知步驟A100，並使基板200之處理結束。
再者，此處，雖已記載構成為分別實施第1膜厚分佈判定步驟J101與第2膜厚分佈判定步驟J102與第3膜厚分佈判定 步驟J103的例子，但並不限定於此，亦可構成為根據基板200之既定點的膜厚，而於相同之判定步驟中進行第1膜厚分佈判定步驟J101、第2膜厚分佈判定步驟J102、第3膜厚分佈判定步驟J103。
如此，藉由由上位裝置601進行判定，可使基板200之搬送路徑最佳化，而可提升產出率。
又，藉由由上位裝置601進行判定，並將判定結果通知(輸出至)輸出入裝置6002或上位之網路616等，可輕減各裝置之使用狀況或膜厚分佈資料之偏差的分析負荷。
例如，藉由於第1膜厚分佈判定步驟J101、第2膜厚分佈判定步驟J102、第3膜厚分佈判定步驟J103，分別將成為Y之次數、成為N之次數、N/Y比率等之資料(資訊)通知輸出入裝置6002、或上位之網路616等，可容易地掌握各裝置之維護時期。
又，亦可構成為不由上位裝置601，而由被設於測量裝置609之控制器來對膜厚判定步驟J100進行判定，並構成為將膜厚分佈資料之內容傳送至上位裝置601與下一步驟之裝置的任一者或雙方。
又，亦可構成為由被設於基板處理裝置100之控制器121來對膜厚判定步驟J100進行判定。
再者，於本實施形態中，雖已說明第二絕緣膜形成步驟以外之其他步驟，但當然並不限定於該等步驟或裝置、系統。
又，雖已區分基板200之中央、外周面而進行說明，但並不限定於此，亦可以對徑向更細分化之區域來控制絕緣膜之膜厚。例如，亦可區分為基板中央、外周面、中央與外周之間的面等，3個以上之區域。
又，於本實施形態中雖已進行膜厚測量步驟S110，但並不限定於此，亦可不進行。於該情形時，於絕緣膜2013上重疊有絕緣膜2015的高度，只要在無通孔特性之偏差的範圍內成為平整即可。
<其他實施形態>
雖然已以上述圖22使基板200之中心側之成膜量與外周側之成膜量存在差距的處理時序為例進行說明，但並不限定於此，例如亦可為，以下之處理時序。
例如，存在有圖31所示之處理時序例。圖31係在由第1電磁鐵250g生成磁場後，由第2電磁鐵250h生成磁場而進行處理的例子。藉由如上述之處理，可使基板之外周側之成膜量多於中心側之成膜量。相反地，在構成為由第2電磁鐵250h形成磁場後再由第1電磁鐵250g生成磁場的情形時，可使基板之中心側之成膜量多於外周側之成膜量。
又，存在有圖32所示之處理時序例。圖32係於圖22之處理時序中，使供給至第2線圈250b之電力大於供給至第1線圈250a之電力而進行處理的例子。藉由如上述之處理，可使基板之外周側之成膜量多於中心側之成膜量。相反地，藉由使供給至第1電磁鐵250g之電力大於供給至第2電磁鐵250h之電力，並使供給至第1線圈250a之電力大於供給至第2線圈250b之電力，可使基板之中心側之成膜量多於外周側之成膜量。
又，存在有圖33所示之處理時序例。圖33係於圖22之處理時序中，使第1偏壓電極219a之電位大於第2偏壓電極 219b之電位而進行處理的例子。藉由如上述之處理，可使基板之外周側之成膜量多於中心側之成膜量。相反地，藉由使供給至第1電磁鐵250g之電力大於供給至第2電磁鐵250h之電力，並使第2偏壓電極219b之電力大於第1偏壓電極219a之電力，可使基板之中心側之成膜量多於外周側之成膜量。
又，存在有圖34所示之處理時序例。圖34係使第1偏壓電極之電位高於第2偏壓電極之電位而進行處理的時序。藉由如上述之處理，可如圖13所示以使膜厚分佈A成為膜厚分佈A'之方式進行修正。
又，存在有圖35所示之處理時序例。圖35係使被供給至第1線圈250a之高頻電力大於被供給至第2線圈250b之高頻電力而進行處理的時序。藉由如上述之處理，可以使圖15之膜厚分佈B成為膜厚分佈B'之方式進行修正。
又，存在有圖36所示之處理時序例。圖36係使被供給至第1線圈250a之高頻電力小於被供給至第2線圈250B之高頻電力而進行處理的時序。藉由如上述之處理，可如圖13所示以使膜厚分佈A成為膜厚分佈A'之方式進行修正。
又，存在有圖37所示之處理時序例。圖37係在對第1線圈250a供給t1時間之高頻電力後，對第2線圈250b供給t2時間之高頻電力的時序。此處，構成為使t1較t2長。藉由如上述之處理，可以使圖15之膜厚分佈B成為膜厚分佈B'之方式進行修正。又，此處，雖構成為在對第1線圈250a供給高頻電力後，對第2線圈250b供給高頻電力，但相反地，亦可構成為在對2線圈250b供給電力後，對第1線圈250a供給電力。
又，存在有圖38所示之處理時序例。圖38係構成為使t1較t2短的時序。藉由如上述之處理，可如圖13所示以使膜厚分佈A成為膜厚分佈A'之方式進行修正。又，此處，雖構成為在對第1線圈250a供給高頻電力後，對第2線圈250b供給高頻電力，但相反地，亦可構成為在對2線圈250b供給電力後，對第1線圈250a供給電力。
又，於上述中，雖已例示使用第1線圈250a與第1電磁鐵250g與第2電磁鐵250h而於處理室201內生成電漿，但並不限定於此。例如，亦可構成為不設置第1線圈250a，而使用第2線圈250b與第1電磁鐵250g與第2電磁鐵250h而於處理室201內生成電漿。在僅使用第2線圈250b之情形時的電漿，主要雖生成於第2電漿生成區域252，但藉由使用第1電磁鐵250g與第2電磁鐵250h之任一者或雙方，可使生成於第2電漿生成區域之活性種擴散至基板200中心側，而藉此調整處理分佈。
另外，於上述中，雖區分為基板之內周、外周而進行說明，但並不限定於此，亦可以對徑向更細分化之區域來控制含矽膜之膜厚。例如，亦可區分為基板內周、外周、內周與外周之間的面等之3個區域。
又，於上述中，雖以相同徑構成第1電磁鐵250g之徑與第2電磁鐵250h之徑，但並不限定於此。例如，既可構成為使第2電磁鐵250h之徑大於第1電磁鐵250g之徑，亦可構成為使第1電磁鐵250g之徑大於第2電磁鐵250h之徑。
又，於上述中，雖已例示將第1電磁鐵250g與第2電磁鐵250h固定而構成，但並不限定於此，亦可構成為於各個電 磁鐵設置上下動作機構，並根據處理改變磁鐵的位置。
又，於形成膜之步驟中，亦可進行如CVD之成膜處理、或交替地供給氣體以形成薄膜的循環處理、對膜進行改質的氧化處理、氮化處理、氧氮化處理。根據上述之處理，則即使在藉由遷移或濺鍍仍無法減低凹凸的情形時，仍可進行修正。
再者，在進行濺鍍處理或成膜處理的情形，亦可構成為組合異向性之處理或等向性之處理。藉由組合異向性處理或等向性處理，可進行更精密的修正。
又，雖使用矽氧化膜作為絕緣膜，但只要能達成目的即可，亦可為以含有其他元素之氧化膜、氮化膜、碳化膜、氧氮化膜等，各種複合之膜來形成圖案的情形。
又，於上述中，雖已記載半導體裝置之製造步驟之一步驟的處理，但並不限定於此，亦可應用於液晶面板之製造步驟之圖案化處理、太陽能電池之製造步驟之圖案化處理、電力元件之製造步驟之圖案化處理等，對基板進行處理的技術。
又，於上述中，雖於第一絕緣膜形成步驟與第二絕緣膜形成步驟與第三絕緣膜形成步驟中使用相異之裝置，但並不限定於此。例如，亦可使用基板處理裝置100來實施第一絕緣膜形成步驟。
又，於上述中，雖使用300mm晶圓進行說明，但並不限定於此。例如，若為450nm晶圓等大型基板則效果更明顯。在大型基板的情形時，絕緣膜研磨步驟S107的影響變得更加顯明。亦即，絕緣膜2013a與絕緣膜2013b之膜厚差會變得更大。藉由實施第二絕緣膜形成步驟，則即便為大型基板亦可抑制面內特性的偏 差。
<本發明之較佳態樣>
以下附記本發明較佳之態樣。
<附記1>
根據一態樣，提供一種基板處理方法或半導體裝置之製造方法，其具有：對在具有複數係配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板進行研磨的研磨步驟；於上述研磨步驟後，於上述基板形成第二絕緣膜的步驟；對上述第二絕緣膜進行研磨的步驟；於上述研磨步驟後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的步驟；根據上述膜厚分佈資料演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；及根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種的濃度與上述基板之外周側所生成處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的步驟。
<附記2>
如附記1所記載之方法，較佳為：在上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，藉由上述進行修正的步驟，使由上述基板側方所產生之磁力大於由上述基板上方所產生之磁力。
<附記3>
如附記1所記載之方法，較佳為：上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，藉由上述進行修正的步驟，使從上述基板之側方所供給之高頻電力大於從上述基板之上方所供給之高頻電力。
<附記4>
如附記1至3中任一項所記載之方法，較佳為：上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，藉由上述進行修正的步驟，使上述基板之外周側之電位低於上述基板之中心側之電位。
<附記5>
如附記1所記載之方法，較佳為：上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，藉由上述進行修正的步驟，使從上述基板之上方所產生之磁力大於從上述基板之側方所產生之磁力。
<附記6>
如附記1或5所記載之方法，較佳為：上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，藉由上述進行修正的步驟，使由上述基板之上方所供給之高頻電力大於由上述基板之側方所供給之高頻電力。
<附記7>
如附記1、5或6中任一項所記載之方法，較佳為：上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，藉由上述進行修正的步驟，使上述基板之中心側之電位低於上述基板之外周側之電位。
<附記8>
如附記1至7中任一項所記載之方法，較佳為：於上述修正步驟之後，存在有對上述積層絕緣膜進行圖案化的步驟。
<附記9>
根據另一態樣，提供一種程式或記錄有該程式之可電腦讀取的記錄媒體，該程式係使電腦實行以下的程序：對基板進行研磨的研磨程序，該基板係在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜；於上述研磨程序之後，於上述基板形成作為積層絕緣膜之一部 分之第二絕緣膜的程序；對上述第二絕緣膜進行研磨的程序；於上述研磨程序後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的程序；根據上述膜厚分佈資料演算出處理資料的程序，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；及根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的程序。
<附記10>
根據又一態樣，提供一種程式及記錄有該程式之可電腦讀取的記錄媒體，該程式係使電腦實行以下的程序：對基板進行研磨的研磨程序，該基板係在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜；於上述研磨程序之後，於上述基板形成第二絕緣膜的程序；對上述第二絕緣膜進行研磨的程序；於上述研磨程序之後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的程序；根據上述膜厚分佈資料，判定是否需要修正與是否能修正的判定程序，該修正係藉由調整在上述研磨後之第二絕緣膜上所形成第 三絕緣膜的膜厚分佈，而對由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈所進行；及將上述判定程序中，上述膜厚分佈是否需要修正之判定結果與是否能修正之判定結果，通知輸出裝置與上位網路之任一者或雙方的程序。
<附記11>
根據又一態樣，提供一種基板處理系統或半導體裝置製造系統，其具有：在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板上，形成第二絕緣膜的第二絕緣膜形成裝置；對上述第二絕緣膜進行研磨的研磨裝置；接收對上述第二絕緣膜進行研磨後之上述第二絕緣膜之基板面內之膜厚分佈資料的測量裝置；根據上述膜厚分佈資料來演算出處理資料的系統控制器，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；及根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種的濃度與上述基板之外周側所生成處理氣體之活性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的第三絕緣膜形成裝置。
<附記12>
根據又一態樣，提供一種基板處理裝置或半導體裝置之製造裝置，其具有：收容基板之處理室，該基板係在具有複數條配線用溝之第一絕緣膜上形成有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；處理氣體供給部，其對上述基板供給處理氣體；活性化部，其使上述處理氣體活性化；接收部，其接收上述經研磨之第二絕緣膜之膜厚分佈資料；演算部，其根據上述膜厚分佈資料來演算出處理資料，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；及控制部，其根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式，控制上述處理氣體供給部與上述活性部。
<附記13>
根據又一態樣，提供一種基板處理方法或半導體裝置之製造方法，其具有：將基板收容於處理室之步驟，該基板係在具有複數條配線用溝之第一絕緣膜上形成有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；接收上述第二絕緣膜之膜厚分佈資料的步驟； 根據上述膜厚分佈資料來演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；對上述基板供給處理氣體的步驟；及根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的步驟。
<附記14>
根據又一態樣，提供一種程式或記錄有該程式之可電腦讀取的記錄媒體，該程式係使電腦實行以下的程序：將基板收容於處理室之程序，該基板係在具有複數條配線用溝之第一絕緣膜上形成有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；接收上述第二絕緣膜之膜厚分佈資料的程序；根據上述膜厚分佈資料來演算出處理資料的程序，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而修正由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜的膜厚分佈；對上述基板供給處理氣體的程序；及根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活 性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的程序。
<附記15>
根據又一態樣，提供一種基板處理方法或半導體裝置之製造方法，其具有：對在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板進行研磨的步驟；於上述研磨步驟後，於上述基板形成第二絕緣膜的步驟；對上述第二絕緣膜進行研磨的步驟；於上述研磨步驟後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的步驟；根據上述膜厚分佈資料來演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而使由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜之基板面內的中心側之膜厚與外周側之膜厚的差小於上述第二絕緣膜之基板面內的中心側之膜厚與外周側之膜厚的差；及根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而修正上述積層絕緣膜之膜厚分佈的步驟。
<附記16>
根據又一態樣，提供一種基板處理方法、或半導體裝置之製造方法，其具有：對在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板進行研磨的步驟；於上述研磨步驟後，於上述基板形成第二絕緣膜的步驟；對上述第二絕緣膜進行研磨的步驟；於上述研磨步驟後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的步驟；根據上述膜厚分佈資料來演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而使由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成積層絕緣膜之膜厚分佈成為膜厚均勻性較上述膜厚分佈資料之膜厚分佈高之分佈；及根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式使上述處理氣體活性化而形成上述第三絕緣膜，從而使上述積層絕緣膜之膜厚分佈成為膜厚均勻性較上述膜厚分佈資料之膜厚分佈高之分佈的步驟。

Claims (19)

  1. 一種基板處理裝置，其具有：收容基板之處理室，該基板係在具有複數條配線用溝之第一絕緣膜上具有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；處理氣體供給部，其對上述基板供給處理氣體；活性化部，其使上述處理氣體活性化；接收部，其接收上述經研磨之第二絕緣膜之膜厚分佈資料；演算部，其根據上述膜厚分佈資料來演算出處理資料，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而以由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成之積層絕緣膜的高度平整之方式修正膜厚分佈；及控制部，其根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化，形成上述第三絕緣膜並修正上述積層絕緣膜之膜厚分布，控制上述處理氣體供給部與上述活性部，使上述積層絕緣膜之高度平整。
  2. 如請求項1之基板處理裝置，其中，上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，上述活性化部係使從上述基板之側方所供給之高頻電力大於從上述基板之上方所供給之高頻電力。
  3. 如請求項2之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，使上述基板之外周側之電位低於上述基 板之中心側之電位。
  4. 如請求項1之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，使上述基板之外周側之電位低於上述基板之中心側之電位。
  5. 如請求項1之基板處理裝置，其中，進一步具有磁力生成部，其係上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，使從上述基板之側方所產生之磁力大於從上述基板之上方所產生之磁力。
  6. 如請求項5之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，使上述基板之外周側之電位低於上述基板之中心側之電位。
  7. 如請求項6之基板處理裝置，其中，上述膜厚分佈資料在上述基板之外周側之膜厚小於上述基板之中心側之膜厚的情形時，上述活性化部係使從上述基板側方所供給之高頻電力大於從上述基板上方所供給之高頻電力。
  8. 如請求項5之基板處理裝置，其中，在上述膜厚分佈資料為上述基板外周側之膜厚小於上述基板中心側之膜厚的情形時，上述活性化部係使由上述基板側方所供給之高頻電力大於由上述基板上方所供給之高頻電力。
  9. 如請求項1之基板處理裝置，其中，上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，上述活性化部係使從上述基板之上方所供給之高頻電力大於從上述基 板之側方所供給之高頻電力。
  10. 如請求項9之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，使上述基板之中心側之電位低於上述基板之外周側之電位。
  11. 如請求項1之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，使上述基板之中心側之電位低於上述基板之外周側之電位。
  12. 如請求項1之基板處理裝置，其中，進一步具有磁力生成部，其係上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，使從上述基板之上方所產生之磁力大於從上述基板之側方所產生之磁力。
  13. 如請求項12之基板處理裝置，其中，進一步具有偏壓調整部，其係上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，使上述基板之中心側之電位低於上述基板之外周側之電位。
  14. 如請求項13之基板處理裝置，其中，上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，上述活性化部係使從上述基板之上方所供給之高頻電力大於從上述基板之側方所供給之高頻電力。
  15. 如請求項1之基板處理裝置，其中，上述膜厚分佈資料在上述基板之中心側之膜厚小於上述基板之外周側之膜厚的情形時，上述活性化部係使從上述基板之上方所供給之高頻電力大於從上述 基板之側方所供給之高頻電力。
  16. 一種基板處理系統，其具有：第二絕緣膜形成裝置，其於基板上形成第二絕緣膜，該基板係在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜；研磨裝置，其對上述第二絕緣膜進行研磨；測量裝置，其接收對上述第二絕緣膜進行研磨後之上述第二絕緣膜之基板面內之膜厚分佈資料；系統控制器，其根據上述膜厚分佈資料來演算出處理資料，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而以由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成之積層絕緣膜的高度平整之方式修正膜厚分佈；及第三絕緣膜形成裝置，其根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化而形成上述第三絕緣膜，修正上述積層絕緣膜之膜厚分佈，而使上述積層絕緣膜之高度平整。
  17. 一種半導體裝置之製造方法，其具有：對在具有複數條配線用溝之第一絕緣膜上形成有作為金屬配線之金屬膜的基板進行研磨的研磨步驟；於上述研磨步驟後，於上述基板形成第二絕緣膜的步驟；對上述第二絕緣膜進行研磨的步驟；於上述研磨步驟後，接收上述第二絕緣膜之基板面內之膜厚分佈資料的步驟； 根據上述膜厚分佈資料來演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而以由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成之積層絕緣膜的高度平整之方式修正膜厚分佈；及根據上述處理資料，以使上述基板之中心側所生成處理氣體之活性種的濃度與上述基板之外周側所生成處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化而形成上述第三絕緣膜，修正上述積層絕緣膜之膜厚分佈，而使上述積層絕緣膜之高度平整的步驟。
  18. 一種半導體裝置之製造方法，其具有：將基板收容於處理室之步驟，該基板係在具有複數條配線用溝之第一絕緣膜上形成有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；接收上述第二絕緣膜之膜厚分佈資料的步驟；根據上述膜厚分佈資料演算出處理資料的步驟，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而以由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成之積層絕緣膜的高度平整之方式修正膜厚分佈；對上述基板供給處理氣體的步驟；及根據上述處理資料，以使上述基板之中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化而形成上述第三絕緣膜，修正上述積層絕緣膜之膜厚分佈，而使上述積層絕緣膜之高度平整的步驟。
  19. 一種程式，該程式係使電腦實行以下的程序：將基板收容於處理室之程序，該基板係在具有複數條配線用溝之第一絕緣膜上形成有經研磨之作為金屬配線之金屬膜，並於該金屬膜上具有經研磨之第二絕緣膜；接收上述第二絕緣膜之膜厚分佈資料的程序；根據上述膜厚分佈資料來演算出處理資料的程序，該處理資料係藉由調整在上述研磨後之第二絕緣膜上所形成第三絕緣膜的膜厚分佈，而以由上述研磨後之第二絕緣膜與上述第三絕緣膜所形成之積層絕緣膜的高度平整之方式修正膜厚分佈；對上述基板供給處理氣體的程序；及根據上述處理資料，以使上述基板中心側所生成上述處理氣體之活性種的濃度與上述基板之外周側所生成上述處理氣體之活性種的濃度相異之方式，使上述處理氣體活性化而形成上述第三絕緣膜，修正上述積層絕緣膜之膜厚分佈，而使上述積層絕緣膜之高度平整的程序。
TW104130282A 2015-07-06 2015-09-14 A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device TWI570828B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135164A JP6230573B2 (ja) 2015-07-06 2015-07-06 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201703170A TW201703170A (zh) 2017-01-16
TWI570828B true TWI570828B (zh) 2017-02-11

Family

ID=56739492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130282A TWI570828B (zh) 2015-07-06 2015-09-14 A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device

Country Status (5)

Country Link
US (1) US9431220B1 (zh)
JP (1) JP6230573B2 (zh)
KR (1) KR101797291B1 (zh)
CN (1) CN106340471B (zh)
TW (1) TWI570828B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821692B (zh) * 2020-06-21 2023-11-11 中國大陸商拓荆科技股份有限公司 用於處理站阻抗調節之裝置、系統及方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053156B1 (fr) 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
JP6549074B2 (ja) * 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6529996B2 (ja) * 2017-02-06 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6779173B2 (ja) * 2017-05-18 2020-11-04 株式会社荏原製作所 基板処理装置、プログラムを記録した記録媒体
WO2019245702A1 (en) * 2018-06-19 2019-12-26 Applied Materials, Inc. Pulsed plasma deposition etch step coverage improvement
CN110620063B (zh) * 2018-06-19 2023-01-13 东京毅力科创株式会社 配线固定构造和处理装置
TWI821363B (zh) * 2018-08-31 2023-11-11 美商應用材料股份有限公司 前驅物遞送系統
JP2022049494A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836255A (en) * 2007-01-17 2008-09-01 Fujitsu Ltd Semiconductor device and method for manufacturing the same
TW201435966A (zh) * 2013-03-15 2014-09-16 Applied Materials Inc 在製程室中使用調節環來調節電漿分佈的裝置和方法
TW201526082A (zh) * 2013-12-27 2015-07-01 Hitachi Int Electric Inc 基板處理裝置及半導體裝置的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3321403B2 (ja) * 1997-12-08 2002-09-03 株式会社東芝 成膜装置及び成膜方法
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
JP2002203826A (ja) 2001-01-05 2002-07-19 Sony Corp 半導体装置の製造方法および研磨装置
JP3825688B2 (ja) * 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005011834A (ja) * 2003-06-16 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置製造システム
KR100771548B1 (ko) * 2006-06-30 2007-11-07 주식회사 하이닉스반도체 반도체 소자의 박막 평탄화 방법
JP2009295649A (ja) * 2008-06-03 2009-12-17 Renesas Technology Corp 半導体装置の製造方法
JP2011089146A (ja) 2009-10-20 2011-05-06 Panasonic Corp スパッタリング装置およびスパッタリング方法
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836255A (en) * 2007-01-17 2008-09-01 Fujitsu Ltd Semiconductor device and method for manufacturing the same
TW201435966A (zh) * 2013-03-15 2014-09-16 Applied Materials Inc 在製程室中使用調節環來調節電漿分佈的裝置和方法
TW201526082A (zh) * 2013-12-27 2015-07-01 Hitachi Int Electric Inc 基板處理裝置及半導體裝置的製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821692B (zh) * 2020-06-21 2023-11-11 中國大陸商拓荆科技股份有限公司 用於處理站阻抗調節之裝置、系統及方法

Also Published As

Publication number Publication date
KR101797291B1 (ko) 2017-11-13
JP2017017274A (ja) 2017-01-19
US9431220B1 (en) 2016-08-30
CN106340471A (zh) 2017-01-18
TW201703170A (zh) 2017-01-16
JP6230573B2 (ja) 2017-11-15
CN106340471B (zh) 2019-04-05
KR20170005743A (ko) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI570828B (zh) A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device
TWI612562B (zh) 半導體裝置的製造方法、程式及基板處理裝置
TWI626683B (zh) Semiconductor device manufacturing method, program, recording medium and substrate processing system
TWI606508B (zh) Semiconductor device manufacturing method, program recording medium, and substrate processing apparatus
CN106206419B (zh) 半导体器件的制造方法、衬底处理***及衬底处理装置
JP2017034163A (ja) 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
TW201843334A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP6072845B2 (ja) 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
TWI631631B (zh) Semiconductor device manufacturing method, substrate processing device, and program
TWI611509B (zh) 半導體裝置的製造方法、基板處理系統、基板處理裝置及程式