JP2002203826A - 半導体装置の製造方法および研磨装置 - Google Patents

半導体装置の製造方法および研磨装置

Info

Publication number
JP2002203826A
JP2002203826A JP2001000654A JP2001000654A JP2002203826A JP 2002203826 A JP2002203826 A JP 2002203826A JP 2001000654 A JP2001000654 A JP 2001000654A JP 2001000654 A JP2001000654 A JP 2001000654A JP 2002203826 A JP2002203826 A JP 2002203826A
Authority
JP
Japan
Prior art keywords
polishing
wafer
inspection
wiring
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001000654A
Other languages
English (en)
Inventor
Atsushi Nishihara
淳 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001000654A priority Critical patent/JP2002203826A/ja
Priority to US10/029,839 priority patent/US20020090888A1/en
Publication of JP2002203826A publication Critical patent/JP2002203826A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 配線金属膜のCMP研磨工程を適正に行うこ
とができ、また、装置のスループットの向上を図ること
ができる半導体装置の製造方法および研磨装置を提供す
ること。 【解決手段】 複数の研磨部2A〜2Cを有する研磨ユ
ニット2と移送ロボット5との間に配置され、ウェーハ
を一時的に支持する中継部6に、処理済のウェーハの被
加工面を評価する検査手段を設ける。これにより、研磨
工程を行いながら先に処理したウェーハの加工評価を行
うことができ、装置生産性の向上が図られる。また、検
査手段の検査対象を、ダマシン法で形成された配線層の
面内分離幅とディッシング量とすることにより、配線パ
ターンの疎密に応じた適正な加工評価を行うことが可能
となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ダマシン法で配線
層が形成されるデバイスの製造に用いて好適な半導体装
置の製造方法および当該方法に用いられる研磨装置に関
する。
【0002】
【従来の技術】近年における超LSIの高密度化、高集
積化の発展は、サブミクロン以下の微細領域に対応でき
るリソグラフィ技術に支えられている。ところが、シリ
コンウェーハ表面は、デバイス化プロセスにおいて加工
が進むにつれて凹凸が増幅されるため、投影露光方式に
おける解像度と焦点深度とを両立できずに、ウェーハ表
面の凹部と凸部を同時に焦点合わせすることが困難にな
ってきている。このため、プロセスの然るべき段階で、
ウェーハのデバイス化表面の凹凸を取り除くための平坦
化(プラナリゼーション)処理を行って、凹凸段差を焦
点深度以下に収めることが不可欠となっている。
【0003】このウェーハ表面の平坦化技術の1つとし
て、CMP法がある。CMP法は公知のように、ウェー
ハ被加工面をスラリーを介して研磨布で研磨し、スラリ
ーによる被加工面の酸化作用と研磨布の機械的な研磨作
用によりウェーハ被加工面を平坦化する技術である。
【0004】CMPは元々、第2層以降の配線パターン
加工に備えるための層間絶縁膜の平坦化工程に用いられ
ていたが、近年、絶縁膜上に形成された配線用金属膜に
対しても適用されている。いわゆるダマシン法である。
これは、絶縁膜に上層の配線と下層の配線を連結するた
めの溝(コンタクトホール)や配線形成用の溝を形成
し、その上に配線材料となる金属膜を成膜した後、溝以
外の部分の金属膜をCMPで除去する技術で、埋め込み
配線法とも呼ばれている。ダマシン法は配線パターンを
形成した段階で平坦化が完成するので、絶縁膜の平坦化
工程を省略することができる。
【0005】ダマシン法に適用される配線用金属膜とし
て、W(タングステン)、Al(アルミニウム)、Cu
(銅)がある。その中でもCuは、配線の低抵抗化、耐
エレクトロマイグレーション性の向上を図れる点で有利
である。
【0006】
【発明が解決しようとする課題】さて、ダマシン法にお
けるCMPプロセスでは、配線層よりも加工速度が遅い
絶縁膜が研磨ストッパとなる。しかし、配線パターンの
密度や大きさによって加工の進み具合が異なるため、あ
る程度絶縁膜が加工のストッパとして働いても、高密度
の配線パターンの部分では加工の進行をくい止めること
ができない。その結果、配線部のオーバー加工が生じ、
配線層の厚さが目減りするシニングが生ずる。一方、比
較的低密度な配線パターンや幅広の配線部では、配線層
の中央部が凹むディッシングが生じ、信頼性低下および
その上層に形成する絶縁膜表面の凹凸化の原因となる。
ディッシングは、配線部のオーバー加工の段階で層間絶
縁膜の研磨レートと金属層の研磨レートの差に起因して
発生する。また、オーバー加工を回避するためにCu層
の加工量を抑えると、隣接する配線間でCuが残留し
(メタル残り)、配線不良を引き起こす。
【0007】したがって、CMPでは研磨加工量を高精
度に制御することが必要であり、研磨終了点を適切に判
断して配線部の過度な加工を防止することが重要となっ
てくる。
【0008】そこで従来では、空間分解能の高さから光
学的測定方法が多く採用され、例えば特開平11−30
7604号公報には、レーザー光の反射光に基づいて絶
縁膜上のメタル残りの存在を確認するようにしている。
また、特開平9−298174号公報、特開平9−29
8175号公報、特開平9−298176号公報には、
ウェーハを回転させながら分光反射率測定法により絶縁
膜の膜厚分布を測定するようにしている。
【0009】しかしながら、前者は単に絶縁膜上の金属
膜の有無を検出するだけで、配線層のディッシング等の
オーバー加工を検出する構成ではない。また、後者は、
ウェーハ面内の同一半径領域における表面形状を平均化
して検出するようにしているため、高精度な加工評価を
行うことが困難である。特に、配線パターンが疎な領域
ではディッシング量が問題となる一方、配線パターンが
密な領域では隣接する配線層間の分離幅が問題となる
が、配線パターンに疎密を有するデバイスの高精度な研
磨終了点の検出は、上記の方法では極めて困難である。
【0010】次に、CMP装置によって製品ウェーハを
処理する前には、通常、パイロットウェーハ(モニタウ
ェーハ)を研磨、評価することによって、製品ウェーハ
を処理できる装置状態にあるか、いかなる条件で処理す
べきかを判断している。しかし、現状のCMP技術では
加工特性の変動が他の半導体製造装置に比べて大きいの
で、高精度な研磨を行うためには、高い頻度でモニタウ
ェーハを流す必要が生じる。一方、CMP装置のローダ
/アンローダユニットの近傍に検査(評価)ユニットを
設けて、処理した製品ウェーハの評価を行うようにした
ものがあるが、製品評価をアンロード直前で行うように
しているため、研磨条件の変更等、装置へフィードバッ
クをかけにくいという問題がある。
【0011】そこで、上記した特開平9−298174
号、特開平9−298175号、特開平9−29817
6号、特開平11−307604号の各公報には、ウェ
ーハ研磨中に加工評価を行う検査工程を設け、ウェーハ
表面が所定の条件範囲内にあるときには研磨を停止し、
そうでなければ研磨を続行するようにした技術が記載さ
れている。これにより、モニタウェーハの研磨評価に伴
う時間や消耗資材を低減できるとともに、研磨速度の変
動や製品ウェーハ毎の膜厚のバラツキの影響を受けずに
最適な加工が可能となり、更に装置異常に伴う製品ウェ
ーハの損失を最低限に抑えることができる。
【0012】しかしながら、上記の構成では、検査工程
中に製品ウェーハの研磨作業を行うことができないため
に、検査による時間的ロスが多大となり、装置全体とし
てスループットの向上が望めないという問題点がある。
【0013】本発明は上述の問題に鑑みてなされ、配線
金属膜の研磨工程を適正に行うことができ、また、装置
のスループットの向上を図ることができる半導体装置の
製造方法および研磨装置を提供することを課題とする。
【0014】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の第1の発明である半導体装置の製造方
法は、ウェーハ被研磨面の表面状態を検査する検査工程
が、配線層の面内分離幅を測定するステップと、配線層
のディッシング量を測定するステップとからなることを
特徴としている。
【0015】上記の両ステップを行うことにより、配線
パターンの疎なる領域に対する加工量と配線パターンの
密なる領域に対する加工量とを検出でき、配線パターン
に疎密を有するデバイス化領域に対して適正な研磨条件
を設定することができると共に、研磨終了点を高精度に
制御することが可能となる。
【0016】また、以上の課題を解決するに当たり、本
発明の第2の発明である研磨装置は、ウェーハ表面に形
成された被加工層を研磨する複数の研磨部を有する研磨
ユニットと、上記研磨ユニットとの間で上記ウェーハの
受け渡しを行う移送手段と、上記研磨ユニットと移送手
段との間に配置され、上記移送されるウェーハを一時的
に支持する中継部と、上記各研磨部および中継部へウェ
ーハを循環供給するキャリアを備えた研磨装置であっ
て、上記中継部に、上記研磨したウェーハの被加工面を
評価する検査手段を設けたことを特徴としている。
【0017】本発明の作用について説明すると、移送手
段によってローダ部から中継部へ供給されたウェーハ
は、キャリアによって研磨ユニット内の各研磨部へ搬送
され、所定の研磨処理が行われる。一方、研磨ユニット
で所定の研磨処理がされたウェーハは上記中継部へ供給
され、ここから上記移送手段によってアンローダ部へ搬
送される。このとき、上記中継部に供給された処理済ウ
ェーハの被加工面を上記検査手段で評価して、研磨処理
が適正か否かを判断し、研磨が不十分な場合は再度研磨
部へ搬送し、研磨が過度に行われていれば研磨部におけ
る研磨時間等の研磨条件の設定を変更する。本発明で
は、上記したウェーハの検査工程を行っている間でも上
記複数の研磨部において所定の研磨作業を行わせること
により、装置のスループット向上が図られると共に、検
査手段による検査結果を研磨部へフィードバックして、
生産中のウェーハの研磨条件等をその場で変更すること
が可能となる。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0019】図1は本発明の実施の形態による研磨装置
の概要を示す平面図である。本実施の形態の研磨装置1
は、第1から第3の複数の研磨部2A,2B,2Cを有
する研磨ユニット3と、研磨ユニット3とローダ/アン
ローダ部4との間でウェーハを移送する移送ロボット5
と、移送ロボット5から研磨ユニット3へ、及び、研磨
ユニット3から移送ロボット5へウェーハを移載する際
に、当該ウェーハを一時的に支持する中継部6とを備え
ている。
【0020】各研磨部2A〜2Cと中継部6はそれぞれ
同一円周上に配置されると共に、各研磨部2A〜2C及
び中継部6に対応して各々ウェーハWを支持可能なキャ
リア(ヘッド)7が設けられている。キャリア7は、中
心Oの周りに矢印方向へ間欠的に回動し、研磨部2A〜
2C及び中継部6の間で各々ウェーハWを同期して循環
供給するように構成されている。
【0021】制御部8は、各研磨部2A〜2Cにおける
研磨時間、研磨圧力、スラリー供給量等の研磨条件と、
移送ロボット5及びキャリア7の運転とを制御すると共
に、後述するように、中継部6に設けられた検査手段の
検査結果に基づいて、各研磨部2A〜2Cにおける研磨
条件の設定を変更可能に構成される。
【0022】各研磨部2A〜2Cは各々同一構成を有
し、例えば図2に示すようなCMP研磨装置として構成
されている。各研磨部2A〜2Cには、矢印C方向へ回
転可能な回転軸9に支持され上面に研磨布10が敷設さ
れた研磨プレート(プラテン)11を有している。キャ
リア7は矢印D方向へ回転可能な回転軸12を有し、そ
の下面はウェーハWを被加工面Wpを下向きにして吸着
保持できる構成となっている。そして、ウェーハWを研
磨布10へ所定の研磨圧力で押し付けると共に、各回転
軸9,12を回転させることによって、スラリー(研磨
材)13を介して被加工面Wpを研磨するように構成さ
れる。
【0023】なお、本実施の形態では、各研磨部2A〜
2Cにエンドポイントモニター(図示略)が設けられ、
各モニターの出力に基づいて制御部8により研磨部2A
〜2Cの制御が行われる。上記エンドポイントモニター
は、研磨中のウェーハ被加工面Wpからの反射光に基づ
いて、被加工面の状態変化を平均化して検出する従来公
知のものである。
【0024】中継部6には、本発明に係る検査手段が設
けられている。図3に示すように、中継部6は、ウェー
ハWの被加工面Wp側の面の周縁を支持する検査ステー
ジ14を備えている。検査ステージ14は中空部14a
を有する略円筒形状を呈し、その下方位置には被加工面
Wpの表面状態を光学的に検出する測定ヘッド15が配
置されている。測定ヘッド15は、被加工面Wpと平行
な方向へ移動可能な移動台16の上に支持されている。
【0025】測定ヘッド15は、本実施の形態では被加
工面Wpに向けて出射した紫外線領域の短波長照射光L
の反射光を受光し、その出力を制御部8へ供給するよう
に構成される。制御部8は測定ヘッド15の出力に基づ
いて、被加工面Wpに後述するダマシンプロセスで形成
された配線層の面内分離幅と、当該配線層のディッシン
グ量とを測定する。そして、これらの値が所定範囲内に
ないときは、後述するように当該ウェーハを再度研磨部
2A〜2Cへ供給して研磨するか、あるいは、装置の異
常を報知等するように構成される。
【0026】次に、以上のように構成される研磨装置1
を用いた半導体装置の製造方法について説明する。本実
施の形態では、図4に示すダマシン法によって絶縁膜上
に銅配線層を埋め込み形成する工程に上記構成の研磨装
置1が用いられる。まず、ダマシン法による銅配線層の
形成工程について説明する。
【0027】SiO2 (二酸化珪素)等の絶縁膜21に
対してプラズマエッチング法により配線埋め込み用の溝
部22を形成した後(図4A)、バリアメタル層23を
成膜し(図4B)、その上にCVD法、メッキ法等によ
り金属膜24を成膜してCu層を形成する(図4C)。
バリアメタル層23は、絶縁膜1へのCuの拡散阻止、
密着力向上の観点から形成されるもので、例えばTiN
(窒化チタン)、Ta(タンタル)、TaN(窒化タン
タル)、WN(窒化タングステン)等が用いられる。次
いで、CMP法により溝部22以外の部分のCu層24
及びバリアメタル層23を除去して、絶縁膜21上にC
u配線層24Aを形成する(図4D)。
【0028】研磨装置1のローダ/アンローダ部4へ
は、図4Cに示した状態のウェーハ(以下、未処理ウェ
ーハともいう。)Wが搬入され、研磨部2A〜2Cにお
いて図4Dに示した状態に加工される。以下、研磨装置
1の作用について説明する。
【0029】図8は本実施の形態の作用を示すフローで
ある。まず、ローダ/アンローダ部4に収容された未処
理ウェーハWを移送ロボット5によって中継部6の検査
ステージ14上へ被加工面Wpを下向きにして移送する
(ステップS1)。そして、以下のように各研磨部2A
〜2CへウェーハWを順次循環供給し、所定の研磨処理
を行う(ステップS2,S3)。
【0030】中継部6に位置するキャリア7はウェーハ
Wの裏面側を吸着保持し、第1研磨部2Aへ移動し、被
加工面Wpに対し所定の研磨作用を行う。ここでは、C
u膜24表面の凹凸除去を目的とする粗研磨が行われ
る。研磨終了点は、上記エンドポイントモニターにより
検出されるCu膜24の膜厚分布に基づいて決定され
る。
【0031】次いで、キャリア7は第1研磨部2Aから
第2研磨部2Bへ移動する。ここでは、絶縁膜21上の
溝部22以外のCu膜24の除去を目的とする研磨が行
われる。研磨終了点は、ウェーハ表面がCu膜24から
バリアメタル層23へ変化することによる反射光強度変
化の面内平均値に基づいて決定される。
【0032】続いて、キャリア7は第2研磨部2Bから
第3研磨部2Cへ移動する。ここでは、絶縁膜21上の
溝部22以外のバリアメタル層23の除去を目的とする
研磨が行われる。研磨終了点は、ウェーハ表面がバリア
メタル層23から絶縁膜21へ変化することによる反射
光強度変化の面内平均値に基づいて決定される。
【0033】以上のようにして各研磨部2A〜2Cにお
いて図4Cに示した状態から図4Dに示した状態にまで
ウェーハWの被加工面Wpを研磨した後(ステップS
4)、キャリア7を第3研磨部2Cから再度中継部6へ
移動させ、ウェーハWを検査ステージ14上へ図3に示
した形態で載置する(ステップS5)。その後、移動ユ
ニット5が検査ステージ14上に置かれた処理済のウェ
ーハWを把持してローダ/アンローダ部4へ搬送するが
(ステップS7)、それまでの間に、以下のような被加
工面Wpの表面状態の検査が行われる(ステップS
6)。
【0034】検査ステージ14上へ被加工面Wpを下向
きにしてウェーハWが位置決め載置されると、検査ステ
ージ14の下方に位置する測定ヘッド15が、あらかじ
め設定されたウェーハ上の特定のチップ領域C1,C
2,C3(図7参照)に対向する位置へ移動し、当該領
域における表面状態の検査を行う。
【0035】本実施の形態では、照射光Lの反射光強度
分布、位相のズレ量等から、配線パターンの密なる部分
におけるCu配線層24Aの面内分離幅X(図5参照)
と、配線パターンの疎なる部分におけるCu配線層24
Aのディッシング量ΔYとが測定される(図6参照)。
特に、溝部22の開口22aはテーパ状を呈するので、
加工量に応じた分離幅Xを検出でき、これによりシニン
グ量を測定できると共に、絶縁膜21の膜厚を間接的に
測定することができる。
【0036】このように配線パターンの疎密に応じて測
定対象を異ならせることにより、配線パターンに疎密を
有するデバイス化領域に対して適正な研磨が行われたか
否かを検出することができると共に、CMPを用いたC
u軟質金属配線の研磨条件を適正に制御することがで
き、高い品質保証が可能となる。すなわち、低抵抗、高
い耐エレクトロマイグレーション性を有する配線層を得
ることができる。
【0037】本検査工程では、図7に示すようにウェー
ハW上の異なる半径領域に位置するチップ数カ所、例え
ばウェーハ中央部に位置するチップC1,ウェーハ周縁
部に位置するチップC2及びこれらの間に位置するチッ
プC3に対して上記の測定を行う。これにより、ウェー
ハW全体が適正に研磨されたかどうかを検査することが
できる。
【0038】本実施の形態では、例えば配線層24Aの
面内分離幅が約0.2μm、ディッシング量ΔYが50
nm以下となるように各研磨部2A〜2Cを設定してい
るが、分離幅Xが上記所定未満であるときは配線短絡不
良となったりメタル残りの可能性があることから研磨不
足と判断し、再度研磨部2A〜2Cで所定の研磨を行わ
せると共に、分離幅X及びディッシング量ΔYが上記所
定値を超える場合は過研磨であると判断して各研磨部2
A〜2Cの研磨条件を変更したり、装置のメンテナンス
を行わせるべく装置異常を発令する(ステップS6)。
また、各研磨部2A〜2Cのエンドポイントモニターの
出力発信タイミングを変更させるようにしてもよい。
【0039】以上のような作用を各キャリア7がそれぞ
れ同期して行うことにより、各研磨部2A〜2Cにおい
て別々にウェーハWの研磨作業が行われる一方、中継部
6では研磨直後のウェーハWの上述した検査が行われる
ので、製品ウェーハの生産を停止させることなくウェー
ハ被加工面Wpの研磨を行うことができる。特に検査工
程における検査結果に基づく研磨条件の変更は、並行し
て行われる研磨部2A〜2Cでの研磨工程に反映され、
これにより適正な研磨加工を維持できる。
【0040】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【0041】例えば以上の実施の形態では、金属配線層
24としてCuを用いたが、これに限らず、AlやWな
どの金属材料でなる配線層を形成するプロセスにも、本
発明は適用可能である。
【0042】また、以上の実施の形態では、第1から第
3の各研磨部2A〜2Cで段階的にウェーハWを研磨処
理するようにしたが、各研磨部独立して全研磨工程を行
わせるようにしてもよい。また、各研磨部を同一円周上
に配置するようにしたが、直線的に並設するようにして
もよい。
【0043】更に、CMP研磨装置の構成は上記実施の
形態に限らず、一枚のウェーハに対して複数の加圧ヘッ
ドを適用して研磨するようにしたCMP研磨装置にも、
本発明は適用可能である。
【0044】更に又、配線層24の面内分離幅Xの測定
に反射光の強度分布を利用したが、電子ビームを照射し
たときに発生する被照射面からの二次電子を利用するこ
とも可能である。
【0045】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、ダマシン法で形成される配線パタ
ーンの疎密に応じた適正な加工評価を行うことができ、
高い品質保証が可能となる。
【0046】請求項2の発明によれば、加工評価を平均
値でなく実測値で行うことができるので、高精度な加工
評価を行うことができると共に、ウェーハ面内における
加工のバラツキを検出することができる。
【0047】請求項3の発明によれば、製品の生産を停
止させることなくウェーハ被加工面の評価を行うことが
できるので、スループットの向上が図られる。
【0048】請求項4の発明によれば、軟質金属材料を
用いたダマシンプロセスを適正に行うことができ、デバ
イスの低電気抵抗化、耐エレクトロマイグレーション性
の向上等を図ることができる。
【0049】また、本発明の研磨装置によれば、各研磨
部でウェーハの研磨処理を行いながら、処理済のウェー
ハ被加工面の加工評価を行うことができるので、装置の
スループットの向上を図ることができる。また、異常研
磨検出時においては各研磨部へフィードバックが可能と
なり、適正な研磨終了点を確保することができる。
【0050】請求項6の発明によれば、空間分解能の高
い加工評価を行うことができ、請求項7の発明によれ
ば、ウェーハ面内のチップ単位で個別の加工評価を行う
ことができる。これらの構成により、高精度なウェーハ
被加工面の加工評価を行うことが可能となる。
【0051】そして、請求項8の発明によれば、先に処
理したウェーハ被加工面の評価結果を、並行して行われ
る他のウェーハの研磨処理にフィードバックでき、適正
な加工条件を維持することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による研磨装置の概略構成
を示す平面図である。
【図2】図1における各研磨部の構成の一例を示す側断
面図である。
【図3】図1における中継部の構成を示す側面図であ
る。
【図4】本発明の実施の形態に適用されるダマシンプロ
セスの各工程を説明する断面模式図であり、Aは配線用
溝部形成工程、Bはバリアメタル層形成工程、Cは配線
金属膜形成工程、そしてDはCMP研磨工程をそれぞれ
示している。
【図5】本発明の実施の形態における、ダマシンプロセ
スで形成された配線層間の面内分離幅を説明する要部断
面図である。
【図6】本発明の実施の形態における、ダマシンプロセ
スで形成された配線層のディッシング量を説明する要部
断面図である。
【図7】本発明の実施の形態における、研磨評価対象を
模式的に説明するウェーハ平面図である。
【図8】本発明の実施の形態の作用を説明するフロー図
である。
【符号の説明】
1…研磨装置、2A…第1研磨部、2B…第2研磨部、
2C…第3研磨部、3…研磨ユニット、4…ローダ/ア
ンローダ部、5…移送ロボット(移送手段)、6…中継
部、7…キャリア、8…制御部、14…検査ステージ、
15…測定ヘッド(検査手段)、16…移動台、21…
絶縁膜、22…溝部、23…バリアメタル層、24…金
属膜(銅)、24A…配線部。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 配線用溝部を形成した絶縁膜の上に配線
    用金属膜を成膜したウェーハに対して、前記溝部以外の
    前記金属膜を研磨除去し配線層を形成する研磨工程と、
    前記ウェーハの被研磨面の表面状態を検査する検査工程
    とを行う半導体装置の製造方法において、 前記検査工程が、 前記配線層の面内分離幅を測定するステップと、 前記配線層のディッシング量を測定するステップとから
    なることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記検査工程が、前記ウェーハ面内の所
    定のチップ領域に対して行われることを特徴とする請求
    項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記検査工程が、前記研磨工程で他のウ
    ェーハが処理されている間に行われることを特徴とする
    請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記金属膜が、銅でなることを特徴とす
    る請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】 ウェーハ表面に形成された被加工層を研
    磨する複数の研磨部を有する研磨ユニットと、前記研磨
    ユニットとの間で前記ウェーハの受け渡しを行う移送手
    段と、前記研磨ユニットと前記移送手段との間に配置さ
    れ、前記移送されるウェーハを一時的に支持する中継部
    と、前記各研磨部および前記中継部へ前記ウェーハを循
    環供給するキャリアを備えた研磨装置であって、 前記中継部に、前記研磨したウェーハの被加工面を評価
    する検査手段を設けたことを特徴とする研磨装置。
  6. 【請求項6】 前記検査手段が、 前記ウェーハを支持する検査ステージと、 前記被加工面に対向配置され、前記被加工面の表面状態
    を光学的に検出する測定ヘッドとを含むことを特徴とす
    る請求項5に記載の研磨装置。
  7. 【請求項7】 前記測定ヘッドが、前記被加工面と平行
    な方向へ移動可能とされることを特徴とする請求項6に
    記載の研磨装置。
  8. 【請求項8】 前記検査手段による検査結果に基づい
    て、前記研磨部における研磨条件の設定を変更可能な制
    御手段を備えたことを特徴とする請求項5に記載の研磨
    装置。
JP2001000654A 2001-01-05 2001-01-05 半導体装置の製造方法および研磨装置 Pending JP2002203826A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001000654A JP2002203826A (ja) 2001-01-05 2001-01-05 半導体装置の製造方法および研磨装置
US10/029,839 US20020090888A1 (en) 2001-01-05 2001-12-31 Method of fabricating semiconductor device and polishing apparatus used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000654A JP2002203826A (ja) 2001-01-05 2001-01-05 半導体装置の製造方法および研磨装置

Publications (1)

Publication Number Publication Date
JP2002203826A true JP2002203826A (ja) 2002-07-19

Family

ID=18869403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000654A Pending JP2002203826A (ja) 2001-01-05 2001-01-05 半導体装置の製造方法および研磨装置

Country Status (2)

Country Link
US (1) US20020090888A1 (ja)
JP (1) JP2002203826A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121001A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および研磨剤
US9431220B1 (en) 2015-07-06 2016-08-30 Hitachi Kokusai Electric Inc. Substrate processing apparatus and substrate processing system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6713015B2 (ja) * 2018-04-13 2020-06-24 株式会社大気社 自動研磨システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121001A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および研磨剤
US9431220B1 (en) 2015-07-06 2016-08-30 Hitachi Kokusai Electric Inc. Substrate processing apparatus and substrate processing system

Also Published As

Publication number Publication date
US20020090888A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US6306669B1 (en) Method of manufacturing semiconductor device
Landis et al. Integration of chemical-mechanical polishing into CMOS integrated circuit manufacturing
US6774030B2 (en) Method and system for improving the manufacturing of metal damascene structures
US7083495B2 (en) Advanced process control approach for Cu interconnect wiring sheet resistance control
US5830041A (en) Method and apparatus for determining endpoint during a polishing process
US7400934B2 (en) Methods and apparatus for polishing control
US6387807B1 (en) Method for selective removal of copper
US20050208876A1 (en) CMP process control method
US9316902B2 (en) Photomask-forming glass substrate and making method
US6267649B1 (en) Edge and bevel CMP of copper wafer
US8040497B2 (en) Method and test structure for estimating focus settings in a lithography process based on CD measurements
US20040058620A1 (en) System and method for metal residue detection and mapping within a multi-step sequence
US20060113036A1 (en) Computer integrated manufacturing control system for oxide chemical mechanical polishing
US20080254714A1 (en) Polishing method and polishing apparatus
IL246481A (en) Method and system for surface alignment
US7081038B2 (en) Polishing method and apparatus
JP2002203826A (ja) 半導体装置の製造方法および研磨装置
KR20040081136A (ko) 스마트 종점 검출법을 이용하는 개선된 화학적 기계적폴리싱 시스템
US6335286B1 (en) Feedback control of polish buff time as a function of scratch count
JPH09298176A (ja) 研磨方法及びそれを用いた研磨装置
US6695682B2 (en) Polishing method and polishing apparatus
JP2001274048A (ja) 半導体装置の製造方法及び加工装置
JPWO2004075276A1 (ja) 研磨装置、研磨方法及び半導体デバイスの製造方法
US20040214508A1 (en) Apparatus and method for controlling film thickness in a chemical mechanical planarization system
JP2001168072A (ja) 半導体基板ウエハの研磨方法及び研磨装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027