JP4514584B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4514584B2
JP4514584B2 JP2004332284A JP2004332284A JP4514584B2 JP 4514584 B2 JP4514584 B2 JP 4514584B2 JP 2004332284 A JP2004332284 A JP 2004332284A JP 2004332284 A JP2004332284 A JP 2004332284A JP 4514584 B2 JP4514584 B2 JP 4514584B2
Authority
JP
Japan
Prior art keywords
layer
gan
value
algan
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004332284A
Other languages
English (en)
Other versions
JP2006147663A (ja
Inventor
俊英 吉川
健治 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004332284A priority Critical patent/JP4514584B2/ja
Priority to EP05254240.4A priority patent/EP1657754B1/en
Priority to US11/181,730 priority patent/US7638819B2/en
Publication of JP2006147663A publication Critical patent/JP2006147663A/ja
Priority to US12/591,031 priority patent/US7838903B2/en
Application granted granted Critical
Publication of JP4514584B2 publication Critical patent/JP4514584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ＧａＮを含むバッファ層を有するトランジスタ構造の化合物半導体装置及びその製造方法に関する。
近時における携帯電話の基地局用アンプでは、高電圧動作が求められており、高耐圧が必須となっている。高耐圧を得るための電子デバイスとして、サファイア、ＳｉＣ、ＧａＮ或いはＳｉ等を基板に使用し、ＧａＮを電子走行層、ＡｌＧａＮを電子供給層として利用するＨＥＭＴ構造の化合物半導体装置（以下、ＧａＮ−ＨＥＭＴと記す）の開発が活発である。例えば特許文献１では、ゲート電極下にＡｌＮ層或いはＡｌＧａＮを形成して界面順位の向上を図る技術が開示されている。ＧａＮは、そのバンドギャップが３．４ｅＶであり、ＧａＡｓの１．４ｅＶに比べて極めて大きい。ＧａＮ−ＨＥＭＴは、所謂ＧａＡｓ−ＨＥＭＴに比べて約１０倍の２次元電子ガスを生成することが可能であり、ＧａＡｓ−ＨＥＭＴを大きく上回る高耐圧の電子デバイスとして期待されている。ＧａＮ−ＨＥＭＴによれば、現在のところ、電流オフ時の耐圧として２００Ｖを越える高値が報告されている。
従来のＧａＮ−ＨＥＭＴの構造の一例を図１１に示す。
このＧａＮ−ＨＥＭＴでは、例えばＳｉＣ基板１０１上にＡｌＮ層１０２及びＧａＮ層１０３が順次積層されてバッファ層が構成される。そして、ＧａＮ層１０３上にｎ型のＡｌＧａＮ層１０５が積層され、ＡｌＧａＮ層１０５上にショットキー接続されてなるゲート電極１０６と、ＡｌＧａＮ層１０５上におけるゲート電極１０６の両側に離間してオーミック接続されてなるソース電極１０７及びドレイン電極１０８とがパターン形成され、ＡｌＧａＮ層１０５上におけるソース電極１０７とドレイン電極１０８との間に保護絶縁膜としてＳｉＮ層１０９が積層されて、ＧａＮ−ＨＥＭＴが構成される。
特開２０００−１０６３６５号公報
しかしながら、ＧａＮ−ＨＥＭＴを高耐圧の電子デバイスとして用いる場合、その特性の変動が大きいという問題がある。例えば、従来のＧａＮ−ＨＥＭＴを継続して用いたときの時間と出力値との関係を図１２に示す。
このように、ＧａＮ−ＨＥＭＴの使用を重ねるにつれて、例えば１５年程度の継続的使用により出力値は当初の７０％程度まで減少する。このように、１５年間で３０％程度減少する状態では、十分実用に耐えるとは言い難く、従来のＧａＮ−ＨＥＭＴではこの点で大きな問題を抱えていると考えられる。
本発明は、上記の課題に鑑みてなされたものであり、特性変動が極めて小さく経時劣化の少ない信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
本発明の化合物半導体装置は、トランジスタ構造を有する化合物半導体装置であって、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成されたＡｌＧａＮ電子供給層とを有し、前記バッファ層は、ＡｌＮ層と、前記ＡｌＮ層の上方において、電子走行層となるＧａＮ層と、前記ＡｌＮ層と前記ＧａＮ層との間に設けられたＡｌＧａＮ層とが積層形成されてなり、前記ＧａＮ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、前記ＧａＮ層は、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示す。
本発明の化合物半導体装置の製造方法は、基板上にバッファ層を形成する工程と、前記バッファ層上にＡｌＧａＮ電子供給層を形成する工程とを有し、前記バッファ層を、ＡｌＮ層と、前記ＡｌＮ層の上方において、電子走行層となるＧａＮ層とで形成し、前記ＧａＮ層を形成する際に、成長速度を０．１ｎｍ／秒〜１ｎｍ／秒の範囲内の値に、且つＶ／ＩＩＩ比を１００００〜１０００００の範囲内の値にそれぞれ設定し、前記ＧａＮ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、前記ＧａＮ層は、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示す。
また、前記第１のバッファ層と前記第２のバッファ層との間に、ＡｌＧａＮを含む第３のバッファ層を形成して、前記バッファ層を構成することが好ましい。
本発明によれば、特性変動が極めて小さく、経時劣化の少ない高信頼性の化合物半導体装置が実現する。この化合物半導体装置では、携帯電話基地局用アンプに必要とされる高信頼度の特性を得ることが可能であり、ＧａＮを用いた電子デバイス市場の開拓に寄与する効果は絶大である。
−本発明の基本骨子−
本発明者は、出力値の経時劣化として現れるＧａＮ−ＨＥＭＴの特性変動を簡易に短時間で把握するため、ＧａＮ−ＨＥＭＴをパワー動作させた場合に出力がドリフトする現象に着目した。このような変動は、特にＧａＮ−ＨＥＭＴのパワー動作をオフした際に顕著となる。
ＧａＮ−ＨＥＭＴにおける電流−電圧特性曲線を図１に示す。
ここで、横軸がドレイン（ドレイン−ソース間）電圧、縦軸がドレイン（ドレイン−ソース間）電流を示す。ゲート電極に印加する電圧（ゲート電圧）が高いほど、同一のドレイン電圧におけるドレイン電流は大きくなる。ＧａＮ−ＨＥＭＴを基地局用アンプで使用する場合、ドレイン電圧は５０Ｖ程度である。そこで、ドレイン電圧を５０Ｖに設定し、ドレイン電流を僅かに流す状態として、ＧａＮ−ＨＥＭＴに例えば２ＧＨｚの高周波信号を入力する（パワー動作をオンする）。このとき、ＧａＮ−ＨＥＭＴの出力は図示のような曲線（ロードライン）を描くように変動する。
図１において、従来のＧａＮ−ＨＥＭＴのパワー動作をオフした瞬間における僅かに流れるドレイン電流をモニターした様子を図２に示す。
ここで、横軸が測定時間（秒）、縦軸がＧａＮ−ＨＥＭＴのパワー動作をオフした瞬間におけるドレイン電流値（バイアスポイント電流：ｍＡ／ｍｍ）を示し、測定回数は３回である。
図示のように、パワー動作をオフした直後にバイアスポイントの電流がパワー動作前の１０％程度まで減少し、それが回復するまでに１分間以上の長時間を要する過度応答特性が見られる。このような応答特性における電流ドリフトの回復時間の長短は、図１２における出力値の経時劣化の多少を短時間で評価したものとみなすことができる。以下、この応答特性を出力値の経時劣化の指標として用いることにする。出力値の経時劣化の許容値は１５年の経過時で当初の約５％以下であれば十分であり、これを電流ドリフトの回復時間に当てはめれば１０秒程度となる。従って、応答特性を出力値の経時劣化の指標とした場合、回復時間が１０秒内であれば良く、回復時間の１０秒を信頼度規格とする。
ＧａＮ−ＨＥＭＴにおいては、例えば前述の図１１に示したように、ゲート電極１０６に印加するゲート電圧を制御することにより、ＧａＮ層１０４を電子走行層としてソース電極１０７とドレイン電極１０８との間で２次元電子ガス（２ＤＥＧ）が移動し、この移動により所定の出力を得る。ＧａＮ層１０４のＡｌＧａＮ層１０５との界面においてゲート電極１０６下に相当する部位の２次元電子ガスの量が多いほど、大きな出力を得ることができる。従って、図２のような過度応答特性が生じる主な原因は、ＧａＮ層１０４のＡｌＧａＮ層１０５との界面とは異なる部位に２次元電子ガスがトラップに捕獲されて移動できなくなり、ゲート電極１０６下における２次元電子ガスの量が減少することにあると考えられる。
本発明では、２次元電子ガスの多少を定量的に見積もる手法として、いわゆるフォト・ルミネッセンス測定法を用い、特に５００ｎｍ〜６００ｎｍ帯の発光強度に着目する。
フォト・ルミネッセンス測定法は、説明の便宜のために図１１を例に採れば、ＡｌＧａＮ層１０５を形成した状態、即ちゲート電極１０６等の形成されていない状態を被検知体として、ＡｌＧａＮ層１０５の表面に短波長光を照射し、被検知体から発する光を検知して、発光強度を測定する手法である。
図３は、フォト・ルミネッセンス測定法により、従来のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）を被検知体としたときの発光波長と発光強度との関係を示す特性図である。ここで、横軸が発光波長（ｎｍ）、縦軸が発光強度（相対値）とされている。なお、図３には、いくつかのノイズも示されている。
ＡｌＧａＮ層及びＧａＮ層は、そのエネルギー順位により、照射光の発光波長に対する発光強度が規定されている。ここで、ＧａＮ層内に２次元電子ガスがトラップに捕獲されていると、これに起因して、規定された発光強度とは異なる発光強度の光が発せられる。
Ｇａ空孔や炭素を多く含むＧａＮ層では、深いエネルギー準位と呼ばれるトラップが形成される。ここで、炭素は主にＧａＮ層のＧａ原料のメチル基に含まれている。ＧａＮ層が多くのトラップを有すると、パワー動作の開始時（入力時）にトラップに電子が捕獲され、ＧａＮ層内におけるフェルミ面の位置が伝導帯側に寄る。これにより、２次元電子ガスが減少し、バイアスポイント電流が減少する。Ｇａ空孔や炭素を多く含むＧａＮ層は、上記のトラップに起因して、図３に示すように、ＧａＮのバンドギャップとの関係に基づく５００ｎｍ〜６００ｎｍ帯の発光強度（いわゆるイエロールミネッセンス）が強くなる。図３のフォト・ルミネッセンス測定の被検知体では、Ｇａ空孔が３×１０18／ｃｍ3、炭素濃度が２×１０18／ｃｍ3といずれも大きな値を示した。よって、５００ｎｍ〜６００ｎｍ帯の発光強度が弱いＧａＮ層を電子走行層に用いることにより、２次元電子ガスのトラップを減少させ、電流ドリフトの回復時間を短縮し、引いてはＧａＮ−ＨＥＭＴの出力値の経時劣化を抑止することができる。
本発明者は、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（相対値）と電流ドリフトの回復時間（秒）との間の関係について調べたところ、図４に示すように、両者は略比例関係にあることを見出した。
図４の結果から、回復時間が上記の信頼度規格となる５００ｎｍ〜６００ｎｍ帯の発光ピーク強度を、Ｇａ空孔や炭素の含有量と殆ど関わりなく略一定値を示すＧａＮバンド端の発光強度との関係で換算したところ、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が約０．２となった。従って、上記の比（Ａ／Ｂ）が０．２以下の値を示すＧａＮ層を、ＧａＮ−ＨＥＭＴの電子走行層として用いれば良い。なお、フォト・ルミネッセンス測定の励起条件は、弱励起条件で５００ｎｍ台の発光が最大となるように調整した励起条件であり、レーザダイオード測定用に用いられるような強励起条件ではない。
上記の比（Ａ／Ｂ）が０．２以下となるＧａＮ層を形成するには、含有するＧａ空孔及び炭素の量を調節すれば良い。ここでは具体的には、Ｇａ空孔量を１×１０12／ｃｍ3〜１×１０18／ｃｍ3での範囲内の値に、且つ炭素濃度を１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値となるように制御する。ここで、Ｇａ空孔量の上限値（１×１０18／ｃｍ3）及び炭素の上限値（１×１０18／ｃｍ3）については、これより大きい値であると、５００ｎｍ〜６００ｎｍ帯の発光強度が強くなり、上記の比の条件を満たさなくなることを理由とする。Ｇａ空孔量の下限値（１×１０12／ｃｍ3）及び炭素の下限値（１×１０13／ｃｍ3）については、Ｇａ原料等との関係から、これ以上の値となることが不可避であると考えられることを理由とする。
Ｇａ空孔量及び炭素濃度を低減させる具体的な制御方法としては、電子走行層となるＧａＮ層を例えばＭＯＶＰＥ法により成長形成する場合、上記のように炭素がＧａ原料のメチル基に含まれることを考慮し、炭素濃度を低減させればＧａ空孔量も低減することから、Ｇａ原料を低減させ、ＧａＮの高抵抗性を保ちつつＧａＮの成長速度を遅くする。例えば、０．１ｎｍ／秒〜１ｎｍ／秒の範囲内の値が好ましい。成長速度が１ｎｍ／秒より速いと炭素濃度を十分に低減させることができず、成長速度が０．１ｎｍより遅いと量産性の点で問題となる。更にこの場合、Ｇａ原料を低減させるため、Ｎ原料となる例えばＮＨ3とＧａ原料のモル比（Ｎのモル数／Ｇａのモル数）、いわゆるＶ／ＩＩＩ比を１００００〜１０００００の範囲内の値に規定する。Ｖ／ＩＩＩ比が１００００より小さいと炭素濃度を十分に低減させることができず、Ｖ／ＩＩＩ比が１０００００より大きいと使用後のＮＨ3の処理が困難となる点で問題となる。このように、ＧａＮの成長速度及びＶ／ＩＩＩ比を規定して、ＧａＮ層を形成することにより、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）を約０．２以下に制御することができ、電流ドリフトの回復時間を大幅に短縮することが可能となる。
更に本発明者は、基板の直上に成長形成されるＡｌＮ層にも、２次元電子ガスのトラップが形成されることを見出した。即ち、ＡｌＮ層の膜厚が厚い、例えば１００ｎｍよりも厚い場合や、ＡｌＮ層内の酸素濃度が高い、例えば１×１０19／ｃｍ3よりも高い場合に、ＡｌＮ層内にトラップが形成される。これは、酸素はＡｌと結合し易く、Ａｌ原料に酸素が含まれていることを理由とする。ＡｌＮ層の膜厚については、後述するようにＡｌＮが先ず横方向に成長することから、薄すぎると平坦な膜が得られないため、１０ｎｍを下限値とする。また、ＡｌＮ層内の酸素濃度については、これが低すぎてもＡｌＮ層内にトラップが形成されてしまうため、１×１０13／ｃｍ3を下限値とする。以上の考察から、本発明では、ＡｌＮ層の膜厚を１０ｎｍ〜１００の範囲内の値に、ＡｌＮ層内の酸素濃度を１×１０13／ｃｍ3〜１×１０19／ｃｍ3の範囲内の値に制御する。
更に本発明者は、ＡｌＮ層にＧａを混入させることにより、ＡｌＮ層内の酸素濃度が減少することを見出した。ＡｌＮ層内のＧａ量（％）とＡｌＮ層内のトラップ量（／ｃｍ3）との関係を図５に示す。
ここで、ＡｌＮ層の膜厚を変えることにより、膜厚が厚いほど、図中破線で示すトラップ量の許容最大値となるＧａ量が増加する。ＡｌＮ層内の酸素濃度を１×１０13／ｃｍ3〜１×１０19／ｃｍ3に制御すること、及びＡｌＮ層の膜厚を１０ｎｍ〜１００の範囲内の値に制御することを考慮して、ＡｌＮ層にＧａを１％〜８０％の濃度で混入させることが好適である。
しかしながら、単に上記のようにＧａＮの成長速度及びＶ／ＩＩＩ比を規定するのみでは、ＳｉがＧａＮ層内に大量に混入し、ＧａＮ層がｎ型となってＧａＮ−ＨＥＭＴの動作に支障を来す虞がある。
Ｎ原料となる例えばＮＨ3には多くのＳｉが含まれている。基板となるウェーハを保持するサセプタにはＳｉＣコートが施されており、ＧａＮ層の成長形成の際に不可避的にＳｉが混入する。ＭＯＶＰＥ法によりＡｌＮ層やＧａＮ層を成長形成する場合、これらは先ず横方向に成長し、ある程度の膜厚が確保された後に上方に成長してゆく。この横方向成長の段階で、Ｎ原料に含まれるＳｉやサセプタのＳｉＣコートのＳｉが混入し、ある程度膜厚が確保された後には殆ど混入することはない。即ちＳｉは、各層を成長形成する際の初期段階で各層の下方部位に取り込まれることになる。本発明では、Ｓｉが成長の初期段階で各層の下方部位に混入することに加え、ＧａＮにＡｌを含有させることによりＳｉの混入が抑制されることを利用する。即ち、ＧａＮ層を成長形成する際に、ＡｌＮ層上に、言わばＧａＮ層の初期層として、Ａｌを若干含むＡｌＧａＮ層を形成しておき、連続してＡｌＧａＮ層上に電子走行層となるＧａＮ層を形成する。これにより、ＧａＮ層に混入するＳｉが大幅に低減し、高抵抗性のノンドープ状態のＧａＮ層を得ることができる。具体的には、ＡｌＧａＮ層のＡｌxＧａ(1-x)Ｎにおいて、０＜ｘ＜０．３とすれば良い。ここで、ｘ＝０ではＳｉ混入の抑制効果が得られず、ｘ≧０．３では略ＡｌＮ層と同等となってしまい不都合となる。形成されるＡｌＧａＮ層のＳｉ濃度としては、これを１×１０13／ｃｍ3〜１×１０16／ｃｍ3以下の範囲内の値とすることが望ましい。ここで、Ｓｉ濃度が１×１０16／ｃｍ3より高値ではＳｉ混入の抑制効果が得られず、１×１０13／ｃｍ3より低値とすることは、Ｎ原料等との関係及び測定上の限界から、不可能であると考えられる。
ここで、ＡｌＧａＮ層の膜厚もＧａＮ層へのＳｉ混入の抑制に重要な要素となる。本発明では、ＡｌＧａＮ層の膜厚を１０ｎｍ〜２００ｎｍの範囲内の値に形成する。１０ｎｍより薄いと平坦な膜が得られず、２００ｎｍより厚いと膜内にトラップが形成されてしまう。
更に、ＧａＮ層へのＳｉ混入を抑制するため、ＧａＮ層の成長形成時における成長温度を低温、ここでは１０００℃以上で１１００℃よりも低値の範囲内の値に設定する。１０００℃よりも低温とするとＧａＮ層内の炭素濃度の上昇を招き、１１００℃以上の高温とするとＳｉが混入し易くなる。このとき、ＧａＮ層の成長形成時における成長温度に加え、成長圧力も規定することが好適である。具体的には、低成長温度を助長するため、成長圧力を６．７×１０3Ｐａ（５０ｔｏｒｒ）〜４．０×１０4Ｐａ（３００ｔｏｒｒ）の範囲内の値に設定することが好ましい。成長圧力を６．７×１０3Ｐａよりも低値とすることは現実的でなく、４．０×１０4Ｐａよりも高値では成長時の低温化が阻害される。
−本発明を適用した具体的な実施形態−
（ＧａＮ−ＨＥＭＴの構成）
上述した本発明の基本骨子を踏まえ、本実施形態によるＧａＮ−ＨＥＭＴの構成について説明する。
図６は、本実施形態によるＧａＮ−ＨＥＭＴの構成を示す概略断面図である。
このＧａＮ−ＨＥＭＴは、先ず、サファイア、ＳｉＣ、ＧａＮ或いはＳｉ等、ここではＳｉＣ基板１上に、電子走行層を含むバッファ層１１と、電子供給層となるＡｌＧａＮ層１３と、ｎ型ＧａＮ層１０とが積層されている。そして、ＧａＮ層１０上にゲート電極６がパターン形成され、ゲート電極６の両側から離間するようにソース電極７及びドレイン電極８がパターン形成され、ｎ型ＧａＮ層１０上におけるソース電極７とドレイン電極８との間に保護絶縁膜としてＳｉＮ層９が積層されて、ＧａＮ−ＨＥＭＴが構成される。
バッファ層１１は、ＡｌＮ層２と、ＡｌＧａＮ層３と、ＧａＮ層４とが連続的に積層成長されて構成されている。
ＡｌＮ層２は、膜厚が１０ｎｍ〜１００ｎｍの範囲内の値、ここでは２０ｎｍ程度とされており、酸素濃度が１×１０13／ｃｍ3〜１×１０19／ｃｍ3の範囲内の値に抑えられている。ＡｌＮ層２においては、Ｇａを１％〜８０％の範囲内の値、例えば５０％程度混入させるようにしても良い。これにより、酸素濃度が例えば１×１０18／ｃｍ3程度まで減少し、電流ドリフトの回復時間が更に向上する。
ＡｌＧａＮ層３は、ＧａＮ層４の成長時におけるＳｉの混入を抑制するために設けられており、膜厚が１０ｎｍ〜２００ｎｍの範囲内の値、ここでは３０ｎｍ程度とされており、Ｓｉ濃度が１×１０16／ｃｍ3以下の値、ここでは（5×１０14）／ｃｍ3程度とされている。ここで、ＡｌＧａＮ層３は低Ａｌ組成とされており、ＡｌxＧａ(1-x)Ｎにおいて、０＜ｘ＜０．３、例えばｘ＝０．０５である。上述したように、ＡｌＮ層２とＧａＮ層４との間に言わばＧａＮ層４の初期層としてＡｌＧａＮ層３を形成することにより、ＡｌＧａＮ中のＡｌがＡｌＧａＮの横方向成長時にＳｉの混入が抑制される。
なお、Ｓｉ混入を抑制する層として、ＡｌＧａＮ層３の代わりに、ＡｌＧａＩｎＮ層を形成しても良い。Ｉｎを含むＡｌＧａＩｎＮ層を形成することにより、（Siの混入抑制 ）という利点がある。この場合、Ａｌx［ＧａyＩｎ(1-y)］(1-x)Ｎにおいて、例えば０＜ｘ＜０．３，０＜ｙ＜０．１である。
ＧａＮ層４は、電子走行層として機能するものであり、少なくともその一部において、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値、ここでは例えば０．１６程度を示すように形成されている。なお、フォト・ルミネッセンス測定の励起条件は、弱励起条件で５００ｎｍ台の発光が最大となるように調整した励起条件であり、レーザダイオード測定用に用いられるような強励起条件ではない。
ＧａＮ層４の膜厚は、５００ｎｍ〜５０００ｎｍの範囲内の値、ここでは１０００ｎｍ程度とされている。この構成により、電流ドリフトの回復時間が上記の信頼度規格を十分満たす値を示す。これは、Ｇａ空孔量及び炭素濃度が低値に抑えられているからである。ＧａＮ層４においては、具体的には、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3での範囲内の値、例えば１×１０14／ｃｍ3とされ、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値、例えば２×１０14／ｃｍ3とされている。更にＧａＮ層４は、そのＳｉ濃度が例えば１×１０14／ｃｍ3の低値に抑えられている。
ＡｌＧａＮ層１３は、電子供給層として機能するものであり、膜厚３ｎｍ程度のノンドープＡｌＧａＮ層１２と、膜厚２０ｎｍ程度のｎ型ＡｌＧａＮ層５とが積層されて構成されている。ｎ型ＡｌＧａＮ層５は、例えばＳｉが４×１０18／ｃｍ3程度の濃度にドープされてなるものである。
ｎ型ＧａＮ層１０は、電流コラプスと呼ばれる動作中のオン抵抗の変化を抑制するためのものであり、例えばＳｉが５×１０18／ｃｍ3程度の濃度にドープされてなるものである。
ゲート電極６は、Ｎｉ／Ａｕを順次積層してなるものであり、ｎ型ＧａＮ層１０上にショットキー接続されている。
ソース電極７及びドレイン電極８は、Ｔｉ／Ａｌを順次積層してなるものであり、ｎ型ＧａＮ層１０が除去されてｎ型ＡｌＧａＮ層５の表面が露出された部位に、ゲート電極６の左右に離間してオーミック接続されている。
ＳｉＮ層９は、ゲート電極６とソース電極７との間及びゲート電極６とドレイン電極８との間に形成される保護絶縁膜であり、ｎ型ＧａＮ層１０と共に電流コラプスを抑制する機能を有する。
本実施形態のＧａＮ−ＨＥＭＴでは、ゲート電極６に印加するゲート電圧を制御することにより、ＧａＮ層４を電子走行層としてソース電極７とドレイン電極８との間で２次元電子ガスが移動し、この移動により所定の出力を得る。上述したように、本実施形態のＧａＮ−ＨＥＭＴでは、ＧａＮ層４はもとより、ＡｌＮ層２等にもトラップが殆ど形成されることがないため、ゲート電極６下において２次元電子ガスが減少することなく、電流ドリフトの回復時間を信頼度規格以下に短縮し、出力値の経時劣化を１５年間の継続使用で当初の５％以下に抑えることができる。
（ＧａＮ−ＨＥＭＴの製造方法）
上述した本発明の基本骨子を踏まえ、本実施形態によるＧａＮ−ＨＥＭＴの製造方法について説明する。
図７は、本実施形態によるＧａＮ−ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図７（ａ）に示すように、ＳｉＣ基板１を用意し、このＳｉＣ基板１上に、ＭＯＶＰＥ法により、バッファ層１１を構成するＡｌＮ層２、ＡｌＧａＮ層３及びＧａＮ層４と、ＡｌＧａＮ層１３を構成するノンドープＡｌＧａＮ層１２及びｎ型ＡｌＧａＮ層５と、ｎ型ＧａＮ層１０とを順次連続的に成長形成する。なお、これらの層の成長方法はＭＯＶＰＥ法に限定されず、例えばＭＢＥ法等でも良い。
具体的には、ＡｌＮ層２を膜厚２０ｎｍ程度に、ＡｌＮ層２上にＡｌ組成５％程度のＡｌＧａＮ層３を膜厚３０ｎｍ程度に、ＡｌＧａＮ層３上にＧａＮ層４を膜厚１０００ｎｍ程度に、ＧａＮ層４上にノンドープＡｌＧａＮ層１２を膜厚３ｎｍ程度に、ノンドープＡｌＧａＮ層１２上にＳｉを４×１０18／ｃｍ3程度の濃度にドープしてなるｎ型ＡｌＧａＮ層５を膜厚２０ｎｍ程度に、ｎ型ＡｌＧａＮ層５上にＳｉを４×１０18／ｃｍ3程度の濃度にドープしてなるｎ型ＧａＮ層１０を膜厚５ｎｍ程度に、順次成長形成する。
ここで特に、ＧａＮ層４を成長形成するに際して、フォト・ルミネッセンス測定により、上記の比Ａ／Ｂが０．２以下の値、ここでは０．２程度を示すようにＧａＮ層４を形成する要請（要請１）に加え、ＧａＮ層４内に混入するＳｉをＡｌＧａＮ層３と共に抑える要請（要請２）を満たすため、ＭＯＶＰＥ法の各成条件を限定する。
具体的には、ＧａＮ層４の成長速度、Ｖ／ＩＩＩ比、成長温度、及び成長圧力をそれぞれ調節する。ここで、前者２つの成長速度及びＶ／ＩＩＩ比が、フォト・ルミネッセンス測定による上記の比Ａ／Ｂを０．２以下に抑える、従って電流ドリフトの回復時間を短縮し、引いてはＧａＮ−ＨＥＭＴの経時劣化を抑える要請１を満たすための条件である。一方、後者２つの成長温度及び成長圧力が、前者２つの条件設定のみでは惹起される虞のあるＳｉ混入の増加を抑える要請２を満たすための条件である。
成長速度は、低速である０．１ｎｍ／秒〜１ｎｍ／秒の範囲内の値、ここでは０．５ｎｍ／秒に設定する。Ｖ／ＩＩＩ比は高値、１００００〜１０００００の範囲内の値、ここでは８００００程度に設定する。成長温度は、低温である１０００℃以上で１１００℃よりも低値の範囲内の値、ここでは１０４５℃に設定する。成長圧力は、低圧である６．７×１０3Ｐａ（５０ｔｏｒｒ）〜４．０×１０4Ｐａ（３００ｔｏｒｒ）、ここでは１．３×１０4Ｐａ（１００ｔｏｒｒ）に設定する。
続いて、図７（ｂ）に示すように、ゲート電極６、ソース電極７及びドレイン電極８、ＳｉＮ層９をそれぞれ形成する。
先ず、ソース電極７及びドレイン電極８をパターン形成する。
リソグラフィー及びそれに続くドライエッチングにより、ｎ型ＧａＮ層１０のソース電極７及びドレイン電極８の形成部位を除去し、ｎ型ＡｌＧａＮ層５の前記形成部位に相当する表面を露出させる。続いて、例えばスパッタ法により、Ｔｉを膜厚３０ｎｍ程度、Ａｌを膜厚２００ｎｍ程度に順次積層し、Ｔｉ／Ａｌに５５０℃、３０秒間のアニール処理を施し、Ｔｉ／Ａｌを合金化する。そして、前記形成部位のみ残るように、リソグラフィー及びそれに続くドライエッチングによりＴｉ／Ａｌを電極形状にパターニングし、ソース電極７及びドレイン電極８を形成する。
次に、ゲート電極６をパターン形成する。
例えばスパッタ法により、Ｎｉを膜厚３０ｎｍ程度、Ａｕを膜厚４００ｎｍ程度に順次積層した後、リソグラフィー及びそれに続くドライエッチングによりＮｉ／Ａｌを電極形状にパターニングし、ゲート電極６を形成する。
しかる後、ＳｉＮ層９を形成する。
例えばプラズマＣＶＤ法により、ゲート電極６、ソース電極７及びドレイン電極８を埋め込まない程度の膜厚、ここでは４０ｎｍ程度にＳｉＮを堆積し、ＳｉＮ層９を形成する。このとき、図示の例のように、ゲート電極６、ソース電極７及びドレイン電極８のＳｉＮを除去するようにしても良い。
なお、素子分離は所定のイオン注入により行う。
（実験例）
上述のように製造された本実施形態のＧａＮ−ＨＥＭＴについて、本実施形態の従来に対する電流ドリフトの回復時間の優位性を示す実験（実験１）と、本実施形態のＧａＮ−ＨＥＭＴにおけるＳｉ混入の抑止効果を示す実験（実験２）とを行った。
（１）実験１
本実施形態のＧａＮ−ＨＥＭＴについて、パワー動作をオフした瞬間における僅かに流れるドレイン電流をモニターした様子を図８に示す。ここで、横軸が測定時間（秒）、縦軸がＧａＮ−ＨＥＭＴのパワー動作をオフした瞬間におけるドレイン電流値（バイアスポイント電流：ｍＡ／ｍｍ）を示し、測定回数は３回である。図８では従来との比較のため、図２の従来のＧａＮ−ＨＥＭＴの測定結果も併せて記載する。ここで、従来のＧａＮ−ＨＥＭＴでは、電子走行層であるＧａＮ層のＧａ空孔量が３×１０18／ｃｍ3、炭素濃度が２×１０18／ｃｍ3と高値であるのに対して、本実施形態のＧａＮ−ＨＥＭＴでは、上述のように電子走行層であるＧａＮ層のＧａ空孔量が１×１０14／ｃｍ3、炭素濃度が２×１０14／ｃｍ3と従来に比べて低値である。
従来のＧａＮ−ＨＥＭＴでは、上述のように、パワー動作をオフした直後にバイアスポイントの電流がパワー動作前の１０％程度まで減少し、それが回復するまでに１分間以上の長時間を要する過度応答特性が見られる。これに対して、本実施形態のＧａＮ−ＨＥＭＴでは、パワー動作をオフした直後のバイアスポイントの電流はパワー動作前の６０％程度しか減少せず、しかも１０秒程度の短時間で回復した。
図９は、フォト・ルミネッセンス測定法により、本実施形態のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）を被検知体としたときの発光波長と発光強度との関係を示す特性図である。図９は、従来のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）を被検知体とした図３と対応している。ここで、横軸が発光波長（ｎｍ）、縦軸が発光強度（相対値）とされている。なお、図９は、いくつかのノイズも示されている。
図９及び図３から判るように、本実施形態のＧａＮ−ＨＥＭＴでは、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度が従来のＧａＮ−ＨＥＭＴにおける５００ｎｍ〜６００ｎｍ帯の発光ピーク強度の約１／８程度であり、この比が１／１０程度となる実験結果も得られた。このとき、従来のＧａＮ−ＨＥＭＴでは、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が１．２程度と高値であるのに対して、実施形態のＧａＮ−ＨＥＭＴでは、上記の比（Ａ／Ｂ）が０．２以下、ここでは０．１６程度となっている。なお、フォト・ルミネッセンス測定の励起条件は、弱励起条件で５００ｎｍ台の発光が最大となるように調整した励起条件であり、レーザダイオード測定用に用いられるような強励起条件ではない。
図４を用いて上述したように、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度と電流ドリフトの回復時間とは比例関係にある。従って、本実施形態のＧａＮ−ＨＥＭＴにおいて、電流ドリフトの回復時間が極めて短時間であることは、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度が弱いことから示される。
本実施形態のＧａＮ−ＨＥＭＴについて、従来のＧａＮ−ＨＥＭＴとの比較に基づく、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（相対値）と電流ドリフトの回復時間（秒）との間の関係を図１０に示す。この図１０は、図４と対応したものである。
従来のＧａＮ−ＨＥＭＴでは、信頼度規格を大きく逸脱する長い回復時間を示すのに対して、本実施形態のＧａＮ−ＨＥＭＴ、信頼度規格を十分に満たす短い回復時間を示すころが判る。
（２）実験２
本実施形態のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）において、素子分離特性を調べたところ、全く問題はなかった。
また、本実施形態の比較例として、電子走行層となるＧａＮ層を、成長温度を１１００℃で形成したところ、当該ＧａＮ層のＳｉ濃度が２×１０16／ｃｍ3と高値となり、素子分離特性が本実施形態に比して４桁劣化し、ＦＥＴ特性がピンチオフを示さなかった。従って、ＧａＮ層のＳｉ濃度を低値に抑えるには、成長温度を１１００℃よりも低温とすることを要することが判った。
また、図１１に示したように、ＡｌＮ層とＧａＮ層との間に低Ａｌ組成のＡｌＧａＮ層を形成しない場合には、素子分離特性が本実施形態に比して２桁悪化した。従って、信頼度規格を十分に満たす短い回復時間を示し、且つＧａＮ層のＳｉ濃度を低値に抑えるには、ＡｌＮ層とＧａＮ層との間に低Ａｌ組成のＡｌＧａＮ層を形成することを要することが判った。
以上説明したように、本実施形態によれば、特性変動が極めて小さく、経時劣化の少ない高信頼性のＧａＮ−ＨＥＭＴが実現する。このＧａＮ−ＨＥＭＴでは、携帯電話基地局用アンプに必要とされる高信頼度の特性を得ることが可能であり、ＧａＮを用いた電子デバイス市場の開拓に寄与する効果は絶大である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）トランジスタ構造を有する化合物半導体装置であって、
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成されたＡｌＧａＮを含む電子供給層と
を有し、
前記バッファ層は、ＡｌＮを含む第１のバッファ層と、ＧａＮを含む第２のバッファ層と、前記第１のバッファ層と前記第２のバッファ層との間に設けられたＡｌＧａＮを含む第３のバッファ層とが積層形成されてなることを特徴とする化合物半導体装置。
（付記２）前記第３のバッファ層は、
ＡｌxＧａ(1-x)Ｎ，０＜ｘ＜０．３
を含むことを特徴とする請求項１に記載の化合物半導体装置。
（付記３）前記第２のバッファ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値あり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記第１のバッファ層は、膜厚が１０ｎｍ〜１００ｎｍの範囲内の値であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記第２のバッファ層は、少なくともその一部において、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示すことを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記第１のバッファ層は、Ｇａ濃度が１％〜８０％の範囲内の値であることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記第１のバッファ層は、酸素濃度が１×１０13／ｃｍ3〜１×１０19／ｃｍ3の範囲内の値であることを特徴とする付記１〜６のいずれか１項に記載の化合物半導体装置。
（付記８）前記第３のバッファ層は、膜厚が１０ｎｍ〜２００ｎｍの範囲内の値であることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
（付記９）前記第３のバッファ層は、Ｓｉ濃度が１×１０16／ｃｍ3以下の値であることを特徴とする付記１〜８のいずれか１項に記載の化合物半導体装置。
（付記１０）基板上にバッファ層を形成する工程と、
前記バッファ層上にＡｌＧａＮを含む電子供給層を形成する工程と
を有し、
前記バッファ層を、ＡｌＮを含む第１のバッファ層と、ＧａＮを含む第２のバッファ層とを含むように順次連続して積層形成し、
前記第２のバッファ層を形成する際に、成長速度を０．１ｎｍ／秒〜１ｎｍ／秒の範囲内の値に、且つＶ／ＩＩＩ比を１００００〜１０００００の範囲内の値にそれぞれ設定することを特徴とする化合物半導体装置の製造方法。
（付記１１）前記第２のバッファ層は、少なくともその一部において、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示すことを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）前記第１のバッファ層と前記第２のバッファ層との間に、ＡｌＧａＮを含む第３のバッファ層を形成して、前記バッファ層を構成することを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
（付記１３）前記第３のバッファ層は、
ＡｌxＧａ(1-x)Ｎ，０＜ｘ＜０．３
を含むことを特徴とする付記１２に記載の化合物半導体装置の製造方法。
（付記１４）前記３のバッファ層を形成する際に、成長温度を１０００℃以上で１１００℃よりも低値の範囲内の値に設定することを特徴とする付記１２又は１３に記載の化合物半導体装置の製造方法。
（付記１５）前記第２のバッファ層を形成する際に、成長圧力を６．７×１０3Ｐａ〜４．０×１０4Ｐａの範囲内の値に設定することを特徴とする付記１４に記載の化合物半導体装置の製造方法。
（付記１６）前記第２のバッファ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値あり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であることを特徴とする付記１０〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）前記第１のバッファ層は、膜厚が１０ｎｍ〜１００ｎｍの範囲内の値であることを特徴とする付記１０〜１６のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）前記第１のバッファ層は、Ｇａ濃度が１％〜８０％の範囲内の値であることを特徴とする付記１０〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）前記第１のバッファ層は、酸素濃度が１×１０13／ｃｍ3〜１×１０19／ｃｍ3の範囲内の値であることを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２０）前記第３のバッファ層は、膜厚が１０ｎｍ〜２００ｎｍの範囲内の値であることを特徴とする付記１０〜１９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２１）前記第３のバッファ層は、Ｓｉ濃度が１×１０16／ｃｍ3以下の値であることを特徴とする付記１０〜２０のいずれか１項に記載の化合物半導体装置の製造方法。
ＧａＮ−ＨＥＭＴにおける電流−電圧特性曲線を示す特性図である。 従来のＧａＮ−ＨＥＭＴのパワー動作をオフした瞬間における僅かに流れるドレイン電流をモニターした様子を示す特性図である。 フォト・ルミネッセンス測定法により、従来のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）を被検知体としたときの発光波長と発光強度との関係を示す特性図である。 ５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（相対値）と電流ドリフトの回復時間（秒）との間の関係を示す特性図である。 ＡｌＮ層内のＧａ量（％）とＡｌＮ層内のトラップ量（／ｃｍ3）との関係を示す特性図である。 本発明の実施形態によるＧａＮ−ＨＥＭＴの構成を示す概略断面図である。 本発明の実施形態によるＧａＮ−ＨＥＭＴの製造方法を工程順に示す概略断面図である。 本発明の実施形態のＧａＮ−ＨＥＭＴについて、パワー動作をオフした瞬間における僅かに流れるドレイン電流をモニターした様子を示す特性図である。 フォト・ルミネッセンス測定法により、本発明の実施形態のＧａＮ−ＨＥＭＴ（のＡｌＧａＮ層及びＧａＮ層）を被検知体としたときの発光波長と発光強度との関係を示す特性図である。 本実施形態のＧａＮ−ＨＥＭＴについて、従来のＧａＮ−ＨＥＭＴとの比較に基づく、５００ｎｍ〜６００ｎｍ帯の発光ピーク強度（相対値）と電流ドリフトの回復時間（秒）との間の関係を示す特性図である。 従来のＧａＮ−ＨＥＭＴの構成を示す概略断面図である。 従来のＧａＮ−ＨＥＭＴを継続して用いたときの時間と出力値との関係を示す特性図である。
符号の説明
１ ＳｉＣ基板
２ ＡｌＮ層
３，１３ ＡｌＧａＮ層
４ ＧａＮ層
５ ｎ型ＡｌＧａＮ層
６ ゲート電極
７ ソース電極
８ ドレイン電極
９ ＳｉＮ層
１０ ｎ型ＧａＮ層
１１ バッファ層
１２ ノンドープＡｌＧａＮ層

Claims (7)

  1. トランジスタ構造を有する化合物半導体装置であって、
    基板と、
    前記基板上に形成されたバッファ層と、
    前記バッファ層上に形成されたＡｌＧａＮ電子供給層と
    を有し、
    前記バッファ層は、ＡｌＮ層と、前記ＡｌＮ層の上方において、電子走行層となるＧａＮ層と、前記ＡｌＮ層と前記ＧａＮ層との間に設けられたＡｌＧａＮ層とが積層形成されてなり、
    前記ＧａＮ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、
    前記ＧａＮ層は、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示すことを特徴とする化合物半導体装置。
  2. 前記ＡｌＧａＮ層のＡｌＧａＮは、
    ＡｌxＧａ(1-x)Ｎ，０＜ｘ＜０．３
    であることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記ＡｌＮ層は、Ｇａを１％〜８０％の範囲内の値の濃度に含有することを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 基板上にバッファ層を形成する工程と、
    前記バッファ層上にＡｌＧａＮ電子供給層を形成する工程と
    を有し、
    前記バッファ層を、ＡｌＮ層と、前記ＡｌＮ層の上方において、電子走行層となるＧａＮ層とで形成し、
    前記ＧａＮ層を形成する際に、成長速度を０．１ｎｍ／秒〜１ｎｍ／秒の範囲内の値に、且つＶ／ＩＩＩ比を１００００〜１０００００の範囲内の値にそれぞれ設定し、
    前記ＧａＮ層は、Ｇａ空孔量が１×１０12／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、且つ炭素濃度が１×１０13／ｃｍ3〜１×１０18／ｃｍ3の範囲内の値であり、
    前記ＧａＮ層は、フォト・ルミネッセンス測定により、５００ｎｍ〜６００ｎｍ帯の発光強度の最大値（Ａ）とＧａＮバンド端の発光強度（Ｂ）との比（Ａ／Ｂ）が０．２以下の値を示すことを特徴とする化合物半導体装置の製造方法。
  5. 前記ＡｌＮ層と前記ＧａＮ層との間に、ＡｌＧａＮ層を形成して、前記バッファ層を構成することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
  6. 前記ＡｌＧａＮ層のＡｌＧａＮは、
    ＡｌxＧａ(1-x)Ｎ，０＜ｘ＜０．３
    であることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  7. 前記ＡｌＧａＮ層を形成する際に、成長温度を１０００℃以上で１１００℃よりも低値の範囲内の値に設定することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
JP2004332284A 2004-11-16 2004-11-16 化合物半導体装置及びその製造方法 Active JP4514584B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004332284A JP4514584B2 (ja) 2004-11-16 2004-11-16 化合物半導体装置及びその製造方法
EP05254240.4A EP1657754B1 (en) 2004-11-16 2005-07-06 Compound semiconductor device and method of fabricating the same
US11/181,730 US7638819B2 (en) 2004-11-16 2005-07-15 Compound semiconductor device and the fabricating method of the same
US12/591,031 US7838903B2 (en) 2004-11-16 2009-11-05 Compound semiconductor device and the fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004332284A JP4514584B2 (ja) 2004-11-16 2004-11-16 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006147663A JP2006147663A (ja) 2006-06-08
JP4514584B2 true JP4514584B2 (ja) 2010-07-28

Family

ID=35610146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004332284A Active JP4514584B2 (ja) 2004-11-16 2004-11-16 化合物半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7638819B2 (ja)
EP (1) EP1657754B1 (ja)
JP (1) JP4514584B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524869B2 (en) * 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2007335736A (ja) * 2006-06-16 2007-12-27 New Japan Radio Co Ltd 窒化物半導体装置
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
WO2009137768A2 (en) * 2008-05-09 2009-11-12 University Of Florida Research Foundation, Inc. Oxygen and carbon dioxide sensing
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2010084675A1 (ja) 2009-01-21 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶板
JP5487631B2 (ja) 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5401145B2 (ja) * 2009-03-26 2014-01-29 株式会社トクヤマ Ｉｉｉ族窒化物積層体の製造方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US9780738B2 (en) 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161246B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
US9812602B2 (en) * 2012-12-20 2017-11-07 Seoul Viosys Co., Ltd. Light detection device
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP6128953B2 (ja) * 2013-05-23 2017-05-17 三菱電機株式会社 増幅装置および増幅装置の制御方法
JP6419418B2 (ja) * 2013-05-29 2018-11-07 三菱電機株式会社 半導体装置
GB2522407A (en) * 2014-01-13 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JP6030733B2 (ja) * 2015-11-05 2016-11-24 住友化学株式会社 トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ
JP6696244B2 (ja) * 2016-03-16 2020-05-20 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
CN105590839B (zh) * 2016-03-22 2018-09-14 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
JP6233476B2 (ja) * 2016-09-07 2017-11-22 富士通株式会社 化合物半導体装置
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
JP7393138B2 (ja) 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
CN113224154B (zh) 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JPH10294452A (ja) * 1997-04-22 1998-11-04 Sony Corp ヘテロ接合電界効果トランジスタ
JPH11204885A (ja) * 1998-01-08 1999-07-30 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP2002076329A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP2000106365A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 半導体トランジスタ
US6614059B1 (en) * 1999-01-07 2003-09-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device with quantum well
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20030201459A1 (en) * 2001-03-29 2003-10-30 Sheppard Scott Thomas Nitride based transistors on semi-insulating silicon carbide substrates
CA2454269C (en) * 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
JP2003209124A (ja) * 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR20050117047A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 주사각 확장 광학 시스템 및 이를 구비한 레이저 스캐닝장치
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JPH10294452A (ja) * 1997-04-22 1998-11-04 Sony Corp ヘテロ接合電界効果トランジスタ
JPH11204885A (ja) * 1998-01-08 1999-07-30 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP2002076329A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1657754A2 (en) 2006-05-17
EP1657754A3 (en) 2009-04-08
US20100051962A1 (en) 2010-03-04
JP2006147663A (ja) 2006-06-08
US7638819B2 (en) 2009-12-29
EP1657754B1 (en) 2015-09-30
US7838903B2 (en) 2010-11-23
US20060102926A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4514584B2 (ja) 化合物半導体装置及びその製造方法
JP5347228B2 (ja) 電界効果トランジスタ
US7601573B2 (en) Method for producing nitride semiconductor device
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
US7352017B2 (en) Nitride semiconductor device and manufacturing method thereof
US7973338B2 (en) Hetero junction field effect transistor and method of fabricating the same
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
JP2008211089A (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
US10553674B2 (en) Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
JP4847677B2 (ja) 化合物半導体装置の製造方法
JP2007150106A (ja) Ｉｉｉ族窒化物半導体基板
JP3439111B2 (ja) 高移動度トランジスタ
JP2003151996A (ja) ２次元電子ガスを用いた電子デバイス
JP4642366B2 (ja) 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP3709437B2 (ja) ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
US20110278540A1 (en) Field-effect transistor
KR101256467B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2005203544A (ja) 窒化物半導体装置とその製造方法
KR101688965B1 (ko) 반도체 소자 제조방법
JP3812452B2 (ja) ドライエッチング方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6926798B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器
JP2003229412A (ja) ドライエッチング方法および半導体素子
KR20220100749A (ko) 고효율 질화물계 광 검출기
JP2016035949A (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

R150 Certificate of patent or registration of utility model

Ref document number: 4514584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3