TWI556585B - 類比至數位轉換裝置及相關的校正方法及校正模組 - Google Patents

類比至數位轉換裝置及相關的校正方法及校正模組 Download PDF

Info

Publication number
TWI556585B
TWI556585B TW104126228A TW104126228A TWI556585B TW I556585 B TWI556585 B TW I556585B TW 104126228 A TW104126228 A TW 104126228A TW 104126228 A TW104126228 A TW 104126228A TW I556585 B TWI556585 B TW I556585B
Authority
TW
Taiwan
Prior art keywords
bit
bits
analog
capacitors
conversion device
Prior art date
Application number
TW104126228A
Other languages
English (en)
Other versions
TW201644204A (zh
Inventor
戴宏彥
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Application granted granted Critical
Publication of TWI556585B publication Critical patent/TWI556585B/zh
Publication of TW201644204A publication Critical patent/TW201644204A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

類比至數位轉換裝置及相關的校正方法及校正模組
本發明係指一種類比至數位轉換裝置及相關的校正方法及校正模組，尤指一種可根據數位輸出訊號消除製程漂移所造成的影響的類比至數位轉換裝置及相關的校正方法及校正模組。
連續逼近暫存器式類比至數位轉換器是一種將二進位搜索演算法（binary search algorithm）應用於類比數位轉換的類比至數位轉換器。一般而言，連續逼近暫存器式類比至數位轉換器的轉換速率通常被外部提供的轉換時鐘（conversion clock）所控制。在轉換時鐘的每個週期，連續逼近暫存器式類比至數位轉換器必須採樣一類比輸入，以及從最高有效位元（the most significant bit，MSB）到最低有效位元（the least significant bit，LSB）逐位地產生一相對應的數位輸出。
當連續逼近暫存器式類比至數位轉換器中的電路元件因製程漂移而發生不匹配的狀況時，連續逼近暫存器式類比至數位轉換器的解析度會受到影響。通常來說，習知技術可通過提高電路元件面積來降低製程漂移所造成的影響。然而，提高電路元件面積會造成額外的功率消耗並增加連續逼近暫存器式類比至數位轉換器所需晶片面積。因此，如何在不影響電路效能及成本的情況下降低製程漂移所造成的影響便成為業界亟欲探討的議題。
為了解決上述的問題，本發明提供一種可根據數位輸出訊號消除製程漂移所造成的影響的類比至數位轉換裝置及相關的校正方法及校正模組。
本發明揭露一種類比至數位轉換裝置。類比至數位轉換裝置包含有一轉換模組，用來根據複數個取樣訊號，取樣一輸入電壓，以產生一比較電壓，及用來根據該比較電壓產生一比較訊號，其中該轉換模組包含有複數個電容，且該複數個電容中每一電容耦接於該複數個取樣訊號其中之一與該比較電壓之間；一控制模組，用來根據該比較訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一數位訊號，其中該數位訊號的複數個位元中除去一最低有效位元以外的位元分別對應於該複數個電容的電容值；以及一校正模組，用來根據該數位訊號，調整該複數個電容的電容值。
本發明另揭露一種校正方法，用於一類比數位轉換裝置。類比數位轉換裝置用來將一類比輸入電壓轉換為具有複數個位元的數位輸出訊號，且該複數個位元中除去一最低有效位元以外的位元分別對應於該類比數位轉換裝置中複數個電容的電容值。校正方法包含有偵測該複數個位元中一第一位元是否相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元；以及當該複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元時，根據該第一位元及該最低有效位元調整該複數個電容中對應於該第一位元的一第一電容的電容值。
本發明另揭露一種校正模組，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置用來將一類比輸入電壓轉換為具有複數個位元的數位輸出訊號，且該複數個位元中除去一最低有效位元以外的位元分別對應於該類比數位轉換裝置中複數個電容的電容值。校正模組包含有一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行以下步驟：偵測該複數個位元中一第一位元是否相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元；以及當該複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元時，根據該第一位元及該最低有效位元調整該複數個電容中對應於該第一位元的一第一電容的電容值。
請參考第1圖，第1圖為本發明實施例一類比至數位轉換裝置10的示意圖。類比至數位轉換裝置10可為一連續逼近暫存器式類比至數位轉換器，用來將一類比輸入電壓VIN轉換為一數位輸出訊號DOUT。如第1圖所示，類比至數位轉換裝置10包含有一轉換模組100、一控制模組102以及一校正模組104。轉換模組100包含有一取樣與保持單元106及一比較單元108，用來根據取樣訊號SAM、Pi～P1、Ni～N1，取樣類比輸入電壓VIN以產生一比較電壓VP，並根據比較電壓VP產生一比較訊號VOUT。其中，取樣與保持單元106包含有一電容陣列CA，且電容陣列CA中複數個電容CiP～C1P、CiN～C1N（未繪示於第1圖）中每一電容耦接於取樣訊號Pi～P1、Ni～N1其中之一與比較電壓VP之間。控制模組102根據比較訊號VOUT，調整取樣訊號SAM、Pi～P1、Ni～N1，以取得數位輸出訊號DOUT的位元Di～D0，其中位元Di～D1分別對應於權重Wi～W1，且位元Di～D1對應於取樣訊號Pi～P1、Ni～N1。此外，權重Wi～W1正比於電容CiP～C1P、CiN～C1N的電容值。校正模組104用來根據數位輸出訊號DOUT，透過一調整訊號ADJ調整取樣與保持單元106中電容CiP～C1P、CiN～C1N的電容值，以消除製程漂移所產生的非理想效應。
詳細來說，當類比至數位轉換裝置10起始運作時，取樣與保持單元106根據取樣訊號SAM，取樣類比輸入電壓VIN來產生一比較電壓VP。比較單元108根據比較電壓VP，產生比較訊號VOUT至控制模組102。根據比較訊號VOUT，控制模組102首先產生數位輸出訊號DOUT的最大有效位元Di，並根據位元Di調整取樣訊號Pi、Ni。於取樣與保持單元106根據取樣訊號Pi、Ni透過電容CiP～C1P、CiN～C1N調整比較電壓VP後，控制模組102根據比較訊號VOUT，產生位於位元Di之後的位元Di-1，並根據位元Di-1調整取樣訊號Pi-1、Ni-1，以此類推。透過重覆上述流程，控制模組102可依序產生數位輸出訊號DOUT的位元Di～D1，其中位元Di～D1分別對應於權重Wi～W1，且權重Wi～W1正比於電容CiP～C1P、CiN～C1N的電容值。控制模組102並於取得位元D1且根據位元D1調整取樣訊號P1、N1後，根據比較訊號VOUT產生位元D0。
接下來，校正模組104會根據控制模組102所產生的數位輸出訊號DOUT的位元Di～D0，調整電容陣列CA中電容CiP～C1P、CiN～C1N的電容值。當位元Di～D1（即位元D10～D0中除去最低有效位元D0的位元）中一位元Dx相異於位元Di～D1位於位元Dx與位元D0之間的位元（即位元Dx-1～D1）時，校正模組104根據位元Dx、D0調整電容CiP～C1P、CiN～C1N中對應於位元Dx的電容CxP、CxN的電容值。若位元Dx相異於位元Dx-1～D1且位元Dx相異於位元D0，校正模組104透過調整訊號ADJ減少電容CxP、CxN的電容值；而若位元Dx相異於位元Dx-1～D1且位元Dx相同於位元D0，校正模組104透過調整訊號ADJ增加電容CxP、CxN的電容值。據此，校正模組104可消除由電容陣列CA中電容CiP～C1P、CiN～C1N間不匹配所產生的非理想效應。
關於第1圖所示類比至數位轉換裝置10詳細運作方式，舉例說明如下。請參考第2圖，第2圖為第1圖所示類比至數位轉換裝置10一實現方式的示意圖。在第2圖中，類比至數位轉換裝置10為一10位元連續逼近暫存器式類比至數位轉換器，類比輸入電壓VIN為輸入端INP的電壓VINP與輸入端INN的電壓VINN間的電壓差（即 ），比較電壓VP為比較單元108輸入端CINP的比較電壓VPP與輸入端CINN的比較電壓VPN間的電壓差（即 ）。取樣與保持單元106包含有開關SW1、SW2及一電容陣列CA，電容陣列CA包含有電容C1P～C10P及C1N～C10N，其中電容C1P～C10P分別耦接於取樣訊號P1～P10與輸入端VPP之間，而電容C1N～C10N分別耦接於取樣訊號N1～N10與輸入端VPN之間。電容C1P、C1N對應於位元D1，且電容C1P、C1N的電容值正比於權重W1；電容C2P、C2N對應於位元D2，且電容C2P、C2N的電容值正比於權重W2，以此類推。在此實施例中，權重W10～W1分別為[512 256 128 64 32 16 8 4 2 1]。電容C10P、C10N的電容值為256Cu（Cu為一單位電容值），電容C9P、C9N的電容值為128Cu，以此類推。需注意的是，電容C1P、C1N的電容值被設計為等於電容C2P、C2N的電容值Cu。
當第2圖所示類比至數位轉換裝置10起始運作時，控制模組102切換取樣訊號SAM，以斷開開關SW1、SW2。此時，比較電壓VP等於類比輸入電壓VIN，取樣訊號P10～P1、N10～N1皆為類比至數位轉換裝置10中一電源電壓VDD。接下來，比較單元108根據比較電壓VP，產生比較訊號VOUT。根據比較訊號VOUT，控制模組102產生數位輸出訊號DOUT的位元D10。當比較電壓VPP大於比較電壓VPN時，控制模組102調整位元D10為高邏輯準位（即〝1〞），並將取樣訊號P10調整為地端電壓及維持取樣訊號N10維持為電源電壓VDD；而當比較電壓VPP小於比較電壓VPN時，控制模組102調整位元D10為低邏輯準位（即〝0〞），並將取樣訊號P10維持在電源電壓VDD及將取樣訊號N10調整為地端電壓。於產生位元D10並據以調整取樣訊號P10、N10後，比較單元108依據調整後的比較電壓VPP、VPN，產生位元D9並經由控制模組102調整取樣訊號P9、N9。透過重複實施產生位元D10、D9的流程，控制模組102可依序產生數位輸出訊號DOUT的位元D8～D1。於取得位元D1且根據位元D1調整取樣訊號P1、N1後，控制模組102根據比較訊號VOUT產生位元D0。
由於電容C1P～C10P及C1N～C10N的電容值可能會因製程漂移而偏離原始設計值，因此校正模組104會根據控制模組102所產生的位元D10～D0，調整電容C1P～C10P及C1N～C10N的電容值，以消除製程漂移所造成的影響。為了方便說明，在以下敘述中電壓及訊號皆以數位權重表示。在一實施例中，類比輸入電壓VIN（即比較電壓VP的初始值）理想的數位權重為512，且電容C10P、C10N偏移原始設計值而使得權重W10變為權重W10’。根據前述流程，控制模組102會產生1000000000作為位元D10～D1。此時，電壓 。若電容C10P、C10N的電容值因製程漂移而變為大於原始設計值256Cu（即權重W10’大於原始設計值512），控制模組102會取得〝0〞作為位元D0；而若電容C10P、C10N的電容值因製程漂移而變為小於原始設計值256Cu，則控制模組102會取得〝1〞作為位元D0。因此，當位元D10相異於位元D9～D1且位元D10相異於位元D0時，校正模組104可判斷電容C10P、C10N的電容值變為大於原始設計值256Cu，從而透過調整訊號ADJ降低電容C10P、C10N的電容值；而當位元D10相異於位元D9～D1且位元D10相同於位元D0時，校正模組104可判斷電容C10P、C10N的電容值變為小於等於原始設計值256Cu，並透過調整訊號ADJ提升電容C10P、C10N的電容值。
根據上述調整電容C10P、C10N電容值的原理，校正模組104可根據位元D10～D0調整電容C10P～C1P、C10N～C1N的電容值，以消除電容C10P～C1P、C10N～C1N間不匹配所產生的非理想效應。
請參考第3圖，第3圖為第2圖所示類比至數位轉換裝置10運作時相關訊號的示意圖。在第3圖中，電容C10P、C10N因製程變異偏離原始設計值，而使得權重W10由512變為513。於第1次轉換程序，控制模組102所取得的位元D10～D0為01111111111。由於位元D10相異於位元D9～D1且位元D10相異於位元D0，校正模組104透過調整訊號ADJ降低電容C10P、C10N的電容值一位階（如降低0.25Cu），以使權重W10降低0.5。相似地，於第2、3次轉換程序，控制模組102所取得的位元D10～D0亦為01111111111。由於位元D10相異於位元D9～D1且位元D10相異於位元D0，校正模組104透過調整訊號ADJ降低電容C10P、C10N的電容值，以使權重W10在第2、3次轉換程序中各降低0.5。
在第4次轉換程序中，控制模組102所取得的位元D10～D0為01111111110。由於位元D10相異於位元D9～D1且位元D10相同於位元D0，校正模組104透過調整訊號ADJ提升電容C10P、C10N的電容值一位階（如提升0.25Cu），以使權重W10增加0.5。接下來，於第5次轉換程序，控制模組102所取得的位元D10～D0為01111111111。由於位元D10相異於位元D9～D1且位元D10相異於位元D0，校正模組104透過調整訊號ADJ降低電容C10P、C10N的電容值，以使權重W10降低0.5。最後，於第6次控制模組102所取得的位元D10～D0為01111111110。由於位元D10相異於位元D9～D1且位元D10相同於位元D0，校正模組104透過調整訊號ADJ提升電容C10P、C10N的電容值（如提升0.25Cu），以使權重W10增加0.5。
由第3圖可知，在類比至數位轉換裝置10中電容C10P、C10N的電容值因製程變異偏離原始設計值情況下，校正模組104可在控制模組102產生特定的數位輸出訊號DOUT時，透過調整訊號ADJ將電容C10P、C10N的電容值校正回原始設計值（如256Cu）。在電容C10P、C10N的電容值被調整回原始設計值後（如第3圖中第3次轉換程序後），電容C10P、C10N的電容值會在原始設計值及與原始設計值相差一位階的電容值間（如256Cu及255.75Cu）切換。為了使電容C10P、C10N的校正後的電容值趨近於原始設計值，校正模組104可將每次調整電容值的位階縮小（如由0.25Cu縮小至0.125Cu）。
在上述實施例中，校正模組於數位輸出訊號為特定樣式時，調整類比至數位轉換裝置的電容陣列中電容的電容值，以消除電容陣列中電容間不匹配所產生的非理想效應。此外，由於校正模組係於數位輸出訊號為特定樣式時調整電容陣列中電容的電容值，因此只要類比輸入電壓包含有對應於特定樣式的類比電壓，校正模組即可校正電容陣列中電容間之不匹配。舉例來說，類比輸入電壓VIN可為如正弦波電壓、斜波電壓、隨機電壓等，且不限於此。換句話說，校正模組不限於類比至數位轉換裝置停止運作時進行校正程序，而可於類比至數位轉換裝置正常運作時進行校正程序。
根據不同應用及設計理念，本領域具通常知識者應可據以實施合適的更動及修改。舉例來說，類比至數位轉換器10可累計數位輸出訊號DOUT中每一特定樣式所出現的次數，並於一特定樣式的累積出現次數超過一閾值時，調整電容陣列CA，以增加校正準確度。舉例來說，第2圖所示的類比至數位轉換器10可分別計數數位輸出訊號DOUT為10000000000及10000000001的次數。當數位輸出訊號DOUT為10000000000的次數達到5次時（即閾值為4），類比至數位轉換器10降低電容陣列CA中電容C10P、C10N的電容值；而當數位輸出訊號DOUT為10000000001的次數達到5次時，類比至數位轉換器10則增加電容陣列CA中電容C10P、C10N的電容值。
此外，第1、2圖所示的類比至數位轉換裝置10係實現於差動輸入架構。本領域具通常知識者應可據以實施合適的更動及修改，從而改以單端輸入架構來實現類比至數位轉換裝置10。 在以單端輸入架構實現的類比至數位轉換裝置中，輸入電壓VIN耦接於轉換模組中比較單元的單一輸入端。也就是說，比較電壓VP為比較單元的單一輸入端上的電壓值。
進一步地，第2圖所示的類比至數位轉換裝置10亦可僅調整電容C10P～C1P、C10N～C1N中部份電容的電容值。在一實施例中，第2圖所示的類比至數位轉換裝置10中電容C10P～C8P、C10N～C8N為可變電容且電容C7P～C1P、C7N～C1N為固定電容。在此狀況下，校正模組104係根據數位輸出訊號DOUT的位元D10～D0，調整電容C10P～C8P、C10N～C8N的電容值。在此實施例中，校正模組104係於數位輸出訊號DOUT的位元D10～D8其中之一相異於本身及位元D0之間的位元時，調整電容C10P～C8P、C10N～C8N的電容值。舉例來說，當數位輸出訊號DOUT的位元D9相異於位元D8～D1且位元D9相異於位元D0時，校正模組104降低電容C9P、C9N的電容值；而當數位輸出訊號DOUT的位元D9相異於位元D8～D1且位元D9相同於位元D0時，校正模組104提升電容C9P、C9N的電容值。在另一實施例中，第2圖所示的類比至數位轉換裝置10可調整電容C10P～C6P、C10N～C6N的電容值，且維持電容C5P～C1P、C5N～C1N的電容值不變。類比至數位轉換裝置10調整電容C10P～C6P、C10N～C6N的電容值的詳細運作方式可參照上述，為求簡潔在此不贅述。
根據不同應用及設計理念，類比至數位轉換裝置10的電容C10P～C1P、C10N～C1N中可變電容及固定電容的比例可被合適地調整。也就是說，只要電容C10P～C1P、C10N～C1N中具有至少一組可變電容（如電容C10P、C10N），類比至數位轉換裝置10即可實施上述實施例中的校正流程，來調整可變電容的電容值。
此外，類比至數位轉換裝置10可另包含有一儲存模組（未繪示於第1、2圖），用來儲存校正模組104之校正結果。在此狀況下，類比至數位轉換裝置10可於校正程序完成後將校正結果儲存至儲存模組。當類比至數位轉換裝置10下一次起始運作時，即可讀取儲存模組中所儲存的校正結果，作為調整電容陣列CA的依據。儲存單元可為唯讀式記憶體（Read-Only Memory，ROM）、隨機存取記憶體（Random-Access Memory，RAM）、光碟唯讀記憶體（CD-ROM／DVD-ROM）、磁帶（magnetic tape）、硬碟（hard disk）及光學資料儲存裝置（optical data storage device）等，而不限於此。
上述實施例中校正模組104調整電容陣列CA的流程可歸納為一校正方法40，如第4圖所示。校正方法40可用於一類比至數位轉換裝置中一校正模組。類比至數位轉換裝置用來將一類比輸入電壓轉換為具有複數個位元的數位輸出訊號，且複數個位元中除去一最低有效位元以外的位元分別對應於該類比數位轉換裝置中複數個電容的電容值。校正方法40包含有以下步驟：
步驟400：   開始。
步驟402：   偵測該複數個位元中一第一位元是否相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元。
步驟404：   當該複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元時，根據該第一位元及該最低有效位元調整該複數個電容中對應於該第一位元的一第一電容的電容值。
步驟406：   結束。
根據流程40，校正模組偵測數位輸出訊號的複數個位元中一第一位元是否相異於該複數個位元中位於第一位元及最低有效位元之間的位元。當第一位元相異於複數個位元中位於第一位元及最低有效位元之間的位元時，校正模組根據第一位元及最低有效位元調整複數個電容中對應於第一位元的一第一電容的電容值。在一實施例中，當複數個位元中第一位元相異於複數個位元中位於第一位元及複數個位元中最低有效位元之間的位元且第一位元相異於最低有效位元時，校正模組降低對應於第一位元的第一電容的電容值。在另一實施例中，當複數個位元中第一位元相異於複數個位元中位於第一位元及複數個位元中最低有效位元之間的位元且第一位元相同於最低有效位元時，校正模組提升對應於第一位元的第一電容的電容值。
在又另一實施例中，校正模組計數該複數個位元中該第一位元相異於該複數個位元中位於該第一位元及該複數個位元中該最低有效位元之間的位元且該第一位元相異於該最低有效位元的次數作為一第一次數；並計數該複數個位元中該第一位元相異於該複數個位元中位於該第一位元及該複數個位元中該最低有效位元之間的位元且該第一位元相同於該最低有效位元的次數作為一第二次數。當該第一次數或該第二次數超過一閾值時，校正模組調整對應於第一位元的第一電容的電容值。
根據不同應用及設計理念，校正模組104可以各式各樣的方式實現。舉例來說，請參考第5圖，第5圖為本發明實施例中一校正模組50的示意圖。校正模組50用於一類比至數位轉換裝置，其包含有一處理單元500以及一儲存單元510。處理單元500可為一微處理器或一特定應用積體電路（Application-Specific Integrated Circuit，ASIC）。儲存單元510可為任一資料儲存裝置，用來儲存一程式碼514，處理單元500可透過儲存單元510讀取及執行程式碼514。舉例來說，儲存單元510可為唯讀式記憶體、隨機存取記憶體、光碟唯讀記憶體、磁帶、硬碟及光學資料儲存裝置等，而不限於此。
在一實施例中，校正方法40可被編譯成程式碼514，以使校正模組50根據程式碼514，實施步驟400～406來調整類比至數位轉換裝置中複數個電容的電容值，從而消除類比至數位轉換裝置中的非理想效應。
綜上所述，上述實施例中校正模組可根據類比至數位轉換裝置的數位輸出訊號，調整類比至數位轉換裝置中複數個電容的電容值。如此一來，類比至數位轉換裝置不需使用複雜的演算法，即可消除因製程漂移所造成的非理想效應。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧類比至數位轉換裝置
100‧‧‧轉換模組
102‧‧‧控制模組
104‧‧‧校正模組
106‧‧‧取樣與保持單元
108‧‧‧比較單元
40‧‧‧校正方法
400～406‧‧‧步驟
50‧‧‧校正模組
500‧‧‧處理單元
510‧‧‧儲存單元
514‧‧‧程式碼
ADJ‧‧‧調整訊號
CiP~C1P、CiN~C1N、CxP、CxN‧‧‧電容
CA‧‧‧電容陣列
Cu‧‧‧單位電容值
Di~D0、Dx‧‧‧位元
DOUT‧‧‧數位輸出訊號
Ni~N1、Pi~P1、SAM‧‧‧取樣訊號
VIN‧‧‧輸入電壓
VP‧‧‧電壓
Wi~W0‧‧‧權重
第1圖為本發明實施例一類比至數位轉換裝置的示意圖。 第2圖為第1圖所示類比至數位轉換裝置一實現方式的示意圖。 第3圖為第2圖所示類比至數位轉換裝置運作時相關訊號的示意圖。 第4圖為本發明實施例一校正方法的流程圖。 第5圖為本發明實施例一校正模組的示意圖。
10‧‧‧類比至數位轉換裝置
100‧‧‧轉換模組
102‧‧‧控制模組
104‧‧‧校正模組
106‧‧‧取樣與保持單元
108‧‧‧比較單元
ADJ‧‧‧調整訊號
DOUT‧‧‧數位輸出訊號
Ni~N1、Pi~P1、SAM‧‧‧取樣訊號
VIN‧‧‧輸入電壓
VP‧‧‧電壓

Claims (10)

  1. 一種類比至數位轉換裝置，包含有：一轉換模組，用來根據複數個取樣訊號，取樣一輸入電壓，以產生一比較電壓，及用來根據該比較電壓產生一比較訊號，其中該轉換模組包含有複數個電容，且該複數個電容中每一電容耦接於該複數個取樣訊號其中之一與該比較電壓之間；一控制模組，用來根據該比較訊號，調整該複數個取樣訊號，以產生對應於該輸入電壓的一數位訊號，其中該數位訊號的複數個位元中除去一最低有效位元以外的位元分別對應於該複數個電容的電容值；以及一校正模組，用來在該數位訊號符合複數個樣式其中之一時，調整該複數個電容的電容值。
  2. 如請求項1所述的類比至數位轉換裝置，其中該複數個樣式中一第一樣式的複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該複數個位元中該最低有效位元之間的位元且該第一位元相異於該最低有效位元，且該校正模組在該數位訊號符合該第一樣式時降低該複數個電容中對應於該第一位元的一第一電容的電容值。
  3. 如請求項1所述的類比至數位轉換裝置，其中該複數個樣式中一第一樣式的複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該複數個位元中該最低有效位元之間的位元且該第一位元相同於該最低有效位元，且該校正模組在該數位訊號符合該第一樣式時提升該複數個電容中對應於該第一位元的一第一電容的電容值。
  4. 如請求項1所述的類比至數位轉換裝置，其中該校正模組計數該數位訊號符合該複數個樣式中一第一樣式的次數作為一第一次數，且在該第一次數超過一閾值時，調整該複數個電容的電容值。
  5. 如請求項1所述的類比至數位轉換裝置，其中該複數個電容中包含有至少一可變電容及至少一固定電容，且該校正模組根據該數位訊號調整該至少一可變電容的電容值。
  6. 如請求項1所述的類比至數位轉換裝置，其中該比較電壓係該轉換模組的一第一輸入端與一第二輸入端間的電壓差。
  7. 如請求項1所述的類比至數位轉換裝置，其中該比較電壓係該轉換模組的一輸入端的電壓。
  8. 如請求項1所述的類比至數位轉換裝置，另包含有：一儲存單元，用來儲存該複數個電容校正過後的電容值。
  9. 一種校正方法，用於一類比數位轉換裝置，其中該類比數位轉換裝置將一類比輸入電壓轉換為具有複數個位元的數位輸出訊號，且該複數個位元中除去一最低有效位元以外的位元分別對應於該類比數位轉換裝置中複數個電容的電容值，該校正方法包含有：偵測該複數個位元中一第一位元是否相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元；以及當該複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該 最低有效位元之間的位元時，根據該第一位元及該最低有效位元調整該複數個電容中對應於該第一位元的一第一電容的電容值。
  10. 一種校正模組，用於一類比至數位轉換裝置，其中該類比至數位轉換裝置將一類比輸入電壓轉換為具有複數個位元的數位輸出訊號，且該複數個位元中除去一最低有效位元以外的位元分別對應於該類比數位轉換裝置中複數個電容的電容值，該校正模組包含有：一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行以下步驟：偵測該複數個位元中一第一位元是否相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元；以及當該複數個位元中一第一位元相異於該複數個位元中位於該第一位元及該最低有效位元之間的位元時，根據該第一位元及該最低有效位元調整該複數個電容中對應於該第一位元的一第一電容的電容值。
TW104126228A 2015-06-11 2015-08-12 類比至數位轉換裝置及相關的校正方法及校正模組 TWI556585B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562173964P 2015-06-11 2015-06-11

Publications (2)

Publication Number Publication Date
TWI556585B true TWI556585B (zh) 2016-11-01
TW201644204A TW201644204A (zh) 2016-12-16

Family

ID=57046663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126228A TWI556585B (zh) 2015-06-11 2015-08-12 類比至數位轉換裝置及相關的校正方法及校正模組

Country Status (3)

Country Link
US (1) US9467159B1 (zh)
CN (1) CN106253901B (zh)
TW (1) TWI556585B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736103B (zh) * 2020-01-13 2021-08-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與電容權重修正方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203522A1 (ja) * 2015-06-15 2016-12-22 オリンパス株式会社 逐次比較型ａ／ｄ変換装置
CN109983704A (zh) * 2016-12-21 2019-07-05 奥林巴斯株式会社 逐次比较型a/d转换装置、摄像装置、内窥镜以及设定方法
CN111064468B (zh) * 2018-10-17 2023-04-07 创意电子股份有限公司 校准方法和校准***
KR20220032682A (ko) * 2020-09-08 2022-03-15 삼성전자주식회사 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법
TWI800817B (zh) * 2021-04-15 2023-05-01 瑞昱半導體股份有限公司 類比數位轉換器與方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227652A1 (en) * 2003-03-28 2004-11-18 Dieter Draxelmayr Method and device for the calibration of a weighted network
TW201015870A (en) * 2008-10-03 2010-04-16 Himax Media Solutions Inc Successive approximation ADC with binary error tolerance mechanism
US20130044014A1 (en) * 2011-08-15 2013-02-21 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
TW201322641A (zh) * 2011-11-23 2013-06-01 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter
US20140077979A1 (en) * 2011-05-10 2014-03-20 Panasonic Corporation Successive approximation ad converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
ATE112655T1 (de) * 1987-12-14 1994-10-15 Siemens Ag Kalibrierungsverfahren für redundante a/d-und d/a-umsetzer mit gewichtetem netzwerk.
JP5447011B2 (ja) * 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
CN102237874B (zh) * 2010-04-27 2014-05-14 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
JP5554675B2 (ja) * 2010-09-29 2014-07-23 富士通株式会社 逐次比較ａ／ｄ変換器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227652A1 (en) * 2003-03-28 2004-11-18 Dieter Draxelmayr Method and device for the calibration of a weighted network
TW201015870A (en) * 2008-10-03 2010-04-16 Himax Media Solutions Inc Successive approximation ADC with binary error tolerance mechanism
US20140077979A1 (en) * 2011-05-10 2014-03-20 Panasonic Corporation Successive approximation ad converter
US20130044014A1 (en) * 2011-08-15 2013-02-21 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
TW201322641A (zh) * 2011-11-23 2013-06-01 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. Y. Tai, H. W. Chen and H. S. Chen, "A 3.2fJ/c.-s. 0.35V 10b 100KS/s SAR ADC in 90nm CMOS," 2012 Symposium on VLSI Circuits (VLSIC), Honolulu, HI, 2012, pp. 92-93. *
H. Y. Tai, P. Y. Tsai, C. H. Tsai and H. S. Chen, "A 0.004mm2 single-channel 6-bit 1.25GS/s SAR ADC in 40nm CMOS," Solid-State Circuits Conference (A-SSCC), 2013 IEEE Asian, Singapore, 2013, pp. 277-280 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736103B (zh) * 2020-01-13 2021-08-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與電容權重修正方法

Also Published As

Publication number Publication date
TW201644204A (zh) 2016-12-16
CN106253901A (zh) 2016-12-21
US9467159B1 (en) 2016-10-11
CN106253901B (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
TWI556585B (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US7612703B2 (en) Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
JP4532808B2 (ja) Ａ／ｄコンバータの較正
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
US9071265B1 (en) Successive approximation analog-to-digital converter with linearity error correction
US9362938B2 (en) Error measurement and calibration of analog to digital converters
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
US9960779B2 (en) Analog to digital conversion circuit
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
US8362938B2 (en) Analog digital converting device
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
US10230386B2 (en) Method of offset calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter
JP2012244521A (ja) 比較器及びａｄ変換器
TWI568192B (zh) 類比至數位轉換裝置及相關的校正方法與校正模組
KR101783745B1 (ko) 저해상도 adc를 이용한 고해상도 adc 구현 기법 및 장치
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
US8502713B1 (en) Pipelined analog to digital converter and method for correcting a voltage offset influence thereof
WO2014038198A1 (ja) 逐次比較型ａｄ変換器
Haenzsche et al. A 14 bit self-calibrating charge redistribution SAR ADC
JP2008182333A (ja) 自己補正型アナログデジタル変換器
CN116505946B (zh) Sar adc的模拟域校准方法、装置及sar adc
US20230147156A1 (en) Semiconductor device, analog-to-digital converter and analog-to-digital converting method
CN113141182B (zh) 模拟数字转换器装置与电容权重修正方法
WO2010140559A1 (ja) 逐次比較型ａｄ変換回路