TWI552340B - Diamond semiconductor device and manufacturing method thereof - Google Patents

Diamond semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI552340B
TWI552340B TW102129536A TW102129536A TWI552340B TW I552340 B TWI552340 B TW I552340B TW 102129536 A TW102129536 A TW 102129536A TW 102129536 A TW102129536 A TW 102129536A TW I552340 B TWI552340 B TW I552340B
Authority
TW
Taiwan
Prior art keywords
diamond
step portion
semiconductor device
substrate
region
Prior art date
Application number
TW102129536A
Other languages
English (en)
Other versions
TW201413945A (zh
Inventor
Hiromitsu Kato
Toshiharu Makino
Masahiko Ogura
Daisuke Takeuchi
Satoshi Yamasaki
Mutsuko Hatano
Takayuki Iwasaki
Original Assignee
Nat Inst Of Advanced Ind Scien
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Inst Of Advanced Ind Scien filed Critical Nat Inst Of Advanced Ind Scien
Publication of TW201413945A publication Critical patent/TW201413945A/zh
Application granted granted Critical
Publication of TWI552340B publication Critical patent/TWI552340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

鑽石半導體裝置及其製造方法
本發明係關於一種利用鑽石晶體之選擇性成長之鑽石半導體裝置及其製造方法。
為了有效率地利用電，而自發電至消耗進行遍及多段之電力轉換(交流．直流轉換、頻率轉換)，且使用有多個半導體功率器件。減少該等半導體功率器件中之電力損失成為邁向省能源化之重要之關鍵。
相對於廣泛用作半導體材料之矽，鑽石為寬能隙，進而熔點、熱導率、耐絕緣破壞性、載子速度極限、硬度．彈性常數、化學穩定性及耐放射線性較高，因而作為電子器件材料、特別是半導體功率器件之形成材料具有極高之電位。
然而，鑽石難以利用對其他半導體材料進行之離子注入法等摻雜雜質，摻有n型雜質之區域之選擇性形成存在課題，且有無法進行與目的相應之器件設計之問題。
針對此種問題，本發明者等人藉由以在此之前形成於控制晶面之鑽石基板之階差形狀之底角為起點使摻有n型雜質之鑽石區域結晶成長，而摻雜有n型雜質之鑽石之選擇性形成成功，因而進行朝向鑽石半導體裝置之實現之提案(參照專利文獻1)。
然而，具體地建構包含半導體功率器件之包括各種元件構成之電子器件之方法仍作為課題而殘留，因而一直在尋求器件設計之自由度更高之鑽石半導體裝置及其製造方法之開發。特別是，只要可於所 期望之位置選擇性地一體形成摻有雜質之鑽石區域及未摻雜質之鑽石之絕緣區域，且於該等區域建構可分離元件之元件構造，則例如亦可實現使摻雜區域周邊於絕緣區域分離，且僅將摻雜區域周邊之元件區域規定為通道長度之具有FET(Field Effect Transistor，場效型電晶體)構造之鑽石半導體裝置，從而大幅提高器件設計之自由度並且可有效率地製造鑽石半導體裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2010/001705號公報
本發明係以解決先前之上述諸問題且達成以下目的為課題。即，本發明之目的在於提供一種大幅提高器件設計之自由度並且可有效率地製造之鑽石半導體裝置及其製造方法。
作為用以解決上述課題之手段係如下所述。即，
<1>一種鑽石半導體裝置，其特徵在於包含：鑽石基板；鑽石階差部，其於上述鑽石基板之具有晶面{001}之基板面上大致垂直地***而配置，且由該***之上表面及側面與上述基板面形成階差形狀；n型摻磷鑽石區域；以及鑽石絕緣區域；且上述鑽石階差部一體地形成有側面具有晶面{110}之第1階差部、及側面具有晶面{100}之第2階差部，上述摻磷鑽石區域係以上述第1階差部之上述階差形狀之底角為起點將上述第1階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成，上述鑽石絕緣區域係將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成。
<2>如上述<1>之鑽石半導體裝置，其中第1階差部於俯視時形成為細長之線狀，第2階差部將上述第1階差部作為主體部而一體形成於至少任一端部位置。
<3>如上述<2>之鑽石半導體裝置，其中於形成為線狀之第1階差部之兩側面分別形成摻磷鑽石區域。
<4>如上述<2>至<3>中任一項之鑽石半導體裝置，其中第2階差部於至少一部分於俯視時於以上述第1階差部之線方向為基準位於左右側之側面之各者具有晶面{100}。
<5>如上述<2>至<4>中任一項之鑽石半導體裝置，其中形成為線狀之第1階差部之線寬W為100nm~10μm。
<6>如上述<2>至<5>中任一項之鑽石半導體裝置，其中形成為線狀之第1階差部之高度H與線寬W之比即H/W為0.001~100。
<7>如上述<1>至<6>中任一項之鑽石半導體裝置，其中於鑽石階差部形成有p型雜質摻雜區域。
<8>如上述<1>至<7>中任一項之鑽石半導體裝置，其中摻磷鑽石區域中之磷之濃度為1×1016cm-3~1×1021cm-3。
<9>如上述<2>至<8>中任一項之鑽石半導體裝置，其包含複數個鑽石階差部，該鑽石階差部係第1階差部於俯視時形成為細長之線狀，第2階差部將上述第1階差部作為主體部而一體形成於至少任一端部位置，上述鑽石階差部彼此並排設置於以上述第1階差部之線方向為基準之左右位置。
<10>如上述<9>之鑽石半導體裝置，其中將並排設置之鑽石階差部中之第1階差部間之間隔設為相對於上述第1階差部之高度H為0.01倍~2倍。
<11>如上述<7>至<10>中任一項之鑽石半導體裝置，其中於分別形成於第1階差部之兩側面之摻磷鑽石區域分別形成閘極電 極，於將上述第1階差部作為主體部而分別形成於其兩端部位置之2個第2階差部中之一上述第2階差部形成源極電極，於另一上述第2階差部形成汲極電極。
<12>一種鑽石半導體裝置之製造方法，其特徵在於：其係製造如上述<1>至<11>中任一項之鑽石半導體裝置之方法，且包含：鑽石階差部形成步驟，其係對於鑽石基板，以形成第1階差部及第2階差部之方式進行使用掩膜之微影加工而形成鑽石階差部；以及摻磷鑽石區域-鑽石絕緣區域形成步驟，其係藉由將鑽石源及磷源用作為原料氣體之CVD(Chemical Vapor Deposition，化學氣相沈積)，而以上述第1階差部之階差形狀之底角為起點將上述第1階差部之側面及上述鑽石基板之基板面作為成長基面使摻磷鑽石區域結晶成長而形成，並將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面使鑽石絕緣區域結晶成長而形成。
根據本發明，可解決先前技術中之上述諸問題，且可提供一種大幅提高器件設計之自由度並且可有效率地製造之鑽石半導體裝置及其製造方法。
1、11、21、21'、31、31'‧‧‧鑽石基板
2、12a‧‧‧p型鑽石層
2'、12a'、22'、32'‧‧‧鑽石階差部
3、13、23‧‧‧第1階差部
4a、4b、14a、14b、24‧‧‧第2階差部
5a、5b、15a、15b、25、35‧‧‧摻磷鑽石區域
6a、6b、16a、16b、26‧‧‧鑽石絕緣區域
7a、7b、17a、17b、27、37b‧‧‧閘極電極
8、18、28、38‧‧‧源極電極
9、19、29、39‧‧‧汲極電極
10、20、30、40‧‧‧鑽石半導體裝置
12b‧‧‧p+鑽石層
12b'、12b"‧‧‧p+接觸區域
22、32‧‧‧p型半導體層
37a‧‧‧閘極絕緣膜
41‧‧‧p+區域
{001}、{100}、{110}‧‧‧晶面
W‧‧‧線寬
H‧‧‧高度
D‧‧‧空乏層
S‧‧‧間隔
圖1係表示第1實施形態之鑽石半導體裝置之製造製程之圖(1)。
圖2係表示第1實施形態之鑽石半導體裝置之製造製程之圖(2)。
圖3係表示第1實施形態之鑽石半導體裝置之製造製程之圖(3)。
圖4係表示第1實施形態之鑽石半導體裝置之製造製程之圖(4)。
圖5(a)係表示根據閘極電壓之施加狀況而產生變化之空乏層之擴展的圖(1)。
圖5(b)係表示根據閘極電壓之施加狀況而產生變化之空乏層之擴展的圖(2)。
圖5(c)係表示根據閘極電壓之施加狀況而產生變化之空乏層之擴展的圖(3)。
圖5(d)係表示根據閘極電壓之施加狀況而產生變化之空乏層之擴展的圖(4)。
圖6係表示第2實施形態之鑽石半導體裝置之製造製程之圖(1)。
圖7係表示第2實施形態之鑽石半導體裝置之製造製程之圖(2)。
圖8係表示第2實施形態之鑽石半導體裝置之製造製程之圖(3)。
圖9係表示第2實施形態之鑽石半導體裝置之製造製程之圖(4)。
圖10(a)係局部地表示第3實施形態之鑽石半導體裝置之剖面構造之說明圖。
圖10(b)係圖10(a)之局部俯視圖。
圖11係局部地表示第4實施形態之鑽石半導體裝置之剖面構造之說明圖。
圖12係表示各種閘極電壓下之汲極電流-汲極電壓之特性之圖。
圖13係表示汲極電壓為-10V時之汲極電流-閘極電壓之特性之圖。
(鑽石半導體裝置及其製造方法)
本發明之鑽石半導體裝置包含鑽石基板、鑽石階差部、n型摻磷鑽石區域、鑽石絕緣區域，且視需要包含其他構造部分。
<鑽石基板>
上述鑽石基板係作為鑽石之單晶基板而成，且該基板表面具有晶面{001}。只要為具有此種特徵之基板，則並無特別限制，可自市售品等公知基板中適當選擇來使用。
<鑽石階差部>
上述鑽石階差部係於上述鑽石基板之具有晶面{001}之基板面 上大致垂直地***而配置，且利用該***之上表面及側面與上述基板面形成階差形狀。該上述鑽石階差部之特徵在於一體地形成有側面具有晶面{110}之第1階差部、及側面具有晶面{100}之第2階差部。藉由包含此種晶面不同之2個階差部，而可建構於形成於該等側面之上述摻磷鑽石區域及上述鑽石絕緣區域可分離元件之元件構造。即，與基於上述摻磷鑽石區域而形成之半導體裝置之通電區域鄰接地形成上述鑽石絕緣區域，故電流不會洩漏至其他元件，而可進行各個元件之器件設計。
上述鑽石階差部係藉由對於上述鑽石基板以形成上述第1階差部及上述第2階差部之方式，進行使用掩膜之微影加工而形成(鑽石階差部形成步驟)。
即，可藉由在上述鑽石基板上，以形成上述第1階差部及上述第2階差部之方式形成掩膜後，進行使用該掩膜之微影加工而製造。此時，上述掩膜之形成係以藉由上述微影加工而形成之上述第1階差部及上述第2階差部之側面中之晶面分別成為面{110}、面{100}之方式考慮形成位置而進行。要將上述第1階差部之側面設為面{110}，將上述第2階差部之側面設為面{100}，只要沿著於俯視時相對於上述第1階差部之側面延伸之方向傾斜45°之方向形成上述第2階差部之側面即可。
作為上述鑽石階差部，並無特別限制，但亦可以形成n型上述摻磷鑽石區域及p/n接面之方式，具有摻雜有p型雜質之p型雜質摻雜區域。
於該情形時，使用藉由將鑽石源及p型雜質源用作為原料氣體之CVD(Chemical Vapor Deposition，化學氣相沈積)而於表面側形成有p型雜質摻雜層之鑽石基板，將其進行微影加工，藉此可於上述鑽石階差部中形成上述p型雜質摻雜區域。
作為上述p型雜質可列舉硼；作為上述p型雜質區域中之硼濃度，較佳為1×1015cm-3~1×1018cm-3。
作為上述鑽石階差部之形狀，只要具有上述第1階差部及上述第2階差部則並無特別限制，但例如可較佳地列舉如下形狀：上述第1階差部於俯視時形成為細長之線狀，上述第2階差部將上述第1階差部作為主體部而一體形成於至少任一端部位置。
作為形成為上述線狀之第1階差部之線寬W，較佳為100nm~10μm。若上述線寬未達100nm則有無法利用微影法形成圖案之情況，若超過10μm則有無法以100伏特以下之有效之電壓使半導體裝置為斷開狀態之情況。
又，作為形成為上述線狀之第1階差部之高度H與線寬W之比即H/W，較佳為0.001~100。若上述H/W未達0.001則有無法控制形成第1階差部之高度H之情況，若超過100則有無法形成階差之情況。
關於上述較佳之形狀，以較佳地進行元件分離之目的，上述第2階差部更佳為於至少一部分於俯視時於以上述第1階差部之線方向為基準位於左右側之側面之各者具有晶面{100}。
又，關於上述較佳之形狀，作為上述鑽石階差部，以形成更實用之半導體裝置之目的，亦可於上述鑽石基板上配置複數個，於該情形時，較佳為上述鑽石階差部彼此並排設置於以上述第1階差部之線方向為基準之左右位置。
又，作為並排設置之上述鑽石階差部中之上述第1階差部間之間隔，較佳為相對於上述第1階差部之高度H為0.01倍~2倍左右。若上述間隔小於0.01倍則有無法控制形成具有階差部之較深之槽之情況，若大於2倍左右則有無法利用摻磷鑽石層填埋槽之部分之情況。
<摻磷鑽石區域及鑽石絕緣區域>
上述摻磷鑽石區域係以上述第1階差部之上述階差形狀之底角為 起點將上述第1階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成。又，上述鑽石絕緣區域係將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成。
該等鑽石之結晶成長區域係藉由將鑽石源及磷源用作原料氣體之CVD，而以上述第1階差部之上述階差形狀之底角為起點將上述第1階差部之側面及上述鑽石基板之上述基板面作為成長基面使上述摻磷鑽石區域結晶成長而形成，同時將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面使上述鑽石絕緣區域結晶成長而形成(摻磷鑽石區域-鑽石絕緣區域形成步驟)。
於將上述鑽石階差部之第1階差部形成為線狀之情形時，可藉由上述摻磷鑽石區域-鑽石絕緣區域形成步驟而於該第1階差部之兩側面形成上述摻磷鑽石區域。
又，當於上述第2階差部以上述第1階差部之線方向為基準位於左右側之側面之各者形成晶面{100}之情形時，可藉由上述摻磷鑽石區域-鑽石絕緣區域形成步驟而於該等晶面形成上述鑽石絕緣區域。
作為上述摻磷鑽石區域中之磷濃度，並無特別限制，但較佳為1×1016cm-3~1×1021cm-3，更佳為5×1016cm-3~5×1020cm-3。若磷濃度未達1×1016cm-3則有摻磷鑽石區域成為與鑽石絕緣區域相同之絕緣層之情況，若超過1×1021cm-3則有因摻磷鑽石區域之結晶性之劣化而半導體裝置之性能降低之情況。
作為上述其他構造部分，並無特別限制，可根據所要建構之半導體裝置之設計目的而適當選擇，例如可列舉電極、p+接觸區域等。
作為上述電極，根據所要建構之半導體裝置而形成，於製作接面型場效電晶體之情形時，形成閘極電極、源極電極、汲極電極。
即，於製作上述接面型場效電晶體之情形時，於分別形成於上 述第1階差部之兩側面之上述摻磷鑽石區域分別形成有上述閘極電極，於上述第2階差部將上述第1階差部作為主體部而分別形成於其兩端部位置之2個上述第2階差部中之一上述第2階差部形成有上述源極電極，於另一上述第2階差部形成有上述汲極電極。
又，上述p+接觸區域係以減小與金屬之接觸電阻之目的而配置，於形成於上述第2階差部之後，以與該p+接觸區域接觸之方式形成有各種金屬電極。再者，作為摻雜於p+接觸區域之硼濃度，較佳為1×1019cm-3~1×1022cm-3左右。
<第1實施形態>
以下，說明本發明之上述鑽石半導體裝置之實施形態之例。
首先，一面參照圖1~圖4，一面對上述鑽石半導體裝置之第1實施形態及其製造製程進行說明。該第1實施形態之鑽石半導體裝置構成平面型之接面型場效電晶體。再者，於各圖中，左側表示平面，右側表示剖面。
首先，準備基板面具有晶面{001}之鑽石基板1，於該基板面上，藉由將鑽石源及p型雜質源用作原料氣體之CVD而形成摻雜有p型雜質之p型鑽石層2(參照圖1)。
接著，藉由使用有掩膜之微影加工而以鑽石基板1及p型鑽石層2具有鑽石階差部2'之方式進行蝕刻(參照圖2)。此時，於鑽石階差部2'，形成有側面之晶面為{110}且形成為細長之線狀之第1階差部3、及將該第1階差部3作為主體部而於其兩端部位置側面之晶面為{100}之第2階差部4a、4b。第1階差部3中之面{110}係藉由沿著鑽石基板1之<110>方向之結晶方位形成側面而形成。又，第2階差部4a、4b中之面{100}係藉由沿著相對於第1階差部3之側面延伸之方向傾斜45°之方向形成側面而形成，第2階差部4a、4b之各者於其側面包含4個面{100}。再者，形成為線狀之第1階差部3之線寬、高度 分別由圖2中之符號W、H表示。
接著，藉由將鑽石源及磷源用作原料之CVD，而以第1階差部3之階差形狀之底角為起點將第1階差部之側面(面{110})及鑽石基板1之基板面作為成長基面結晶成長而形成摻磷鑽石區域5a、5b，同時將第2階差部4a、4b之側面(面{100})及鑽石基板1之基板面作為成長基面而形成鑽石絕緣區域6a、6b(參照圖3)。此時，於鑽石基板1之基板面本身，未觀察到鑽石之結晶成長，又，於形成於第2階差部4a、4b之側面之鑽石絕緣區域6a、6b，幾乎未摻雜磷，可視作絕緣區域。因此，可基於鑽石階差部2'之形狀，而僅於第1階差部3之側面選擇形成摻磷鑽石區域5a、5b，僅於第2階差部4a、4b之側面選擇形成鑽石絕緣區域6a、6b。
最後，於第2階差部4a上形成源極電極8，於第2階差部4b上形成汲極電極9，於摻磷鑽石區域5a、5b上分別形成閘極電極7a、7b。藉此，製造第1實施形態之鑽石半導體裝置10(參照圖4)。
使用圖5(a)~圖5(d)，對構成為該平面型之接面型場效電晶體之鑽石半導體裝置10之元件動作進行說明。圖5(a)~圖5(d)係表示根據閘極電壓之施加狀況而產生變化之空乏層之擴展的圖，且表示隨著自圖5(a)向圖5(d)推進而閘極電壓增加之情況。若自不施加閘極電壓之狀態(參照圖5(a))開始施加閘極電壓，則於第1階差部3之p型鑽石區域(通道區域)產生空乏層D(參照圖5(b))。若增加閘極電壓則該空乏層D大幅擴展(參照圖5(c))，最終，相對於p型鑽石區域整體支配性地擴展(參照圖5(d))。藉此，可將鑽石半導體裝置10設為藉由空乏層D控制流至源極-汲極間之汲極電流之元件。
於該鑽石半導體裝置10中，因鑽石絕緣區域6a、6b之存在而汲極電流不洩漏至其他元件，可確實地進行元件分離，並且可利用鑽石絕緣區域6a、6b之配設位置確實地規定形成於源極-汲極間之通道長 度。
<第2實施形態>
其次，首先，一面參照圖6~圖9，一面對上述鑽石半導體裝置之第2實施形態及其製造製程進行說明。該第2實施形態之鑽石半導體裝置係於第1實施形態之鑽石半導體裝置追加形成p+接觸區域而成者。再者，於各圖中，左側表示平面，右側表示剖面。
首先，準備基板面具有晶面{001}之鑽石基板11，於該基板面上，藉由將鑽石源及p型雜質源用作原料氣體之CVD而形成摻雜有p型雜質之p型鑽石層12a、及高濃度地摻雜有p型雜質之p+鑽石層12b(參照圖6)。
接著，藉由使用有掩膜之微影加工而以鑽石基板11及p型鑽石層12a具有鑽石階差部12a'之方式進行蝕刻(參照圖7)。此時，於鑽石階差部12a'，形成有側面之晶面為{110}且形成為細長之線狀之第1階差部13、及將該第1階差部13作為主體部而於其兩端部位置側面之晶面為{100}之第2階差部14a、14b。又，於第2階差部14a、14b上形成有對p+鑽石層12b進行微影加工而成之p+接觸區域12b'、12b"。
接著，藉由將鑽石源及磷源用作原料之CVD，而以第1階差部13之階差形狀之底角為起點將第1階差部之側面(面{110})及鑽石基板11之基板面作為成長基面結晶成長而形成摻磷鑽石區域15a、15b，同時將第2階差部14a、14b之側面(面{100})及鑽石基板11之基板面作為成長基面而形成鑽石絕緣區域16a、16b(參照圖8)。
最後，於p+接觸區域12b'上形成源極電極18，於p+接觸區域12b"上形成汲極電極19，於摻磷鑽石區域15a、15b上分別形成閘極電極17a、17b。藉此，製造第2實施形態之鑽石半導體裝置20(參照圖9)。
於該第2實施形態之鑽石半導體裝置20中，因具有p+接觸區域12b'、12b"，故可減小與金屬電極之接觸電阻。除此以外，因與第1 實施形態之鑽石半導體裝置10相同，故省略說明。
再者，作為本發明之上述鑽石半導體裝置之應用對象，並不限定於該等平面型之場效半導體裝置之例，可列舉具有各種元件構成之半導體裝置。
<第3實施形態>
又，作為本發明之上述鑽石半導體裝置，不僅可設為平面型之器件構成，亦可設為立式器件構成。
作為具有立式器件構成之半導體裝置之一例，一面參照圖10(a)、(b)一面對構成立式接面型場效型電晶體之第3實施形態之鑽石半導體裝置進行說明。再者，圖10(a)係局部地表示第3實施形態之鑽石半導體裝置之剖面構造之說明圖，圖10(b)係其局部俯視圖。
如圖10(a)、(b)所示，該第3實施形態之鑽石半導體裝置30包括：鑽石基板21；p型半導體層22；鑽石階差部22'，其形成於該p型半導體層22；摻磷鑽石區域25，其形成於鑽石階差部22'之第1階差部23之側面；鑽石絕緣區域26，其形成於第2階差部24之側面；閘極電極27，其形成於摻磷鑽石區域25上；源極電極28，其形成於第2階差部24上；及汲極電極29，其形成於鑽石基板21之與形成p型半導體層22之面為相反側之面。
再者，此處，配置有複數個鑽石階差部22'，該鑽石階差部22'彼此並排設置於以第1階差部23之線方向為基準之左右位置。又，第2階差部24形成於線狀之第1階差部23之一端部。第1階差部23間之間隔係由圖10(b)中之符號S表示。
該鑽石半導體裝置30之基本構造可藉由將由鑽石基板21及p型半導體層22形成之基底作為鑽石基板21'來處理，且以與第1實施形態之鑽石半導體裝置10大致相同之方法來製造。又，各種電極之配設亦可藉由先前公知之製造方法而形成。
於作為如此般構成之立式接面型場效型電晶體之第3實施形態之鑽石半導體裝置30中，如圖10(a)中以箭頭所示般形成有通道，可以與第1實施形態之鑽石半導體裝置10相同之動作原理使其動作。
<第4實施形態>
作為立式器件構成之其他例，一面參照圖11一面對構成立式MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金屬氧化物半導體場效型電晶體)之第4實施形態之鑽石半導體裝置進行說明。再者，圖11係局部地表示第4實施形態之鑽石半導體裝置之剖面構造之說明圖。
如圖11所示，該第4實施形態之鑽石半導體裝置40包含：鑽石基板31；p型半導體層32；鑽石階差部32'，其形成於該p型半導體層32；摻磷鑽石區域35，其形成於鑽石階差部32'之第1階差部之側面；及鑽石絕緣區域(圖示略)，其形成於第2階差部之側面。於摻磷鑽石區域35之形成區域附近，藉由與實施例1相同之方法而暫時先形成摻磷鑽石區域35，之後，藉由蝕刻而局部地去除其一部分，對於該去除部配置經CVD加工而形成之鑽石之p+區域41。
於該狀態下，於p+區域41之一部分、摻磷鑽石區域35及鑽石階差部32'上隔著閘極絕緣膜37a而形成有閘極電極37b，並且於p+區域41開放之區域上形成源極電極38。又，於鑽石基板31之與形成有p型半導體層32之面為相反側之面，形成有汲極電極39。以如此之方式可構成具有立式MOSFET構造之第4實施形態之鑽石半導體裝置40。
於該鑽石半導體裝置40中，若對閘極電極37b施加負電壓，則於與閘極絕緣膜37a之界面附近之n型摻磷鑽石區域35形成利用電洞之通道反轉層。藉由於該狀態下對汲極電極39施加負電壓，而電洞自源極電極38向汲極電極39移動，從而流動電流。藉由控制其而執行元件動作。
[實施例]
以如下方式製造實施例之鑽石半導體裝置。此處，製造圖4所示之平面型之接面型場效電晶體。
首先，準備表面具有面{001}之鑽石單晶基板1，對於該基板1使用微波電漿CVD裝置於H2：400sccm(Standard Cubic Centimeter per Minute，標準立方厘米/分鐘)、CH4：2.4sccm、B2H6/H2氣體=100ppm：0.24sccm、壓力：25Torr(1Torr=133.322Pa)、微波功率：750W、基板加熱器溫度：800℃、成長時間為3小時之條件下，進行摻有硼之鑽石之合成，形成約700nm左右之膜厚之摻有硼之p型鑽石層2(參照圖1)。
接著，藉由電子造影法(electron graphy)及剝離法，而於具有面{001}之鑽石單晶基板1之表面之一部分形成平面形狀與圖2所示之鑽石階差部2'為相同形狀之Au/Ti薄膜掩膜(Au300nm/Ti10nm)。掩膜之配置係之後形成之鑽石階差部2'之第1階差部3之側面成為面{110}，第2階差部4a、4b之各側面成為面{100}。
於該狀態下，藉由電感耦合電漿蝕刻裝置而進行使用有掩膜之各向異性蝕刻。蝕刻氣體之條件為O2：95sccm、CF4：2sccm、RF(radio frequency，射頻)功率：300W、偏壓：50W、壓力：2Pa，蝕刻深度為1.4μm。其後，實施熱王水處理(HNO3：HCl=1：3，80℃)、硫酸加水(H2SO4：H2O2：H2O=3：1：1，120℃)處理、及熱混酸(HNO3：H2SO4=1：3，240℃)處理，去除Au/Ti掩膜。藉此，形成圖2所示之一體地形成有側面具有晶面{110}之第1階差部3、及側面具有晶面{100}之第2階差部4a、4b之鑽石階差部2'。此時，將第1階差部3之線寬設為0.5μm，將高度設為1.4μm。
對於形成有鑽石階差部2'之基板1，形成摻磷鑽石區域5a、5b及鑽石絕緣區域6a、6b。形成係使用微波電漿CVD裝置於H2：398 sccm、CH4：0.2sccm、PH3：0.1sccm、壓力：75Torr、微波功率：750W、基板加熱器溫度：800℃、成長時間為2小時之條件下進行。藉此，如圖3所示，摻磷鑽石區域5a、5b係以第1階差部3之階差形狀之底角為起點將第1階差部3之側面及基板1之基板面作為成長基面於<111>方向成長而形成，鑽石絕緣區域6a、6b係將第2階差部4a、4b之側面及基板1之基板面作為成長基面成長而形成。此時，於鑽石絕緣區域6a、6b，幾乎未摻雜磷，可視作絕緣區域。又，於不與鑽石階差部2'之側面近接之基板1上(晶面{001})，鑽石不會結晶成長。藉此，可使摻磷鑽石區域5a、5b及鑽石絕緣區域6a、6b選擇性地成長。
經選擇成長之摻磷鑽石區域5a、5b之磷濃度根據SIMS(Secondary Ion Mass Spectroscopy，二次離子質譜法)測定為8×1019cm-3左右。
接著，如圖4般蒸鍍Ti(30nm)/Pt(30nm)/Au(100nm)之閘極電極7a、7b/源極電極8/汲極電極9，製造實施例之接面型場效電晶體。為了測量該接面型場效電晶體之導電性，而使閘極電壓自-15V變化至10V且使源極-汲極間電壓自0V變化至-10V來評價特性。圖12中表示各種閘極電壓下之汲極電流-汲極電壓之特性，圖13中表示汲極電壓為-10V時之汲極電流-閘極電壓之特性。如該等圖12、13所示，於實施例之接面型場效電晶體中，獲得明確之電晶體特性，其漏電流為10-15A左右，ON/OFF比為7位數左右。
1‧‧‧鑽石基板
3‧‧‧第1階差部
5a、5b‧‧‧摻磷鑽石區域
6a、6b‧‧‧鑽石絕緣區域
7a、7b‧‧‧閘極電極
8‧‧‧源極電極
9‧‧‧汲極電極
10‧‧‧鑽石半導體裝置
{110}‧‧‧晶面

Claims (12)

  1. 一種鑽石半導體裝置，其特徵在於包含：鑽石基板；鑽石階差部，其於上述鑽石基板之具有晶面{001}之基板面上大致垂直地***而配置，且由該***之上表面及側面與上述基板面形成階差形狀；n型摻磷鑽石區域；以及鑽石絕緣區域；且上述鑽石階差部一體地形成有側面具有晶面{110}之第1階差部、及側面具有晶面{100}之第2階差部，上述摻磷鑽石區域係以上述第1階差部之上述階差形狀之底角為起點，將上述第1階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成，上述鑽石絕緣區域係將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面結晶成長而形成。
  2. 如請求項1之鑽石半導體裝置，其中第1階差部於俯視時形成為細長之線狀，第2階差部將上述第1階差部作為主體部而一體形成於至少任一端部位置。
  3. 如請求項2之鑽石半導體裝置，其中於形成為線狀之第1階差部之兩側面分別形成摻磷鑽石區域。
  4. 如請求項2至3中任一項之鑽石半導體裝置，其中第2階差部係在至少一部分於俯視時於以上述第1階差部之線方向為基準而位於左右側之側面之各者具有晶面{100}。
  5. 如請求項2至3中任一項之鑽石半導體裝置，其中形成為線狀之第1階差部之線寬W為100nm~10μm。
  6. 如請求項2至3中任一項之鑽石半導體裝置，其中形成為線狀之第1階差部之高度H與線寬W之比即H/W為0.001~100。
  7. 如請求項1至3中任一項之鑽石半導體裝置，其中於鑽石階差部 形成p型雜質摻雜區域。
  8. 如請求項1至3中任一項之鑽石半導體裝置，其中摻磷鑽石區域中之磷之濃度為1×1016cm-3~1×1021cm-3。
  9. 如請求項2至3中任一項之鑽石半導體裝置，其包含複數個鑽石階差部，該鑽石階差部係第1階差部於俯視時形成為細長之線狀，第2階差部將上述第1階差部作為主體部而一體形成於至少任一端部位置，且上述鑽石階差部彼此並排設置於以上述第1階差部之線方向為基準之左右位置。
  10. 如請求項9之鑽石半導體裝置，其中將並排設置之鑽石階差部中之第1階差部間之間隔設為相對於上述第1階差部之高度H為0.01倍~2倍。
  11. 如請求項7之鑽石半導體裝置，其中於分別形成於第1階差部之兩側面之摻磷鑽石區域分別形成閘極電極，於以上述第1階差部為主體部而分別形成於其兩端部位置之2個第2階差部中之一上述第2階差部形成源極電極，於另一上述第2階差部形成汲極電極。
  12. 一種鑽石半導體裝置之製造方法，其特徵在於：其係製造如請求項1至11中任一項之鑽石半導體裝置之方法，且包含：鑽石階差部形成步驟，其係對於鑽石基板，以形成第1階差部及第2階差部之方式進行使用掩膜之微影加工而形成鑽石階差部；以及摻磷鑽石區域-鑽石絕緣區域形成步驟，其係藉由將鑽石源及磷源用作為原料氣體之CVD，而以上述第1階差部之階差形狀之底角為起點將上述第1階差部之側面及上述鑽石基板之基板面作為成長基面，使摻磷鑽石區域結晶成長而形成，同時將上述第2階差部之側面及上述鑽石基板之上述基板面作為成長基面使鑽石絕緣區域結晶成長而形成。
TW102129536A 2012-08-17 2013-08-16 Diamond semiconductor device and manufacturing method thereof TWI552340B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012180956A JP5967572B2 (ja) 2012-08-17 2012-08-17 ダイヤモンド半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201413945A TW201413945A (zh) 2014-04-01
TWI552340B true TWI552340B (zh) 2016-10-01

Family

ID=50286852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129536A TWI552340B (zh) 2012-08-17 2013-08-16 Diamond semiconductor device and manufacturing method thereof

Country Status (7)

Country Link
US (1) US9478619B2 (zh)
EP (1) EP2884525A4 (zh)
JP (1) JP5967572B2 (zh)
KR (1) KR101735712B1 (zh)
CN (1) CN104541364B (zh)
TW (1) TWI552340B (zh)
WO (1) WO2014027600A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712735B2 (ja) * 2015-02-25 2020-06-24 学校法人早稲田大学 電力素子
US9922791B2 (en) 2016-05-05 2018-03-20 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus doped diamond electrode with tunable low work function for emitter and collector applications
US10704160B2 (en) 2016-05-10 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Sample stage/holder for improved thermal and gas flow control at elevated growth temperatures
US10121657B2 (en) 2016-05-10 2018-11-06 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus incorporation for n-type doping of diamond with (100) and related surface orientation
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
US10367086B2 (en) * 2017-06-14 2019-07-30 Hrl Laboratories, Llc Lateral fin static induction transistor
JP6817917B2 (ja) * 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
CN107675249B (zh) * 2017-09-08 2020-07-07 西安电子科技大学 单晶金刚石的扩径生长方法
JP6957428B2 (ja) * 2018-09-14 2021-11-02 株式会社東芝 半導体装置、及び、半導体装置の製造方法
ES2763702B2 (es) * 2018-11-29 2020-10-28 Univ Cadiz Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo
CN115244711B (zh) 2020-04-17 2023-12-12 Hrl实验室有限责任公司 垂直金刚石mosfet及其制造方法
US11171211B1 (en) 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same
CN118147747A (zh) * 2024-05-11 2024-06-07 山东天岳先进科技股份有限公司 一种大尺寸高质量金刚石晶体及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same
US20110037076A1 (en) * 2008-04-17 2011-02-17 Hiromitsu Kato Diamond semiconductor device and method of manufacturing the same
US20120025316A1 (en) * 2010-08-02 2012-02-02 Advanced Micro Devices, Inc. Process for Forming FINS for a FinFET Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2493318A1 (en) 2002-06-18 2003-12-24 Akihiko Namba N-type semiconductor diamond producing method and semiconductor diamond
JP4466019B2 (ja) * 2003-08-29 2010-05-26 住友電気工業株式会社 ダイヤモンド素子及びダイヤモンド素子製造方法
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
US7122837B2 (en) * 2005-01-11 2006-10-17 Apollo Diamond, Inc Structures formed in diamond
JP5419101B2 (ja) 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080193366A1 (en) * 2005-02-03 2008-08-14 National Institue Of Advanced Industrial Science And Technology Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same
US20110037076A1 (en) * 2008-04-17 2011-02-17 Hiromitsu Kato Diamond semiconductor device and method of manufacturing the same
US20120025316A1 (en) * 2010-08-02 2012-02-02 Advanced Micro Devices, Inc. Process for Forming FINS for a FinFET Device

Also Published As

Publication number Publication date
EP2884525A1 (en) 2015-06-17
CN104541364A (zh) 2015-04-22
WO2014027600A1 (ja) 2014-02-20
US20150228727A1 (en) 2015-08-13
TW201413945A (zh) 2014-04-01
JP2014038953A (ja) 2014-02-27
KR101735712B1 (ko) 2017-05-16
EP2884525A4 (en) 2016-04-13
JP5967572B2 (ja) 2016-08-10
US9478619B2 (en) 2016-10-25
CN104541364B (zh) 2018-01-26
KR20150044914A (ko) 2015-04-27

Similar Documents

Publication Publication Date Title
TWI552340B (zh) Diamond semiconductor device and manufacturing method thereof
US7781061B2 (en) Devices with graphene layers
JP6196987B2 (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
US8697522B2 (en) Bulk finFET with uniform height and bottom isolation
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
US8951898B2 (en) Method for manufacturing a silicon carbide DIMOSFET
CN105261642B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
US20190019873A1 (en) Gate switching device and method manufacturing the same
TW201304122A (zh) 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
JP2007103728A (ja) 炭化珪素半導体装置
US9105663B1 (en) FinFET with silicon germanium stressor and method of forming
CN103548126B (zh) 半导体基板的制造方法及半导体基板
JP6124373B2 (ja) ダイヤモンド半導体装置及びその製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
CN105304705B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
JP2009272586A (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
JP4769428B2 (ja) ダイヤモンド膜成長基板の形成方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
TWI795286B (zh) 浮動保護環耐壓的穩定方法
US20160064513A1 (en) Integrated circuits with a bowed substrate, and methods for producing the same
TWI726004B (zh) 鑽石電子元件
US11651958B2 (en) Two-dimensional material device and method for manufacturing same
JP2009170457A (ja) 炭化珪素基板の表面処理方法および半導体装置
JP5194437B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees