JP4683836B2 - ダイヤモンド半導体素子及びその製造方法 - Google Patents

ダイヤモンド半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4683836B2
JP4683836B2 JP2003415041A JP2003415041A JP4683836B2 JP 4683836 B2 JP4683836 B2 JP 4683836B2 JP 2003415041 A JP2003415041 A JP 2003415041A JP 2003415041 A JP2003415041 A JP 2003415041A JP 4683836 B2 JP4683836 B2 JP 4683836B2
Authority
JP
Japan
Prior art keywords
diamond
plane
substrate
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003415041A
Other languages
English (en)
Other versions
JP2005175278A (ja
Inventor
嘉宏 横田
信之 川上
武史 橘
和志 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2003415041A priority Critical patent/JP4683836B2/ja
Priority to US11/003,510 priority patent/US7064352B2/en
Priority to DE102004059657A priority patent/DE102004059657B4/de
Priority to CNB2004101006548A priority patent/CN100401529C/zh
Publication of JP2005175278A publication Critical patent/JP2005175278A/ja
Application granted granted Critical
Publication of JP4683836B2 publication Critical patent/JP4683836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタ、発光ダイオード及び各種センサに使用されるダイヤモンド半導体素子及びその製造方法に関する。
ダイヤモンドは、熱伝導率、バンドギャップ、飽和電子及びホール速度等の物性が優れているため、これらの特性を生かしたハイパワー素子、高周波素子及び高温又は放射線等に曝される過酷な環境下でも動作する半導体素子等への応用が期待されている。
従来、ダイヤモンド薄膜を使用した電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）としては、例えば、ゲート電極と動作層であるチャネル層との間に絶縁層を挿入した絶縁ゲート型ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）がある（例えば、特許文献１参照。）。特許文献１に記載のＭＩＳＦＥＴは、絶縁性ダイヤモンド単結晶基板上に半導体ダイヤモンド層が形成され、この半導体ダイヤモンド層上に局所的に絶縁層が形成されている。そして、半導体ダイヤモンド層上には、絶縁層を挟んでソース金属電極及びドレイン金属電極が形成されており、絶縁層上にはゲート金属電極が形成されている。また、半導体ダイヤモンド層の間に高抵抗ダイヤモンド層を設けた構造（以下、ｐｉｐ構造という）のＦＥＴも提案されている（特許文献２参照。）。
一方、このようなトランジスタの製造方法としては、例えば、エッチングによりダイヤモンド領域を分離してソース及びドレインを形成すると共に、チャネル領域となるダイヤモンドを露出させて、その上に絶縁層及びゲート電極等を形成する方法がある（特許文献３参照。）。また、エッチング、選択成長法又は選択的イオン注入法等によりダイヤモンド領域を分離してソース及びドレインを形成し、ギャップとその近傍を覆うようにダイヤモンド薄膜を選択成長させてチャネル領域とする製造方法も提案されている（特許文献４参照。）。更に、エッチングによりダイヤモンド領域を分離してソース及びドレインを形成した後、エッチングされた領域を埋めもどすようにダイヤモンド薄膜を選択成長させてチャネル領域とする製造方法も開発されている（特許文献５参照。）。
なお、ダイヤモンドをエッチングする方法としては、例えば、ダイヤモンドの表面にマスクを形成し、酸素原子を含む気体から生成するプラズマに被エッチング材を曝すプラズマエッチング法等が利用されている（例えば、特許文献６及び７参照。）。
特開平１−１５８７７４号公報 特許第３２７３９８５号公報 特開２０００−１１４５２３号公報 特開２００２−５７１６７号公報 特開２００２−７６３６９号公報 特許第３１０４４３３号公報 特開２００２−７５９６０号公報
しかしながら、前述の従来の技術には以下に示す問題点がある。特許文献３及び４に記載の製造方法では、ダイヤモンド表面に対して垂直な方向からエッチングしているため、エッチングにより形成されたソース及びドレイン領域の端面が、素子表面に対して略垂直になる。このようにソース及びドレイン領域の端面が素子表面に対して垂直であると、絶縁層により隔てられたゲート電極とソース及びドレイン領域との間の電界が、それらの角近傍に集中して、絶縁層及びチャネル領域が絶縁破壊を起こしやすいという問題点がある。
また、絶縁層の不連続による短絡及びゲート電極の不連続による性能低下を起こしやすいという問題点もある。例えば、特許文献３に記載のトラジスタのように、蒸着法又はスパッタ法によりギャップ部分に絶縁層を成膜すると、蒸着源及びスパッタターゲットに対向する面には成膜できるが、蒸着源及びスパッタターゲットに対して垂直な面、即ち、ソース及びドレイン領域の端面には成膜されにくいため、側面の膜厚が薄くなってしまう。また、試料が少しでも傾いた状態で設置されると、ソース及びドレイン領域の端面は影になってしまうため、その上にはほとんど成膜されなくなる。更に、エッチング部分の底面、特に、ソース及びドレイン領域の端面との境界部分は、ソース及びドレイン領域の端面がエッチング部分の底面に対して略垂直であるため影になりやすく、絶縁層が成膜されない部分が生じやすい。このような絶縁層の成膜不良は、絶縁不良及び短絡の原因であり、素子の信頼性及び歩留まりが低下する。
上述の問題点は、ソース及びドレイン領域の端面を傾けることにより緩和できると考えられるが、制御された形状に再現性良く加工することは既存技術では非常に困難である。例えば、現時点では、機械的研磨法により、高硬度のダイヤモンド表面上に１μｍ以下の微細な斜面を形成することは困難であり、今後可能になったとしても、研磨による内部欠陥の発生等が顕著であることが予想されるため、半導体素子には不向きである。
また、エッチング法により、溝又は穴を形成する場合、一般的には、上述のように略垂直な側面形状になるか、又は、半球形を基本とした角の丸い形状になるかのいずれかであると考えられる。後者の場合、エッチングされた凹部の底に絶縁層を形成する場合の問題点は解決されるが、側面の表面近傍は依然切り立っているため、絶縁層を均一に形成できない。また、表面と側面との境界が直角に近い鋭い角となるため、この角部分に電界が集中しやすく、絶縁破壊等の問題点が残る。
シリコン半導体の製造方法においては、結晶面によってエッチング速度が異なることを利用した異方性エッチングが利用されている。この方法は、湿式のエッチングにおいて、適当な薬液を使用することにより、例えば、｛１００｝面のエッチング速度より、｛１１１｝面のエッチング速度を遅くすることができる。このため、｛１００｝面のエッチングしたくない部分に酸化シリコン膜等のマスクを形成して薬液に曝すと、露出した部分の端面に｛１１１｝面の斜面が残り、厚さ方向に対して平行な断面が逆台形である凹部を形成することができる。
しかしながら、ダイヤモンドはシリコンに比べて耐薬品性が極めて高いため、エッチング可能な薬液が存在しない。そこで、プラズマを使用したエッチング方法が検討されている。例えば、酸素を含むプラズマを使用して適当な条件を選択することにより、垂直にエッチングしたり、又は結晶面に依存した異方性エッチングしたりすることができると考えられるが、前者の垂直エッチングでは側面が傾斜するようにエッチングすることは困難である。
また、後者の結晶面方位に依存する異方性エッチングは、被エッチング材の内部に転位等の欠陥があるとエッチピットができやすいため、エッチングされた面に凹凸ができたり、階段状になったりしやすく、エッチング面を平坦に仕上げることは難しい。例えば、前述のシリコン半導体のように、｛１００｝面より｛１１１｝面のエッチング速度を遅くした場合、｛１００｝面中にわずかでも｛１１１｝面があると、その部分ではエッチング速度が落ちてピラミッド状に残ってしまう。また、エッチング開始時に｛１００｝面が少しでも傾いていると、エッチング初期段階から｛１１１｝面が現れてしまうため、平坦なエッチング面が得られにくい。この現象は、プラズマエッチング法でも同様である。
更に、プラズマエッチングにより所望の形状を形成する場合、プラズマに曝された被エッチング部の表面近傍には、イオン衝撃及び不純物吸着等によって、その内部及び表面への欠陥導入が避けられない。欠陥は、電荷移動度の低下及び界面準位増大等を引き起こすため好ましくない。
上述のような問題があるため、エッチング法によりソース及びドレインの端面に斜面を設けることにより機能を付加し、トランジスタ等の半導体部品の構成要素として利用して性能向上に貢献させることは実現不可能であると考えられている。
本発明はかかる問題点に鑑みてなされたものであって、チャネル部及びゲート絶縁層における電界集中が緩和され、絶縁層が均一で、絶縁破壊を防ぎ、チャネル部及び絶縁層の界面近傍の欠陥を低減したダイヤモンド半導体素子及びその製造方法を提供することを目的とする。
本願第１発明に係るダイヤモンド半導体素子は、表面が｛１００｝面又は｛１１０｝面により形成された基板と、この基板上に夫々局所的に形成された第１及び第２のダイヤモンド層と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極と、前記第１及び第２のダイヤモンド層よりも不純物濃度が低く前記第１及び第２のダイヤモンド層間のチャネル領域となる第３のダイヤモンド層と、前記第３のダイヤモンド層の少なくとも前記チャネル領域上に形成されたゲート絶縁膜と、このゲート絶縁膜を介して前記第３のダイヤモンド層の少なくとも前記チャネル領域の上方に配置されたゲート電極と、を有し、前記第３のダイヤモンド層を経由して前記第１のダイヤモンド層から前記第２のダイヤモンド層に電荷が移送される半導体素子であって、前記第１及び第２のダイヤモンド層の相互に対向する端部には、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として斜面が形成されており、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とする。なお、この遷移面とは、方位が異なる２種類の結晶面の中間の方位の面を指す。
本発明においては、前記第１及び第２のダイヤモンド層の相互に対向する端部に結晶面の選択による斜面を形成し、基板表面に対して垂直な部分を低減することにより、前記第１及び第２のダイヤモンド層上に形成される第３のダイヤモンド層及び／又は絶縁層を均一に形成することができるため、前記第１のダイヤモンド層と前記第２のダイヤモンド層との間のチャネル部及びその上の絶縁層への電界集中が緩和され、これらの部分における絶縁破壊電圧が上昇する。その結果、トランジスタ及びメモリ素子等のダイヤモンド半導体素子の性能を向上させることができる。
前記第１及び第２のダイヤモンド層の前記斜面は、前記基板表面に対して３２乃至５８°の角度で傾斜していることが好ましい。これにより、前記第３のダイヤモンド層に欠陥及び歪み等が発生することを抑制することができるため、電荷移動速度が向上し、高速及び高周波に対応可能な高性能半導体素子を実現することができると共に、前記第１又は第２のダイヤモンド層における直列抵抗の増加を防止することができる。
また、前記第１及び第２のダイヤモンド層における前記斜面と前記基板表面に平行な面との間に、曲面又は前記斜面の傾斜角度よりも傾斜角度が小さい平面が形成されていてもよい。これにより、前記第３のダイヤモンド層における欠陥の発生及び不純物の偏析を抑制することができると共に、前記第３のダイヤモンド層の上に形成される絶縁層の成膜不良及び電界集中による絶縁破壊電圧の低下等を防止することができる。
更にまた、前記基板表面が｛１１０｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１１０＞方向である場合、前記第１及び第２のダイヤモンド層の前記斜面は｛１１１｝面により形成されていることが好ましい。又は、前記基板表面が｛１１０｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１００＞方向である場合、前記第１及び第２のダイヤモンド層の前記斜面は｛１００｝面により形成されていることが好ましい。又は、前記基板表面が｛１００｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１１０＞方向である場合、前記第１及び第２のダイヤモンド層の前記斜面は｛１１１｝面により形成されていることが好ましい。
これにより、前記斜面の対向方向と、前記斜面を形成する｛１１１｝面又は｛１００｝面の法線方向のベクトルの基板表面に平行な成分ベクトルとが一致するため、前記相互に対向する端部に極めて直線度が高い縁を形成することができる。その結果、相互に対向する端部の縁同士の平行度が高くなり、第１及び第２のダイヤモンド層間に電圧を印加した際に、電界が均一にかかるため、動作が安定する。なお、基板表面の面方位及び前記基板表面と前記第１及び第２のダイヤモンド層との境界線が延びる方向が上述の組み合わせではない場合、前記第１及び第２のダイヤモンド層の相互に対向する端部に、基板とのなす角度が５８°を超える面が現れやすく、また、前記端部の縁の直線性が確保しにくくなるため、積層欠陥が増加すると共に絶縁耐圧が低下する。その結果、第１及び第２のダイヤモンド層間に電圧を印加した際に生じる電界が不均一になり、トランジスタ等の半導体素子の性能が低下する。
更にまた、前記第１乃至第３のダイヤモンド層の前記斜面の平均粗度は１ｎｍ以下であり、前記第３のダイヤモンド層における前記基板上に形成された部分の表面の平均粗度は５ｎｍ以下であることが好ましい。これにより、チャネル領域における電荷移動速度を安定化することができる。なお、前述の平均粗度は、ＪＩＳ Ｂ ０６０１−２００１で規定されている算術平均粗さ（Ｒａ）である。
更にまた、前記ダイヤモンド半導体素子においては、前記第３のダイヤモンド層上に前記第１及び第２のダイヤモンド層が形成されていてもよい。
本願第２発明に係るダイヤモンド半導体素子は、表面が｛１００｝面又は｛１１０｝面により形成されチャネル領域となる半導体基板と、この半導体基板上に夫々局所的に形成された第１及び第２のダイヤモンド層と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極と、前記半導体基板の少なくとも前記チャネル領域上に形成されたゲート絶縁膜と、このゲート絶縁膜を介して前記半導体基板の少なくとも前記チャネル領域の上方に配置されたゲート電極と、を有し、前記半導体基板を経由して前記第１のダイヤモンド層から前記第２のダイヤモンド層に電荷が移送される半導体素子であって、前記第１及び第２のダイヤモンド層の相互に対向する端部には、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として斜面が形成されており、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とする。
本願第３発明に係るダイヤモンド半導体素子の製造方法は、表面が｛１００｝面又は｛１１０｝面により形成された基板上にソース又はドレインとなる第１及び第２のダイヤモンド層を夫々局所的に形成する工程と、前記第１及び第２のダイヤモンド層よりも不純物濃度が低く前記第１及び第２のダイヤモンド層間のチャネル領域となる第３のダイヤモンド層を形成する工程と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極を形成する工程と、を有し、前記第１及び第２のダイヤモンド層の形成工程においては、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として前記第１及び第２のダイヤモンド層の相互に対向する端部には斜面が形成され、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とする。
本発明者等は上述の問題点を解決するために鋭意検討を行った結果、エッチング法ではなく、選択成長法によりソース及びドレイン間の間隙、即ち、チャネル部を形成する方法を見出した。例えば、表面が｛１００｝面であるダイヤモンド基板上に、ホモエピタキシャル成長によりダイヤモンド薄膜を積層すると、場合によってはその端部に｛１１１｝面が現れ、偶然斜面になることがある。従来、このような斜面の具体的な機能を明らかにし、その向き及び大きさ等を制御してトランジスタ等の半導体素子の性能向上に利用することは検討されていなかった。
そこで、本発明においては、第１及び第２のダイヤモンド層を選択成長法により形成することによって、前記第１及び第２のダイヤモンド層の相互に対向する端部の結晶面を選択して斜面を形成する。これにより、エッチピットがなく、平坦性が高いチャネル部を形成することができる。
前記ダイヤモンド半導体素子の製造方法においては、前記第１及び第２のダイヤモンド層を形成する際に使用するマスクは、前記第１及び第２のダイヤモンド層の最も厚い部分の（１／２）以上の厚さにすることが好ましい。選択成長法により前記第１及び第２のダイヤモンド層を形成する際に、前記第１及び第２のダイヤモンド層の厚さの（１／２）以下の厚さのマスクを使用すると、前記第１及び第２のダイヤモンド層がマスク上部を覆うようにはみ出して成長するため、この部分が庇状になる。庇の下に絶縁層を成膜することは困難であり、好ましくない。マスクの厚さを、前記第１及び第２のダイヤモンド層の厚さの（１／２）にしても、前記第１及び第２のダイヤモンド層に斜面を形成する場合には、斜面が形成されていない部分の厚さは全体の（１／２）程度の厚さになるため、マスク上部に前記第１及び第２のダイヤモンド層が形成されることはない。
また、前記第１及び第２のダイヤモンド層を形成した後、前記第１及び第２のダイヤモンド層を前記基板表面に垂直な方向にエッチングしてもよい。選択成長法により斜面を形成する場合、マスク側面に隣接したダイヤモンド層の下部には、切り立った面が形成されてしまうことがある。そこで、前記第１及び第２のダイヤモンド層を形成した後、選択成長法に使用したマスクと同じマスクを使用して、この切り立った面が形成されている部分の厚さ分だけ前記基板表面に垂直な方向にエッチバックを行う。これにより、チャネル部から切り立った面をなくすことができる。また、切り立った面を完全になくすことができなくても、部分的でもその切り立った面が形成されている部分を少なくすることができれば、第３のダイヤモンド層を形成した際に、切り立った面が存在することによる欠陥及び歪みの発生を少なくすることができる。
更に、前記第１及び第２のダイヤモンド層の相互に対向する端部の下部に、前記基板に対して垂直な面が形成されており、前記第１及び第２のダイヤモンド層の相互に対向する端部の上部に形成された前記斜面上に前記第３のダイヤモンド層を形成する場合、前記第３のダイヤモンド層の厚さは、前記第１及び第２のダイヤモンド層の前記垂直な面が形成されている部分の厚さよりも厚くすることが好ましい。これにより、前記第３のダイヤモンド層に、基板に対して垂直な面が形成されることを防止することができる。
本願第４発明に係るダイヤモンド半導体素子の製造方法は、表面が｛１００｝面又は｛１１０｝面により形成されチャネル領域となる半導体基板上にソース又はドレインとなる第１及び第２のダイヤモンド層を夫々局所的に形成する工程と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極を形成する工程と、前記半導体基板の少なくとも前記チャネル領域上にゲート絶縁膜を形成する工程と、このゲート絶縁膜上における前記半導体基板の少なくとも前記チャネル領域の上方にゲート電極を形成する工程と、を有し、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として前記第１及び第２のダイヤモンド層の相互に対向する端部には斜面が形成され、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１０｝面又は｛１００｝面であることを特徴とする。
本発明によれば、選択成長法により、ソース及びドレインとなる第１及び第２のダイヤモンド層の相互に対向する端部に斜面を形成することにより、チャネル部及び絶縁層の界面近傍の欠陥を低減し、均一な絶縁層を形成することができると共に、チャネル部及びゲート絶縁層への電界集中を緩和することができるため、絶縁破壊を防止することができる。
以下、本発明の実施の形態に係るダイヤモンド半導体素子について、添付の図面を参照して具体的に説明する。先ず、本発明の第１実施形態に係るダイヤモンド半導体素子について説明する。図２（ｃ）は本実施形態のダイヤモンド半導体素子の構造を示す断面図である。本実施形態の半導体素子は、表面が｛１１０｝面であるダイヤモンドの単結晶基板１上に、ソースとなる高濃度ホウ素ドープダイヤモンド層３ａ及びドレインとなる高濃度ホウ素ドープダイヤモンド層３ｂが夫々局所的に形成されている。この高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂとダイヤモンド基板１との境界線の長さは、５０乃至２００μｍである。即ち、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの相互に対向する端部は、紙面に垂直な方向に５０乃至２００μｍ形成されている。以下、この高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの相互に対向する端部が延びる方向（紙面に垂直な方向）を、端部の長手方向という。そして、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂは、相互に対向する端部の長手方向が、ダイヤモンド基板１表面における＜１１０＞方向又は＜１００＞方向に一致するように形成されている。
また、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの相互に対向する端部上及びこれらの間には、アンドープダイヤモンド層５が形成されている。そして、高濃度ホウ素ドープダイヤモンド層３ａ上のアンドープダイヤモンド層５が形成されていない領域にはソース電極７が形成され、高濃度ホウ素ドープダイヤモンド層３ｂ上のアンドープダイヤモンド層５が形成されていない領域にはドレイン電極８が形成されている。更に、ソース電極７及びドレイン電極８の相互に対向する端部及びアンドープダイヤモンド層５を覆うように絶縁層９が形成されており、アンドープダイヤモンド層５上に形成された絶縁層９上にはゲート電極１０が形成されている。即ち、ゲート電極１０とアンドープダイヤモンド層５との間に、絶縁層９が設けられている。なお、アンドープダイヤモンド層５における高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂに挟まれた領域のうち少なくとも一部の領域がチャネルとなる。このように、本実施形態のダイヤモンド半導体素子は、半導体ダイヤモンド層である高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの間に、高抵抗ダイヤモンド層であるアンドープダイヤモンド層５が設けられたｐｉｐ−ＦＥＴ素子である。
本実施形態のダイヤモンド半導体素子は、ソースである高濃度ホウ素ドープダイヤモンド層３ａの高濃度ホウ素ドープダイヤモンド層３ｂ側の端部、及びドレインである高濃度ホウ素ドープダイヤモンド層３ｂの高濃度ホウ素ドープダイヤモンド層３ａ側の端部に、外側に向かって厚さが薄くなる傾斜部が形成されている。即ち、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂのチャネル部側の端部には、斜面が形成されている。これにより、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂにおけるダイヤモンド基板１表面に対して垂直な部分を低減することができるため、これらの上に形成されるアンドープダイヤモンド層５及び絶縁層９を、均一な厚さで形成することができる。これはまた、チャネル部及びその上の絶縁層９におけるダイヤモンド基板１表面に対して垂直な部分を低減することにもなる。その結果、チャネル部及びその上の絶縁層９への電界集中が緩和され、この部分における絶縁破壊電圧が上昇し、トランジスタの性能を向上させることができる。
次に、本実施形態のダイヤモンド半導体素子の製造方法について説明する。図１（ａ）乃至（ｄ）及び図２（ａ）乃至（ｃ）は本発明の第１実施形態のダイヤモンド半導体素子の製造方法をその工程順に示す断面図である。先ず、図１（ａ）に示すように、表面が｛１１０｝面であるダイヤモンドの単結晶基板１上のダイヤモンドを成長させたくない領域に、マスク２として、例えば、厚さ１８０ｎｍのアルミナ膜を形成する。
次に、２．４５ＧＨｚのマイクロ波を使用したマイクロ波プラズマ法により、ダイヤモンド基板１上に、例えば、厚さ４５ｎｍの高濃度ホウ素ドープダイヤモンド膜を形成する。その際の成膜条件は、例えば、石英管を反応容器とする無機材研型の装置を使用し、反応ガスに水素にメタンを０．３乃至０．５体積％、ジボランを０．０１乃至０．０５体積％混合したものを使用し、反応圧力を６．６７ｋＰａ（５０Ｔｏｒｒ）、基板温度を７５０乃至８００℃とする。これにより、高濃度ホウ素ドープダイヤモンドが、ダイヤモンド基板１上のマスク２が形成されていない領域にのみ選択的に成長し、図１（ｂ）に示すように、マスク２の周囲に高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂが形成される。この高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂのマスク２側の端部は、ダイヤモンド基板１の表面から約１０ｎｍの厚さまではマスク２に接しており、ダイヤモンド基板１表面に対して垂直になっている。一方、１０ｎｍより厚い部分は、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの端部の長手方向を＜１１０＞方位とした場合には、ダイヤモンド基板１表面に対して３５°傾いた｛１１１｝面が形成され、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの端部の長手方向を＜１００＞方位とした場合には、ダイヤモンド基板１表面に対して４５°傾いた｛１００｝面が形成される。
次に、マスク２をりん酸及びフッ酸でエッチングして完全に除去した後、図１（ｃ）に示すように、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの表面における相互に対向する端部を除いた領域に、マスク４としてアルミナ膜を形成する。そして、２．４５ＧＨｚのマイクロ波を使用したマイクロ波プラズマ法により、例えば、厚さ３０ｎｍのアンドープダイヤモンド膜を成膜する。その際の成膜条件は、例えば、石英管を反応容器とする無機材研型の装置を使用し、反応ガスに水素にメタンを０．５乃至１．０体積％、酸素を０．２５乃至１．００体積％混合したものを使用し、反応圧力を６．６７ｋＰａ（５０Ｔｏｒｒ）、基板温度を７５０乃至８００℃とする。その後、第１のアルミナマスク２と同様の方法で、第２のアルミナマスク４を除去する。
これにより、図１（ｄ）に示すように、基板表面の露出部１ａ及び高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの相互に対向する端部を覆うように、アンドープダイヤモンド層５が形成される。このとき、アンドープダイヤモンド層５にも、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの斜面と同じ結晶面からなる斜面を形成することにより、アンドープダイヤモンド層５中に、欠陥及び歪み等が発生することを抑制することができる。その結果、電荷移動速度が向上し、高速及び高周波に対応可能な高性能半導体素子を実現することができる。また、このアンドープダイヤモンド層５の表面には、格子定数レベルの極めて平坦性の高い面が形成され、例えば、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの斜面上に形成されている部分の表面の平均粗度（Ｒａ）は１ｎｍ以下になり、基板表面の露出部１ａ上に形成されている部分の表面の平均粗度（Ｒａ）は３ｎｍ以下になる。
次に、図２（ａ）に示すように、レジストマスク（図示せず）を使用し、高濃度ホウ素ドープダイヤモンド層３ａ上にソース電極７を、高濃度ホウ素ドープダイヤモンド層３ａ上にドレイン電極８を、夫々アンドープダイヤモンド層５と接触しない位置に形成する。その後、図２（ｂ）に示すように、レジストマスクを（図示せず）使用して、ソース電極７とドレイン電極８との間、ソース電極７側のドレイン電極８の端面及び表面周縁部並びにドレイン電極８側のソース電極７の端面及び表面周縁部に、絶縁層９として、例えば、厚さ３７ｎｍのアルミナ膜を成膜する。そして、図２（ｃ）に示すように、レジストマスク（図示せず）を使用し、アンドープダイヤモンド層５の上に形成された絶縁層９上に金を成膜し、ゲート電極１０を形成する。
なお、選択成長法によりソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂを形成する場合、その間隙としたい部分に予めマスクを形成してから、ダイヤモンド成膜を行う方法が有効であるが、この方法では、ダイヤモンドはマスク部分には成長せず、その側面に接しながら成長するため、マスク側面の角度がダイヤモンドの端面形状にほぼ反映される。このため、マスクの側面が基板１表面に対して垂直であると、形成されるダイヤモンド膜の端面も垂直になってしまうことがある。この垂直な部分は、アンドープダイヤモンド層５を形成することによりほぼ消滅するが、この垂直な面が存在した部分には、不純物及び歪み等による欠陥が発生することがある。但し、この欠陥部６は、アンドープダイヤモンド層５の表面までは達せず、アンドープダイヤモンド層５の内部で終端する。
本実施形態のダイヤモンド半導体素子の製造方法においては、選択成長法により、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂを形成するため、相互に対向する端部の結晶面を選択しやすくなり、エッチピットがなく、平坦性が高いチャネル部を形成することができる。これにより、ダイヤモンド層と絶縁層とを介して形成された電極との間の絶縁性能を向上させ、界面準位及び欠陥を抑制することができるため、相互コンダクタンス及び周波数等が優れ、高耐電圧であると共に大パワーに対応可能な電界効果トランジスタを得ることができる。また、この原理は、ダイヤモンド半導体素子以外においても、選択成長において結晶面を選択しやすい結晶材料であれば適用可能である。
また、本実施形態のダイヤモンド半導体素子においては、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの端部に、ダイヤモンド基板１の表面に対して３５°及び４５°の傾斜角をもつ面が形成されているが、本発明はこれに限定されるものではなく、この高濃度ホウ素ドープダイヤモンド層の相互に対向する斜面の角度は、ダイヤモンド基板１の表面に対して３２乃至５８°であればよい。また、高濃度ホウ素ドープダイヤモンド層の相互に対向する斜面の角度は必ずしも精密に同じである必要はない。このような傾斜角度の面は、選択成長法等により、斜面の面方位を｛１１１｝面又は｛１００｝にすることによって形成することができる。なお、絶縁層９を均一な厚さで成膜するため及び絶縁層９への電界集中を緩和するためには、斜面の角度を小さくする方が好ましいが、例えば、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの膜厚を等しくした場合、斜面の角度が小さすぎると、この斜面が形成されている部分、即ち、膜厚が一定でない部分が多くなるため、ソース及びドレインである高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂにおける直列抵抗が増大する。このため、斜面の角度は、ダイヤモンド基板１の表面に対して３２乃至５８°であることが好適である。
更に、本実施形態のダイヤモンド半導体素子は、斜面が｛１１１｝面又は｛１００｝面により形成されているが、本発明はこれに限定されるものではなく、例えば、基板表面と｛１００｝面又は｛１１１｝面との間の遷移面により形成されていてもよい。また、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂにおける基板１の表面に平行な面は、｛１１０｝面又は｛１００｝面により形成されていることが好ましい。これにより、斜面の傾斜角度を容易に調節することができる。なお、斜面の欠陥準位密度を低減するためには、より低指数面により形成されていることが望ましいが、低指数面間の遷移面である高指数面が存在していても、電界集中を緩和し、絶縁破壊電圧を向上させることができる。
更にまた、基板１の表面と平行な面を｛１１０｝面により形成することにより、斜面を｛１１１｝面又は｛１００｝面にすることができ、一方、基板１の表面と平行な面を｛１００｝面により形成することにより、斜面を｛１１１｝面にすることができる。これにより、所定の傾斜角度が容易に得られると共に選択成長法で斜面を容易に形成することができる。このとき、斜面の結晶面を｛１１１｝面又は｛１００｝面にすると、基板１表面に対して３５°又は４５°傾斜した面を形成することができる。
例えば、基板表面と平行な面を｛１１１｝面により形成した場合、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂのいずれか一方の斜面が｛１００｝面になり、他方の斜面はその法線の基板面と平行な成分ベクトルが、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの基板面に平行で長手方向に垂直な方向に対して±６０°傾く。そこで、斜面が｛１００｝面になった方をドレイン、斜面が傾いた方をソースにすると、ソースには鋸状の端面が形成され、その頂点にソース・ドレイン間電界が集中して閾値電圧が低下するため、閾値電圧を小さくする必要がある用途においては、このような形状が有効である。しかしながら、同時にアンドープダイヤモンド層５又はチャネル及び絶縁層９内に電界集中部が生じ、絶縁耐圧が低下する。更に、ソース端面の鋸状の形状は自然に任せて形成されるため、その刃に相当する部分の大きさは制御できない。従って、安定した動作が得られないため、総合的には好ましくない。
更に、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂにおける傾斜面と基板１表面に平行な面との境界部分には、曲面又は斜面の傾斜角度よりも傾斜角度が小さい緩斜面が形成されていることが好ましい。これにより、斜面とこの斜面に隣接する面との角度変化が少なくなり、電界集中の緩和効果を向上することができると共に、アンドープダイヤモンド層５中に、転位等による欠陥及び歪みが発生することを抑制することができる。
更にまた、本実施形態のダイヤモンド半導体素子は、アンドープダイヤモンド層５の斜面の平均粗度（Ｒａ）が１ｎｍ以下、底面部の平均粗度（Ｒａ）が３ｎｍ以下であるが、本発明はこれに限定されるものではなく、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの斜面の平均粗度（Ｒａ）が１ｎｍ以下であり、アンドープダイヤモンド層５における底面部表面の平均粗度（Ｒａ）が５ｎｍ以下であればよい。これにより、チャネル部中の電荷移動速度を安定化することができる。
なお、等方的エッチング又は、主に結晶面に依存する類の異方性エッチングによりチャネル部を形成すると、制御外のエッチピットが発生し、チャネル部の粗度が大きくなってしまう。そこで、本実施形態のダイヤモンド半導体素子においては、チャネル部をこのようなエッチング方法ではなく、ダイヤモンドの成長により形成している。これにより、この部分に形成されるアンドープダイヤモンド層表面の平均粗度（Ｒａ）が５ｎｍ以下になり、優れた平坦性が得られる。即ち、チャネル部に形成される各ダイヤモンド層の平坦性により、それらがどのような方法で形成されたかがわかる。
更にまた、本実施形態のダイヤモンド半導体素子の製造方法においては、マスクの厚さを高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの厚さよりも厚くしているが、マスクの厚さは、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの厚さの（１／２）以上であればよい。選択成長法より高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂを形成する際に、それらの厚さの（１／２）以下の厚さのマスクを使用すると、高濃度ホウ素ドープダイヤモンドがマスク上部を覆うようにはみ出して成長するため、この部分が庇状になる。庇の下に絶縁層９を成膜することは困難であるため、好ましくない。高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂにおける斜面が形成されていない部分の厚さは、斜面が形成されていない部分の厚さの（１／２）程度であるため、マスクの厚さを、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂの厚さの（１／２）以上にすることにより、マスク上に高濃度ホウ素ドープダイヤモンド膜が形成されることを防止できる。なお、高濃度ホウ素ドープダイヤモンド層３ａ及び３ｂを形成している間に、マスクが減ってしまう場合には、その減少分を考慮した厚さを確保すればよい。
次に、本発明の第２実施形態に係るダイヤモンド半導体素子について説明する。図３（ａ）乃至（ｆ）は、本実施形態のダイヤモンド半導体素子の製造方法をその工程順に示す断面図である。本実施形態のダイヤモンド半導体素子は、先ず、図３（ａ）に示すように、前述の第１実施形態と同様の方法及び条件で、ダイヤモンド基板２１上に、アルミナマスク２２を形成し、高濃度ホウ素ドープダイヤモンド層２３ａ及び２３ｂを形成する。次に、図３（ｂ）に示すように、アルミナマスク２２を残したままで、前述の特許文献７に記載の方法で、高濃度ホウ素ドープダイヤモンド層２３ａ及び２３ｂをエッチング、即ち、エッチバックする。これにより、高濃度ホウ素ドープダイヤモンド層２３ａ及び２３ｂは、基板１の表面に対して垂直な方向にエッチングされる。このエッチバックを、ダイヤモンド基板１の表面に垂直な面が形成されている部分の厚さ（約１０ｎｍ）程度行う。これにより、斜面の角度及び幅を変化させずに、チャネル領域１１ａ側の端面に形成されたダイヤモンド基板１の表面に垂直な面をなくすことができる。
その後、マスク２２をりん酸及びフッ酸でエッチングして完全に除去し、図３（ｃ）乃至（ｆ）に示すように、前述の第１実施形態と同様の方法及び条件で、アンドープダイヤモンド層２５、ソース電極２７、ドレイン電極２８、絶縁層２９及びゲート電極３０を形成し、ｐｉｐ−ＦＥＴとする。
選択成長法により斜面を形成する場合、マスク側面に隣接したダイヤモンドの端面には、下部に切り立った面ができてしまう。そこで、本実施形態のダイヤモンド半導体素子の製造方法においては、高濃度ホウ素ドープダイヤモンド層２３ａ及び２３ｂを形成した後、選択成長法に使用したマスクと同じマスクを使用して、これらを切り立った面が形成されている部分の厚さ分だけ垂直方向にエッチバックを行う。これにより、この切り立った面を消滅させることができる。なお、切り立った面を完全になくすことができなくても、この切り立った面が形成されている部分を少なくすることができれば、その後、アンドープダイヤモンド層２５を形成した際に、切り立った面が存在することによる欠陥及び歪みの発生を少なくすることができる。
次に、本発明の第３実施形態に係るダイヤモンド半導体素子について説明する。図４は本実施形態のダイヤモンド半導体素子の構造を示す断面図であり、図５はその変形例のダイヤモンド半導体素子の構造を示す断面図である。前述の第１及び第２実施形態のダイヤモンド半導体素子は、基板上にソース及びドレインとなる第１及び第２のダイヤモンド層として高濃度ホウ素ドープダイヤモンド層が形成され、これらの上に第３のダイヤモンド層としてアンドープダイヤモンド層が形成されているが、本発明はこれに限定されるものではなく、例えば、図４に示すダイヤモンド半導体素子のように、ダイヤモンド基板４１上にアンドープダイヤモンド層４２が形成されており、その上に、ソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂが夫々局所的に形成されていてもよい。
本実施形態のダイヤモンド半導体素子は、高濃度ホウ素ドープダイヤモンド層４３ａ上にソース電極４７が形成され、高濃度ホウ素ドープダイヤモンド層４３ｂ上にドレイン電極４８が形成されている。また、ソース電極４７及びドレイン電極４８の相互に対向する端部、高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂ、並びにアンドープダイヤモンド層４２を覆うように絶縁層４９が形成されている。そして、アンドープダイヤモンド層４２の上に形成された絶縁層４９上には、ゲート電極５０が形成されている。このように、本実施形態のダイヤモンド半導体素子は、高抵抗ダイヤモンド層であるアンドープダイヤモンド層４２の上に、半導体ダイヤモンド層である高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂが夫々局所的に設けられたｐｉｐ−ＦＥＴ素子である。なお、本実施形態のダイヤモンド半導体素子においては、アンドープダイヤモンド層４２における高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂとの間の領域、即ち、その上に高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂが形成されていない領域のうち少なくとも一部の領域がチャネルとなる。
また、図５に示すダイヤモンド半導体素子のように、ダイヤモンド基板４１上に第１のアンドープダイヤモンド層４２が形成され、その上に、ソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂが夫々局所的に形成され、更にこの高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂの相互に対向する端部上に、第２のアンドープダイヤモンド層４６が形成されていてもよい。このダイヤモンド半導体素子は、高濃度ホウ素ドープダイヤモンド層４３ａ上にソース電極４７が形成され、高濃度ホウ素ドープダイヤモンド層４３ｂ上にドレイン電極４８が形成されている。また、ソース電極４７及びドレイン電極４８の相互に対向する端部及びアンドープダイヤモンド層４５を覆うように絶縁層４９が形成されている。そして、アンドープダイヤモンド層４５上に形成された絶縁層４９上にはゲート電極５０が形成されている。なお、本変形例のダイヤモンド半導体素子には、前述の第１実施形態のダイヤモンド半導体素子と同様に、高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂの端部に隣接するアンドープダイヤモンド層４５中に、欠陥部４６が発生することがあるが、この欠陥部４６は、アンドープダイヤモンド層４５の表面までは達せず、アンドープダイヤモンド層４５の内部で終端する。
このように、本変形例のダイヤモンド半導体素子は、高抵抗ダイヤモンド層であるアンドープダイヤモンド層４２の上に、半導体ダイヤモンド層である高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂが夫々局所的に設けられ、更に、それらの間に高抵抗ダイヤモンド層であるアンドープダイヤモンド層４５が設けられたｐｉｐ−ＦＥＴ素子である。このような構造のダイヤモンド半導体素子においては、アンドープダイヤモンド層４５における高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂに挟まれた領域、並びにアンドープダイヤモンド層４２における高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂとの間の領域のうち少なくとも一部の領域がチャネルとなる。
第３実施形態及びその変形例のダイヤモンド半導体素子においても、前述の第１及び第２実施形態のダイヤモンド半導体素子と同様に、高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂの相互に対向する端部に斜面が形成されているため、高濃度ホウ素ドープダイヤモンド層４３ａ及び４３ｂにおけるダイヤモンド基板４１表面に対して垂直な部分を低減することができる。その結果、チャネル部及びその上の絶縁層４９への電界集中が緩和され、この部分の絶縁破壊電圧が上昇し、性能を向上させることができる。
なお、前述の第１乃至第３実施形態のダイヤモンド半導体素子においては、第３のダイヤモンド層としてアンドープダイヤモンド層が設けられているが、本発明はこれに限定されるものではなく、例えば、基板に半導体基板を使用して、この半導体基板上にソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層を形成してもよい。この場合、半導体基板を経由して電荷が移送されるので、第３のダイヤモンド層であるアンドープダイヤモンド層が不要になる。
以下、ダイヤモンド薄膜を使用した電界効果トランジスタを例に、本発明の実施例の効果について、本発明の範囲から外れる比較例と比較して説明する。先ず、本発明の実施例１に係るトランジスタについて説明する。本発明の実施例１として、前述の第１実施形態のダイヤモンド半導体素子と同様の方法及び条件でｐｉｐ−ＦＥＴを作製した。図６は本実施例のトランジスタの一部の断面構造を示すＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）写真である。図６に示すように、本実施例のトランジスタにおいては、表面が｛１１０｝面であるダイヤモンド基板１上に、高濃度ホウ素ドープダイヤモンド層３ａを形成し、その上にアンドープダイヤモンド層５を形成した。更に、アンドープダイヤモンド層５の上に、絶縁層９及びゲート電極１０を形成した。このトランジスタにおける高濃度ホウ素ドープダイヤモンド層３ａの端部の長手方向は＜１１０＞方位であり、アンドープダイヤモンド層５の斜面５ｂの斜度は約３５°であった。また、斜面５ｂと底面５ｃとの境界部には斜度が約１６°の緩斜面５ｄが形成されていた。更に、高濃度ホウ素ドープダイヤモンド層３ａの端部の垂直な面３１ａに隣接するアンドープダイヤモンド層５中には、欠陥部６が発生していた。そして、本実施例のトランジスタの各電極間に電圧を印加したところ、良好な絶縁性及びＦＥＴ動作を示した。
また、本実施例の比較例として、選択成長法ではなく、前述の特許文献４の第２実施例に記載のエッチング法により、ソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層を形成し、それらの端面が基板表面に対して垂直であるトランジスタを作製した。その際、各領域の膜厚等、形状以外の要素は本実施例のトランジスタと同様にした。そして、この比較例のトランジスタの特性と本実施例のトランジスタの特性とを比較したところ、本実施例のトランジスタは、この従来法で製造した比較例のトランジスタに比べて、絶縁耐圧が約４倍、相互コンダクタンスが約２０倍、出力が約８０倍、遮断周波数が約２０倍であった。
次に、本発明の実施例２に係るトランジスタについて説明する。本発明の実施例２として、前述の実施例１と同様の方法でｐｉｐ−ＦＥＴを作製した。その際、基板表面は｛１００｝面とした。また、高濃度ホウ素ドープダイヤモンド層の厚さは共に５５ｎｍとし、その相互に対向する端部の長手方向を＜１００＞方位とした。図７はこのトランジスタの一部の断面構造を示すＴＥＭ写真である。図７に示すように、本実施例のトランジスタには、高濃度ホウ素ドープダイヤモンド層の相互に対向する端部に、ダイヤモンド基板１１の表面から２０ｎｍの位置までほぼ垂直な面が形成されていたが、その上に、アンドープダイヤモンド層１５を形成することにより、このダイヤモンド基板１１表面に対して垂直な面は消滅した。但し、この面に隣接したアンドープダイヤモンド層１５中には、深さ５ｎｍ以下の窪み１６ａが生じていた。これは、垂直な面３２ａ付近はダイヤモンド成長がやや遅いため、この部分が埋まりきらなかったものと考えられる。また、本実施例のトランジスタにおけるアンドープダイヤモンド層１５の斜面１５ａは｛１００｝面となっており、その斜度は約４５°であり、斜面１５ａと上面との境界部には斜度約３３°の緩斜面１５ｃが形成されていた。そして、本実施例のトランジスタの各電極間に電圧を印加したところ、良好な絶縁性及びＦＥＴ動作を示した。
また、本実施例の比較例として、選択成長法ではなく、前述の特許文献４の第２実施例に記載のエッチング法により、ソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層を形成し、それらの端面に斜面が形成されていないトランジスタを作製した。その際、各領域の膜厚等、形状以外の要素は本実施例のトランジスタと同じにした。そして、この比較例のトランジスタの特性と本実施例のトランジスタの特性とを比較したところ、本実施例のトランジスタは、従来法で製造した比較例のトランジスタに比べて、絶縁耐圧が約３倍、相互コンダクタンスが約１０倍、出力が約４０倍、遮断周波数が約１０倍であった。
次に、本発明の実施例３に係るトランジスタについて説明する。本発明の実施例３として、前述の実施例１及び２と同様の方法でｐｉｐ−ＦＥＴを作製した。図８はこのトランジスタの一部の断面構造を示すＴＥＭ写真である。本実施例のトランジスタにおいては、基板表面を｛１１０｝面、高濃度ホウ素ドープダイヤモンド層が相互に対向する端部の長手方向を＜１００＞方位とした。図８に示すように、本実施例のトランジスタには、アンドープダイヤモンド層２５に約４５°、即ち、｛１００｝面により斜面２５ｂが形成されており、この斜面２５ｂと上面２５ａとの境界部には斜度が２９°の緩斜面２５ｄが形成され、底面２５ｃとの境界部には斜度が１６°の緩斜面２５ｅが形成されていた。また、このアンドープ層２５には欠陥部は発生していなかった。そして、本実施例のトランジスタの各電極間に電圧を印加したところ、良好な絶縁性及びＦＥＴ動作を示した。
また、本実施例の比較例として、選択成長法ではなく、前述の特許文献４の第２実施例に記載のエッチング法により、ソース及びドレインとなる高濃度ホウ素ドープダイヤモンド層を形成し、それらの端面に斜面が形成されていないトランジスタを作製した。その際、各領域の膜厚等、形状以外の要素は本実施例のトランジスタと同じにした。そして、この比較例のトランジスタの特性と本実施例のトランジスタの特性とを比較したところ、本実施例のトランジスタは、従来法で製造した比較例のトランジスタに比べて、絶縁耐圧が約４倍、相互コンダクタンスが約４０倍、出力が約１６０倍、遮断周波数が約４０倍であった。
（ａ）乃至（ｄ）は本発明の第１実施形態のダイヤモンド半導体素子の製造方法をその工程順に示す断面図である。 （ａ）乃至（ｃ）は、同じく、本発明の第１実施形態のダイヤモンド半導体素子の製造方法であって、図１（ａ）乃至（ｄ）に示す工程の次の工程をその工程順に示す断面図である。 （ａ）乃至（ｆ）は本発明の第２実施形態のダイヤモンド半導体素子の製造方法をその工程順に示す断面図である。 本発明の第３実施形態のダイヤモンド半導体素子の構造を示す断面図である。 本発明の第３実施形態の変形例のダイヤモンド半導体素子の構造を示す断面図である。 本発明の実施例１のトランジスタの一部の断面構造を示す図面代用写真である（ＴＥＭ写真：倍率３０万倍）。 本発明の実施例２のトランジスタの一部の断面構造を示す図面代用写真である（ＴＥＭ写真：倍率３５万倍）。 本発明の実施例３のトランジスタの一部の断面構造を示す図面代用写真である（ＴＥＭ写真：倍率３５万倍）。
符号の説明
１、１１、２１、４１；ダイヤモンド基板
１ａ、２１ａ；基板露出部
２、４、２２；マスク
３ａ、３ｂ、１３ａ、２３ａ、２３ｂ、４３ａ、４３ｂ；高濃度ホウ素ドープダイヤモンド層
５、１５、２５、４２、４５；アンドープダイヤモンド層
５ａ、２５ａ；上面
５ｂ、１５ａ、２５ｂ、３１ｂ；斜面
５ｃ、１５ｂ、２５ｃ；底面
５ｄ、１５ｃ、２５ｄ、２５ｅ；緩斜面
６、１６、４６；欠陥部
７、２７、４７；ソース電極
８、２８、４８；ドレイン電極
９、１９、２９、４９；絶縁層
１０、２０、３０、５０；ゲート電極
１６ａ；窪み
３１ａ、３２ａ、３３ａ；垂直な面

Claims (19)

  1. 表面が｛１００｝面又は｛１１０｝面により形成された基板と、この基板上に夫々局所的に形成された第１及び第２のダイヤモンド層と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極と、前記第１及び第２のダイヤモンド層よりも不純物濃度が低く前記第１及び第２のダイヤモンド層間のチャネル領域となる第３のダイヤモンド層と、前記第３のダイヤモンド層の少なくとも前記チャネル領域上に形成されたゲート絶縁膜と、このゲート絶縁膜を介して前記第３のダイヤモンド層の少なくとも前記チャネル領域の上方に配置されたゲート電極と、を有し、前記第３のダイヤモンド層を経由して前記第１のダイヤモンド層から前記第２のダイヤモンド層に電荷が移送される半導体素子であって、前記第１及び第２のダイヤモンド層の相互に対向する端部には、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として斜面が形成されており、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とするダイヤモンド半導体素子。
  2. 前記第３のダイヤモンド層は前記第１及び第２のダイヤモンド層の前記斜面上に形成されていることを特徴とする請求項１に記載のダイヤモンド半導体素子。
  3. 前記第３のダイヤモンド層上に前記第１及び第２のダイヤモンド層が形成されていることを特徴とする請求項１に記載のダイヤモンド半導体素子。
  4. 前記第１及び第２のダイヤモンド層の前記斜面は、前記基板表面に対して３２乃至５８°の角度で傾斜していることを特徴とする請求項１乃至３のいずれか１項に記載のダイヤモンド半導体素子。
  5. 前記第１及び第２のダイヤモンド層における前記斜面と前記基板表面に平行な面との間に、曲面又は前記斜面の傾斜角度よりも傾斜角度が小さい平面が形成されていることを特徴とする請求項１乃至４のいずれか１項に記載のダイヤモンド半導体素子。
  6. 前記基板表面が｛１１０｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１１０＞方向であり、前記第１及び第２のダイヤモンド層の前記斜面が｛１１１｝面により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のダイヤモンド半導体素子。
  7. 前記基板表面が｛１１０｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１００＞方向であり、前記第１及び第２のダイヤモンド層の前記斜面が｛１００｝面により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のダイヤモンド半導体素子。
  8. 前記基板表面が｛１００｝面により形成されており、前記第１及び第２のダイヤモンド層の前記基板表面側の面における相互に対向する端部側の縁が延びる方向が＜１１０＞方向であり、前記第１及び第２のダイヤモンド層の前記斜面が｛１１１｝面により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のダイヤモンド半導体素子。
  9. 前記第１乃至第３のダイヤモンド層の前記斜面の平均粗度は１ｎｍ以下であり、前記第３のダイヤモンド層における前記基板上に形成された部分の表面の平均粗度は５ｎｍ以下であることを特徴とする請求項２及び４乃至８のいずれか１項に記載のダイヤモンド半導体素子。
  10. 表面が｛１００｝面又は｛１１０｝面により形成されチャネル領域となる半導体基板と、この半導体基板上に夫々局所的に形成された第１及び第２のダイヤモンド層と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極と、前記半導体基板の少なくとも前記チャネル領域上に形成されたゲート絶縁膜と、このゲート絶縁膜を介して前記半導体基板の少なくとも前記チャネル領域の上方に配置されたゲート電極と、を有し、前記半導体基板を経由して前記第１のダイヤモンド層から前記第２のダイヤモンド層に電荷が移送される半導体素子であって、前記第１及び第２のダイヤモンド層の相互に対向する端部には、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として斜面が形成されており、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とするダイヤモンド半導体素子。
  11. 前記第１及び第２のダイヤモンド層の前記斜面は、前記基板表面に対して３２乃至５８°の角度で傾斜していることを特徴とする請求項１０に記載のダイヤモンド半導体素子。
  12. 前記第１及び第２のダイヤモンド層における前記斜面と前記基板表面に平行な面との間に、曲面又は前記斜面の傾斜角度よりも傾斜角度が小さい平面が形成されていることを特徴とする請求項１０又は１１に記載のダイヤモンド半導体素子。
  13. 表面が｛１００｝面又は｛１１０｝面により形成された基板上にソース又はドレインとなる第１及び第２のダイヤモンド層を夫々局所的に形成する工程と、前記第１及び第２のダイヤモンド層よりも不純物濃度が低く前記第１及び第２のダイヤモンド層間のチャネル領域となる第３のダイヤモンド層を形成する工程と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極を形成する工程と、を有し、前記第１及び第２のダイヤモンド層の形成工程においては、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として前記第１及び第２のダイヤモンド層の相互に対向する端部には斜面が形成され、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１１｝面又は｛１００｝面であることを特徴とするダイヤモンド半導体素子の製造方法。
  14. 前記第１及び第２のダイヤモンド層を形成する際に使用するマスクは、前記第１及び第２のダイヤモンド層の最も厚い部分の（１／２）以上の厚さにすることを特徴とする請求項１３に記載のダイヤモンド半導体素子の製造方法。
  15. 前記第１及び第２のダイヤモンド層を形成した後、前記第１及び第２のダイヤモンド層を前記基板表面に垂直な方向にエッチングすることを特徴とする請求項１３又は１４に記載のダイヤモンド半導体素子の製造方法。
  16. 前記第１及び第２のダイヤモンド層の相互に対向する端部の下部に、前記基板に対して垂直な面が形成されており、前記第１及び第２のダイヤモンド層の相互に対向する端部の上部に形成された前記斜面上に前記第３のダイヤモンド層を形成する場合、前記第３のダイヤモンド層の厚さは、前記第１及び第２のダイヤモンド層の前記垂直な面が形成されている部分の厚さよりも厚くすることを特徴とする請求項１３乃至１５のいずれか１項に記載のダイヤモンド半導体素子の製造方法。
  17. 表面が｛１００｝面又は｛１１０｝面により形成されチャネル領域となる半導体基板上にソース又はドレインとなる第１及び第２のダイヤモンド層を夫々局所的に形成する工程と、前記第１及び第２のダイヤモンド層に夫々接触するソース及びドレイン電極を形成する工程と、前記半導体基板の少なくとも前記チャネル領域上にゲート絶縁膜を形成する工程と、このゲート絶縁膜上における前記半導体基板の少なくとも前記チャネル領域の上方にゲート電極を形成する工程と、を有し、前記第１及び第２のダイヤモンド層を選択成長法により形成することにより、端部の結晶面を選択した結果として前記第１及び第２のダイヤモンド層の相互に対向する端部には斜面が形成され、前記斜面は、｛１１１｝面若しくは｛１００｝面又は基板表面と｛１００｝面若しくは｛１１１｝面との間の遷移面により形成されており、前記第１及び第２のダイヤモンド層の前記基板に平行な面は、｛１１０｝面又は｛１００｝面であることを特徴とするダイヤモンド半導体素子の製造方法。
  18. 前記第１及び第２のダイヤモンド層を形成する際に使用するマスクは、前記第１及び第２のダイヤモンド層の最も厚い部分の（１／２）以上の厚さにすることを特徴とする請求項１７に記載のダイヤモンド半導体素子の製造方法。
  19. 前記第１及び第２のダイヤモンド層を形成した後、前記第１及び第２のダイヤモンド層を前記基板表面に垂直な方向にエッチングすることを特徴とする請求項１７又は１８に記載のダイヤモンド半導体素子の製造方法。
JP2003415041A 2003-12-12 2003-12-12 ダイヤモンド半導体素子及びその製造方法 Expired - Fee Related JP4683836B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003415041A JP4683836B2 (ja) 2003-12-12 2003-12-12 ダイヤモンド半導体素子及びその製造方法
US11/003,510 US7064352B2 (en) 2003-12-12 2004-12-06 Diamond semiconductor device and method for manufacturing the same
DE102004059657A DE102004059657B4 (de) 2003-12-12 2004-12-10 Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
CNB2004101006548A CN100401529C (zh) 2003-12-12 2004-12-10 金刚石半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003415041A JP4683836B2 (ja) 2003-12-12 2003-12-12 ダイヤモンド半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005175278A JP2005175278A (ja) 2005-06-30
JP4683836B2 true JP4683836B2 (ja) 2011-05-18

Family

ID=34650562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003415041A Expired - Fee Related JP4683836B2 (ja) 2003-12-12 2003-12-12 ダイヤモンド半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US7064352B2 (ja)
JP (1) JP4683836B2 (ja)
CN (1) CN100401529C (ja)
DE (1) DE102004059657B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101735712B1 (ko) 2012-08-17 2017-05-16 고쿠리츠겐큐가이하츠호진 산교기쥬츠소고겐큐쇼 다이아몬드 반도체 장치 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2400530A3 (en) 2005-06-20 2012-04-18 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP4979245B2 (ja) * 2006-03-01 2012-07-18 株式会社神戸製鋼所 高温動作ダイヤモンドトランジスタ装置を用いた温度計、増幅器
US8319145B2 (en) * 2006-07-10 2012-11-27 Lazare Kaplan International, Inc. System and method for gemstone micro-inscription
WO2008090514A2 (en) * 2007-01-22 2008-07-31 Element Six Limited Diamond electronic devices and methods for their manufacture
CN107425020B (zh) * 2009-06-17 2019-10-18 密执安州立大学董事会 辐射传感器
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102244389B1 (ko) * 2010-01-22 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012031000A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 配列化ダイヤモンド膜およびその製造方法
US9277792B2 (en) 2010-08-24 2016-03-08 Board Of Trustees Of Michigan State University Multicolored single crystal diamond gemstones and methods for forming the same
WO2012030897A1 (en) * 2010-09-02 2012-03-08 Board Of Trustees Michigan State University N-doped single crystal diamond substrates and methods therefor
GB2498525A (en) * 2012-01-17 2013-07-24 Diamond Microwave Devices Ltd A diamond field effect transistor
US9190510B2 (en) 2012-09-30 2015-11-17 Sensor Electronic Technology, Inc. Semiconductor device with breakdown preventing layer
US9741802B2 (en) 2012-09-30 2017-08-22 Sensor Electronic Technology, Inc. Semiconductor device with breakdown preventing layer
CN104659109B (zh) 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
JP6717470B2 (ja) * 2016-07-01 2020-07-01 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
US10276669B2 (en) * 2017-01-19 2019-04-30 Infineon Technologies Austria Ag Sloped field plate and contact structures for semiconductor devices and methods of manufacturing thereof
US10847364B2 (en) * 2018-05-10 2020-11-24 Kabushiki Kaisha Toshiba Laminated body and semiconductor device
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
JP7491547B2 (ja) 2020-03-10 2024-05-28 学校法人早稲田大学 ダイヤモンド電界効果トランジスタ及びその製造方法
JP2022104826A (ja) * 2020-12-29 2022-07-11 国立大学法人北海道大学 電界効果トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2002057167A (ja) * 2000-08-10 2002-02-22 Kobe Steel Ltd 半導体素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590161B2 (ja) 1987-12-15 1997-03-12 導電性無機化合物技術研究組合 Ｍｉｓ型電界効果トランジスタの製造法
JPH01187979A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置
JP3041820B2 (ja) 1990-03-23 2000-05-15 ヤマハ発動機株式会社 自動二，三輪車のハンドルカバー
JPH047877A (ja) * 1990-04-25 1992-01-13 Seiko Epson Corp 薄膜トランジスタ
US5173761A (en) * 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
JPH0513342A (ja) * 1991-06-20 1993-01-22 Kawasaki Steel Corp 半導体ダイヤモンド
JP3104433B2 (ja) 1992-10-16 2000-10-30 住友電気工業株式会社 ダイヤモンドのエッチング方法
JP3273985B2 (ja) * 1993-02-05 2002-04-15 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ
JP3430565B2 (ja) * 1993-07-23 2003-07-28 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JP3313696B2 (ja) * 2000-03-27 2002-08-12 科学技術振興事業団 電界効果トランジスタ
JP3908898B2 (ja) 2000-08-25 2007-04-25 株式会社神戸製鋼所 炭素系材料のエッチング方法
JP4153984B2 (ja) 2000-09-01 2008-09-24 株式会社神戸製鋼所 トランジスタ
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2002057167A (ja) * 2000-08-10 2002-02-22 Kobe Steel Ltd 半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101735712B1 (ko) 2012-08-17 2017-05-16 고쿠리츠겐큐가이하츠호진 산교기쥬츠소고겐큐쇼 다이아몬드 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7064352B2 (en) 2006-06-20
DE102004059657B4 (de) 2009-06-18
CN100401529C (zh) 2008-07-09
CN1627535A (zh) 2005-06-15
JP2005175278A (ja) 2005-06-30
US20050127373A1 (en) 2005-06-16
DE102004059657A1 (de) 2005-08-18

Similar Documents

Publication Publication Date Title
JP4683836B2 (ja) ダイヤモンド半導体素子及びその製造方法
US7326634B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
JP4378293B2 (ja) 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法
US7772059B2 (en) Method for fabricating graphene transistors on a silicon or SOI substrate
JP5076388B2 (ja) 半導体装置及びその製造方法
US9147594B2 (en) Method for fabricating a strained structure
JP5731165B2 (ja) ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法
JP5355692B2 (ja) 半導体装置及びその製造方法
TWI785126B (zh) 半導體裝置結構及其形成方法
US9601629B2 (en) Faceted finFET
TW200913274A (en) Semiconductor device having tipless epitaxial source/drain regions
JP2006237511A (ja) 半導体装置及びその製造方法
JP2007299951A (ja) 半導体装置およびその製造方法
US8013396B2 (en) Semiconductor component and semiconductor device
US7674668B2 (en) Method of manufacturing a semiconductor device
KR100629648B1 (ko) 반도체 장치 및 이의 제조 방법
TWI743252B (zh) 鰭狀場效電晶體裝置與其形成方法
JP6103453B2 (ja) 半導体装置およびその製造方法
JP2009267029A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN116779450B (zh) 半导体器件、光器件及半导体结构的制造方法
WO2024040883A1 (zh) 半导体结构及其制作方法
JP2006352162A (ja) 半導体装置の製造方法
JP2006100721A (ja) 半導体素子及びその製造方法
TW202236668A (zh) 半導體裝置結構
KR950001302B1 (ko) 반도체 소자분리방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees