TWI548216B - 控制晶片及具有控制晶片的控制裝置 - Google Patents
控制晶片及具有控制晶片的控制裝置 Download PDFInfo
- Publication number
- TWI548216B TWI548216B TW104121444A TW104121444A TWI548216B TW I548216 B TWI548216 B TW I548216B TW 104121444 A TW104121444 A TW 104121444A TW 104121444 A TW104121444 A TW 104121444A TW I548216 B TWI548216 B TW I548216B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- pin
- control
- path
- interface module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Sources (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Information Transfer Systems (AREA)
Description
本發明係有關於一種控制晶片,特別是有關於一種可根據不同通信協定與一外部晶片溝通的控制晶片。
一般而言,主機可透過一傳輸線與一外部裝置進行溝通。主機可能供電予外部裝置,或是與外部裝置進行資料傳輸。通常主機內部具有許多晶片,用以提供電源或資料予外部裝置。該等晶片之間的通信協定並不相同。因此,主機內部的主機板製造商必須採用多顆晶片,並進行整合以提供多種介面給外部裝置使用。然而,這些介面佔據太多空間,因而降低主機板的可使用空間。
本發明提供一種控制晶片,透過一第一輸入輸出接腳以及一第二輸入輸出接腳耦接一第一外部晶片,並包括一第一介面模組、一第二介面模組、一第一切換單元以及一控制單元。第一介面模組具有一第一接腳以及一第二接腳。第一接腳電性連接第一輸入輸出接腳。第二介面模組具有一第三接腳。第一切換單元提供一第一路徑在第二接腳與第二輸入輸出接腳之間,並提供一第二路徑在第三接腳與第二輸入輸出接腳之間,並根據一第一控制信號導通第一或第二路徑。控制單元產
生第一控制信號。當第一路徑導通時,第一介面模組控制第一及第二輸入輸出接腳的電壓位準。當第二路徑導通時,第二介面模組控制第二輸入輸出接腳的電壓位準。
本發明另提供一種控制裝置,包括一連接埠、一第一外部晶片以及一控制晶片。連接埠用以耦接一外部裝置。第一外部晶片透過連接埠與外部裝置溝通。控制晶片透過一第一輸入輸出接腳以及一第二輸入輸出接腳耦接第一外部晶片,並包括一第一介面模組、一第二介面模組、一第一切換單元以及一控制單元。第一介面模組具有一第一接腳以及一第二接腳。第一接腳電性連接第一輸入輸出接腳。第二介面模組具有一第三接腳。第一切換單元提供一第一路徑在第二接腳與第二輸入輸出接腳之間,並提供一第二路徑在第三接腳與第二輸入輸出接腳之間,並根據一第一控制信號導通第一或第二路徑。控制單元產生第一控制信號。當第一路徑導通時,第一介面模組控制第一及第二輸入輸出接腳的電壓位準。當第二路徑導通時,第二介面模組控制第二輸入輸出接腳的電壓位準。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
100、300‧‧‧控制系統
110、310‧‧‧控制裝置
120、320、330‧‧‧外部裝置
130、340、350‧‧‧傳輸線
111、311、200A、200B、400‧‧‧控制晶片
112、312、313‧‧‧外部晶片
113、314、315‧‧‧連接埠
IO1~IO8‧‧‧輸入輸出接腳
210A、210B、410‧‧‧控制單元
240A、240B、450、460‧‧‧切換單元
ST1~ST3‧‧‧觸發信號
SC1、SC2‧‧‧控制信號
220A、230A、220B、230B、420、430、440‧‧‧介面模組
P1~P12‧‧‧接腳
PA1~PA8‧‧‧路徑
第1及3圖為本發明之控制系統之可能實施例。
第2A、2B及4圖為本發明之控制晶片的可能實施例。
第1圖為本發明之控制系統之示意圖。如圖所示,
控制系統100包括一控制裝置110以及一外部裝置120。控制裝置110透過一傳輸線130耦接外部裝置120,用以進行資料及電源傳輸。本發明並不限定傳輸線130的種類。在一可能實施例中,傳輸線130係為一USB傳輸線。
控制裝置110包括一控制晶片111、一外部晶片112與一連接埠113。如圖所示,控制晶片111透過輸入輸出接腳IO1及IO2耦接外部晶片112,但並非用以限制本發明。在其它實施例中,控制晶片111透過三個以上的輸入輸出接腳耦接外部晶片112。
在本實施例中,控制晶片111可選擇性地利用輸入輸出接腳IO1及IO2與外部晶片112進行溝通,或是僅利用輸入輸出接腳IO2與外部晶片112進行溝通。舉例而言,控制裝置110的製造商可事先得知外部晶片112的種類,故可事先將相對應的程式碼儲存於控制晶片111中。控制晶片111可根據本身所儲存的程式碼,得知外部晶片112的種類。
假設,當控制晶片111執行完該程式碼後,得知外部晶片112為一第一種類的晶片時,控制晶片111便利用第一通信協定,並透過輸入輸出接腳IO1及IO2與外部晶片112進行溝通。在此例中,外部晶片112可能為一電源開關(power switch)或是一電源調節器(power regulator),但並非用以限制本發明。
在另一可能實施例中,當控制晶片111執行完該程式碼後,得知外部晶片112為一第二種類的晶片時,控制晶片111利用一第二通信協定,並透過輸入輸出接腳IO2與外部晶片
112進行溝通。在此例中,外部晶片112係為一支援內部整合電路(Inter-Integrated Circuit;I2C)的晶片,但並非用以限制本發明。在本實施例中,輸入輸出接腳IO2作為一共用接腳。換句話說,控制晶片111利用第一或第二通信協定與外部晶片112進行溝通時,均需透過輸入輸出接腳IO2。
連接埠113耦接外部晶片112,用以在外部裝置120與外部晶片112之間傳送資料或電源。在一可能實施例中,連接埠113係為一USB 3.0 TYPE-C的連接埠,但並非用以限制本發明。
第2A圖為本發明之控制晶片之一可能實施例。如圖所示,控制晶片200A包括一控制單元210A、介面模組220A、230A以及一切換單元240A。控制單元210A根據內部或外部的儲存單元(未顯示)所儲存的一程式碼,觸發相對應的介面模組,用以控制輸入輸出接腳IO1與IO2的電壓位準。在一可能實施例中,控制單元210A可作為一集線控制器(Hub controller),但並非用以限制本發明。
介面模組220A接收觸發信號ST1,並具有接腳P1及P2。接腳P1耦接輸入輸出接腳IO1。接腳P2耦接切換單元240A。本發明並不限定介面模組220A的種類。在一可能實施例中,介面模組220A係為一電源控制介面邏輯電路(power controller I/F logic),其透過切換單元240A控制輸入輸出接腳IO1與IO2的位準,用以提供電源控制介面邏輯的信號予外部晶片112。
介面模組230A接收觸發信號ST2,並具有接腳P3。接腳P3耦接切換單元240A。當介面模組230A被觸發時,便透
過切換單元240A控制輸入輸出接腳IO2的電壓位準。本發明並不限定介面模組230A的內部架構。在一可能實施例中,介面模組230A所控制的輸入輸出接腳的數量小於介面模組220A所控制的輸入輸出接腳的數量。
切換單元240A接收控制信號SC1,並根據控制信號SC1控制路徑PA1及PA2的導通狀態。如圖所示,接腳P2與輸入輸出接腳IO2之間具有路徑PA1。接腳P3與輸入輸出接腳IO2之間之間具有路徑PA2。在一可能實施例中,切換單元240A係為一多工器,但並非用以限制本發明。
控制單元210A根據本身或外部一暫存器所儲存的一程式碼,觸發介面模組220A或230A。在一可能實施例中,控制單元210A根據程式碼欲觸發介面模組220A時,控制單元210A透過控制信號SC1導通路徑PA1,再發出觸發信號ST1,用以觸發介面模組220A。因此,介面模組220A控制輸入輸出接腳IO1與IO2的電壓位準。在另一可能實施例中,控制單元210A根據程式碼欲觸發介面模組230A時,控制單元210A透過控制信號SC1,導通路徑PA2,再發出觸發信號ST2,用以觸發介面模組230A。因此,介面模組230A控制輸入輸出接腳IO2的電壓位準。
第2B圖為本發明之控制晶片之另一可能實施例。第2B圖相似第2A圖,不同之處在於控制晶片200B透過三輸入輸出接腳IO1~IO3耦接一外部晶片。如圖所示,切換單元240B在輸入輸出接腳IO3與介面模組230B的一接腳P4之間提供一路徑PA3,並根據控制信號SC1導通路徑PA3。在一可能實施例中,
當切換單元240B根據控制信號SC1導通路徑PA2與PA3時,輸入輸出接腳IO2及IO3的電壓位準係由介面模組230B所控制。在一可能實施例中,介面模組230B係根據一內部整合電路(Inter-Integrated Circuit;I2C)協定控制輸入輸出接腳IO2及IO3的電壓位準。
在另一可能實施例中,切換單元240B在輸入輸出接腳IO3與介面模組220B的一接腳P5之間提供一路徑PA4,並根據控制信號SC1決定是否導通路徑PA4。當切換單元240B根據控制信號SC1導通路徑PA1與PA4時,輸入輸出接腳IO1~IO3的電壓位準係由介面模組220B所控制。
第3圖為本發明之控制系統的另一可能實施例。在本實施例中,控制系統300包括一控制裝置310與外部裝置320與330,但並非用以限制本發明。在其它實施例中,外部裝置的數量大於3。如圖所示,控制裝置310透過傳輸線340與外部裝置320進行溝通,並透過傳輸線350與外部裝置330進行溝通,如傳送資料與電源。在一可能實施例中,傳輸線340與350均為USB連接線,但並非用以限制本發明。在其它實施例中,傳輸線340與350係為不同種類的傳輸線。
控制裝置310包括一控制晶片311、外部晶片312、313、連接埠314及315。控制晶片311透過輸入輸出接腳IO1~IO4耦接外部晶片312。外部晶片312耦接連接埠314,並透過連接線340提供資料及/或電源予外部裝置320。在本實施例中,控制晶片311也透過輸入輸出接腳IO5~IO8耦接外部晶片313。外部晶片313耦接連接埠315,並透過連接線350提供資料及/或電
源予外部裝置330。
在本實施例中,控制晶片311係透過四輸入輸出接腳耦接單一外部晶片,但並非用以限制本發明。在其它實施例中,控制晶片311係透過至少一輸入輸出接腳耦接一外部晶片。另外,在其它實施例中,控制晶片311耦接外部晶片312的輸入輸出接腳的數量係不同於耦接外部晶片313的輸入輸出接腳的數量。
控制晶片311根據本身所儲存的一程式碼,決定與外部晶片312與313的通訊協定的種類。在一可能實施例中,當控制晶片311與外部晶片312與313之間的通訊協定均為第一通訊協定時,控制晶片311透過輸入輸出接腳IO1-IO4與外部晶片312進行溝通,以及透過輸入輸出接腳IO5-IO8與外部晶片313進行溝通。
在另一可能實施例中,控制晶片311與外部晶片312之間的通訊協定係為第一通訊協定,而與外部晶片313之間的通訊協定係為第二通訊協定。在此例中,控制晶片311透過輸入輸出接腳IO1-IO4與外部晶片312進行溝通,並透過輸入輸出接腳IO5-IO6與外部晶片313進行溝通。
在其它實施例中,控制晶片311與外部晶片312與313之間的通訊協定均為第二通訊協定時,控制晶片311透過輸入輸出接腳IO3-IO4與外部晶片312進行溝通,以及透過輸入輸出接腳IO5-IO6與外部晶片313進行溝通。在本實施例中,輸入輸出接腳IO3-IO6係作為共用接腳。不論控制晶片311與外部晶片312與313之間的通訊協定為第一或第二通訊協定時,均會使
用到輸入輸出接腳IO3-IO6。
第4圖為本發明之控制晶片之一可能實施例。如圖所示,控制晶片400包括一控制單元410、介面模組420-440、切換單元450與460。介面模組420接收觸發信號ST1,並具有接腳P1~P4。接腳P1與P2分別耦接輸入輸出接腳IO1與IO2。接腳P3與P4耦接切換單元450。在一可能實施例中,介面模組420係為一電源控制邏輯電路,用以提供一組電源控制信號。
介面模組430接收觸發信號ST2,並具有接腳P5~P8。接腳P5與P6耦接切換單元450。接腳P7與P8耦接切換單元460。在一可能實施例中,介面模組430具有一內部整合電路(I2C),用以提供兩組內部整合電路(I2C)的信號。
介面模組440接收觸發信號ST3,並具有接腳P9~P12。接腳P9與P10耦接切換單元460。接腳P11與P12分別連接輸入輸出接腳IO7與IO8。在一可能實施例中,介面模組440的種類與介面模組420的種類相同,均為電源控制邏輯電路。
切換單元450根據控制信號SC1控制路徑PA1~PA4的導通狀態。如圖所示,路徑PA1設置在輸入輸出接腳IO3與接腳P3之間。路徑PA2設置在輸入輸出接腳IO3與接腳P5之間。路徑PA3設置在輸入輸出接腳IO4與接腳P4之間。路徑PA4設置在輸入輸出接腳IO4與接腳P6之間。在一可能實施例中,切換單元450係為一多工器,但並非用以限制本發明。
切換單元460根據控制信號SC2決定路徑PA5~PA8的導通狀態。如圖所示,路徑PA5設置在輸入輸出接腳IO5與接腳P7之間。路徑PA6設置在輸入輸出接腳IO5與接腳P9之間。路徑
PA7設置在輸入輸出接腳IO6與接腳P8之間。路徑PA8設置在輸入輸出接腳IO6與接腳P10之間。在一可能實施例中,切換單元460係為一多工器,但並非用以限制本發明。
控制單元410根據內部或外部的一暫存器所儲存的一程式碼,產生控制信號SC1與SC2。舉例而言,在控制晶片410一開始上電時,控制晶片410會由外部的一記憶體中載入一暫存器之值,用以控制切換單元450與460。
在一可能實施例中,控制單元410透過控制信號SC1與SC2導通路徑PA1、PA3、PA6、PA8,並不導通路徑PA2、PA4、PA5、PA7。此時,控制單元410透過控制信號ST1與ST3觸發介面模組420與440時,輸入輸出接腳IO1~IO4便由介面模組420所控制,同時,輸入輸出接腳IO5~IO8係由介面模組440所控制。
在另一可能實施例中,控制單元410透過控制信號SC1與SC2導通路徑PA2、PA4、PA5、PA7,並不導通路徑PA1、PA3、PA6、PA8。此時,控制單元410透過控制信號ST2觸發介面模組430時,輸入輸出接腳IO3~IO6便由介面模組430所控制。
在其它實施例中,控制單元410透過控制信號SC1與SC2導通路徑PA1、PA3、PA5、PA7,並不導通路徑PA2、PA4、PA6、PA8。當控制單元410透過控制信號ST1與ST2觸發介面模組420與430時,輸入輸出接腳IO1~IO4係由介面模組420所控制,而輸入輸出接腳IO5~IO6係由介面模組430所控制。同樣地,當路徑PA2、PA4、PA6、PA8被導通並且路徑PA1、PA3、PA5、PA7不被導通時,控制單元410透過控制信號ST2與ST3觸發介面模組430與440,因此,輸入輸出接腳IO3~IO4係由介面模組430所控
制,而輸入輸出接腳IO5~IO8係由介面模組440所控制。
藉由以上的設計,利用共用部分的輸入輸出接腳(如第1圖的IO2或是第3圖的IO3-IO6)傳輸不同通訊協定的信號供外部晶片使用,可節省不必要的額外接腳,進而使晶片的製造成本降低與節省晶片中佈線之面積。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
IO1~IO2‧‧‧輸入輸出接腳
200A‧‧‧控制晶片
210A‧‧‧控制單元
220A、230A‧‧‧介面模組
240A‧‧‧切換單元
ST1~ST2‧‧‧觸發信號
SC1‧‧‧控制信號
P1~P3‧‧‧接腳
PA1、PA2‧‧‧路徑
Claims (16)
- 一種控制晶片,透過一第一輸入輸出接腳以及一第二輸入輸出接腳耦接一第一外部晶片,並包括:一第一介面模組,具有一第一接腳以及一第二接腳,該第一接腳電性連接該第一輸入輸出接腳;一第二介面模組,具有一第三接腳;一第一切換單元,提供一第一路徑在該第二接腳與該第二輸入輸出接腳之間,提供一第二路徑在該第三接腳與該第二輸入輸出接腳之間,並根據一第一控制信號導通該第一或第二路徑;以及一控制單元,產生該第一控制信號,其中當該第一路徑導通時,該第一介面模組控制該第一及第二輸入輸出接腳的電壓位準,當該第二路徑導通時,該第二介面模組控制該第二輸入輸出接腳的電壓位準。
- 如申請專利範圍第1項所述之控制晶片,更包括一第三輸入輸出接腳,該第一切換單元在該第三輸入輸出接腳與該第二介面模組的一第四接腳之間提供一第三路徑,並根據該控制信號導通該第三路徑,當該第二及第三路徑導通時,該第二介面模組係根據一內部整合電路(Inter-Integrated Circuit;I2C)協定控制該第二及第三輸入輸出接腳的電壓位準。
- 如申請專利範圍第2項所述之控制晶片,其中該第一切換單元在該第三輸入輸出接腳與該第一介面模組的一第五接腳之間提供一第四路徑,並根據該控制信號導通該第四路徑, 當該第一及第四路徑導通時,該第一介面模組控制該第一、第二及第三輸入輸出接腳的電壓位準。
- 如申請專利範圍第1項所述之控制晶片,更包括:一第三介面模組,具有一第四接腳以及一第五接腳,該第四接腳電性連接一第三輸入輸出接腳;以及一第二切換單元,提供一第三路徑在該第五接腳與一第四輸入輸出接腳之間,提供一第四路徑在該第二介面模組的一第六接腳與該第四輸入輸出接腳之間,並根據該控制單元所產生的一第二控制信號導通該第三或第四路徑,其中當該第三路徑被導通時,該第三介面模組控制該第三及第四輸入輸出接腳的電壓位準,當該第四路徑被導通時,該第二介面模組控制該第四輸入輸出接腳的電壓位準。
- 如申請專利範圍第4項所述之控制晶片,其中該控制單元透過該第一及第二控制信號導通該第一及第三路徑,並不導通該第二及第四路徑。
- 如申請專利範圍第4項所述之控制晶片,其中該控制單元透過該第一及第二控制信號導通該第二及第四路徑,並且不導通該第一及第三路徑。
- 如申請專利範圍第4項所述之控制晶片,其中該控制單元透過該第一及第二控制信號導通該第一及第四路徑,並且不導通該第二及第三路徑。
- 如申請專利範圍第4項所述之控制晶片,其中該第三及第四輸入輸出接腳耦接一第二外部晶片。
- 一種控制裝置,包括: 一連接埠,用以耦接一外部裝置;一第一外部晶片,透過該連接埠與該外部裝置溝通;以及一控制晶片,透過一第一輸入輸出接腳以及一第二輸入輸出接腳耦接該第一外部晶片,並包括:一第一介面模組,具有一第一接腳以及一第二接腳,該第一接腳電性連接該第一輸入輸出接腳;一第二介面模組,具有一第三接腳;一第一切換單元,提供一第一路徑在該第二接腳與該第二輸入輸出接腳之間,提供一第二路徑在該第三接腳與該第二輸入輸出接腳之間,並根據一第一控制信號導通該第一或第二路徑;以及一控制單元,產生該第一控制信號,其中當該第一路徑導通時,該第一介面模組控制該第一及第二輸入輸出接腳的電壓位準,當該第二路徑導通時,該第二介面模組控制該第二輸入輸出接腳的電壓位準。
- 如申請專利範圍第9項所述之控制裝置,其中該控制晶片更透過一第三輸入輸出接腳耦接該外部晶片,該第一切換單元在該第三輸入輸出接腳與該第二介面模組的一第四接腳之間提供一第三路徑,並根據該控制信號導通該第三路徑,當該第二及第三路徑導通時,該第二介面模組係根據一內部整合電路(Inter-Integrated Circuit;I2C)協定控制該第二及第三輸入輸出接腳的電壓位準。
- 如申請專利範圍第10項所述之控制裝置,其中該第一切換單元在該第三輸入輸出接腳與該第一介面模組的一第五接 腳之間提供一第四路徑,並根據該控制信號導通該第四路徑,當該第一及第四路徑導通時,該第一介面模組控制該第一、第二及第三輸入輸出接腳的電壓位準。
- 如申請專利範圍第9項所述之控制裝置,其中該控制晶片更包括:一第三介面模組,具有一第四接腳以及一第五接腳,該第四接腳電性連接一第三輸入輸出接腳;以及一第二切換單元,提供一第三路徑在該第五接腳與一第四輸入輸出接腳之間,提供一第四路徑在該第二介面模組的一第六接腳與該第四輸入輸出接腳之間,並根據該控制單元所產生的一第二控制信號導通該第三或第四路徑,其中當該第三路徑被導通時,該第三介面模組控制該第三及第四輸入輸出接腳的電壓位準,當該第四路徑被導通時,該第二介面模組控制該第四輸入輸出接腳的電壓位準。
- 如申請專利範圍第12項所述之控制裝置,其中該控制單元透過該第一及第二控制信號導通該第一及第三路徑,並不導通該第二及第四路徑。
- 如申請專利範圍第12項所述之控制裝置,其中該控制單元透過該第一及第二控制信號導通該第二及第四路徑,並且不導通該第一及第三路徑。
- 如申請專利範圍第12項所述之控制裝置,其中該控制單元透過該第一及第二控制信號導通該第一及第四路徑,並且不導通該第二及第三路徑。
- 如申請專利範圍第12項所述之控制裝置,更包括一第二外 部晶片,耦接該第三及第四輸入輸出接腳。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121444A TWI548216B (zh) | 2015-07-02 | 2015-07-02 | 控制晶片及具有控制晶片的控制裝置 |
CN201510494858.2A CN105183681B (zh) | 2015-07-02 | 2015-08-13 | 控制芯片及具有控制芯片的控制装置 |
US14/877,509 US10153759B2 (en) | 2015-07-02 | 2015-10-07 | Control chip and control system utilizing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121444A TWI548216B (zh) | 2015-07-02 | 2015-07-02 | 控制晶片及具有控制晶片的控制裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI548216B true TWI548216B (zh) | 2016-09-01 |
TW201703433A TW201703433A (zh) | 2017-01-16 |
Family
ID=54905771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104121444A TWI548216B (zh) | 2015-07-02 | 2015-07-02 | 控制晶片及具有控制晶片的控制裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10153759B2 (zh) |
CN (1) | CN105183681B (zh) |
TW (1) | TWI548216B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9824045B2 (en) | 2014-10-23 | 2017-11-21 | Texas Instruments Incorporated | USB port controller with automatic transmit retries and receive acknowledgements |
US10692674B2 (en) * | 2015-11-13 | 2020-06-23 | Texas Instruments Incorporated | Port controller with power contract negotiation capability |
TWI758675B (zh) * | 2019-12-31 | 2022-03-21 | 新唐科技股份有限公司 | 微控制電路及印刷電路板 |
CN115098421B (zh) * | 2022-06-30 | 2024-06-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种支持并行总线io信号正反接的方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201232261A (en) * | 2010-12-23 | 2012-08-01 | Samsung Electronics Co Ltd | Memory control method, memory device and memory system |
WO2014076732A1 (en) * | 2012-11-13 | 2014-05-22 | Hitachi, Ltd. | Storage apparatus, network interface apparatus, and storage control method |
WO2014113237A1 (en) * | 2013-01-17 | 2014-07-24 | Intel Corporation | Controlling bandwidth allocations in a system on a chip (soc) |
WO2014116088A1 (en) * | 2013-01-28 | 2014-07-31 | Samsung Electronics Co., Ltd. | Source device, content providing method using the source device, sink device and controlling method of the sink device |
TW201518995A (zh) * | 2013-11-14 | 2015-05-16 | Compal Electronics Inc | 組合式電子裝置及其控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351539B1 (en) * | 1998-09-18 | 2002-02-26 | Integrated Device Technology, Inc. | Cipher mixer with random number generator |
KR100618814B1 (ko) * | 2003-07-04 | 2006-08-31 | 삼성전자주식회사 | 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법 |
US7136957B2 (en) * | 2004-03-24 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | Device bandwidth management using a bus configuration multiplexer |
KR100939067B1 (ko) * | 2006-07-07 | 2010-01-28 | 삼성전자주식회사 | 복수의 서로 상이한 인터페이스를 구비한 스마트 카드 |
JP2009266317A (ja) * | 2008-04-25 | 2009-11-12 | Elpida Memory Inc | 半導体記憶装置、およびデータ縮約テスト方法 |
US8751729B2 (en) | 2010-12-23 | 2014-06-10 | Samsung Electronics Co., Ltd. | Flash memory device and memory system including the same |
-
2015
- 2015-07-02 TW TW104121444A patent/TWI548216B/zh active
- 2015-08-13 CN CN201510494858.2A patent/CN105183681B/zh active Active
- 2015-10-07 US US14/877,509 patent/US10153759B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201232261A (en) * | 2010-12-23 | 2012-08-01 | Samsung Electronics Co Ltd | Memory control method, memory device and memory system |
WO2014076732A1 (en) * | 2012-11-13 | 2014-05-22 | Hitachi, Ltd. | Storage apparatus, network interface apparatus, and storage control method |
WO2014113237A1 (en) * | 2013-01-17 | 2014-07-24 | Intel Corporation | Controlling bandwidth allocations in a system on a chip (soc) |
WO2014116088A1 (en) * | 2013-01-28 | 2014-07-31 | Samsung Electronics Co., Ltd. | Source device, content providing method using the source device, sink device and controlling method of the sink device |
TW201518995A (zh) * | 2013-11-14 | 2015-05-16 | Compal Electronics Inc | 組合式電子裝置及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201703433A (zh) | 2017-01-16 |
US20170005648A1 (en) | 2017-01-05 |
CN105183681B (zh) | 2019-01-25 |
US10153759B2 (en) | 2018-12-11 |
CN105183681A (zh) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI623836B (zh) | 連接裝置及其控制晶片及控制方法 | |
TWI548216B (zh) | 控制晶片及具有控制晶片的控制裝置 | |
US10552366B2 (en) | Method of communication for master device and slave device on synchronous data bus wherein master and slave devices are coupled in parallel | |
US10657088B2 (en) | Integrated circuit, bus system and control method thereof | |
US10936524B2 (en) | Bus system with slave devices | |
US20100232196A1 (en) | Multi-chip package semiconductor memory device providing active termination control | |
KR20190143454A (ko) | 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스 | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US9870175B1 (en) | Control chip memory power sequence | |
KR102071404B1 (ko) | Bms의 페일 세이프 장치 및 방법 | |
US8806086B2 (en) | Serial port connection circuit and server | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN104571294A (zh) | 服务器*** | |
TW201327126A (zh) | 自動偵測控制裝置及其自動偵測控制方法 | |
TW201337523A (zh) | 電源裝置 | |
TWI645673B (zh) | 可變電壓位準轉換器 | |
TWI582604B (zh) | 外接裝置、電子裝置及電子系統 | |
TWI510927B (zh) | 伺服器系統 | |
KR102135772B1 (ko) | 이중화 보드 및 이중화 보드의 마스터/슬레이브 설정방법 | |
JP2014007726A (ja) | シリアル転送システムに適用されフェイルセーフ方法を伴うチップ | |
US20060112202A1 (en) | Serial bit ordering of non-synchronous bus signals | |
CN110955629B (zh) | 计算装置 | |
TWI526842B (zh) | 應用於x86系統之訊號寫入之控制與切換模組 | |
TWI518522B (zh) | 應用於x86系統之訊號讀取之控制與切換模組 | |
CN113110727A (zh) | 一种龙芯3a4000供电***、设计方法及处理器*** |