TWI538153B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI538153B
TWI538153B TW101138903A TW101138903A TWI538153B TW I538153 B TWI538153 B TW I538153B TW 101138903 A TW101138903 A TW 101138903A TW 101138903 A TW101138903 A TW 101138903A TW I538153 B TWI538153 B TW I538153B
Authority
TW
Taiwan
Prior art keywords
resistor
wiring
semiconductor device
stabilizer
same
Prior art date
Application number
TW101138903A
Other languages
English (en)
Other versions
TW201332081A (zh
Inventor
野口江
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201332081A publication Critical patent/TW201332081A/zh
Application granted granted Critical
Publication of TWI538153B publication Critical patent/TWI538153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明是有關具有用以防止靜電放電(ESD：Electrostatic Discharge)等之過電流、過電壓的破壞之保護元件及安定電阻器的半導體裝置。
具有在由過電流、過電壓來保護內部元件的保護元件，設置安定電阻器的情形。安定電阻器，據知具有抑制流過保護元件內的電流偏向特定處，且提高電流的均勻性，改善保護元件的放電性能之效果。
另一方面，於專利文獻1，揭示以下技術。首先，在SOI基板的矽層形成絕緣區域，在該絕緣區域的內側形成島狀的半導體區域。該半導體區域，以平面視之，具有彎曲的圖案。半導體區域，一端為p+區域，另一端為n+區域，其餘為n區域。亦即，該半導體區域，是作為二極體功能，並且也藉由n區域作為電阻器功能。而且該半導體區域配置成複數個矩陣狀，且並聯該些複數個半導體區域。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕
日本特開第2002-76270號公報
ESD(靜電放電)之過電流流到保護元件的情形下，一旦流入某一定以上的電流，就會破壞保護元件。該界限的電流稱為容許電流量。容許電流量，是對保護元件及安定電阻器的各個而定。安定電阻器的容許電流量比保護元件的容許電流量還小的情形下，安定電阻器會比保護元件更先被破壞。因此，將安定電阻器的容許電流量變得比保護元件的容許電流量還大較為理想。本發明人，檢討擴大安定電阻器的寬度，藉此加大容許電流量。但是此情形下，安定電阻器形成大面積化。由此類背景，本發明人認為不必擴大安定電阻器的寬度，就能加大容許電流量。
藉由本發明提供一種半導體裝置，具備：保護元件、和連接在前記保護元件的安定電阻器，構成前記安定電阻器的複數個電阻器的至少一個，具有：朝著在前記保護元件內流入電流的方向之第1方向延伸的複數個第1電阻元件、和並聯於前記第1電阻元件，朝前記第1方向延伸的第2電阻元件，前記第2電阻元件，是在與前記第1電阻元件相同的直線上延伸。
在本發明中，構成安定電阻器的電阻器之至少一個，具有第1電阻元件及第2電阻元件。第1電阻元件及第2電阻元件是互相並聯。因此，可增大安定電阻器的容許電 流量，且第1電阻元件及第2電阻元件，是朝著在保護元件內流入電流的方向之第1方向延伸。而且第2電阻元件，是位在與第1電阻元件相同的直線上，因此安定電阻器的寬度不會加寬。因而，藉由本發明，不必擴大安定電阻器的寬度，就能加大容許電流量。
藉由本發明，不必擴大安定電阻器的寬度，就能加大容許電流量。
以下，針對本發明之實施形態，採用圖面做說明。再者，在所有的圖面中，於同樣的構成要件附上同樣的符號，省略適當說明。
(第1實施形態)
第1圖是具有：設有有關第1實施形態的半導體裝置之保護電路的構成之平面圖。第2圖是第1圖之A-A’剖面圖。第3圖是有關本實施形態之半導體裝置的電路圖。該半導體裝置，具有保護元件100及安定電阻器200。構成安定電阻器200的電阻器210的至少一個，具有第1電阻器212及第2電阻器214。第1電阻器212，是朝著在保護元件100內流入電流的方向之第1方向(在第1圖中，X方向)延伸。第2電阻器214，是並聯於第1電阻 器212，朝第1方向延伸。而且第2電阻器214，是位在與第1電阻器212相同的直線上。以下，做詳細說明。
如第3圖的電路圖所示，保護元件100，是輸入側經由第1配線14連接到配線12，輸出側經由第2配線24連接到配線22。配線12，是將第1端子10連接到內部電路400的配線，配線22是將第2端子20連接到內部電路400的配線。亦即保護元件100，是由過電流、過電壓來保護內部電路400的元件。而且在保護元件100與配線12之間，設有安定電阻器200。
如第1圖及第2圖所示，保護元件100是雙極性電晶體，集極區域102，具備：基極區域104、及射極區域106。該些的各區域，是形成在基板1，例如矽基板。在基板1，也形成構成第3圖所示之內部電路400的元件(例如MOS電晶體)。集極區域102為第1導電型(例如n型)，形成在第1導電型的第1井112內。基極區域104為第2導電型(例如p型)，形成在第2導電型的第2井114內。第2井114，是形成在第1井112內。射極區域106為第1導電型，形成在第2井114內。第1方向(X方向)，是集極區域102、基極區域104、及射極區域106並排的方向，於保護元件100內，以平面視之，流入電流的方向。以平面視之，集極區域102、基極區域104、及射極區域106的寬度(第1圖的Y方向之寬度)，為互等。
保護元件100的集極區域102，是經由安定電阻器 200連接到第1端子10，射極區域106是連接到第2端子20。第1端子10，是例如輸入電源電位的電源墊，第2端子20，是例如輸入接地電位的接地墊。但第1端子10及第2端子20，並不限於該些。
安定電阻器200，具有複數個電阻器210。而且複數個電阻器210，分別經由互不相同的配線30，個別連接到集極區域102。在本實施形態中，複數個電阻器210，均具有第1電阻器212及第2電阻器214。而且構成同一個電阻器210的第1電阻器212及第2電阻器214，是沿著第1方向並列，且位在相同的直線上。複數個第1電阻器212是互相平行配置，且兩端等齊。又，複數個第2電阻器214，是互相平行配置，且兩端等齊。
如第2圖所示，第1電阻器212及第2電阻器214，是位置同一層上，詳細是位在由絕緣層所成的元件分離區域2上，藉由多晶矽膜形成。而且如第1圖及第2圖所示，複數個第1電阻器212，平面形狀及厚度互為相同，而複數個第2電阻器214，平面形狀及厚度也互為相同，在本實施形態中，第1電阻器212及第2電阻器214，平面形狀及厚度也互為相同。再者，在本實施形態中，第1電阻器212及第2電阻器214的平面形狀為矩形。
又如第1圖所示，於第1圖之Y方向(與第1方向呈直角的方向)所見的情形下，複數個第1電阻器212及第2電阻器214，均位在集極區域102(在保護元件100內流入電流的部分)的內側。而且構成同一個電阻器210的第 1電阻器212及第2電阻器214，是經由同一條配線30，連接在集極區域102。而且連接到互不相同的電阻器210的配線30，均是沿著第1方向互相平行的延伸。配線30，以平面視之，是在與第1電阻器212及第2電阻器214相同的直線上延伸。
又，第1電阻器212及第2電阻器214，是經由第1配線14，連接到第1端子10。在本實施形態中，第1配線14，以平面視之，是經由接觸點(contact)44，在與第1電阻器212及第2電阻器214連接之前分歧成兩股。而且分歧後之一方的配線，是在第1電阻器212上朝著與第1電阻器212直交的方向(第1圖的Y方向)延伸，分歧後之另一方的配線，是在第2電阻器214上朝著與第2電阻器214直交的方向延伸。
如第2圖所示，第1配線14，是位在第1電阻器212及第2電阻器214之上一層的配線層，第2配線24及配線30是位在第1配線14之更上一層的配線層。而且第1配線14，是經由接觸點44連接到第1電阻器212及第2電阻器214之一端。配線30，是經由連通柱(via)52、形成在與第1配線14同一層的島狀導體圖案、以及接觸點42連接到第1電阻器212及第2電阻器214之另一端。在本實施形態中，第1電阻器212及第2電阻器214中，連接到第1配線14之側的端部，在所有的第1電阻器212及第2電阻器214中為同一側(在第1圖、第2圖中為右側)。而且第1電阻器212及第2電阻器214中， 連接到配線30之側的端部，在所有的第1電阻器212及第2電阻器214中為同一側(在第1圖、第2圖中為左側)。
又配線30，是經由連通柱56、形成在與第1配線14同一層的島狀導體、以及接觸點46連接到集極區域102。而且第2配線24，是經由連通柱、與第1配線14同一層的配線26、以及接觸點，連接到基極區域104及射極區域106。
再者如第1圖所示，配線26為複數個，例如與配線30設為同數。在第1圖所示的例示中，配線26，以平面視之，在與配線30相同的直線上延伸。但配線26的佈局(layout)並不限於此例。又第2配線24的寬度(第1圖中之Y方向的寬度)很寬，以平面視之，與所有的配線26重疊。但第2配線24，在與配線26重疊的部分為梳齒狀。
其次，針對本實施形態之作用及效果做說明。決定保護元件100之容許電流量的要素之一，保護元件100之中，具有流入電流之部分的寬度(第1圖所示的例示中，集極區域102、基極區域104、以及射極區域106的寬度)。亦即，為了加大保護元件100的容許電流量，保護元件100之中，擴大流入電流之部分的寬度為宜。一方面，對半導體裝置要求小型化。因而，根據該半導體裝置所要求的ESD耐受能力，決定保護元件100中電流流入之部分的寬度。因此，為了不讓包含保護元件100及安定電 阻器200的保護電路大型化，縮小安定電阻器200之中，直交於在保護元件100內流入電流之方向的方向之寬度(第1圖的Y方向)為宜。
一方面，為了增大安定電阻器200的容許電流量，增加構成安定電阻器200的電阻器數量為宜。
在本實施形態中，電阻器210的至少一個，具有第1電阻器212及第2電阻器214。第1電阻器212及第2電阻器214是互相並聯。因此，能增大安定電阻器200的容許電流量。
又，第1電阻器212及第2電阻器214，是朝著在保護元件100內流入電流的方向之第1方向(在第1圖中，X方向)延伸。而且第2電阻器214，是位在與第1電阻器212相同的直線上，因此安定電阻器200的寬度，以不超過直交於在保護元件100內流入電流之方向的方向之寬度(第1圖的Y方向)而擴大。
因而，藉由本實施形態，能同時滿足相反的上記兩項要求。
特別是在本實施形態中，將所有的電阻器210，以第1電阻器212及第2電阻器214構成。因而，可充分抑制保護電路之寬度擴大。因此，可令安定電阻器200之中，第1圖之Y方向的寬度變的比保護元件100還小。
又在本實施形態中，複數個第1電阻器212的平面形狀為互相相同，且第2電阻器214的平面形狀為互相相同。因而，可抑制複數個電阻器210的電阻值產生誤差。
又在本實施形態中，第1電阻器212及第2電阻器214的平面形狀為互相相同。因此，可抑制電流偏向第1電阻器212及第2電阻器214之任一方。
又在本實施形態中，將第1電阻器212及第2電阻器214形成在同一層。因此，可抑制第1電阻器212及第2電阻器214的厚度產生誤差。因而，可抑制第1電阻器212及第2電阻器214的電阻產生誤差。
又在本實施形態中，從第1端子10至安定電阻器200的電流路徑，至第1配線14為一條。而且，在第1配線14內，分歧成兩股之第1電阻器212用的配線和第2電阻器214用的配線。如此一來，與自第1配線14在前邊將配線路徑分成兩股的情形做比較，可抑制在自第1端子10至第1電阻器212止的配線電阻、和自第1端子10至第2電阻器214止的配線電阻產生差異。
(第2實施形態)
第4圖是表示設有有關第2實施形態的半導體裝置之安定電阻器200的構成之平面圖。有關本實施形態的安定電阻器200，除了第1電阻器212及第2電阻器214的平面形狀及該些的佈局之外，其餘與第1實施形態相關的安定電阻器200相同。
於本實施形態中，第1電阻器212，係連接接觸點42及接觸點44的部分亦即兩端，比其他部分還粗。而且複數個第1電阻器212，是配置成端部互不相同。但圖中X 方向，第1電阻器212，係位於一方之端部為位在該第1電阻器212之相鄰的第1電阻器212中，端部以外的部分(亦即變細的部分)。而且圖中Y方向，相鄰的第1電阻器212，係端部的一部分互相重疊。
複數個第2電阻器214，具有與複數個第1電阻器212相同的佈局。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又，圖中Y方向，將相鄰的第1電阻器212，配置成端部的一分部重疊，且將相鄰的第2電阻器214，配置成端部的一部分重疊。因此，可縮小用來配置第1電阻器212及第2電阻器214所需要的圖中Y方向的寬度。因而，能縮小安定電阻器200的面積。
(第3實施形態)
第5圖是表示設有有關第3實施形態的半導體裝置之安定電阻器200的構成之平面圖。第6圖是第5圖之A-A’剖面圖。有關本實施形態的安定電阻器200，除了電阻器210分別具有第3電阻器216之點外，其餘與第1或第2實施形態相關的安定電阻器200相同。再者，在第5圖以圖表示與第1實施形態相同的情形。
第3電阻器216，是與第1電阻器212及第2電阻器214並聯。第3電阻器216，是與第1電阻器212及第2電阻器214形成在同一層，且相對於第1電阻器212及第2電阻器214而並聯。第3電阻器216的平面形狀及厚 度，是與第1電阻器212及第2電阻器214相同。亦即在本實施形態中，是藉由一個電阻器210互相並聯第1電阻器212、第2電阻器214、及第3電阻器216所形成。再者，設置第3電阻器216，藉此令電阻器210的電阻值下降，配合需求，加長第1電阻器212、第2電阻器214、及第3電阻器216，藉此就能補充電阻器210之電阻值的下降。
又，也可以將構成一個電阻器210的電阻器數量，配合需要而再增加。
藉由本實施形態，也可得到與第1或第2實施形態同樣的效果。又，增加構成電阻器210的電阻器數量，因此可加大安定電阻器200的容許電流值。
(第4實施形態)
第7圖是表示設有有關第4實施形態的半導體裝置之安定電阻器200的構成之平面圖。第8圖是第7圖之A-A’剖面圖。有關本實施形態的安定電阻器200，除了第1電阻器212及第2電阻器214和第1配線14的連接構造、以及第1電阻器212及第2電阻器214和配線30的連接構造之外，其餘與第1~第3實施形態之任一形態相關的安定電阻器200相同。本圖，是表示與第1實施形態相同的情形。
於本實施形態中，第1電阻器212及第2電阻器214中，連接在第1配線14之側的端部，為互相相對。而且 第1電阻器212及第2電阻器214中，連接在配線30之側的端部，為互相朝向相反側。
又，並沒有其他的接觸點位在第1配線14連接於第1電阻器212的接觸點44、和第1配線14連接於第2電阻器214的接觸點44之間。因此，第1配線14沒有必要分歧成兩股，連接在接觸點44的部分依然為一條。而且，可擴大第1配線14的寬度。再者本圖所示的例示，對於一個第1電阻器212或第2電阻器214，圖示雖僅為一個接觸點44，但接觸點44也可以設複數個。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又可擴大第1配線14的寬度，因此可縮小第1配線14的配線電阻。藉此，可在複數個電阻器210之間抑制電流量產生偏差。
(第5實施形態)
第9圖是表示設有有關第5實施形態的半導體裝置之安定電阻器200的構成之平面圖。第10圖是第9圖之A-A’剖面圖。有關本實施形態的安定電阻器200，除了以下之點外，其餘為與有關第4實施形態的安定電阻器200同樣的構成。
本實施形態中，電阻器210是藉由一個電阻體所構成。連接第1配線14與電阻器210的接觸點44(輸入側接觸點)，在以第1方向(圖中X方向)所見的情形下，連接在電阻器210的中心。而且在電阻器210的兩端部分 別，連接著連接電阻器210與配線30的接觸點42(第1輸出側接觸點及第2輸出側接觸點)。而且電阻器210中，位在接觸點44與一方的接觸點42之間的部分為第1電阻器212，位在接觸點44與另一方的接觸點42之間的部分為第2電阻器214。亦即，有關本實施形態的電阻器210，於第4實施形態所示的電阻器210中，可看見第1電阻器212及第2電阻器214，在接觸點44側的端部互相連接的構造。
藉由本實施形態，也可得到與第4實施形態同樣的效果。又，將第1電阻器212及第2電阻器214以一個電阻體構成，因此與第4實施形態所示的構造相比較，可縮短電阻器210的長度(圖中X方向)。藉此，就能縮小保護電路的面積。
(第6實施形態)
第11圖是表示設有有關第6實施形態的半導體裝置之安定電阻器200的構成之平面圖。第12圖是第11圖之A-A’剖面圖。第13圖是第11圖之B-B’剖面圖。有關本實施形態的半導體裝置，除了從第1配線14至連接到安定電阻器200的配線構造之外，其餘為與有關第5實施形態的半導體裝置同樣的構成。
在本實施形態中，第1配線14，是位在比配線30更上層的配線層(例如自電阻器210起三層上的配線層)。而且如第11圖及第13圖所示，第1配線14，是經由位在 與配線30同一層的島狀導體圖案38、分別位在導體圖案38之上下的連通柱、位在配線30與電阻器210之間的配線層的配線60、以及複數個接觸點44，連接到電阻器210。詳細是連接第1配線14與配線60的連通柱及導體圖案38，以平面視之，設置在未與電阻器210及配線30重疊的部分。本實施形態中，連接第1配線14與配線60的連通柱及導體圖案38，是分別設置在位於複數個電阻器210之相互間的部分。又配線60，是朝著與配線30直交的方向(第11圖的Y方向)延伸，且經由互異的接觸點44連接到複數個電阻器210。
藉由本實施形態，也可得到與第5實施形態同樣的效果。又，將第1配線14形成在比配線30更上層的配線層，因此可充分擴大第1配線14的寬度。因而，可縮小第1配線14的配線電阻。藉此，可在複數個電阻器210之間更加抑制電流量產生偏差。
(第7實施形態)
第14圖是表示設有有關第7實施形態的半導體裝置之安定電阻器200的構成之平面圖。有關本實施形態的半導體裝置，除了配線30的平面形狀之外，其餘為與有關第6實施形態的半導體裝置同樣的構成。
有關本實施形態的配線30，是在與配線30延伸的方向直交的方向(圖中Y方向)，與導體圖案38相對向之部分的寬度比其他部分還細。而且，在與配線30延伸的 方向直交的方向(圖中Y方向)所見的情形，配線30之中，未變細的部分，係一部分與導體圖案38重疊。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又，將配線30僅與導體圖案38在圖中Y方向相對向的部分之寬度變得比其他部分更細，導體圖案38之其他部分的寬度並未變細，因此可以抑制配線30的電阻變過大。
(第8實施形態)
第15圖是表示設有有關第8實施形態的半導體裝置之安定電阻器200的構成之平面圖。第16圖是第15圖之A-A’剖面圖。第17圖是第15圖之B-B’剖面圖。有關本實施形態的半導體裝置，除了從第1配線14至連接到安定電阻器200的配線構造之外，其餘為與有關第6實施形態的半導體裝置同樣的構成。
本實施形態中，配線30及導體圖案38，是形成在比電阻器210更上一層的配線層。又第1配線14，是形成在比配線30更上一層的配線層。第1配線14，是經由連通柱、導體圖案38、及接觸點44連接到電阻器210。亦即在本實施形態中，沒有第6實施形態所示的配線60。而且以平面視之，連接在第1配線14的連通柱、導體圖案38、及接觸點44，均與電阻器210重疊。又配線30，是以不與導體圖案38產生干擾的方式，無論位在兩個接觸點42之間的哪一個部分，都是在與電阻器210不同的直 線上延伸。但配線30之中，以平面視之，位在保護元件100(參照第1圖)與電阻器210之間的部分(第15圖之左端的部分)，是在與電阻器210相同的直線上延伸。
藉由本實施形態，將第1配線14形成在比配線30更上層的配線層，因此可充分擴大第1配線14的寬度。因而，可更加縮小第1配線14的配線電阻。藉此，可在複數個電阻器210之間更加抑制電流量產生偏差。又能以比第6實施形態更少一層的配線層數，來連接第1配線14與電阻器210。
(第9實施形態)
第18圖是表示設有有關第9實施形態的半導體裝置之保護電路的構成之平面圖。第19圖是第18圖之A-A’剖面圖。第20圖是有關本實施形態之半導體裝置的電路圖。該半導體裝置，除了在保護元件100與第2配線24之間也設有安定電阻器200之點外，其餘是與有關第1實施形態之半導體裝置同樣的構成。再者，安定電阻器200，亦可為具有第2~第8實施形態所示的構造。又亦可為具有兩個安定電阻器200為互不相同的構造。
在本實施形態中，連接在第2配線24的安定電阻器200，是經由配線26連接到保護元件100的基極區域104及射極區域106。配線26，是另設複數個電阻器210。在本實施形態中，兩個安定電阻器200的各個電阻器210、配線30、及配線26，是互相朝著同一方向延伸。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又，可抑制流經保護元件100之內部的電流，因保護元件100的輸出側而偏差。
(第10實施形態)
第21圖是表示設有有關第10實施形態的半導體裝置之保護電路的構成之平面圖。第22圖是第21圖之A-A’剖面圖。有關本實施形態的半導體裝置，除了取代保護元件100具有保護元件120之點外，其餘是與有關第1或第9實施形態之半導體裝置同樣的構成。本圖，是表示與第1實施形態相同的情形。再者，安定電阻器200，亦可為具有第2~第8實施形態所示的構造。
保護元件120是閘流體(thyristor)，具有將第2導電型層122、第1導電型層124、第2導電型層126、及第1導電型層128，沿著第1方向(與第21圖中X方向相反的方向)，依此順序排列的構成。第2導電型層122及第1導電型層124，是形成在第1導電型(例如n型)的第1井112內，第2導電型層126及第1導電型層128，是形成在第2導電型(例如p型)的第2井114內。在本實施形態中，第1井112與第2井114是形成在互相鄰接的位置。
而且，第2導電型層122及第1導電型層124，是經由配線30、安定電阻器200、及第1配線14連接到第1端子10，第2導電型層126及第1導電型層128，是經由 配線26及第2配線24連接到第2端子20。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又，應用閘流體的保護元件120，因此可加大保護元件120的容許電流量。
(第11實施形態)
第23圖是表示設有有關第11實施形態的半導體裝置之保護電路的構成之平面圖。第24圖是第23圖之A-A’剖面圖。有關本實施形態的半導體裝置，除了取代保護元件100具有保護元件130之點外，其餘是與有關第1或第9實施形態之半導體裝置同樣的構成。本圖，是表示與第1實施形態相同的情形。再者，安定電阻器200，亦可為具有第2~第8實施形態所示的構造。
保護元件130具有與MOS電晶體同樣的構造，具有第1導電型(例如n型)的汲極層132及源極層134、以及閘極電極136。汲極層132及源極層134，是形成在第2導電型(例如p型)的第2井114內。汲極層132、閘極電極136、及源極層134，是依此順序，沿著第1方向(與第21圖中X方向相反的方向)排列。亦即保護元件130的通道長方向，是向著第1方向。汲極層132，是經由配線30、安定電阻器200、及第1配線14連接到第1端子10，源極層134，是經由第2配線24連接到第2端子20。再者圖未表示，但在閘極層136與基板1之間，形成閘極絕緣膜。保護元件130，例如在與構成內部電路 400(參照第3圖)的電晶體相同的製程所形成。
藉由本實施形態，也可得到與第1實施形態同樣的效果。保護元件130是MOS電晶體，因此可在與內部電路相同的製程製作，故而不需要追加的製程。
(第12實施形態)
第25圖是表示設有有關第12實施形態的半導體裝置之保護電路的構成之平面圖。第26圖是第25圖之A-A’剖面圖。有關本實施形態的半導體裝置，除了取代保護元件100具有保護元件140之點外，其餘是與有關第1或第9實施形態之半導體裝置同樣的構成。本圖，是表示與第1實施形態相同的情形。再者，安定電阻器200，亦可為具有第2~第8實施形態所示的構造。
保護元件140是二極體，具有第1導電型層142及第2導電型層144。第1導電型層142及第2導電型層144，是形成在第2導電型(例如p型)的第2井114。第1導電型層142及第2導電型層144，是沿著第1方向(第25圖的X方向)所配置。而且第1導電型層142，是經由配線30、安定電阻器200、及第1配線14連接到第1端子10，第2導電型層144，是經由第2配線24連接到第2端子20。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又作為保護元件140可使用二極體。
(第13實施形態)
第27圖是表示設有有關第13實施形態的半導體裝置之保護電路的構成之平面圖。第28圖是第27圖之C-C’剖面圖。有關本實施形態的保護電路，具有保護元件130及保護元件100。而且分別在保護元件130與第1配線14之間、及保護元件100與第1配線14之間，設有安定電阻器200。在本圖中，安定電阻器200，具有第9圖及第10圖所示的構造。但安定電阻器200，亦可為具有上記之任一的構造。
本圖所示的例示中，將保護元件130的周圍，圍繞著設置在第2井114內的第2導電層152、及設置在第1井112內的第1導電層154。第2導電層152是位在第1導電層154的內側。
詳細是在基板1，形成第1導電型的第1井112及第2導電型的第2井114。第1井112，是形成圍繞第2井114。在第2井114，形成保護元件130及第2導電層152，在第1井112形成第1導電層154。而且圍繞在第2導電層152的區域中，於位在保護元件130與第2導電層152之間的部分，形成第1導電層156。第1導電層156，是朝著與保護元件130的閘極電極136直交的方向延伸。亦即有關本實施形態的保護電路，亦能視為在具有保護元件130及保護環(第2導電層152及第1導電層154)的保護電路，追加第1導電層156，藉此追加由：以第1導電層156為集極、以第2導電層152為基極、以第1導電 層154為射極的雙極性電晶體所成的保護元件100之構造。
連接保護元件100與安定電阻器200的配線30、和連接保護元件130與安定電阻器200的配線30，是朝著互相直交的方向延伸。而且，連接在保護元件100的電阻器210及配線30，是在保護元件100內沿著電流流入的方向而延伸。而且，連接在保護元件130的電阻器210及配線30，也是在保護元件130內沿著電流流入的方向而延伸。
藉由本實施形態，也可得到與第1實施形態同樣的效果。又，利用保護元件130的保護環，可以形成其他的保護元件100。
又，試著考慮第1端子10為開汲極(open drain)訊號端子的情形。開汲極訊號端子，是應用於假設施加電源電壓以上的電壓之輸出端子、輸入端子、或輸出入端子。例如：在訊號端子與電源電壓端子之間設置二極體等之ESD保護元件，於電路動作上困難的情形下，採用利用NMOS電晶體的開汲極。
對此在具有本實施形態之構造的保護電路中，保護元件130為NMOS電晶體的情形下，將連接在保護元件130的第2配線24連接到接地電壓側，將連接在保護元件100的第2配線24連接到電源電壓側，藉此正方向的過電壓、及負方向的過電壓之任一個施加到第1端子10，就可將該過電壓藉由保護元件100及保護元件130的任一個而放電。
以上，雖是參照圖面針對本發明之實施形態做敍述，但該些為本發明之例示，也可採用上記以外的各式各樣的構成。
1‧‧‧基板
2‧‧‧元件分離區域
10‧‧‧第1端子
12‧‧‧配線
14‧‧‧第1配線
20‧‧‧第2端子
22‧‧‧配線
24‧‧‧第2配線
26‧‧‧配線
30‧‧‧配線
38‧‧‧導體圖案
42‧‧‧接觸點
44‧‧‧接觸點
46‧‧‧接觸點
52‧‧‧連通柱(via)
56‧‧‧連通柱
60‧‧‧配線
100‧‧‧保護元件
102‧‧‧集極區域
104‧‧‧基極區域
106‧‧‧射極區域
112‧‧‧第1井
114‧‧‧第2井
120‧‧‧保護元件
122‧‧‧第2導電型層
124‧‧‧第1導電型層
126‧‧‧第2導電型層
128‧‧‧第1導電型層
130‧‧‧保護元件
132‧‧‧汲極層
134‧‧‧源極層
136‧‧‧閘極電極
140‧‧‧保護元件
142‧‧‧第1導電型層
144‧‧‧第2導電型層
152‧‧‧第2導電型層
154‧‧‧第1導電型層
156‧‧‧第1導電型層
200‧‧‧安定電阻器
210‧‧‧電阻器
212‧‧‧第1電阻器
214‧‧‧第2電阻器
216‧‧‧第3電阻器
400‧‧‧內部電路
第1圖是具有：設有有關第1實施形態的半導體裝置之保護電路的構成之平面圖。
第2圖是第1圖之A-A’剖面圖。
第3圖是第1圖所示之半導體裝置的電路圖。
第4圖是表示設有有關第2實施形態的半導體裝置之安定電阻器的構成之平面圖。
第5圖是表示設有有關第3實施形態的半導體裝置之安定電阻器的構成之平面圖。
第6圖是第5圖之A-A’剖面圖。
第7圖是表示設有有關第4實施形態的半導體裝置之安定電阻器的構成之平面圖。
第8圖是第7圖之A-A’剖面圖。
第9圖是表示設有有關第5實施形態的半導體裝置之安定電阻器的構成之平面圖。
第10圖是第9圖之A-A’剖面圖。
第11圖是表示設有有關第6實施形態的半導體裝置之安定電阻器的構成之平面圖。
第12圖是第11圖之A-A’剖面圖。
第13圖是第11圖之B-B’剖面圖。
第14圖是表示設有有關第7實施形態的半導體裝置之安定電阻器的構成之平面圖。
第15圖是表示設有有關第8實施形態的半導體裝置之安定電阻器的構成之平面圖。
第16圖是第15圖之A-A’剖面圖。
第17圖是第15圖之B-B’剖面圖。
第18圖是具有：設有有關第9實施形態的半導體裝置之保護電路的構成之平面圖。
第19圖是第18圖之A-A’剖面圖。
第20圖是第18圖所示之半導體裝置的電路圖。
第21圖是具有：設有有關第10實施形態的半導體裝置之保護電路的構成之平面圖。
第22圖是第21圖之A-A’剖面圖。
第23圖是具有：設有有關第11實施形態的半導體裝置之保護電路的構成之平面圖。
第24圖是第23圖之A-A’剖面圖。
第25圖是具有：設有有關第12實施形態的半導體裝置之保護電路的構成之平面圖。
第26圖是第25圖之A-A’剖面圖。
第27圖是具有：設有有關第13實施形態的半導體裝置之保護電路的構成之平面圖。
第28圖是第27圖之C-C’剖面圖。
10‧‧‧第1端子
14‧‧‧第1配線
20‧‧‧第2端子
24‧‧‧第2配線
26‧‧‧配線
30‧‧‧配線
42‧‧‧接觸點
44‧‧‧接觸點
46‧‧‧接觸點
52‧‧‧連通柱(via)
56‧‧‧連通柱
100‧‧‧保護元件
102‧‧‧集極區域
104‧‧‧基極區域
106‧‧‧射極區域
112‧‧‧第1井
114‧‧‧第2井
200‧‧‧安定電阻器
210‧‧‧電阻器
212‧‧‧第1電阻器
214‧‧‧第2電阻器

Claims (9)

  1. 一種半導體裝置，其特徵為：具備保護元件、和連接在前記保護元件的安定電阻器，構成前記安定電阻器的複數個電阻器的至少一個，具有：朝著在前記保護元件內流過電流的方向之第1方向延伸的複數個第1電阻元件、和並聯於前記第1電阻元件，朝前記第1方向延伸的第2電阻元件，前述第2電阻元件內所流之電流方向係與前述第1電阻元件內所流之電流方向相同。
  2. 如申請專利範圍第1項所記載的半導體裝置，其中，構成前記安定電阻器的前記複數個電阻器，分別具有前記第1電阻器及前記第2電阻器。
  3. 如申請專利範圍第1項所記載的半導體裝置，其中，前記保護元件，具有雙極性電晶體，前記第1方向，是排列集極、基極、及射極的方向。
  4. 如申請專利範圍第1項所記載的半導體裝置，其中，前記保護元件，具有MOS電晶體，前記第1方向，是前記MOS電晶體之通道長方向。
  5. 如申請專利範圍第1項所記載的半導體裝置，其中，前記保護元件，具有閘流體(thyristor)，前記第1方向，是排列構成前記閘流體的複數個擴散層的方向。
  6. 如申請專利範圍第2項所記載的半導體裝置，其中，前記複數個第1電阻元件，係平面形狀互為相同，前記複數個第2電阻元件，是平面形狀互為相同。
  7. 如申請專利範圍第6項所記載的半導體裝置，其中，前記複數個第1電阻元件及前記複數個第2電阻元件，係平面形狀互為相同。
  8. 如申請專利範圍第2項所記載的半導體裝置，其中，前記複數個第1電阻元件及前記複數個第2電阻元件，係位在同一層。
  9. 如申請專利範圍第2項所記載的半導體裝置，其中，在前記第1方向以直角方向所見的情形下，前記複數個第1電阻元件及前記複數個第2電阻元件，係位於在前記保護元件內電流流過之部分的內側。
TW101138903A 2011-11-04 2012-10-22 半導體裝置 TWI538153B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241938A JP5864216B2 (ja) 2011-11-04 2011-11-04 半導体装置

Publications (2)

Publication Number Publication Date
TW201332081A TW201332081A (zh) 2013-08-01
TWI538153B true TWI538153B (zh) 2016-06-11

Family

ID=47177774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138903A TWI538153B (zh) 2011-11-04 2012-10-22 半導體裝置

Country Status (5)

Country Link
US (1) US8710589B2 (zh)
EP (1) EP2590219A1 (zh)
JP (1) JP5864216B2 (zh)
CN (2) CN103094277B (zh)
TW (1) TWI538153B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311316B2 (ja) * 2014-01-08 2018-04-18 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136359A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
NL8900593A (nl) * 1989-03-13 1990-10-01 Philips Nv Halfgeleiderinrichting met een beveiligingsschakeling.
JP2636804B2 (ja) * 1995-05-30 1997-07-30 日本電気株式会社 半導体装置
US6587320B1 (en) * 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
KR20030019432A (ko) * 2000-06-15 2003-03-06 사르노프 코포레이션 멀티-핑거 전류 밸러스팅 ｅｓｄ 보호 회로 및 ｅｓｄ감지 회로용 인터리브 밸러스팅 방법
US6583972B2 (en) 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
JP2002076279A (ja) 2000-08-29 2002-03-15 Unisia Jecs Corp 半導体装置
JP4080682B2 (ja) * 2000-09-28 2008-04-23 株式会社東芝 半導体装置
JP2004200486A (ja) * 2002-12-19 2004-07-15 Renesas Technology Corp 半導体装置
JP4390465B2 (ja) * 2003-03-12 2009-12-24 Ｎｅｃエレクトロニクス株式会社 抵抗素子、半導体装置及びそれらの製造方法
JP3810375B2 (ja) * 2003-03-14 2006-08-16 ローム株式会社 半導体装置
US7646063B1 (en) * 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
JP4519097B2 (ja) * 2006-03-29 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2011155075A (ja) * 2010-01-26 2011-08-11 Tokai Rika Co Ltd ブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品

Also Published As

Publication number Publication date
CN103094277A (zh) 2013-05-08
JP5864216B2 (ja) 2016-02-17
US20130153959A1 (en) 2013-06-20
EP2590219A1 (en) 2013-05-08
CN107068677B (zh) 2021-02-02
US8710589B2 (en) 2014-04-29
CN103094277B (zh) 2017-05-03
CN107068677A (zh) 2017-08-18
JP2013098453A (ja) 2013-05-20
TW201332081A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP7413329B2 (ja) 半導体装置
US7183612B2 (en) Semiconductor device having an electrostatic discharge protecting element
TWI575699B (zh) 半導體裝置
CN114600242A (zh) 半导体集成电路装置
JP2014225483A (ja) 半導体集積回路装置
TWI538153B (zh) 半導體裝置
US9343457B2 (en) Semiconductor device
US9006831B2 (en) Semiconductor device
US9006830B2 (en) Semiconductor device
KR102082644B1 (ko) 반도체 장치
TWI497683B (zh) Semiconductor device
JP7052972B2 (ja) 半導体集積回路
JP2012028380A (ja) 半導体装置
JP2011009289A (ja) 半導体装置
JP2009146977A (ja) 半導体装置
JP6099986B2 (ja) 半導体装置
JP2013149671A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees