CN107068677B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN107068677B CN107068677B CN201710263382.0A CN201710263382A CN107068677B CN 107068677 B CN107068677 B CN 107068677B CN 201710263382 A CN201710263382 A CN 201710263382A CN 107068677 B CN107068677 B CN 107068677B
- Authority
- CN
- China
- Prior art keywords
- wiring
- resistor
- semiconductor device
- protection element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体装置。在不增大镇流电阻的宽度的情况下增大镇流电阻的容许电流量。包括在镇流电阻内的至少一个电阻具有第一电阻和第二电阻。第一电阻在电流在保护元件中流动的第一方向(图1中的X方向)上延伸。第二电阻元件与第一电阻元件并联地耦接并且在第一方向上延伸。第二电阻元件和第一电阻元件位于同一条直线上。
Description
本申请是申请日为2012年11月2日、申请号为201210431974.6、发明名称为“半导体装置”的发明专利申请的分案申请。
相关申请的交叉引用
将2011年11月4日提交的日本专利申请No.2011-241938的公开内容(包括说明书、附图以及摘要)通过参考全部并入在本申请中。
技术领域
本发明涉及半导体装置,该半导体装置包括用于防止由过电流或者过电压(诸如静电放电(ESD))引起的破坏的保护元件和镇流电阻(ballast resistance)。
背景技术
可以为保护内部电路免受过电流和过电压的保护元件设置镇流电阻。已知的是镇流电阻具有通过防止保护元件中流动的电流集中于某一部分中以及提高电流的均匀性来提高保护元件的放电性能的效果。
另一方面,日本未经审查的专利申请公开No.2002-76279公开了下面描述的技术。首先,绝缘区被形成在SOI衬底的硅层中,并且岛状的半导体区被形成在绝缘区内。半导体区在平面图中具有弯曲的图案。半导体区的一个端部为p+区并且另一个端部为n+区。半导体区的其它区域为n区。换句话说,半导体区不仅用作二极管,而且通过该n区来用作电阻。以矩阵形式布置多个半导体区并且半导体区并联地耦接。
发明内容
当由ESD引起的过电流在保护元件中流动时,如果一定量或更多的电流流动,则破坏保护元件。该一定量的电流被称为容许电流量。对于保护元件和镇流电阻中的每一个确定容许电流量。当镇流电阻的容许电流量比保护元件的容许电流量小时,镇流电阻可能比保护元件更早被破坏。因此,优选的是镇流电阻的容许电流量被设定为比保护元件的容许电流量大。本发明的发明人研究通过增大镇流电阻的宽度来增大容许电流量。然而,在该情况下,镇流电阻的面积增大。根据这种背景,发明人思考需要在不增大镇流电阻的宽度的情况下增大容许电流。
根据本发明的一个方面,提供了一种半导体装置,其包括:保护元件;以及与保护元件耦接的镇流电阻,并且其中包括在镇流电阻内的多个电阻中的至少一个电阻包括在电流在保护元件中流动的第一方向上延伸的多个第一电阻元件、以及第二电阻元件,该第二电阻元件与第一电阻元件并联地耦接并且在第一方向上延伸,并且第二电阻元件和第一电阻元件在同一条直线上延伸。
在本发明的该方面中,包括在镇流电阻内的电阻中的至少一个电阻具有第一电阻元件和第二电阻元件。第一电阻元件和第二电阻元件彼此并联地耦接。因此,可以增大镇流电阻的容许电流量。第一电阻元件和第二电阻元件在电流在保护元件中流动的第一方向上延伸。第二电阻元件和第一电阻元件位于同一条直线上,使得镇流电阻的宽度没有增大。因此,根据本发明的该方面,可以在不增大镇流电阻的宽度的情况下增大容许电流量。
根据本发明的该方面,可以在不增大镇流电阻的宽度的情况下增大容许电流量。
附图说明
图1是示出根据第一实施例的包括在半导体装置内的保护电路的配置的平面图;
图2是沿着图1中的线A-A'截取的截面图;
图3是图1中示出的半导体装置的电路图;
图4是示出根据第二实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图5是示出根据第三实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图6是沿着图5中的线A-A'截取的截面图;
图7是示出根据第四实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图8是沿着图7中的线A-A'截取的截面图;
图9是示出根据第五实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图10是沿着图9中的线A-A'截取的截面图;
图11是示出根据第六实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图12是沿着图11中的线A-A'截取的截面图;
图13是沿着图11中的线B-B'截取的截面图;
图14是示出根据第七实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图15是示出根据第八实施例的包括在半导体装置内的镇流电阻的配置的平面图;
图16是沿着图15中的线A-A'截取的截面图;
图17是沿着图15中的线B-B'截取的截面图;
图18是示出根据第九实施例的包括在半导体装置内的保护电路的配置的平面图;
图19是沿着图18中的线A-A'截取的截面图;
图20是图18中示出的半导体装置的电路图;
图21是示出根据第十实施例的包括在半导体装置内的保护电路的配置的平面图;
图22是沿着图21中的线A-A'截取的截面图;
图23是示出根据第十一实施例的包括在半导体装置内的保护电路的配置的平面图;
图24是沿着图23中的线A-A'截取的截面图;
图25是示出根据第十二实施例的包括在半导体装置内的保护电路的配置的平面图;
图26是沿着图25中的线A-A'截取的截面图;
图27是示出根据第十三实施例的包括在半导体装置内的保护电路的配置的平面图;以及
图28是沿着图27中的线C-C'截取的截面图。
具体实施方式
在下文中,将参考附图描述本发明的实施例。在所有附图中,将相同的附图标记赋予相同的组件并且将适当地省略其描述。
第一实施例
图1是示出根据第一实施例的包括在半导体装置内的保护电路的配置的平面图。图2是沿着图1中的线A-A'截取的截面图。图3是根据本实施例的半导体装置的电路图。半导体装置包括保护元件100和镇流电阻200。包括在镇流电阻200内的至少一个电阻210具有第一电阻212和第二电阻214。第一电阻212在电流在保护元件100中流动的第一方向(图1中的X方向)上延伸。第二电阻元件214与第一电阻元件212并联地耦接并且在第一方向上延伸。第二电阻元件214和第一电阻元件212位于同一条直线上。在下文中,将详细描述本实施例。
如图3的电路图所示,保护元件100的输入侧通过第一布线14耦接到布线12,并且输出侧通过第二布线24耦接到布线22。布线12是将第一端子10与内部电路400耦接的布线,而布线22是将第二端子20与内部电路400耦接的布线。也就是说,保护元件100是保护内部电路400免受过电流和过电压的元件。镇流电阻200被设置在保护元件100和布线12之间。
如图1和图2所示,保护元件100是包括集电极区102、基极区104和发射极区106的双极晶体管。这些区域被形成在衬底1(诸如,例如硅衬底)中。形成图3中示出的内部电路400的元件(例如,MOS晶体管)也被形成在衬底1中。集电极区102具有第一导电类型(例如,n型)并且形成在第一导电类型的第一阱112中。基极区104具有第二导电类型(例如,p型)并且形成在第二导电类型的第二阱114中。第二阱114被形成在第一阱112中。发射极区106具有第一导电类型并且形成在第二阱114中。第一方向(X方向)是沿其布置集电极区102、基极区104和发射极区106并且在平面图中电流在保护元件100中沿其流动的方向。在平面图中,集电极区102、基极区104和发射极区106的宽度(在图1中的Y方向上的宽度)是相同的。
保护元件100的集电极区102通过镇流电阻200耦接到第一端子10,并且发射极区106与第二端子20耦接。第一端子10是例如输入电源电位的电源焊盘,并且第二端子20是例如输入接地电位的接地焊盘。然而,第一端子10和第二端子20不限于此。
镇流电阻200包括多个电阻210。每个电阻210通过各自的布线30耦接到集电极区10。在本实施例中,每个电阻210包括第一电阻212和第二电阻214。包括在同一个电阻210内的第一电阻212和第二电阻214沿着第一方向被布置并且位于同一条直线上。第一电阻212彼此平行地布置并且其两端被对齐。第二电阻214彼此平行地布置并且其两端被对齐。
如图2所示,第一电阻212和第二电阻214位于同一个层(具体来说,由绝缘层形成的元件分离区2)之上,并且由多晶硅膜形成。如图1和图2所示,第一电阻212具有相同的平面形状和相同的厚度,并且第二电阻214具有相同的平面形状和相同的厚度。在本实施例中,第一电阻212和第二电阻214具有相同的平面形状和相同的厚度。在本实施例中,第一电阻212和第二电阻214的平面形状是矩形。
如图1所示,当在图1中的Y方向(与第一方向垂直的方向)上观看时,第一电阻212和第二电阻214位于集电极区102(电流在保护元件100中流动的部分)内。包括在同一个电阻210内的第一电阻212和第二电阻214通过同一个布线30耦接到集电极区102。布线30沿着第一方向彼此平行地延伸,每个布线30耦接到各自的电阻210。在平面图中,布线30、第一电阻元件212和第二电阻元件214在同一条直线上延伸。
第一电阻212和第二电阻214通过第一布线14耦接到第一端子10。在本实施例中,在平面图中,第一布线14在通过接触件44耦接到第一电阻212和第二电阻214之前分岔成两个。分岔之后的一个布线在与第一电阻212垂直的方向(图1中的Y方向)上在第一电阻212之上延伸,分岔之后的另一个布线在与第二电阻214垂直的方向上在第二电阻214之上延伸。
如图2所示,第一布线14位于比第一电阻212和第二电阻214高一层的布线层中,并且第二布线24和布线30位于比第一布线14高一层的布线层中。第一布线14通过接触件44耦接到每个第一电阻212和每个第二电阻214的一个端部。布线30通过通孔52、形成在与第一布线14相同的层中的岛状导体图案和接触件42耦接到每个第一电阻212和每个第二电阻214的另一个端部。在本实施例中,第一电阻212和第二电阻214的与第一布线14耦接的端部位于所有第一电阻212和第二电阻214的同一侧(图1和图2中的右侧)。第一电阻212和第二电阻214的与布线30耦接的端部位于所有第一电阻212和第二电阻214的同一侧(图1和图2中的左侧)。
布线30通过通孔56、形成在与第一布线14相同的层中的岛状导体图案和接触件46耦接到集电极区102。第二布线24通过通孔、与第一布线层14相同的层中的布线26和接触件耦接到基极区104和发射极区106。
如图1所示,设置多个布线26。例如,布线26的数量与布线30的数量相同。在图1中示出的示例中,布线26和布线30在平面图中在同一条直线上延伸。布线26的布局不限于此示例。第二布线24的宽度(在图1中的Y方向上的宽度)较大,并且第二布线24在平面图中与所有布线26交迭。然而,第二布线24在与布线26交迭的部分中具有梳齿形状。
接下来,将描述本实施例的作用和效果。确定保护元件100的容许电流量的因素之一是在保护元件110中电流流动的部分的宽度(在图1中的示例中,集电极区102、基极区104和发射极区106的宽度)。因此,优选的是增大在保护元件100中电流流动的部分的宽度以便增大保护元件100的容许电流量。另一方面,要求半导体装置较小。因此,通过半导体装置所必需的ESD容限来确定在保护元件100中电流流动的部分的宽度。因此,优选的是减小镇流电阻200在与电流在保护元件100中流动的方向垂直的方向(图1中的Y方向)上的宽度,以便不增大包括保护元件100和镇流电阻200的保护电路的尺寸。
另一方面,优选的是增大包括在镇流电阻200内的电阻的数量,以便增大镇流电阻200的容许电流量。
在本实施例中,至少一个电阻210包括第一电阻212和第二电阻214。第一电阻212和第二电阻214彼此并联地耦接。因此,能够增大镇流电阻200的容许电流量。
第一电阻212和第二电阻214在电流在保护元件100中流动的第一方向(图1中的X方向)上延伸。第二电阻214和第一电阻212位于同一条直线上,使得镇流电阻200的宽度不超过镇流电阻200在与电流在保护元件100中流动的方向垂直的方向(图1中的Y方向)上的宽度。
因此,根据本实施例,可以同时满足两个冲突的要求。
特别地,在本实施例中,所有电阻210包括第一电阻212和第二电阻214。因此,可以充分地防止保护电路的宽度增大。因此,镇流电阻200在图1中的Y方向上的宽度可以小于保护元件100的宽度。
在本实施例中,第一电阻212的平面形状是相同的,并且第二电阻214的平面形状是相同的。因此,可以防止电阻210的电阻值变化。
在本实施例中,第一电阻212和第二电阻214的平面形状是相同的。因此,可以防止电流集中在第一电阻212和第二电阻214之一中。
在本实施例中,第一电阻212和第二电阻214被形成在同一个层中。因此,可以防止第一电阻212和第二电阻214的厚度变化。因此,可以防止第一电阻212和第二电阻214的电阻值变化。
在本实施例中,关于从第一端子10到镇流电阻200的电流路径,存在从第一端子10到第一布线14的单个电流路径。该电流路径分岔成到第一电阻212和第二电阻214的两个布线。由此,与在第一布线14之前布线路径分岔成两个的情况相比,可以防止从第一端子10到第一电阻212的布线电阻和从第一端子10到第二电阻214的布线电阻之间出现差别。
第二实施例
图4是示出根据第二实施例的包括在半导体装置内的镇流电阻200的配置的平面图。除第一电阻212和第二电阻214的平面形状及其布局之外,根据本实施例的镇流电阻200与根据第一实施例的镇流电阻200是相同的。
在本实施例中,在第一电阻212中,与接触件42接触的部分和与接触件44接触的部分(也就是说,两个端部)比其它部分厚。多个第二电阻212被布置为使得端部形成Z字形图案(zigzag pattern)。具体来说,在图4中的X方向上,第一电阻212的一个端部位于与该第一电阻212相邻的第一电阻212的端部以外的部分(即,较薄的部分)处。在图4中的Y方向上,第一电阻212的彼此相邻的端部彼此部分地交迭。
第二电阻214具有与第一电阻212相同的布局。
同样通过本实施例,可以获得与第一实施例相同的效果。在图4中的Y方向上,彼此相邻的第一电阻212被布置为使得其端部彼此部分地交迭,并且彼此相邻的第二电阻214被布置为使得其端部彼此部分地交迭。由此,可以减小布置第一电阻212和第二电阻214所需的图4中的Y方向上的宽度。因此,能够减小镇流电阻200的面积。
第三实施例
图5是示出根据第三实施例的包括在半导体装置内的镇流电阻200的配置的平面图。图6是沿着图5中的线A-A'截取的截面图。除了电阻210包括第三电阻216之外,根据本实施例的镇流电阻200与根据第一实施例或第二实施例的镇流电阻200相同。图5示出了与第一实施例的情况类似的情况。
与第一电阻212和第二电阻214并联地耦接第三电阻216。在与第一电阻212和第二电阻214相同的层中形成第三电阻216,并且与第一电阻212和第二电阻214并联地耦接第三电阻216。第三电阻216的平面形状和厚度与第一电阻212和第二电阻214相同。在本实施例中,通过将第一电阻212、第二电阻214和第三电阻216彼此并联地耦接来形成一个电阻210。虽然由于设置第三电阻216而减小了电阻210的电阻值,但是可以在需要时通过增大第一电阻212、第二电阻214和第三电阻216的长度来补偿电阻210的电阻值的减小。
包括在一个电阻210内的电阻的数量在需要时可以被进一步增大。
同样通过本实施例,可以获得与第一实施例或第二实施例相同的效果。包括在电阻210内的电阻的数量被增大,使得镇流电阻200的容许电流量可以被增大。
第四实施例
图7是示出根据第四实施例的包括在半导体装置内的镇流电阻200的配置的平面图。图8是沿着图7中的线A-A'截取的截面图。除第一和第二电阻212和214与第一布线14的耦接结构以及第一和第二电阻212和214与布线30的耦接结构之外,根据本实施例的镇流电阻200与根据第一到第三实施例中的一个的镇流电阻200相同。图7和图8示出了与第一实施例的情况类似的情况。
在本实施例中,第一电阻212和第二电阻214的与第一布线14耦接的端部彼此面对。第一电阻212和第二电阻214的与布线30耦接的端部彼此相反地面对。
没有接触件位于第一布线14与第一电阻212耦接处的接触件44和第一布线14与第二电阻214耦接处的接触件44之间。因此,第一布线14不必分岔成两个,并且在第一布线14与接触件44耦接的部分处存在一个第一布线14。可以增大第一布线14的宽度。在图7和图8中示出的示例中,在一个第一电阻212或一个第二电阻214中仅仅示出了一个接触件44。然而,可以在一个第一电阻212和一个第二电阻214中设置多个接触件44。
同样通过本实施例,可以获得与第一实施例相同的效果。由于第一布线14的宽度可以被增大,因此第一布线14的布线电阻可以被减小。由此,可以防止电流的量在多个电阻210之间不均匀。
第五实施例
图9是示出根据第五实施例的包括在半导体装置内的镇流电阻200的配置的平面图。图10是沿着图9中的线A-A'截取的截面图。除下面描述的点之外,根据本实施例的镇流电阻200与根据第四实施例的镇流电阻200相同。
在本实施例中,通过一个电阻性元件来形成电阻210。当在第一方向(图9中的X方向)上观看时,将第一布线14和电阻210耦接在一起的接触件44(输入接触件)耦接到电阻210的中心。将电阻210和布线30耦接在一起的接触件42(第一输出接触件和第二输出接触件)分别耦接到电阻210的两个端部。在电阻210中,位于接触件44与一个接触件42之间的部分为第一电阻212,并且位于接触件44与另一个接触件42之间的部分为第二电阻214。换句话说,根据本实施例的电阻210可以被认为具有如下的结构,在该结构中,在第四实施例中描述的电阻210中,第一电阻212和第二电阻214在接触件44周围的端部处彼此耦接。
同样通过本实施例,可以获得与第四实施例相同的效果。通过一个电阻性元件来形成第一电阻212和第二电阻214,使得电阻210(在图9中的X方向上)的长度可以比第四实施例中描述的结构中的长度短。由此,能够减小保护电路的面积。
第六实施例
图11是示出根据第六实施例的包括在半导体装置内的镇流电阻200的配置的平面图。图12是沿着图11中的线A-A'截取的截面图。图13是沿着图11中的线B-B'截取的截面图。除了将第一布线14与镇流电阻200耦接的布线结构之外,根据本实施例的半导体装置与根据第五实施例的半导体装置相同。
在本实施例中,第一布线14位于比布线30高的布线层中(例如,在比电阻210高三层的布线层中)。如图11和图13所示,第一布线14通过位于与布线30相同的层中的岛状导体图案38、位于导体图案38上方和下方的通孔、位于布线30和电阻210之间的布线层中的布线60以及多个接触件44而耦接到多个电阻210。具体来说,在平面图中没有与电阻210和布线30交迭的部分中设置将第一布线14与布线60耦接在一起的通孔和导体图案38。在本实施例中,在位于多个电阻210之间的每个部分中设置将第一布线14与布线60耦接在一起的通孔和导体图案38。布线60在与布线30垂直的方向(图11中的Y方向)上延伸,并且通过各自的接触件44耦接到电阻210。
同样通过本实施例,可以获得与第五实施例相同的效果。第一布线14被形成在比布线30高的布线层中,使得第一布线14的宽度可以充分地大。因此,可以进一步减小第一布线14的布线电阻。由此,可以进一步防止电流的量在多个电阻210之间不均匀。
第七实施例
图14是示出根据第七实施例的包括在半导体装置内的镇流电阻200的配置的平面图。除了布线30的平面形状之外,根据本实施例的半导体装置与根据第六实施例的半导体装置相同。
在根据本实施例的布线30中,面对导体图案38的部分在与布线30延伸的方向垂直的方向(图14中的Y方向)上的宽度比其它部分窄。当在与布线30延伸的方向垂直的方向(图14中的Y方向)上观看时,布线30的没有变窄的部分与导体图案38部分地交迭。
同样通过本实施例,可以获得与第一实施例相同的效果。此外,面对导体图案38的部分在图14中的Y方向上的宽度被设定为比其它部分窄,并且布线30的其它部分没有变窄,使得可以防止布线30的电阻太大。
第八实施例
图15是示出根据第八实施例的包括在半导体装置内的镇流电阻200的配置的平面图。图16是沿着图15中的线A-A'截取的截面图。图17是沿着图15中的线B-B'截取的截面图。除了将第一布线14与镇流电阻200耦接的布线结构之外,根据本实施例的半导体装置与根据第六实施例的半导体装置相同。
在本实施例中,布线30和导体图案38被形成在比电阻210高一层的布线层中。第一布线14被形成在比布线层30高一层的布线层中。第一布线14通过通孔、导体图案38和接触件44耦接到电阻210。换句话说,在本实施例中,没有第六实施例中描述的布线60。在平面图中,与第一布线14耦接的通孔、导体图案38和接触件44与电阻210交迭。布线30的位于两个接触件42之间的部分在与电阻210不同的直线上延伸,以便不妨碍导体图案38。然而,在平面图中布线30的位于保护元件100(参见图1)和电阻210之间的部分(图15中的左端部分)在与电阻210在其上延伸的直线相同的直线上延伸。
根据本实施例,第一布线14被形成在比布线30高的布线层中,使得第一布线14的宽度可以充分地大。因此,可以进一步减小第一布线14的布线电阻。由此,可以进一步防止电流的量在多个电阻210之间不均匀。此外,可以通过其数量比第六实施例中的数量小一的布线层将第一布线14和电阻210耦接在一起。
第九实施例
图18是示出根据第九实施例的包括在半导体装置内的保护电路的配置的平面图。图19是沿着图18中的线A-A'截取的截面图。图20是根据本实施例的半导体装置的电路图。除了半导体装置在保护元件100和第二布线24之间包括镇流电阻200之外,半导体装置具有与根据第一实施例的半导体装置相同的配置。镇流电阻200可以具有第二到第八实施例中描述的结构。两个镇流电阻200可以具有彼此不同的结构。
在本实施例中,与第二布线24耦接的镇流电阻200通过布线26耦接到保护元件100的基极区104和发射极区106。为多个电阻210中的每一个设置布线26。在本实施例中,两个镇流电阻200中的每一个的电阻210、布线30以及布线26在相同的方向上延伸。
同样通过本实施例,可以获得与第一实施例相同的效果。此外,可以防止在保护元件100内流动的电流由于保护元件100的输出侧而集中在一个部分中。
第十实施例
图21是示出根据第十实施例的包括在半导体装置内的保护电路的配置的平面图。图22是沿着图21中的线A-A'截取的截面图。除了半导体装置具有保护元件120来代替保护元件100之外,根据本实施例的半导体装置具有与根据第一或第九实施例的半导体装置相同的配置。图21和图22示出了与第一实施例的情况类似的情况。镇流电阻200可以具有第二到第八实施例中描述的结构。
保护元件120是晶闸管,该晶闸管具有在其中沿着第一方向(与图21中的X方向相反的方向)依次布置第二导电类型层122、第一导电类型层124、第二导电类型层126以及第一导电类型层128的配置。第二导电类型层122和第一导电类型层124被形成在第一导电类型(例如,n型)的第一阱112中,并且第二导电类型层126和第一导电类型层128被形成在第二导电类型(例如,p型)的第二阱114中。在本实施例中,第一阱112和第二阱114被形成在彼此相邻的位置中。
第二导电类型层122和第一导电类型层124通过布线30、镇流电阻200和第一布线14耦接到第一端子10,并且第二导电类型层126和第一导电类型层128通过布线26和第二布线24耦接到第二端子20。
同样通过本实施例,可以获得与第一实施例相同的效果。由于应用作为晶闸管的保护元件120,因此可以增大保护元件120的容许电流量。
第十一实施例
图23是示出根据第十一实施例的包括在半导体装置内的保护电路的配置的平面图。图24是沿着图23中的线A-A'截取的截面图。除了半导体装置具有保护元件130来代替保护元件100之外,根据本实施例的半导体装置具有与根据第一或第九实施例的半导体装置相同的配置。图23和图24示出了与第一实施例的情况类似的情况。镇流电阻200可以具有第二到第八实施例中描述的结构。
保护元件130具有与MOS晶体管相同的结构,并且包括第一导电类型(例如,n型)的漏极层132和源极层134、以及栅极电极136。漏极层132和源极层134被形成在第二导电类型(例如,p型)的第二阱114中。沿着第一方向(与图23中的X方向相反的方向)依次布置漏极层132、栅极电极136和源极层134。换句话说,保护元件130的沟道长度方向面对第一方向。漏极层132通过布线30、镇流电阻200和第一布线14耦接到第一端子10。源极层134通过第二布线24耦接到第二端子20。虽然在附图中未示出,但是在栅极电极136和衬底1之间形成栅极绝缘膜。通过与形成内部电路400(参见图3)的晶体管相同的工艺来形成保护元件130。
同样通过本实施例,可以获得与第一实施例相同的效果。保护元件130是MOS晶体管,使得可以通过与内部电路相同的工艺来形成保护元件130。因此,不需要额外的工艺。
第十二实施例
图25是示出根据第十二实施例的包括在半导体装置内的保护电路的配置的平面图。图26是沿着图25中的线A-A'截取的截面图。除了半导体装置具有保护元件140来代替保护元件100之外,根据本实施例的半导体装置具有与根据第一或第九实施例的半导体装置相同的配置。图25和图26示出了与第一实施例的情况类似的情况。镇流电阻200可以具有第二到第八实施例中描述的结构。
保护元件140是二极管并且包括第一导电类型层142和第二导电类型层144。第一导电类型层142和第二导电类型层144被形成在第二导电类型(例如,p型)的第二阱114中。沿着第一方向(图25中的X方向)布置第一导电类型层142和第二导电类型层144。第一导电类型层142通过布线30、镇流电阻200和第一布线14耦接到第一端子10。第二导电类型层144通过第二布线24耦接到第二端子20。
同样通过本实施例,可以获得与第一实施例相同的效果。此外,二极管可以被用作保护元件140。
第十三实施例
图27是示出根据第十三实施例的包括在半导体装置内的保护电路的配置的平面图。图28是沿着图27中的线C-C'截取的截面图。根据本实施例的保护电路包括保护元件130和保护元件100。镇流电阻200被设置在保护元件130和第一布线14之间以及在保护元件100和第一布线14之间。在图27和图28中,镇流电阻200具有图9和图10中示出的结构。然而,镇流电阻200可以具有上面描述的任何结构。
在图27和图28中示出的示例中,在第二阱114中设置的第二导电类型层152和在第一阱112中设置的第一导电类型层154包围保护元件130。第二导电类型层152位于第一导电类型层154内侧。
具体来说,第一导电类型的第一阱112和第二导电类型的第二阱114被形成在衬底1中。第一阱112被形成为包围第二阱114。保护元件130和第二导电类型层152被形成在第二阱114中,并且第一导电类型层154被形成在第一阱112中。第一导电类型层156被形成在由第二导电类型层152包围的区域中的在位于保护元件130和第二导电类型层152之间的部分中。第一导电类型层156在与保护元件130的栅极电极136垂直的方向上延伸。在根据本实施例的保护电路中,第一导电类型层156被添加到包括保护元件130和保护环(第二导电类型层152和第一导电类型层154)的保护电路,使得根据本实施例的保护电路可以被设想为具有在其中添加由包括作为集电极的第一导电类型层156、作为基极的第二导电类型层152和作为发射极的第一导电类型层154的双极晶体管形成的保护元件100的结构。
将保护元件100和镇流电阻200耦接在一起的布线30以及将保护元件130和镇流电阻200耦接在一起的布线30在彼此垂直的方向上延伸。与保护元件100耦接的布线30和电阻210沿着电流在保护元件100中流动的方向延伸。此外,与保护元件130耦接的布线30和电阻210沿着电流在保护元件130中流动的方向延伸。
同样通过本实施例,可以获得与第一实施例相同的效果。此外,可以通过使用保护元件130的保护环来形成另一个保护元件100。
将考虑第一端子10为开漏极(open drain)信号端子的情况。开漏极信号端子被用于假设向其施加高于或等于电源电压的电压的输出端子、输入端子或输入/输出端子。例如,当由于电路操作而难以在信号端子和电源电压端子之间设置ESD保护元件(诸如二极管)时,可以使用利用NMOS晶体管的开漏极。
另一方面,在具有本实施例的结构的保护电路中,当保护元件130为NMOS晶体管时,与保护元件130耦接的第二布线24耦接到接地电压,并且与保护元件100耦接的第二布线24耦接到电源电压,使得即使在正的过电压或负的过电压被施加到第一端子10时,也可以通过保护元件100或保护元件130将过电压放电。
虽然已经参考附图描述了本发明的实施例,但是这些实施例为本发明的示例并且可以利用除上述以外的各种配置。
Claims (12)
1.一种半导体装置,包括:
保护元件,电流在所述保护元件中在第一方向上流动;以及
与所述保护元件耦接的镇流电阻;
其中所述镇流电阻包括:
在所述第一方向上延伸的第一电阻元件;
在所述第一方向上延伸的第二电阻元件,所述第二电阻元件与所述第一电阻元件并联地耦接;
第一布线,电连接到第一端子以及所述第一电阻元件和所述第二电阻元件;以及
第二布线,电连接到所述保护元件以及所述第一电阻元件和所述第二电阻元件,并布置在所述第一布线之上以使得在平面图中所述第二布线与所述第一布线交迭;
其中所述第一电阻元件被布置为沿着所述第一方向靠近所述第二电阻元件。
2.根据权利要求1所述的半导体装置,
其中所述第一布线布置在所述第一电阻元件和所述第二布线之间,以及
其中所述第一布线布置在所述第二电阻元件和所述第二布线之间。
3.根据权利要求1所述的半导体装置,
其中所述第一电阻元件具有第一端部和第二端部;
其中所述第二电阻元件具有第三端部和第四端部,
其中所述第二端部和所述第三端部位于所述第一端部与所述第四端部之间,
其中所述第一布线经由第一接触件电连接到所述第二端部和所述第三端部;以及
其中所述第二布线经由第二接触件电连接到所述保护元件以及所述第一端部和所述第四端部。
4.根据权利要求1所述的半导体装置,其中所述第一端子是输入电源电位的焊盘。
5.根据权利要求1所述的半导体装置,
其中所述镇流电阻包括多个电阻,以及
其中所述电阻中的每一个包括所述第一电阻元件、所述第二电阻元件、所述第一布线以及所述第二布线。
6.根据权利要求1所述的半导体装置,其中所述保护元件包括双极晶体管并且所述第一方向为布置集电极、基极和发射极的方向。
7.根据权利要求1所述的半导体装置,其中所述保护元件包括MOS晶体管并且所述第一方向为所述MOS晶体管的沟道长度方向。
8.根据权利要求1所述的半导体装置,其中所述保护元件包括晶闸管并且所述第一方向为布置包括在所述晶闸管中的多个扩散层的方向。
9.根据权利要求5所述的半导体装置,其中所述第一电阻元件的平面形状是相同的,并且所述第二电阻元件的平面形状是相同的。
10.根据权利要求9所述的半导体装置,其中所述第一电阻元件和所述第二电阻元件的平面形状是相同的。
11.根据权利要求5所述的半导体装置,其中所述第一电阻元件和所述第二电阻元件位于同一个层中。
12.根据权利要求5所述的半导体装置,其中当在与所述第一方向垂直的方向上观看时,所述第一电阻元件和所述第二电阻元件位于所述保护元件中电流流动的部分内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-241938 | 2011-11-04 | ||
JP2011241938A JP5864216B2 (ja) | 2011-11-04 | 2011-11-04 | 半導体装置 |
CN201210431974.6A CN103094277B (zh) | 2011-11-04 | 2012-11-02 | 半导体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210431974.6A Division CN103094277B (zh) | 2011-11-04 | 2012-11-02 | 半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107068677A CN107068677A (zh) | 2017-08-18 |
CN107068677B true CN107068677B (zh) | 2021-02-02 |
Family
ID=47177774
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710263382.0A Active CN107068677B (zh) | 2011-11-04 | 2012-11-02 | 半导体装置 |
CN201210431974.6A Active CN103094277B (zh) | 2011-11-04 | 2012-11-02 | 半导体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210431974.6A Active CN103094277B (zh) | 2011-11-04 | 2012-11-02 | 半导体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8710589B2 (zh) |
EP (1) | EP2590219A1 (zh) |
JP (1) | JP5864216B2 (zh) |
CN (2) | CN107068677B (zh) |
TW (1) | TWI538153B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6311316B2 (ja) * | 2014-01-08 | 2018-04-18 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001050533A1 (en) * | 2000-01-04 | 2001-07-12 | Sarnoff Corporation | Apparatus for current ballasting esd sensitive devices |
JP4080682B2 (ja) * | 2000-09-28 | 2008-04-23 | 株式会社東芝 | 半導体装置 |
US7646063B1 (en) * | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
JP2011155075A (ja) * | 2010-01-26 | 2011-08-11 | Tokai Rika Co Ltd | ブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136359A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体集積回路装置 |
NL8900593A (nl) * | 1989-03-13 | 1990-10-01 | Philips Nv | Halfgeleiderinrichting met een beveiligingsschakeling. |
JP2636804B2 (ja) * | 1995-05-30 | 1997-07-30 | 日本電気株式会社 | 半導体装置 |
US6583972B2 (en) | 2000-06-15 | 2003-06-24 | Sarnoff Corporation | Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits |
JP4942278B2 (ja) * | 2000-06-15 | 2012-05-30 | ソフィックス ビーヴィービーエー | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング |
JP2002076279A (ja) | 2000-08-29 | 2002-03-15 | Unisia Jecs Corp | 半導体装置 |
JP2004200486A (ja) * | 2002-12-19 | 2004-07-15 | Renesas Technology Corp | 半導体装置 |
JP4390465B2 (ja) * | 2003-03-12 | 2009-12-24 | Necエレクトロニクス株式会社 | 抵抗素子、半導体装置及びそれらの製造方法 |
JP3810375B2 (ja) * | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
JP4519097B2 (ja) * | 2006-03-29 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2011
- 2011-11-04 JP JP2011241938A patent/JP5864216B2/ja active Active
-
2012
- 2012-10-22 TW TW101138903A patent/TWI538153B/zh not_active IP Right Cessation
- 2012-10-30 EP EP12190535.0A patent/EP2590219A1/en not_active Withdrawn
- 2012-11-02 CN CN201710263382.0A patent/CN107068677B/zh active Active
- 2012-11-02 CN CN201210431974.6A patent/CN103094277B/zh active Active
- 2012-11-03 US US13/668,266 patent/US8710589B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001050533A1 (en) * | 2000-01-04 | 2001-07-12 | Sarnoff Corporation | Apparatus for current ballasting esd sensitive devices |
US6587320B1 (en) * | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
JP4080682B2 (ja) * | 2000-09-28 | 2008-04-23 | 株式会社東芝 | 半導体装置 |
US7646063B1 (en) * | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
JP2011155075A (ja) * | 2010-01-26 | 2011-08-11 | Tokai Rika Co Ltd | ブリッジ回路のオフセット電圧調整構造およびそれを備えた電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5864216B2 (ja) | 2016-02-17 |
CN103094277B (zh) | 2017-05-03 |
JP2013098453A (ja) | 2013-05-20 |
CN107068677A (zh) | 2017-08-18 |
TW201332081A (zh) | 2013-08-01 |
US8710589B2 (en) | 2014-04-29 |
US20130153959A1 (en) | 2013-06-20 |
EP2590219A1 (en) | 2013-05-08 |
CN103094277A (zh) | 2013-05-08 |
TWI538153B (zh) | 2016-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183612B2 (en) | Semiconductor device having an electrostatic discharge protecting element | |
US11189611B2 (en) | Electrostatic discharge protection semiconductor device | |
US8072030B2 (en) | Semiconductor device | |
KR20140100424A (ko) | 반도체 장치 | |
US9006830B2 (en) | Semiconductor device | |
CN107068677B (zh) | 半导体装置 | |
US9006831B2 (en) | Semiconductor device | |
CN105009264B (zh) | 半导体装置 | |
TWI575747B (zh) | 半導體裝置 | |
US6597021B2 (en) | Protection circuit and semiconductor device | |
CN110168715B (zh) | 电子装置 | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
JP2001102461A (ja) | 入力保護回路 | |
KR20210020612A (ko) | 정전기 방전 보호 회로 | |
JP2008227197A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |