TWI538123B - 具有雙側連接的積體電路封裝系統及其製造方法 - Google Patents

具有雙側連接的積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI538123B
TWI538123B TW100117533A TW100117533A TWI538123B TW I538123 B TWI538123 B TW I538123B TW 100117533 A TW100117533 A TW 100117533A TW 100117533 A TW100117533 A TW 100117533A TW I538123 B TWI538123 B TW I538123B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
contact
pin
sealing body
vertical cylinder
Prior art date
Application number
TW100117533A
Other languages
English (en)
Other versions
TW201222740A (en
Inventor
瑞亞 阿葛緹 帕葛拉
Original Assignee
星科金朋有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 星科金朋有限公司 filed Critical 星科金朋有限公司
Publication of TW201222740A publication Critical patent/TW201222740A/zh
Application granted granted Critical
Publication of TWI538123B publication Critical patent/TWI538123B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

具有雙側連接的積體電路封裝系統及其製造方法
本發明係關於一種積體電路封裝系統，更詳而言之，係關於一種用於具有雙側連接(dual side connection)的積體電路封裝系統之系統。
零件微縮化的增進、更大的積體電路(“ICs”)封裝密度、更好的性能以及更低的成本係電腦工業不斷追求的目標。半導體封裝件結構持續朝向微縮化邁進，以增進封裝件中所封裝之零件密度，同時縮減採用該等半導體封裝件結構之產品的尺寸。這是反應出對於資訊與通訊產品之尺寸、厚度、及成本縮減與效能增進的持續需求。
於可攜式資訊與通訊產品(如行動電話、免持式行動電話耳機、個人數位助理(PDA)、攝錄影機、筆記型電腦等)上這些需求更為顯著。欲將所有這些裝置製造得更小且更薄，以改善其可攜帶性。因此，必須將組裝進這些裝置中的大型積體電路(“LSI”)封裝件製造成更小且更薄。用以罩蓋並保護LSI的封裝件組構亦必須製造成更小且更薄。
消費性電子產品需求需要在積體電路封裝件中提供更多積體電路，同時自相矛盾地對於增加的積體電路系統提供更小的物理空間。另一種需求是持續降低成本。有一些技術主要著重於在個別積體電路中整合更多功能。有其他技術是著重於將這些積體電路堆疊進單一封裝件之中。儘管這些方法能夠在積體電路內提供更多功能，但是卻無法完全符合對於效能、整合性、及降低成本的需求。
因此，對於積體電路封裝系統提供經改善的晶片互連、及節省空間的需求仍然存在。有鑑於持續增加的商業競爭壓力，伴隨著消費者期望的成長及市場上產品區隔機會越趨縮減，使得對於這些問題的解決方案的尋求也益形關鍵。此外，降低成本、改善效率及效能以克服競爭壓力的需求，使得尋求這些問題的解決方案的必要性顯得更加迫切且必要。
這些問題的解決方案已經過長期探究，但先前的研究發展文獻皆未能提供任何教示或建議，因此這些問題的答案長期以來持續困擾著本技術領域中具有通常知識者。
本發明提供一種積體電路封裝系統的製造方法，包含：於封裝件載體上方接置積體電路；於該封裝件載體上壓製密封體，且該積體電路於該密封體中；穿過該密封體於該積體電路上方接置導電框架，該導電框架具有與水平罩蓋整合在一起的垂直柱體，且該垂直柱體位於該封裝件載體上，而該水平罩蓋位於該密封體上；以及自該水平罩蓋形成接點。
本發明提供一種積體電路封裝系統，係包括：封裝件載體；積體電路，係位於該封裝件載體上方；密封體，位於該封裝件載體上，且於其中包含有該積體電路；以及支撐終端，具有與接點整合在一起的垂直柱體，該垂直柱體穿過該密封體且位於該封裝件載體上，而該接點位於該密封體上且位於該積體電路上方，該接點的特性為其上方形成有經壓製的密封體與導電框架。
本發明之特定實施例除了上述步驟或元件以外尚具有其他步驟或元件或可以其他步驟或元件替代。當參照附加圖式時，於所屬技術領域中具有通常知識者將可藉由閱讀以下詳細說明書內容更清楚明瞭本發明的步驟或元件。
以下實施例係經充分詳細描述，以使得所屬技術領域中具有通常知識者能夠製造並使用本發明。應了解到，基於本發明所揭露之內容，其他實施例將變得清楚明瞭，且可完成所述之系統、程序、或機構變化而不背離本發明之範疇。
於以下說明書中，給定許多特定細節以助於透徹了解本發明。然而，將清楚了解到，無須這些特定細節亦可實現本發明。為了避免混淆本發明，並未詳細揭露一些眾所周知的電路、系統組構、及製程步驟。
顯示本發明之系統之附加圖式係半概略式的，且並未依據比例繪示，具體而言，為了清楚起見，一些尺寸於圖式中係以誇張的尺寸顯示。同樣地，儘管為了便於說明起見，該等圖式一般而言係以同樣的定向顯示，但是在大部份情況下，圖式中所示可為任意定向。一般而言，本發明可運作於任何定向。
本發明所揭露及描述的多個實施例具有一些共同的特徵，為了清楚起見及便於說明、描述及理解，彼此相同及類似的特徵將以類似的參考編號進行描述。為了方便說明，實施例經編號為第一實施例、第二實施例等，且並非意指具有任何其他含意或對本發明作出限制。
為了說明起見，本說明書中所使用的名詞“水平”係定義為平行本發明之平面或表面之平面，而與其定向無關。該名詞“垂直”係指垂直於剛才所定義的水平之方向。如“在…之上(above)”、“在…之下(below)”、底部(bottom)”、“頂部(top)”、“側邊(side)”(如”側壁(sidewall)”)、“較高(higher)”、“下側(lower)”、“上側(upper)”、“上方(over)”、“下方(under)”等名詞係相對於該水平平面所定義，如同圖式中所示。
名詞“在…上(on)”意指元件之間有直接接觸。名詞”直接位在…上(directly on)”意指一個元件與另一元件之間有直接接觸，而無中介元件。
名詞“主動側(active side)”係指於其上製造有主動電路系統的晶粒(die)、模組、封裝件、或電子結構之一側，或者指於該晶粒、該模組、該封裝件、或該電子結構內具有用於連接至該主動電路系統的元件之一側。本說明書中所使用的名詞“處理(processing)”包含形成上述結構所需之沉積材料或光阻(photoresist)、圖案化(patterning)、曝光、顯影(development)、蝕刻(etch)、清潔、及/或移除該材料或光阻。
現在請參照第1圖，顯示本發明的第一實施例中的積體電路封裝系統100的上視圖。該積體電路封裝系統100可具有封裝系統組構，可包含具有經蝕刻之框架與垂直互連(亦即習知的z-互連)的雙面封裝件上封裝件(PoP)系統。
該積體電路封裝系統100可包含密封體124，該密封體124定義為半導體封裝件的罩蓋，用以密封電性零件並提供機械性與環境保護。該積體電路封裝系統100可包含支撐終端126，該支撐終端126定義為具有導電結構的互連，用以提供物理性支撐並電性連接至外部系統(未顯示)。
該支撐終端126可包含引腳128，該引腳128定義為該支撐終端126提供電性連接至外部系統的一部份。更具體而言，該引腳128可為接合指、引腳指、或接點墊片。
儘管該引腳128可形成為不同的形狀，但是為了說明起見，該引腳128係顯示為矩形。舉例而言，該引腳128可為方形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端126可包含接點130，該接點130定義為該支撐終端126提供接置支撐及電性連接至外部系統的一部份。舉例而言，該接點130可為引腳、接點墊片、或電性接點。又舉例而言，該接點130可為重分配的引腳(redistributed lead)。
該接點130可形成為區域陣列(area array)，鄰近該引腳128且位於若干引腳128之間。該接點130可連接至該引腳128。
儘管該接點130可形成為不同的組構，但是為了說明起見，該接點130係顯示為完整的區域陣列。舉例而言，該接點130可形成為鄰近該引腳128的外圍陣列(peripheral array)。
儘管該接點130可形成為不同的形狀，但是又為了說明起見，該接點130係顯示為圓形。舉例而言，該接點130可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端126可包含導軌134，該導軌134定義為該引腳128與該接點130之間的電性連接。舉例而言，該導軌134可為信號導軌或導線(wire)。
該導軌134可形成為不同的組構。舉例而言，該導軌134可形成為具有不同長度。該導軌134的長度可基於該引腳128與該接點130的位置、該引腳128與該接點130之間的距離、用以形成該導軌134的繞線面積、或上述各者的結合而預先決定。
該引腳128可形成為一列(row)。儘管該引腳128可形成為不同的組構，但是為了說明起見，該引腳128係顯示為沿著該密封體124的非水平側144的兩列(two row)。舉例而言，該引腳128可形成為沿著該非水平側144的四列。
該引腳128可形成為與該非水平側144保持一段距離。該引腳128可形成為與該非水平側144保持該段距離，且該引腳128的另一側連接至該導軌134。
現在請參照第2圖，顯示該積體電路封裝系統100沿著第1圖的剖面線2--2的剖面圖。該積體電路封裝系統100可包含封裝件載體202。該封裝件載體202係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體202可為基板。舉例而言，該封裝件載體202可為層壓式基板或陶瓷基板。
該封裝件載體202可具有第一側204與相對該第一側204的第二側206。該封裝件載體202可於該第一側204包含載體墊片(carrier pad)208，更具體而言，可包含接點墊片、引腳、或電性接點。
積體電路214(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側204上方。內部互連220(更具體而言，係銲錫球(ball)、凸塊(bump)、或電性連接器(electrical connector))可電性連接至該第一側204與積體電路214。該內部互連220可以焊錫、金屬合金、或導電材料形成。
該密封體124可形成於該第一側204上方，罩蓋該積體電路214與該內部互連220。該支撐終端126可包含該引腳128、該接點130、以及該導軌134。該接點130可位於該密封體124上且位於該積體電路214上方。
該支撐終端126可包含垂直柱體235，該垂直柱體235定義為用以提供該積體電路封裝系統100的水平平面之間的電性連接之導電部份。該垂直柱體235可連接至該引腳128。
該垂直柱體235可與該引腳128、該接點130、及該導軌134整合在一起。換言之，該垂直柱體235、該引腳128、該接點130、及該導軌134可以共同材料形成，該共同材料的特性為具有單一整合結構(single integral structure)或剛性結構(solid structure)。
該垂直柱體235可接置穿過該密封體124。該垂直柱體235可接置於該載體墊片208上。該垂直柱體235可形成有垂直結構，該垂直結構垂直於該接點130與該導軌134。
該垂直柱體235可鄰近該密封體124的非水平側144。該垂直柱體235可與該非水平側144保持該段距離。該垂直柱體235可為該密封體124所密封或罩蓋。
現在請參照第3圖，顯示該積體電路封裝系統100於製造的壓製階段(pressing phase)中的剖面圖。該積體電路封裝系統100可包含該封裝件載體202以及利用該內部互連220連接至該封裝件載體202的積體電路214。
儘管可以有任意數量及任意類型的零件，但是為了說明起見，該積體電路封裝系統100係顯示為具有接置於該封裝件載體202上方的積體電路214。舉例而言，該積體電路封裝系統100可包含主動裝置與接置於該封裝件載體202上方的被動裝置。
該積體電路封裝系統100於製造步驟中可包含該密封體124。可利用可貫穿的密封材料形成該密封體124，該可貫穿的密封材料的特性為可固化(curable)、具流動性(flowable)、可傳導熱(thermally conductive)。更具體而言，該可貫穿的密封材料係可貫穿的薄膜黏接劑、B段薄膜中導線(B-stage wire infilm；B-stage WIF)黏接劑、黏性凝膠(viscous gel)、或其他任何可貫穿的密封體材料。
導電框架304係定義為用以提供物理性支撐與電性連接之結構。該導電框架304可以金屬、金屬合金、或導體形成。舉例而言，該導電框架304可以捲軸銅片(roller copper sheet)或者引腳框架(leadframe)形成。
該導電框架304可包含該垂直柱體235與水平罩蓋306，係定義為用以提供保護與支撐的剛性導電材料層，用於接置外部系統。舉例而言，該水平罩蓋306可包含在後續製程步驟中可能受到蝕刻或圖案化的材料。該垂直柱體235可垂直地連接至該水平罩蓋306。
該導電框架304可由該垂直柱體235與該水平罩蓋306整合在一起所形成。換言之，該導電框架304可由該垂直柱體235與該水平罩蓋306形成為單一整合結構或剛性結構。
如箭頭所示，可藉由壓製法形成該密封體124與位於其上方的導電框架304。該壓製法意指利用熱及施加壓力以接置該導電框架304並且形成該密封體124的方法。該壓製法不包含注入成型法。
該壓製法可用以施加向下壓力至該導電框架304與該密封體124，使得該密封體124被迫位於該封裝件載體202上。舉例而言，該壓製法可包含熱壓製程序(heat-pressing)、熱壓縮、或其他任何包含熱與壓力的密封製程。
該壓製法可迫使該垂直柱體235穿過該密封體124且位於該封裝件載體202上。該水平罩蓋306可位於該密封體124上且位於該積體電路214上方。
該密封體124可經壓製於該封裝件載體202上，且包含該積體電路214於其中。該壓製法可容許該密封體124流動並填充該封裝件載體202與該導電框架304之間的空間，罩蓋該積體電路214與該內部互連220。
舉例而言，該壓製法可於大約攝氏200度(℃)的溫度下實施。該壓製法可於大約5百萬帕斯卡(MPa)的壓力下實施。
當將該垂直柱體235連接或聯結至該載體墊片208時，可利用該封裝件載體202與該垂直柱體235之間的密封體124避免污染。舉例而言，藉由具有平坦底部表面的垂直柱體235與具有平坦頂部表面的載體墊片208以及在於乾淨的環境(例如：真空室)中實施聯結或聯結程序之前清潔(例如：藉由電漿)該垂直柱體235與該載體墊片208，可避免污染。
在接置該導電框架304之前，可於該載體墊片208上沉積附接層(未顯示)，更具體而言，可沉積黏性膠、環氧樹脂、或黏接劑。利用經接置的導電框架304，該垂直柱體235可利用該附接層連接至該載體墊片208。
現在請參照第4圖，顯示第3圖的結構於固化階段(curing phase)中的圖式。利用位於該密封體124上的水平罩蓋306與連接至該載體墊片208的垂直柱體235，可以固化法進一步處理該密封體124。
該固化法可包含鞏固或硬化該密封體124的程序。利用經固化的密封體124，該積體電路214與該內部互連220可受到密封及保護。固化該密封體124亦可強化該積體電路214與該封裝件載體202之間的附接，以及加強該垂直柱體235與該載體墊片208之間的附接或接合(bonding)。
現在請參照第5圖，顯示第4圖的結構於圖案化階段中的圖式。該支撐終端126可形成自第3圖的水平罩蓋306。更具體而言，圖案化製程可用以自該水平罩蓋306形成該引腳128、該接點130、以及該導軌134。
該圖案化製程可包含微影、蝕刻法，或其他任何移除製程。舉例而言，該圖案化製程可包含蝕刻、沖壓、切割、化學切削(chemical milling)、或上述各者的任何組合。
在該圖案化製程之後，可實施後端製程。舉例而言，該後端製程可包含標記(標記ing)與切單(sihgulation)。
在該圖案化製程之後，可形成該引腳128、該接點130、以及該導軌134。該密封體124、該引腳128、該接點130、以及該導軌134可形成為具有第3圖的密封體124與導電框架304形成於其上，第3圖的密封體124與導電框架304係在如前述的壓製階段中壓製而成。
該引腳128、該接點130、以及該導軌134不具有來自通常發現於注入成型程序中的成型階段向下力(mold phase downward force)的凹痕(dent)或標記特性。該引腳128、該接點130、以及該導軌134係完全位於該密封體124上方且並未位於該密封體124內。
該密封體124可具有因圖案化製程造成的移除特性，該圖案化製程自該水平罩蓋306形成該引腳128、該接點130、以及該導軌134。舉例而言，該移除特性可包含經蝕刻的表面、化學殘留物、或經化學處理的表面。
已經發現到，該積體電路封裝系統100可改善可靠度。該支撐終端126係形成自該導電框架304，該導電框架304具有與該水平罩蓋306整合在一起的垂直柱體235。藉由該密封體124與經壓製於其上的支撐終端126，可提供強健的結構，用以將外部系統可靠地接置於其上方，藉此提升可靠度。
也已經發現到，該積體電路封裝系統100提供電阻值降低的互連結構。該支撐終端126提供電阻值降低的互連結構。
現在請參照第6圖，顯示本發明的第二實施例中的積體電路封裝系統600的上視圖。該積體電路封裝系統600可包含密封體624，定義為半導體封裝件的罩蓋，用以密封電性零件且提供機械性與環境保護。
該積體電路封裝系統600可包含支撐終端626，該支撐終端626定義為具有導電結構的互連，用以提供物理性支撐且電性連接至外部系統(未顯示)。該支撐終端626可包含引腳628，該引腳628定義為該支撐終端626提供電性連接至外部系統的一部份。更具體而言，該引腳128可為接合指、引腳指、或接點墊片。
儘管該引腳628可形成為不同的形狀，但是為了說明起見，該引腳628係顯示為矩形。舉例而言，該引腳628可為方形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端626可包含接點630，該接點630定義為該支撐終端626提供接置支撐及電性連接至外部系統的一部份。舉例而言，該接點630可為引腳、接點墊片、或電性接點。又舉例而言，該接點630可為重分配的引腳。
該接點630可形成為區域陣列，鄰近該引腳628且位於若干引腳628之間。該接點630可連接至該引腳628。
儘管該接點630可形成為不同的組構，但是為了說明起見，該接點630係顯示為完整的區域陣列。舉例而言，該接點630可形成為鄰近該引腳628的外圍陣列。
儘管該接點630可形成為不同的形狀，但是又為了說明起見，該接點630係顯示為圓形。舉例而言，該接點630可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端626可包含導軌634，該導軌634定義為該引腳628與該接點630之間的電性連接。舉例而言，該導軌634可為信號導軌或導線(wire)。
該導軌634可形成為不同的組構。舉例而言，該導軌634可形成為具有不同長度。該導軌634的長度可基於該引腳628與該接點630的位置、該引腳628與該接點630之間的距離、用以形成該導軌634的繞線面積、或上述各者的結合而預先決定。
該引腳628可形成為一列(row)。儘管該引腳628可形成為不同的組構，但是為了說明起見，該引腳係顯示為沿著該密封體624的非水平側644的兩列(two row)。舉例而言，該引腳628可形成為沿著該非水平側644的四列。
該引腳628可形成為與該非水平側644保持一段距離。該引腳628可形成為與該非水平側644保持該段距離，且該引腳628的另一側連接至該導軌634。
現在請參照第7圖，顯示該積體電路封裝系統600沿著第6圖的剖面線7--7的剖面圖。該積體電路封裝系統600可包含封裝件載體702。該封裝件載體702係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體702可為基板。舉例而言，該封裝件載體702可為層壓式基板或陶瓷基板。
該封裝件載體702可具有第一側704與相對該第一側704的第二側706。該封裝件載體702可於該第一側704包含載體墊片708，更具體而言，可包含接點墊片、引腳、或電性接點。
積體電路714(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側704上方。內部互連720(更具體而言，係銲錫球、凸塊、或電性連接器(electrical connector))可電性連接至該第一側704與積體電路714。該內部互連720可以焊錫、金屬合金、或導電材料形成。
該密封體624可形成於該第一側704上方，罩蓋該積體電路714與該內部互連720。該支撐終端626可包含該引腳628、該接點630、以及該導軌634。該接點630可位於該密封體624上且位於該積體電路714上方。
該支撐終端626可包含垂直柱體735，該垂直柱體735定義為用以提供該積體電路封裝系統600的水平平面之間的電性連接之導電部份。該垂直柱體735可連接至該引腳628。
該垂直柱體735可與該引腳628、該接點630、及該導軌634整合在一起。換言之，該垂直柱體735、該引腳628、該接點630、及該導軌634可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該垂直柱體735可接置穿過該密封體624。該垂直柱體735可接置於該載體墊片708上。該垂直柱體735可形成有垂直結構，該垂直結構垂直於該接點630與該導軌634。
該垂直柱體735可位於第6圖的非水平側644。該垂直柱體735可於該非水平側644自該密封體624局部地顯露出來。利用顯露出來的側邊，該垂直柱體735可用於插槽連接(socket connection)。
現在請參照第8圖，顯示本發明的第三實施例中的積體電路封裝系統800的上視圖。該積體電路封裝系統800可包含密封體824，定義為半導體封裝件的罩蓋，用以密封電性零件且提供機械性與環境保護。
該積體電路封裝系統800可包含支撐終端826，該支撐終端826定義為具有導電結構的互連，用以提供物理性支撐且電性連接至外部系統(未顯示)。該支撐終端826可包含引腳828，該引腳828定義為該支撐終端826提供電性連接至外部系統的一部份。
該支撐終端826可包含接點830，該接點830定義為該支撐終端826提供接置支撐及電性連接至外部系統的一部份。該接點830可連接至該引腳828。
舉例而言，該接點630可為引腳、接點墊片、或電性接點。又舉例而言，該接點830可為重分配的引腳。
該支撐終端826可包含導軌834，該導軌834定義為該引腳828與該接點830之間的電性連接。舉例而言，該導軌834可為信號導軌或導線(wire)。
該導軌834可形成為不同的組構。舉例而言，該導軌834可形成為具有不同長度。該導軌834的長度可基於該引腳828與該接點830的位置、該引腳828與該接點830之間的距離、用以形成該導軌834的繞線面積、或上述各者的結合而預先決定。
該積體電路封裝系統800可包含額外支撐終端826，該額外支撐終端826定義為具有導電結構的互連，用以提供物理性支撐且電性連接至外部系統(未顯示)。該額外支撐終端826可包含額外引腳838，該額外引腳838定義為該額外支撐終端836提供電性連接至外部系統的一部份。
該支撐終端836可包含額外接點840，該額外接點840定義為該額外支撐終端836提供接置支撐及電性連接至外部系統的一部份。該額外接點840可連接至該額外引腳838。
舉例而言，該額外接點830可為引腳、接點墊片、或電性接點。又舉例而言，該額外接點830可為扇出互連(fan-out interconnect)或重分配的引腳。
該額外支撐終端836可包含額外導軌844，該導軌844定義為該額外引腳838與該額外接點840之間的電性連接。舉例而言，該額外導軌842可為信號導軌或導線(wire)。
該額外導軌842可形成為不同的組構。舉例而言，該額外導軌842可形成為具有不同長度。該額外導軌842的長度可基於該額外引腳838與該額外接點840的位置、該額外引腳838與該額外接點840之間的距離、用以形成該額外導軌842的繞線面積、或上述各者的結合而預先決定。
該引腳828與該額外引腳838可形成為一列(row)。儘管該引腳828與該額外引腳838可形成為不同的組構，但是為了說明起見，該引腳828與該額外引腳838係顯示為沿著該密封體824的非水平側844的兩列(two row)。舉例而言，該引腳828與該額外引腳838可形成為沿著該非水平側844的四列。
該引腳828與該額外引腳838可形成為與該非水平側844保持一段距離。該引腳828可形成為與該非水平側844保持該段距離，且該引腳828的另一側連接至該導軌834。該額外引腳838可形成額外側，該額外側與該非水平側844保持該段距離，且該額外引腳838的額外相對側連接至該額外導軌842。
儘管該引腳828與該額外引腳838可形成為不同的形狀，但是為了說明起見，該引腳828與該額外引腳838係顯示為矩形。舉例而言，該引腳828與該額外引腳838可為方形、三角形、多邊形、平行四邊形、或菱形。
該接點830可形成為區域陣列，鄰近該引腳828與該額外引腳838且位於若干引腳828與額外引腳838之間。該額外接點840可形成為一列(row)，鄰近該非水平側844且位於該非水平側844與若干引腳828與額外引腳838之間。
儘管該接點830可形成為不同的組構，但是為了說明起見，該接點830係顯示為完整的區域陣列。舉例而言，該接點830可形成為鄰近該引腳828與該額外引腳838的外圍陣列。
儘管該額外接點840可形成為不同的組構，但是為了說明起見，該額外接點840係顯示為兩列。舉例而言，該額外接點840可形成為外圍陣列，鄰近該非水平側844且位於該非水平側844與若干引腳828與額外引腳838之間。
再者，儘管該接點830與該額外接點840可形成為不同的形狀，但是為了說明起見，該接點830與該額外接點840係顯示為圓形。舉例而言，該接點830可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
現在請參照第9圖，顯示該積體電路封裝系統800沿著第8圖的剖面線9--9的剖面圖。該積體電路封裝系統800可包含封裝件載體902。該封裝件載體902係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體902可為基板。舉例而言，該封裝件載體902可為層壓式基板或陶瓷基板。又舉例而言，該封裝件載體902可為凹陷的基板。
該封裝件載體902可具有第一側904與相對該第一側904的第二側906。該封裝件載體902可於該第一側904包含載體墊片908，更具體而言，可包含接點墊片、引腳、或電性接點。
積體電路914(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側904上方。內部互連920(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第一側904與積體電路914。該內部互連920可以焊錫、金屬合金、或導電材料形成。
該密封體824可形成於該第一側904上方，罩蓋該積體電路914與該內部互連920。該支撐終端826可包含該引腳828、該接點830、以及該導軌834。該接點830可位於該密封體824上且位於該積體電路914上方。
該支撐終端826可包含垂直柱體935，該垂直柱體935定義為用以提供該積體電路封裝系統800的水平平面之間的電性連接之導電部份。該垂直柱體935可連接至該引腳828。
該垂直柱體935可與該引腳828、該接點830、及該導軌834整合在一起。換言之，該垂直柱體935、該引腳828、該接點830、及該導軌834可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該垂直柱體935可接置穿過該密封體824。該垂直柱體935可接置於該載體墊片908上。該垂直柱體935可形成有垂直結構，該垂直結構垂直於該接點830與該導軌834。
該垂直柱體935可鄰近該密封體824的非水平側844。該垂直柱體935可與該非水平側844保持該段距離。該垂直柱體935可為該密封體824所密封或罩蓋。
該額外接點840可鄰近該非水平側844。該額外接點840可位於該非水平側844與該引腳828之間。該額外接點840可位於該密封體824上。
現在請參照第10圖，顯示本發明的第四實施例中的積體電路封裝系統1000如第1圖的上視圖所例示的剖面圖。除了形成第2圖的封裝件載體202以外，該積體電路封裝系統1000可以第1圖的積體電路封裝系統100的方式形成。
該積體電路封裝系統1000可包含封裝件載體1002，該封裝件載體1002具有第一側1004、第二側1006、以及載體墊片1008。除了該封裝件載體1002可包含凹陷處1012(定義為位於該第一側1004的凹洞)以外，該封裝件載體1002可以類似該封裝件載體202的方式形成。
該積體電路封裝系統1000可包含積體電路1014、內部互連1020、以及密封體1024。該積體電路封裝系統1000可包含支撐終端1026，該支撐終端1026具有引腳1028、接點1030、導軌1034、以及垂直柱體1035。該積體電路1014、該內部互連1020、該密封體1024、以及該支撐終端1026可分別以類似第2圖的積體電路214、第2圖的內部互連220、第1圖的密封體124、以及第1圖的支撐終端126。
該積體電路1014可接置於該凹陷處1012內。該內部互連1020可電性連接至該封裝件載體1002與位於該凹陷處1012內的積體電路1014。
現在請參照第11圖，顯示本發明的第五實施例中的積體電路封裝系統1100如第6圖的上視圖所例示的剖面圖。除了增加底部填充材料以外，該積體電路封裝系統1100可以類似第6圖的積體電路封裝系統600的方式形成。
該積體電路封裝系統1100可包含封裝件載體1102，該封裝件載體1102具有第一側1104、第二側1106、以及載體墊片1108。該積體電路封裝系統1100可包含積體電路1114與內部互連1120。該封裝件載體1102、該積體電路1114、以及該內部互連1120可分別以類似第7圖的封裝件載體702、第7圖的積體電路714、以及第7圖的內部互連720的方式形成。
該積體電路封裝系統1100可於該封裝件載體1102與該積體電路1114之間的空間中包含底部填充1122(更具體而言，係環氧樹脂或任何底部填充樹脂材料)。舉例而言，可藉由分配程序(dispensing process)形成該底部填充1122。
該底部填充1122可保護該內部互連1120。在形成該底部填充1122之後，可縮減該積體電路1114的高度。
該積體電路封裝系統1100可包含密封體1124與支撐終端1126，該支撐終端1126具有引腳1128、接點1130、導軌1134、以及垂直柱體1135。該密封體1124與該支撐終端1126可分別以類似第6圖的密封體624以及第6圖的支撐終端626的方式形成。該密封體1124可罩蓋該底部填充1122。
現在請參照第12圖，顯示本發明的第六實施例中的積體電路封裝系統1200如第1圖的上視圖所例示的剖面圖。除了該積體電路封裝系統1200可包含雙側密封體(double-sided encapsulation)以外，該積體電路封裝系統1200可以類似第1圖的積體電路封裝系統100的方式形成。
該積體電路封裝系統1200可包含封裝件載體1202，該封裝件載體1202具有第一側1204、第二側1206、以及載體墊片1208。除了該封裝件載體1202可於該第二側1206包含第二載體墊片1210(更具體而言，係接點墊片、引腳、或電性接點)以外，該封裝件載體1202可以類似第2圖的封裝件載體202的方式形成。
該積體電路封裝系統1200可包含第一積體電路1214與第一內部互連1220。該第一積體電路1214與第一內部互連1220可分別以類似第2圖的積體電路214以及第2圖的內部互連220的方式形成。
該積體電路封裝系統1200可包含第一密封體1224與第一支撐終端1226，該第一支撐終端1226具有第一引腳1228、第一接點1230、第一導軌1234、以及第一垂直柱體1235。該第一密封體1224與第一支撐終端1226可分別以類似第1圖的密封體124與第1圖的支撐終端126的方式形成。
該第一支撐終端1226可接置於該第一側1204的上方。該第一接點1230可形成自第3圖的水平罩蓋306。
第二積體電路1248(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第二側1206上方。第二內部互連1250(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第二側1206與該第二積體電路1248。該第二內部互連1250可以焊錫、金屬合金、或導電材料形成。
該積體電路封裝系統1200可包含第二密封體1252，該第二密封體1252定義為半導體封裝件的罩蓋，用以密封電性零件並提供機械性與環境保護。該第二密封體1252可形成於該第二側1206上方，罩蓋該第二積體電路1248與該第二內部互連1250。
該積體電路封裝系統1200可包含第二支撐終端1254，該第二支撐終端1254定義為具有導電結構的互連，用以提供物理性支撐並電性連接至外部系統(未顯示)。該第二支撐終端1254可接置於相對該第一側1204的第二側1206上方。
該第二支撐終端1254可包含第二引腳1256，該第二引腳1256定義為該第二支撐終端1254提供電性連接至外部系統的一部份。更具體而言，該第二引腳1256可為接合指、引腳指、或接點墊片。
該第二支撐終端1254可包含第二接點1258，該第二接點1258定義為該第二支撐終端1254提供接置支撐及電性連接至外部系統的一部份。舉例而言，該第二接點1258可為引腳、接點墊片、或電性接點。又舉例而言，該第二接點1258可為重分配的引腳。
該第二接點1258可形成為區域陣列，鄰近該第二引腳1256且位於若干第二引腳1256之間。該第二接點1258可連接至該第二引腳1256。
該第二支撐終端1254可包含第二導軌1260，該第二導軌1260定義為該第二引腳1256與該第二接點1258之間的電性連接。舉例而言，該第二導軌1260可為信號導軌或導線(wire)。
該第二導軌1260可形成為不同的組構。舉例而言，該第二導軌1260可形成為具有不同長度。該第二導軌1260的長度可基於該第二引腳1256與該第二接點1258的位置、該第二引腳1256與該第二接點1258之間的距離、用以形成該第二導軌1260的繞線面積、或上述各者的結合而預先決定。
該第二引腳1256可沿著該第二密封體1252的第二非水平側1262形成為一列(row)。該第二引腳1256可形成為與該第二非水平側1262保持一段距離。該第二引腳1256可形成為與該第二非水平側1262保持該段距離，且第二引腳1256的另一側連接至該第二導軌1260。
該第二接點1258可位於該第二密封體1252上。該第二接點1258可位於該第二積體電路1248的上方。
該第二支撐終端1254可包含第二垂直柱體1261，該第二垂直柱體1261定義為用以提供該積體電路封裝系統1200的水平平面之間的電性連接之導電部份。該第二垂直柱體1261可連接至該第二引腳1256。
該第二垂直柱體1261可與該第二引腳1256、該第二接點1258、及該第二導軌1260整合在一起。換言之，該第二垂直柱體1261、該第二引腳1256、該第二接點1258、及該第二導軌1260可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該第二垂直柱體1261可接置穿過該第二密封體1252。該第二垂直柱體1261可接置於該第二載體墊片1210上且連接至該第二載體墊片1210。該第二垂直柱體1261可形成有垂直結構，該垂直結構垂直於該第二接點1258與該第二導軌1260。
該第二垂直柱體1261可鄰近該第二密封體1252的第二非水平側1262。該第二垂直柱體1261可與該第二非水平側1262保持該段距離。該第二垂直柱體1261可為該第二密封體1252所密封或罩蓋。
現在請參照第13圖，顯示本發明的第七實施例中的積體電路封裝系統1300的上視圖。該積體電路封裝系統1300可包含第二密封體1352，該第二密封體1352定義為半導體封裝件的罩蓋，用以密封電性零件並提供機械性與環境保護。舉例而言，該第二密封體1352可為多層級密封體(multi-level encapsulation)。
該積體電路封裝系統1300可包含第二支撐終端1354，該第二支撐終端1354定義為具有導電結構的互連，用以提供物理性支撐並電性連接至外部系統(未顯示)。該第二支撐終端1354可包含第二引腳1356，該第二引腳1356定義為該第二支撐終端1354提供電性連接至外部系統的一部份。
儘管該第二引腳1356可形成為不同的形狀，但是為了說明起見，該第二引腳1356係顯示為矩形。舉例而言，該第二引腳1356可為方形、三角形、多邊形、平行四邊形、或菱形。
該第二支撐終端1354可包含第二接點1358，該第二接點1358定義為該第二支撐終端1354提供接置支撐及電性連接至外部系統的一部份。舉例而言，該第二接點1358可為引腳、接點墊片、或電性接點。又舉例而言，該第二接點1358可為重分配的引腳。
該第二接點1358可形成為區域陣列，鄰近該第二引腳1356且位於若干第二引腳1356之間。該第二接點1358可連接至該第二引腳1356。
儘管該第二接點1358可形成為不同的組構，但是為了說明起見，該第二接點1358係顯示為完整的區域陣列。舉例而言，該第二接點1358可形成為鄰近該第二引腳1356的外圍陣列。
儘管該第二接點1358可形成為不同的形狀，但是又為了說明起見，該第二接點1358係顯示為圓形。舉例而言，該第二接點1358可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該第二支撐終端1354可包含第二導軌1360，該第二導軌1360定義為該第二引腳1356與該第二接點1358之間的電性連接。舉例而言，該第二導軌1360可為信號導軌或導線(wire)。
該第二導軌1360可形成為不同的組構。舉例而言，該第二導軌1360可形成為具有不同長度。該第二導軌1360的長度可基於該第二引腳1356與該第二接點1358的位置、該第二引腳1356與該第二接點1358之間的距離、用以形成該第二導軌1360的繞線面積、或上述各者的結合而預先決定。
該第二引腳1356可形成為一列(row)。儘管該第二引腳1356可形成為不同的組構，但是為了說明起見，該第二引腳1356係顯示為沿著該第二密封體1352的第二非水平側1362的兩列(two row)。舉例而言，該第二引腳1356可形成為沿著該第二非水平側1362的四列。
該第二引腳1356可形成為與該第二非水平側1362保持一段距離。該第二引腳1356可形成為與該第二非水平側1362保持該段距離，且該第二引腳1356的另一側連接至該第二導軌1360。
現在請參照第14圖，顯示該積體電路封裝系統1300沿著第13圖的剖面線14--14的剖面圖。該積體電路封裝系統1300可包含封裝件載體1402。該封裝件載體1402係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體1402可為基板。舉例而言，該封裝件載體1402可為層壓式基板或陶瓷基板。
該封裝件載體1402可具有第一側1404與相對該第一側1404的第二側1406。該封裝件載體1402可於該第一側1404包含載體墊片1408，更具體而言，可包含接點墊片、引腳、或電性接點。
第一積體電路1414(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側1404上方。第一內部互連1420(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第一側1404與第一積體電路1414。該第一內部互連1420可以焊錫、金屬合金、或導電材料形成。
該積體電路封裝系統1300可包含密封體1424，該密封體1424定義為半導體封裝件的罩蓋，用以密封電性零件並提供機械性與環境保護。該第一密封體1424可形成於該第一側1404上方，罩蓋該第一積體電路1414與該第一內部互連1420。
該積體電路封裝系統1300可包含第一支撐終端1426，該第一支撐終端1426具有第一引腳1428、第一接點1430、第一導軌1434、以及第一垂直柱體1435。該第一支撐終端1426可以類似第1圖的支撐終端126的方式形成。舉例而言，該第一接點1430可形成自第3圖的水平罩蓋306。
第二積體電路1448(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一接點1430上方。第二內部互連1450(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第一接點1430與該第二積體電路1448。該第二內部互連1450可以焊錫、金屬合金、或導電材料形成。
該第二密封體1352可形成於該第一支撐終端1426上方，罩蓋該第二積體電路1448與該第二內部互連1450。該第二支撐終端1354可接置於該第一支撐終端1426與該第二密封體1352的上方。
該第二支撐終端1354可包含該第二引腳1356、該第二接點1358、以及該第二導航1360。該第二接點1358可位於該第二密封體1352上以及該第二積體電路1448上方。
該第二支撐終端1354可包含第二垂直柱體1461，該第二垂直柱體1461定義為用以提供該積體電路封裝系統1300的水平平面之間的電性連接之導電部份。該第二垂直柱體1461可連接至該第二引腳1356。
該第二垂直柱體1461可與該第二引腳1356、該第二接點1358、及該第二導軌1360整合在一起。換言之，該第二垂直柱體1461、該第二引腳1356、該第二接點1358、及該第二導軌1360可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該第二垂直柱體1461可接置穿過該第二密封體1352。該第二垂直柱體1461可接置於該第一引腳1428上。該第二垂直柱體1461可形成有垂直結構，該垂直結構垂直於該第二接點1358與該第二導軌1360。
該第一支撐終端1426的第一引腳1428可利用附接層(未顯示，更具體而言，係黏性膠、環氧樹脂、焊錫、或導電材料)連接至該第二支撐終端1354的第二垂直柱體1461。該附接層可為具導電性的，以電性連接該第一支撐終端1426與該第二支撐終端1354。
又或者，該第一支撐終端1426與該第二支撐終端1354可接合在一起。舉例而言，可藉由將第二支撐終端1354壓製於該第一支撐終端1426上利用熱壓縮接合將該第一支撐終端1426與該第二支撐終端1354接合在一起。
該第二垂直柱體1461可鄰近該第二密封體1352的第二非水平側1362。該第二垂直柱體1461可與該第二非水平側1362保持該段距離。該第二垂直柱體1461可為該第二密封體1352所密封或罩蓋。
現在請參照第15圖，顯示本發明的第八實施例中的積體電路封裝系統1500的上視圖。該積體電路封裝系統1500可包含支撐終端1526，該支撐終端1526定義為具有導電結構的互連，用以提供物理性支撐並電性連接至外部系統(未顯示)。
該支撐終端1526可包含引腳1528，該引腳1528定義為該支撐終端1526提供電性連接至外部系統的一部份。更具體而言，該引腳1528可為接合指、引腳指、或接點墊片。
儘管該引腳1528可形成為不同的形狀，但是為了說明起見，該引腳1528係顯示為矩形。舉例而言，該引腳1528可為方形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端1526可包含接點1530，該接點1530定義為該支撐終端1526提供接置支撐及電性連接至外部系統的一部份。舉例而言，該接點1530可為引腳、接點墊片、或電性接點。又舉例而言，該接點1530可為重分配的引腳。
該接點1530可形成為區域陣列，鄰近該引腳1528且位於若干引腳1528之間。該接點1530可連接至該引腳1528。
儘管該接點1530可形成為不同的組構，但是為了說明起見，該接點1530係顯示為完整的區域陣列。舉例而言，該接點1530可形成為鄰近該引腳1528的外圍陣列。
儘管該接點1530可形成為不同的形狀，但是又為了說明起見，該接點1530係顯示為圓形。舉例而言，該接點1530可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端1526可包含導軌1534，該導軌1534定義為該引腳1528與該接點1530之間的電性連接。舉例而言，該導軌1534可為信號導軌或導線(wire)。
該導軌1534可形成為不同的組構。舉例而言，該導軌1534可形成為具有不同長度。該導軌1534的長度可基於該引腳1528與該接點1530的位置、該引腳1528與該接點1530之間的距離、用以形成該導軌1534的繞線面積、或上述各者的結合而預先決定。
該積體電路封裝系統1500可包含阻蝕材料(resist material)1546，該阻蝕材料1546提供電性絕緣及保護。該阻蝕材料1546可施加於該支撐終端1526附近。舉例而言，可利用圖案化製程、材料沉積、或其他任何處理方法來施加該阻蝕材料1546。
舉例而言，該阻蝕材料1546可提供電性絕緣，以防止焊錫造成短路小橋(small bridge)。又舉例而言，該阻蝕材料1546可包含焊錫阻擋(solder resist)、聚亞醯胺(polyimide；PI)、環氧樹脂、或任何絕緣體。
現在請參照第16圖，顯示該積體電路封裝系統1500沿著第15圖的剖面線16--16的剖面圖。該積體電路封裝系統1500可包含封裝件載體1602。該封裝件載體1602係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體1602可為基板。舉例而言，該封裝件載體1602可為層壓式基板或陶瓷基板。
該封裝件載體1602可具有第一側1604與相對該第一側1604的第二側1606。該封裝件載體1602可於該第一側1604包含載體墊片1608，更具體而言，可包含接點墊片、引腳、或電性接點。
積體電路1614(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側1604上方。內部互連1620(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第一側1604與積體電路1614。該內部互連1620可以焊錫、金屬合金、或導電材料形成。
該積體電路封裝系統1500可包含密封體1624，定義為半導體封裝件的罩蓋，用以密封電性零件且提供機械性與環境保護。該密封體1624可形成於該第一側1604上方，罩蓋該積體電路1614與該內部互連1620。
該支撐終端1526可包含該引腳1528、該接點1530、以及該導軌1534。該接點1530可位於該密封體1624上以及該積體電路1614上方。
該支撐終端1526可包含垂直柱體1635，該垂直柱體1635定義為用以提供該積體電路封裝系統1500的水平平面之間的電性連接之導電部份。該垂直柱體1635可連接至該引腳1528。
該垂直柱體1635可與該引腳1528、該接點1530、及該導軌1534整合在一起。換言之，該垂直柱體1635、該引腳1528、該接點1530、及該導軌1534可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該垂直柱體1635可接置穿過該密封體1624。該垂直柱體1635可接置於該載體墊片1608上。該垂直柱體1635可形成有垂直結構，該垂直結構垂直於該接點1530與該導軌1534。
該引腳1528可沿著該密封體1624的非水平側1544形成為一列。該引腳1528可形成為與該非水平側1544保持一段距離。該引腳1528可形成為與該非水平側1544保持該段距離，且該引腳1528的另一側連接至該導軌1534。
該垂直柱體1635可鄰近該密封體1624的非水平側1544。該垂直柱體1635可與該非水平側1544保持該段距離。該垂直柱體1635可為該密封體1624所密封或罩蓋。
該阻蝕材料1546可施加於該密封體1624的上方。可施加該阻蝕材料1546以罩蓋一部份密封體1624。該阻蝕材料1546可施加於該支撐終端1526附近，包含該引腳1528、該接點1530、以及該導軌1534。
已經發現到，該積體電路封裝系統1500進一步改善可靠度。施加於該密封體1624上方與該支撐終端1526附近的阻蝕材料1546提供了電性絕緣，以防止電性短路。該阻蝕材料1546亦提供了對於氧化與腐蝕的防護，藉此進一步提升可靠度。
現在請參照第17圖，顯示本發明的第九實施例中的積體電路封裝系統1700的上視圖。該積體電路封裝系統1700可包含密封體1724，該密封體1724定義為半導體封裝件的罩蓋，用以密封電性零件並提供機械性與環境保護。
該積體電路封裝系統1700可包含支撐終端1726，該支撐終端1726定義為具有導電結構的互連，用以提供物理性支撐並電性連接至外部系統(未顯示)。該支撐終端1726可包含引腳1728，該引腳1728定義為該支撐終端1726提供電性連接至外部系統的一部份。更具體而言，該引腳1728可為接合指、引腳指、或接點墊片。
儘管該引腳1728可形成為不同的形狀，但是為了說明起見，該引腳1728係顯示為矩形。舉例而言，該引腳1728可為方形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端1276可包含接點1730，該接點1730定義為該支撐終端1726提供接置支撐及電性連接至外部系統的一部份。舉例而言，該接點1730可為引腳、接點墊片、或電性接點。又舉例而言，該接點1730可為重分配的引腳。
該接點1730可形成為區域陣列，鄰近該引腳1728且位於若干引腳1728之間。該接點1730可連接至該引腳1728。
儘管該接點1730可形成為不同的組構，但是為了說明起見，該接點1730係顯示為完整的區域陣列。舉例而言，該接點1730可形成為鄰近該引腳1728的外圍陣列。
儘管該接點1730可形成為不同的形狀，但是又為了說明起見，該接點1730係顯示為圓形。舉例而言，該接點1730可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該接點1730可包含溝槽1732，藉由該溝槽1732提供支撐結構，以接置及附接該積體電路封裝系統1700上方的外部系統。更具體而言，該溝槽1732可具有凹洞或凹陷處。舉例而言，具有溝槽1732的接點1730能夠對接置於該接點1730上的頂部封裝件凸塊提供較佳的接觸。
儘管該溝槽1732可形成為不同的形狀，但是為了說明起見，該溝槽1732係顯示為圓形。舉例而言，該溝槽1732可為方形、矩形、三角形、多邊形、平行四邊形、或菱形。
該支撐終端1726可包含導軌1734，該導軌1734定義為該引腳1728與該接點1730之間的電性連接。舉例而言，該導軌1734可為信號導軌或導線(wire)。
該導軌1734可形成為不同的組構。舉例而言，該導軌1734可形成為具有不同長度。該導軌1734的長度可基於該引腳1728與該接點1730的位置、該引腳1728與該接點1730之間的距離、用以形成該導軌1734的繞線面積、或上述各者的結合而預先決定。
該引腳1728可形成為一列。儘管該引腳1728可形成為不同的組構，但是為了說明起見，該引腳1728係顯示為沿著該密封體1724的非水平側1744的兩列。舉例而言，該引腳1728可形成為沿著該非水平側1744的四列。
該引腳1728可形成為與該非水平側1744保持一段距離。該引腳1728可形成為與該非水平側1744保持該段距離，且該引腳1728的另一側連接至該導軌1734。
現在請參照第18圖，顯示該積體電路封裝系統1700沿著第17圖的剖面線18--18的剖面圖。該積體電路封裝系統1700可包含封裝件載體1802。該封裝件載體1802係用於接置及連接裝置與積體電路，該裝置與積體電路係作為系統中所使用的最終產品的一部份。
更具體而言，該封裝件載體1802可為基板。舉例而言，該封裝件載體1802可為層壓式基板或陶瓷基板。
該封裝件載體1802可具有第一側1804與相對該第一側1804的第二側1806。該封裝件載體1802可於該第一側1804包含載體墊片1808，更具體而言，可包含接點墊片、引腳、或電性接點。
積體電路1814(更具體而言，係覆晶、積體電路晶粒、半導體裝置、或晶片)可接置於該第一側1804上方。內部互連1820(更具體而言，係銲錫球、凸塊、或電性連接器)可電性連接至該第一側1804與積體電路1814。該內部互連1820可以焊錫、金屬合金、或導電材料形成。
該密封體1724可形成於該第一側1804上方，罩蓋該積體電路1814與該內部互連1820。該支撐終端1726可包含該引腳1728、該接點1730(具有溝槽1732)、以及該導軌1734。該溝槽1732可提供支撐，以接置及附接該接點1730上方的外部系統。該接點1730可位於該密封體1724上以及該積體電路1814上方。
該支撐終端1726可包含垂直柱體1835，該垂直柱體1835定義為用以提供該積體電路封裝系統1700的水平平面之間的電性連接之導電部份。該垂直柱體1835可連接至該引腳1728。
該垂直柱體1835可與該引腳1728、該接點1730、及該導軌1734整合在一起。換言之，該垂直柱體1835、該引腳1728、該接點1730、及該導軌1734可以共同材料形成，該共同材料的特性為具有單一整合結構或剛性結構。
該垂直柱體1835可接置穿過該密封體1724。該垂直柱體1835可接置於該載體墊片1808上。該垂直柱體1835可形成有垂直結構，該垂直結構垂直於該接點1730與該導軌1734。
該垂直柱體1835可鄰近該密封體1724的非水平側1744。該垂直柱體1835可與該非水平側1744保持該段距離。該垂直柱體1835可為該密封體1724所密封或罩蓋。
已經發現到，該積體電路封裝系統1700能夠改善對外部系統的連接性。具有溝槽1732的接點1730提供能夠使外部系統接置且附接於其上的強健結構，藉此改善對外部系統的連接性。
現在請參照第19圖，本發明的第十實施例中的積體電路封裝系統1900如第1圖的上視圖所例示的剖面圖。除了形成第2圖的積體電路214以外，該積體電路封裝系統1900可以類似第1圖的積體電路封裝系統100的方式形成。
該積體電路封裝系統1900可包含封裝件載體1902，該封裝件載體1902具有第一側1904、第二側1906、以及載體墊片1908。該封裝件載體1902可以類似第2圖的封裝件載體202的方式形成。
該積體電路封裝系統1900可包含積體電路1914。除了該積體電路1914可包含矽穿孔1916(定義為用以將該積體電路1914連接至外部零件之電性連接)以外，該積體電路1914可以類似該積體電路214的方式形成。
更具體而言，該矽穿孔1916可為以導電材料形成的電性通道。舉例而言，可以銅(Cu)、金屬、或金屬合金形成該矽穿孔1916。
該積體電路封裝系統1900可包含內部互連1920。該內部互連1920可以類似第2圖的內部互連220的方式形成。
第二內部互連1921(更具體而言，係螺柱(stud)、柱體、柱子、銲錫球、凸塊、或連接器)可形成於該積體電路1914上。該第二內部互連1921可電性連接至該矽穿孔1916。該第二內部互連1921可以焊錫、金屬、合金、或導電材料形成。
該積體電路封裝系統1900可包含密封體1924。該密封體1924可以類似第1圖的密封體124的方式形成。
該密封體1924可罩蓋部份該第二內部互連1921。該第二內部互連1921可自該密封體1924局部地顯露出來。
該積體電路封裝系統1900可包含支撐終端1926，該支撐終端1926具有引腳1928、接點1930、導軌1934、以及垂直柱體1935。該支撐終端1926可以類似第1圖的支撐終端126的方式形成。
該接點1930可接置於該第二內部互連1921上。該接點1930可電性連接至該第二內部互連1921。利用該第二內部互連1921連接至該矽穿孔1916之接點1930能夠使得外部零件直接與該積體電路1914連通。
現在請參照第20圖，顯示本發明的進一步實施例中的積體電路封裝系統100的製造方法2000的流程圖。該製造方法2000包含：於步驟2002中，於封裝件載體上方接置積體電路；於步驟2004中，於該封裝件載體上壓製密封體，且於該密封體中包含有該積體電路；於步驟2006中，穿過該密封體於該積體電路上方接置導電框架，該導電框架具有與水平罩蓋整合在一起的垂直柱體，且該垂直柱體位於該封裝件載體上，而該水平罩蓋位於該密封體上；以及於步驟2008中，自該水平罩蓋形成接點。
本發明可包含積體電路封裝系統，該積體電路封裝系統具有由密封體所罩蓋的任何配置及零件類型的結構，且並不限定於前述實施例所揭露的態樣。此外，接置於該積體電路封裝系統上的外部系統可為具有任意配置的任何零件。
所產生的方法、程序、設備、裝置、產品、及/或系統係直接易懂的、具成本效益的、不複雜的、多功能的、精確的、敏銳的、且有效的，並且能夠以習知零件實現，達到簡易、有效率、具成本效益的製造、應用及利用。
本發明的另一個重要態樣係能夠支持並維護降低成本、簡化系統、及增進效能的長期趨勢。
本發明的這些及其他態樣，使得本領域之技術狀態邁入至少下一個層次。
儘管已結合特定的最佳實施方式對本發明進行描述，但是應了解到，於所屬技術領域中具有通常知識者有鑑於上述說明書內容將清楚了解本發明的許多變動、修改、及變化形式。因此，本發明意圖涵蓋落入本發明申請專利範圍內的所有此類變動、修改、及變化形式。到目前為止，本說明書中所提及或附加圖式中所顯示的所有事項應理解成作為說明之目的，而並非限定本發明。
100、800、1000、1100、1200、1300、1500、1700、1900‧‧‧積體電路封裝系統
124、624、824、1024、1124、1624、1724、1924‧‧‧密封體
126、626、826、1026、1126‧‧‧支撐終端
128、628、828、1028、1128、1528、1728、1928‧‧‧引腳
130、630、830、1030、1130、1530、1730、1930‧‧‧接點
134、634、834、1034、1134、1534、1734、1934‧‧‧導軌
144、644、844‧‧‧非水平側
202、702、902、1002、1102、1202、1402、1602、1802、1902‧‧‧封裝件載體
204、704、904、1004、1104、1204、1404、1604、1804、1904‧‧‧第一側
206、706、906、1006、1106、1206、1406、1606、1806、1906‧‧‧第二側
208、708、908、1008、1108、1208、1408、1608、1808、1908‧‧‧載體墊片
214、714、914、1014、1114、1614、1814、1914‧‧‧積體電路
220、720、1020、1120‧‧‧內部互連
235、735、935、1035、1135、1635、1835、1935‧‧‧垂直柱體
304‧‧‧導電框架
306‧‧‧水平罩蓋
600‧‧‧積體電路封裝系
836‧‧‧額外支撐終端
838‧‧‧額外引腳
840‧‧‧額外接點
842．．．額外導軌
1012．．．凹陷處
1122．．．底部填充
1210．．．第二載體墊片
1214、1414．．．第一積體電路
1220、1420．．．第一內部互連
1224、1424．．．第一密封體
1226、1426．．．第一支撐終端
1228、1428．．．第一引腳
1256、1356．．．第二引腳
1230、1430．．．第一接點
1258、1358．．．第二接點
1234、1434．．．第一導軌
1235、1435．．．第一垂直柱體
1248、1448．．．第二積體電路
1250、1450．．．第二內部互連
1252、1352．．．第二密封體
1254、1354．．．第二支撐終端
1260、1360．．．第二導軌
1261、1461．．．第二垂直柱體
1262、1362．．．第二非水平側
1526、1726、1926．．．支撐終端
1544、1744．．．非水平側
1546．．．阻蝕材料
1620、1820、1920．．．內部互連
1732．．．溝槽
1916．．．矽穿孔
1921．．．第二內部互連
2000．．．方法
2002、2004、2006、2008．．．步驟
第1圖係本發明的第一實施例中的積體電路封裝系統的上視圖；
第2圖係該積體電路封裝系統沿著第1圖的剖面線2--2的剖面圖；
第3圖係該積體電路封裝系統於製造的壓製階段中的剖面圖；
第4圖係第3圖的結構在固化階段中的圖式；
第5圖係第4圖的結構在圖案化階段中的圖式；
第6圖係本發明的第二實施例中的積體電路封裝系統的上視圖；
第7圖係該積體電路封裝系統沿著第6圖的剖面線7--7的剖面圖；
第8圖係本發明的第三實施例中的積體電路封裝系統的上視圖；
第9圖係該積體電路封裝系統沿著第8圖的剖面線9--9的剖面圖；
第10圖係本發明的第四實施例中的積體電路封裝系統如第1圖的上視圖所例示的剖面圖；
第11圖係本發明的第五實施例中的積體電路封裝系統如第6圖的上視圖所例示的剖面圖；
第12圖係本發明的第六實施例中的積體電路封裝系統如第1圖的上視圖所例示的剖面圖；
第13圖係本發明的第七實施例中的積體電路封裝系統的上視圖；
第14圖係該積體電路封裝系統沿著第13圖的剖面線14--14的剖面圖；
第15圖係本發明的第八實施例中的積體電路封裝系統的上視圖；
第16圖係該積體電路封裝系統沿著第15圖的剖面線16--16的剖面圖；
第17圖係本發明的第九實施例中的積體電路封裝系統的上視圖；
第18圖係該積體電路封裝系統沿著第17圖的剖面線18--18的剖面圖；
第19圖係本發明的第十實施例中的積體電路封裝系統如第1圖的上視圖所例示的剖面圖；
第20圖係本發明的進一步實施例中的積體電路封裝系統的製造方法的流程圖。
2000．．．方法
2002、2004、2006、2008．．．步驟

Claims (10)

  1. 一種積體電路封裝系統的製造方法，係包括：於封裝件載體上方接置積體電路；於該封裝件載體上壓製密封體，且該積體電路係於該密封體中；穿過該密封體而於該積體電路上方接置導電框架，該導電框架具有與水平罩蓋整合在一起的垂直柱體，且該垂直柱體位於該封裝件載體上，而該水平罩蓋位於該密封體上；以及自該水平罩蓋形成接點，其中，該接點自該垂直柱體水平偏移，且該水平罩蓋、該垂直柱體及該接點係由單一結構形成。
  2. 如申請專利範圍第1項所述之方法，其中，於該封裝件載體上方接置該積體電路包含將該積體電路接置於該封裝件載體的凹陷處內。
  3. 如申請專利範圍第1項所述之方法，復包括在該封裝件載體與該積體電路之間形成底部填充。
  4. 如申請專利範圍第1項所述之方法，其中：形成該接點包含自該水平罩蓋形成第一接點；以及復包括：於該封裝件載體上方且相對該第一接點接置第二接點。
  5. 如申請專利範圍第1項所述之方法，其中：形成該接點包含自該水平罩蓋形成第一接點；以及 復包括：於該第一接點上方接置第二接點。
  6. 一種積體電路封裝系統，係包括：封裝件載體；積體電路，係位於該封裝件載體上方；密封體，係位於該封裝件載體上，且該積體電路係於該密封體中；以及支撐終端，係具有與接點整合在一起的垂直柱體，該接點自該垂直柱體水平偏移，該垂直柱體穿過該密封體且位於該封裝件載體上，而該接點位於該密封體上且位於該積體電路上方，該接點的特性為其上方形成有經壓製的該密封體與導電框架，且該垂直柱體及該接點係由單一結構形成。
  7. 如申請專利範圍第6項所述之系統，其中：該封裝件載體具有凹陷處；以及該積體電路係位於該凹陷處內。
  8. 如申請專利範圍第6項所述之系統，復包括位於該封裝件載體與該積體電路之間的底部填充。
  9. 如申請專利範圍第6項所述之系統，其中：該支撐終端包含第一支撐終端，具有與第一接點整合在一起的第一垂直柱體，該第一接點位於該密封體上且位於該積體電路上方；以及復包括：第二接點，係位於該封裝件載體上方且相對該第一 接點。
  10. 如申請專利範圍第6項所述之系統，其中：該支撐終端包含第一支撐終端，具有與第一接點整合在一起的第一垂直柱體，該第一接點位於該密封體上且位於該積體電路上方；以及復包括：第二接點，係位於該第一接點上方。
TW100117533A 2010-05-27 2011-05-19 具有雙側連接的積體電路封裝系統及其製造方法 TWI538123B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/789,203 US8482115B2 (en) 2010-05-27 2010-05-27 Integrated circuit packaging system with dual side connection and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201222740A TW201222740A (en) 2012-06-01
TWI538123B true TWI538123B (zh) 2016-06-11

Family

ID=45021404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117533A TWI538123B (zh) 2010-05-27 2011-05-19 具有雙側連接的積體電路封裝系統及其製造方法

Country Status (3)

Country Link
US (1) US8482115B2 (zh)
KR (1) KR101863850B1 (zh)
TW (1) TWI538123B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI538112B (zh) * 2013-11-01 2016-06-11 南茂科技股份有限公司 一種引線框架之封裝結構及其製造方法
TWI563612B (en) * 2014-04-28 2016-12-21 Powertech Technology Inc Thermally-enhanced semiconductor 3d package-on-package stacked device
KR102337876B1 (ko) 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
US9601467B1 (en) * 2015-09-03 2017-03-21 Invensas Corporation Microelectronic package with horizontal and vertical interconnections
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US20060275952A1 (en) 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
JP3941877B2 (ja) 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US7535086B2 (en) 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US20080203557A1 (en) 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US20090057903A1 (en) 2007-03-29 2009-03-05 Yoshio Okayama Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
US8247893B2 (en) * 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
US8067307B2 (en) 2008-02-26 2011-11-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8270176B2 (en) 2008-08-08 2012-09-18 Stats Chippac Ltd. Exposed interconnect for a package on package system
US7843047B2 (en) 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor

Also Published As

Publication number Publication date
TW201222740A (en) 2012-06-01
US20110291257A1 (en) 2011-12-01
KR101863850B1 (ko) 2018-06-01
US8482115B2 (en) 2013-07-09
KR20110130365A (ko) 2011-12-05

Similar Documents

Publication Publication Date Title
TWI538123B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
TWI518871B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
KR101768659B1 (ko) 봉입된 비아를 구비하는 집적회로 패키징 시스템 및 그 제조 방법
US7989950B2 (en) Integrated circuit packaging system having a cavity
TWI512849B (zh) 具有堆疊式封裝件之積體電路封裝系統及其製造方法
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US8952513B2 (en) Stack type semiconductor package and method of fabricating the same
TWI495040B (zh) 雙面連接之積體電路封裝系統及其製造方法
US20120286432A1 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR20080081125A (ko) 인터포저를 구비한 집적 회로 패키지 시스템
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
KR20140120001A (ko) 관통 전극 및 접착 층을 갖는 반도체 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
US8420950B2 (en) Circuit system with leads and method of manufacture thereof
KR20110016018A (ko) 반도체 패키지
JP2006040983A (ja) 半導体装置の製造方法
TW201810545A (zh) 電子封裝件及其製法