JP3941877B2 - 両面電極パッケージ及びその製造方法 - Google Patents

両面電極パッケージ及びその製造方法 Download PDF

Info

Publication number
JP3941877B2
JP3941877B2 JP2005331156A JP2005331156A JP3941877B2 JP 3941877 B2 JP3941877 B2 JP 3941877B2 JP 2005331156 A JP2005331156 A JP 2005331156A JP 2005331156 A JP2005331156 A JP 2005331156A JP 3941877 B2 JP3941877 B2 JP 3941877B2
Authority
JP
Japan
Prior art keywords
electrode
lead frame
double
package
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005331156A
Other languages
English (en)
Other versions
JP2007141994A (ja
Inventor
政道 石原
治文 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Oki Electric Industry Co Ltd
Original Assignee
Kyushu Institute of Technology NUC
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC, Oki Electric Industry Co Ltd filed Critical Kyushu Institute of Technology NUC
Priority to JP2005331156A priority Critical patent/JP3941877B2/ja
Priority to CN2006800425359A priority patent/CN101313402B/zh
Priority to US12/093,708 priority patent/US8154110B2/en
Priority to PCT/JP2006/321956 priority patent/WO2007058074A1/ja
Priority to KR1020087011640A priority patent/KR100970855B1/ko
Publication of JP2007141994A publication Critical patent/JP2007141994A/ja
Application granted granted Critical
Publication of JP3941877B2 publication Critical patent/JP3941877B2/ja
Priority to US13/412,128 priority patent/US8501542B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、ＬＳＩチップをモールド樹脂により封止して、おもて（表）面側と裏面側の両面に外部接続用の電極を備える両面電極パッケージ及びその製造方法に関する。
ＬＳＩチップの高集積化に伴い、パッケージサイズの縮小化も強く要求されており、様々な実装パッケージ構造が提案されている。近年、半導体ベアチップに貫通電極を形成して積層しようとする開発が盛んに行われている。一方、リアルサイズの両面電極パッケージもこれから製品化される可能性が高い。いずれの技術においても、従来の両面電極パッケージは常に貫通電極構造を必要としているが（特許文献１，特許文献２参照）、現在の貫通孔の絶縁方法は、高温で処理されるため半導体の実装プロセスへの適用は困難であった。このように、半導体基板への貫通孔の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに配線することが望まれる。
特開２００３−２４９６０４号公報 特開２００２−１５８３１２号公報
本発明は、係る問題点を解決して、貫通電極技術を必要とすること無く、容易に両面電極パッケージを製造し、供給することを目的としている。これによって、リードフレームタイプ両面電極パッケージの製造を可能にして、従来の携帯電話への応用以外に各種センサー（音、磁気、圧力、等）用パッケージとしても有効となる。
本発明の両面電極パッケージは、ＬＳＩチップをモールド樹脂により封止すると共に、おもて面側と裏面側の両面に外部接続用の電極を備える。少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームのダイパッド上にＬＳＩチップを接着して、該ＬＳＩチップとリードフレームの複数のインナーリード部の間で配線を行なう。この複数のインナーリード部の少なくとも一部には、さらに、リードフレームの一部を絞り加工することによりおもて面電極を一体に形成し、そのおもて面電極の頭部面に接続されたバンプ電極を他の基板、素子等と接続するための外部接続用電極として構成する。このバンプ電極は、モールド樹脂上で再配線することにより、おもて面電極の頭部露出位置と異なったところに配置する。
また、本発明の両面電極パッケージの製造方法は、少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームを多数個同時に形成し、このリードフレームの複数のインナーリード部の少なくとも一部には、リードフレームの一部を絞り加工することによりおもて面電極を一体に形成する。それぞれのダイパッド上にＬＳＩチップを接着して、該ＬＳＩチップとリードフレームの複数のインナーリード部の間で配線を行なう。モールド樹脂により一括封止した後、おもて面電極の頭部面或いはそれに接続されたバンプ電極をモールド樹脂上に露出させて、他の基板、素子等と接続するための外部接続用電極として構成した後、個片化のための切断を行う。
本発明によれば、貫通孔を形成しなくても両面電極パッケージが可能となるため、従来の携帯電話への応用以外に各種センサー（音、磁気、圧力、等）用パッケージとしても有効となる。
本発明によれば、チップサイズが小さくウエハレベルでは対応できない分野にも対応可能な両面電極パッケージを提供して、例えばマイク直結のＤＳＰ用パッケージや磁気センサー、圧力センサーなど処理プロセッサーのチップサイズが小さいＬＳＩに有効となる。通常のリードフレーム技術が使えるので安いコストで提供可能となる。
以下、本発明の両面電極パッケージについて、例示に基づき説明するが、本発明の両面電極パッケージは、単独で使用することができるだけでなく、積層して上下に位置するものを相互に接続して１つの積層型半導体装置として使用することもできる。図１は、リードフレームタイプ両面電極パッケージを例示し、（Ａ）はおもて面図を、（Ｂ）は裏面図を、（Ｃ）は、（Ａ）中のラインＸ−Ｘ’で切断した断面図をそれぞれ示している。例示のリードフレームタイプ両面電極パッケージは、おもて面側に頭部面が露出するように絞り加工により形成したおもて面電極に特徴を有している。このおもて面電極の頭部面が、外部への接続端子として機能する。
図１（Ｃ）の断面図に示されるように、ＬＳＩチップは、リードフレームのダイパッド上にＡｇペースト等によるダイボンド材により接着されている（チップダイボンド）。１個のＬＳＩチップを例示したが、複数のチップを積層することも可能である。リードフレームのインナーリード部と、ＬＳＩチップは、Ａｕワイヤーにより接続される（ワイヤーボンド）。このリードフレームを周囲の回路と電気的に接続するためのアウターリード部は、その先端断面が、リードフレーム裏面だけでなく（裏面アウターリード部）、側面にも露出している（側面アウターリード部）。
そして、本発明の特徴とするおもて面電極が、リードフレームの一部絞り加工により、インナーリード部及び（裏面或いは側面）アウターリード部の一部と一体に形成される。このように、本発明は、リードフレームの一部を加工し、三次元的に凸部を形成し、その凸部を利用して両面電極を形成する。リードフレームは、例えば、ＰｄメッキしたＣｕ合金のような金属板から、プレス加工により、多数個同時に形成される（後の工程で、この多数個同時に形成されたリードフレームが、各個片に切断される）。このプレス加工の際に、同時に、おもて面電極に相当する部分を絞り加工することができる。或いは、通常にリードフレームをプレス加工した後に、一部絞り加工をすることもできる。
図２は、リードフレームの一部絞り加工を説明する図であり、（Ａ）は金型が開いている状態のプレス機を、（Ｂ）は絞り加工前のリードフレームを、（Ｃ）は金型が閉じている状態のプレス機を、（Ｄ）は絞り加工後のリードフレームをそれぞれ断面図で示している。図２（Ａ）に示すように、一方の金型は、円柱或いは四角柱形などの絞り部形状を有する凸部に形成され、かつ、他方の金型には、この凸部に合致する形状の凹部が形成される。
図２（Ｂ）に例示したような絞り加工前のリードフレームの絞り加工部を、（Ａ）に示すように金型が開いた状態のプレス機の間に挿入して、（Ｃ）に示すようにプレスする。プレス加工後のリードフレームを、（Ｄ）に例示している。なお、（Ｂ）及び（Ｄ）において、点線矩形は、最終製品外形を仮想的に示しており、ここで（Ｂ）に例示した加工前のリードフレーム自体は、例えば、一括封止リードフレーム型パッケージ（一般的にはQFN：Quad Flat Non-lead パッケージ）に用いられるような公知の構成にすることができる。
図１（Ｃ）に示すように、ワイヤーボンドをした後に、リードフレームを外界からの応力、汚染から守るためにエポキシ樹脂により封止される。図３は、島形状に一括モールドした状態のリードフレーム（後述する有機多層または単層基板の場合も同様）を例示している。このときおもて面電極の頭部面がモールドおもて面にきちんと顔が出ない場合は、モールド上面の研削または研磨を行い、おもて面電極の頭部面をきちんと露出させる。
おもて面電極の配置のままを外部接続電極として利用してもよいが、おもて面電極の配置から、例えばエリア配置に持っていくためにインクジェットあるいはスクリーン印刷で再配置をすることもできる。このために、まず、モールドおもて面の上で、おもて面電極の頭部面に接続される再配線をインクジェット（あるいはスクリーン印刷）で実施する。図４は、１個のチップのみを取り出してモールド上面の再配線を例示する図である。
さらに、この再配線の上に、保護膜を塗布した後、再配線上のバンプ形成部上の保護膜に開口を設け、ここに、外部接続用のバンプ電極を形成することができる。または、バンプ電極の形成は、インクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、行うことができる。これによって、おもて面電極の頭部露出位置と異なったところに電極を配置することが可能となる。
つぎに、チップ個片化のための切断が行われる。金属板から、多数個同時に形成されたリードフレームが、各個片に切断されることによって、製品として完成する。
このように、例示のパッケージは、側面配線を使わなくてもボンディングワイヤーを工夫することにより、パッケージ内部接続で両面電極が可能となる。
図５は、有機基板タイプの両面電極パッケージを例示し、（Ａ）はおもて面図を、（Ｂ）は裏面図を、（Ｃ）は、フリップチップ接続方式について（Ａ）中のラインＹ−Ｙ’で切断した断面図をそれぞれ示している。例示の多層または単層有機基板タイプ両面電極パッケージは、おもて面側に頭部面が露出するおもて面電極に特徴を有している。このおもて面電極の頭部面が、外部への接続端子として機能する。
図５（Ｃ）において、ＬＳＩチップは、有機基板に対してフリップチップボンド接続するものとして例示している。この場合、ＬＳＩチップは、多層または単層有機基板の最上層の配線パターンに、通常の技術を用いて、フリップチップボンド接続される。
或いは、ＬＳＩチップは、多層有機基板上にＡｇペースト等によるダイボンド材により接着して、有機基板の最上層の配線パターンとはワイヤーボンド接続方式により接続することも可能である。多層または単層有機基板の最上層の配線パターンに、ボンディングワイヤー接続電極となる金属パッド部が形成されると共に、該電極への配線が形成される。この多層または単層有機基板のおもて面の金属パッド部と、ＬＳＩチップは、図１を参照して説明したリードフレームタイプと同様に、Ａｕワイヤーにより接続される。或いは、有機基板に代えて、リードフレームとすることもできる。リードフレームは、ボンディングをする場合予め絞り加工をした突起部があるとボンディングが制約を受ける場合があり、このような場合、図１を参照して説明したようにおもて面電極を絞り加工により形成することに代えて、ボンディングを行った後に金属突起を接続（接着）することができる。
この有機基板の配線パターン、或いはリードフレームの所定の位置には、本発明の特徴とするおもて面電極としての金属突起物が接着され、或いは接続される。
また、図５（Ｃ）には、１個のＬＳＩチップを例示したが、複数のチップを積層することも可能である。多層または単層有機基板は、単層2層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。即ち、スルーホールの導体層は、必ずしもそのままランドにはならない。さらに、このランドには、ハンダ材料を付着させて、外部接続用のバンプを形成することができる。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの（バンプ）を裏面に実装した（BGA：Ball Grid Array）一括封止有機基板として公知である。
おもて面電極としての金属突起物は、図５（Ｃ）の下部に拡大して示すように、単体加工により、或いは薄物カシメ積層により、例えば例示したように円柱形状に形成することができる。このようにして、例えば銅のような導電性金属から形成された金属突起物は、導電性ペースト等を用いて有機基板上の所定の位置に接続される。
図６は、薄物カシメ積層の製造を説明する図である。例えば銅のような所定枚数の導電性金属薄板を、所定厚さになるように積層した後、プレス機によりプレスして、円柱形状の中央部を凹ませる。これによって、積層薄板の円柱外径部の切断とカシメ積層が同時にできる。
図７は、有機基板タイプの１個のチップのみを取り出してモールド上面の再配線を例示する図である。おもて面電極の配置のままを外部接続電極として利用してもよいが、おもて面電極の配置から、例えばエリア配置に持っていくためにインクジェットあるいはスクリーン印刷で再配置をすることもできる。この再配線の上に、保護膜を塗布した後、再配線上のバンプ形成部上の保護膜に開口を設け、またはインクジェットにより保護膜をバンプ部以外に選択的に塗布することによって、ここに、外部接続用のバンプ電極を形成することができる。これによって、おもて面電極の頭部露出位置と異なったところに電極を配置することが可能となる。つぎに、チップ個片化のための切断が行われて、製品として完成する。このように、例示のパッケージは、側面配線を使わなくても、パッケージ内部接続で両面電極が可能となる。
リードフレームタイプ両面電極パッケージを例示し、（Ａ）はおもて面図を、（Ｂ）は裏面図を、（Ｃ）は、（Ａ）中のラインＸ−Ｘ’で切断した断面図をそれぞれ示している。 リードフレームの一部絞り加工を説明する図であり、（Ａ）は金型が開いている状態のプレス機を、（Ｂ）は絞り加工前のリードフレームを、（Ｃ）は金型が閉じている状態のプレス機を、（Ｄ）は絞り加工後のリードフレームをそれぞれ断面図で示している。 島形状に一括モールドした状態のリードフレーム或いは有機基板を例示する図である。 １個のチップのみを取り出してモールド上面の再配線を例示する図である。 有機基板タイプの両面電極パッケージを例示し、（Ａ）はおもて面図を、（Ｂ）は裏面図を、（Ｃ）は、フリップチップ接続方式について（Ａ）中のラインＹ−Ｙ’で切断した断面図をそれぞれ示している。 薄物カシメ積層の製造を説明する図である。 有機基板タイプの１個のチップのみを取り出してモールド上面の再配線を例示する図である。

Claims (2)

  1. ＬＳＩチップをモールド樹脂により封止すると共に、おもて面側と裏面側の両面に外部接続用の電極を備える両面電極パッケージにおいて、
    少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームのダイパッド上にＬＳＩチップを接着して、該ＬＳＩチップとリードフレームの複数のインナーリード部の間で配線を行い、
    前記複数のインナーリード部の少なくとも一部には、さらに、リードフレームの一部を絞り加工することによりおもて面電極を一体に形成し、そのおもて面電極の頭部面に接続されたバンプ電極を他の基板又は素子と接続するための外部接続用電極として構成し、
    前記バンプ電極は、前記モールド樹脂上で再配線することにより、おもて面電極の頭部露出位置と異なったところに配置した、
    ことを特徴とする両面電極パッケージ。
  2. ＬＳＩチップをモールド樹脂により封止すると共に、おもて面側と裏面側の両面に外部接続用の電極を備える両面電極パッケージの製造方法において、
    少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームを多数個同時に形成し、
    前記リードフレームの複数のインナーリード部の少なくとも一部には、リードフレームの一部を絞り加工することによりおもて面電極を一体に形成し、
    それぞれのダイパッド上にＬＳＩチップを接着して、該ＬＳＩチップとリードフレームの複数のインナーリード部の間で配線を行い、
    モールド樹脂により一括封止し、
    おもて面電極の頭部面或いはそれに接続されたバンプ電極をモールド樹脂上に露出させて、他の基板又は素子と接続するための外部接続用電極として構成した後、個片化のための切断を行う、
    ことを特徴とする両面電極パッケージの製造方法。
JP2005331156A 2005-11-16 2005-11-16 両面電極パッケージ及びその製造方法 Active JP3941877B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005331156A JP3941877B2 (ja) 2005-11-16 2005-11-16 両面電極パッケージ及びその製造方法
CN2006800425359A CN101313402B (zh) 2005-11-16 2006-11-02 双面电极插件及其制造方法
US12/093,708 US8154110B2 (en) 2005-11-16 2006-11-02 Double-faced electrode package and its manufacturing method
PCT/JP2006/321956 WO2007058074A1 (ja) 2005-11-16 2006-11-02 両面電極パッケージ及びその製造方法
KR1020087011640A KR100970855B1 (ko) 2005-11-16 2006-11-02 양면 전극 패키지 및 그 제조방법
US13/412,128 US8501542B2 (en) 2005-11-16 2012-03-05 Double-faced electrode package, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331156A JP3941877B2 (ja) 2005-11-16 2005-11-16 両面電極パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007141994A JP2007141994A (ja) 2007-06-07
JP3941877B2 true JP3941877B2 (ja) 2007-07-04

Family

ID=38048463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331156A Active JP3941877B2 (ja) 2005-11-16 2005-11-16 両面電極パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US8154110B2 (ja)
JP (1) JP3941877B2 (ja)
KR (1) KR100970855B1 (ja)
CN (1) CN101313402B (ja)
WO (1) WO2007058074A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5378643B2 (ja) * 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
JP5654109B2 (ja) * 2007-09-18 2015-01-14 オリンパス株式会社 積層実装構造体の製造方法
JP2009094118A (ja) 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
JP5149694B2 (ja) * 2008-05-15 2013-02-20 スパンション エルエルシー 半導体装置及びその製造方法
JP5532570B2 (ja) 2008-09-29 2014-06-25 凸版印刷株式会社 リードフレーム型基板とその製造方法ならびに半導体装置
EP2309535A1 (en) 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482115B2 (en) 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US9240371B2 (en) 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP5968827B2 (ja) * 2013-04-25 2016-08-10 アオイ電子株式会社 半導体パッケージおよびその製造方法
KR20150035251A (ko) 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR20150092876A (ko) 2014-02-06 2015-08-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9685351B2 (en) 2014-07-18 2017-06-20 Nxp Usa, Inc. Wire bond mold lock method and structure
CN104319270B (zh) * 2014-10-31 2017-03-15 广东风华芯电科技股份有限公司 胎压感应器封装引线框架
KR101631558B1 (ko) * 2014-12-05 2016-06-24 주식회사 에스에프에이반도체 라우터블 ｑｆｎ 패키지 및 그 제조 방법
US20170287816A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Leadframe top-hat multi-chip solution
JP6283131B1 (ja) 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
CN108470725B (zh) * 2018-05-02 2019-11-15 江苏感测通电子科技有限公司 一种高性能控制芯片封装结构
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN110849482B (zh) * 2019-11-20 2021-07-09 常熟市华通电子有限公司 一种具有引脚插件结构的传感器贴片封装工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252334A (ja) 1993-02-26 1994-09-09 Hitachi Constr Mach Co Ltd 半導体装置
JP3461720B2 (ja) 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2002158312A (ja) 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2003174122A (ja) 2001-12-04 2003-06-20 Toshiba Corp 半導体装置
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JP3685185B2 (ja) 2003-06-27 2005-08-17 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007141994A (ja) 2007-06-07
US20090224381A1 (en) 2009-09-10
KR100970855B1 (ko) 2010-07-20
CN101313402B (zh) 2011-05-18
US20120164790A1 (en) 2012-06-28
KR20080058491A (ko) 2008-06-25
CN101313402A (zh) 2008-11-26
WO2007058074A1 (ja) 2007-05-24
US8501542B2 (en) 2013-08-06
US8154110B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
JP3941877B2 (ja) 両面電極パッケージ及びその製造方法
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
US6723585B1 (en) Leadless package
US7405468B2 (en) Plastic package and method of fabricating the same
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP4635202B2 (ja) 両面電極パッケージの製造方法
TWM589898U (zh) 晶片結構
US20090115044A1 (en) Structures and methods for stack type semiconductor packaging
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
US20090127682A1 (en) Chip package structure and method of fabricating the same
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
EP2068361A1 (en) Packaging substrate having chip embedded therein and manufacturing method thereof
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
TWI628756B (zh) 封裝結構及其製作方法
KR100818083B1 (ko) 적층형 패키지
US10361146B2 (en) Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP2008060562A (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
TW202143402A (zh) 半導體封裝元件及其製造方法
JP3689355B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070327

R150 Certificate of patent or registration of utility model

Ref document number: 3941877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250