KR101542216B1 - 패키지가 집적된 집적회로 패키지 시스템 - Google Patents

패키지가 집적된 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR101542216B1
KR101542216B1 KR1020080115312A KR20080115312A KR101542216B1 KR 101542216 B1 KR101542216 B1 KR 101542216B1 KR 1020080115312 A KR1020080115312 A KR 1020080115312A KR 20080115312 A KR20080115312 A KR 20080115312A KR 101542216 B1 KR101542216 B1 KR 101542216B1
Authority
KR
South Korea
Prior art keywords
package
base
substrate
cavity
die
Prior art date
Application number
KR1020080115312A
Other languages
English (en)
Other versions
KR20090066210A (ko
Inventor
힙 회 콴
셍 관 초우
린다 페이 에 추아
디오스코로 에이. 메리로
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20090066210A publication Critical patent/KR20090066210A/ko
Application granted granted Critical
Publication of KR101542216B1 publication Critical patent/KR101542216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

집적회로 패키지 방법은, 베이스 기판을 제공하는 단계와; 실질적으로 노출되어 있는 베이스 패키지의 일부분을 구비하는 베이스 패키지를 베이스 기판 위에 부착하는 단계와; 베이스 기판을 관통해 베이스 패키지까지 캐비티를 형성하는 단계와; 디바이스를 부분적으로 상기 캐비티 내에 부착하고, 실질적으로 노출되어 있는 베이스 패키지의 일부분에 연결하는 디바이스 부착 단계를 포함한다.
집적회로 패키지 시스템, 베이스 패키지, 디바이스

Description

패키지가 집적된 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH PACKAGE INTEGRATION}
본 발명은 일반적으로 집적회로 패키지들에 관한 것으로, 특히 패키지-인-패키지를 갖춘 집적회로 패키지들에 관한 것이다.
우리가 사용하고 있는 전자 제품들에 대한 모든 기능 및 목적과 관련해서, 새로운 기능의 추가, 고속화, 대용량 데이터 또는 휴대성의 개선에 대한 요구가 계속되고 있다. 이들 요구들은 전자 산업에 있어서, 우리가 사용하고 있는 이들 제품 내에 포함되어 있는 집적회로 디바이스들의 보다 소형화, 기능 향상 및 성능 향상을 지속적으로 구동하고 있다.
전자 제품들은 우리들 일상생활에 없어서는 안 되는 부분이 되어 있다. 특히, 최종 사용자들이 전자 제품에 내재되어 있는 전자 기술을 인지하지 못하는 상태에서, 복잡한 집적회로들로 구성된 많은 전자 제품들이 사용되고 있다. 휴대폰, 휴대형 컴퓨터, 보이스 레코더, 자동차, 비행기 등과 같은 많은 제품들이 우리가 익숙해져 있는 지능화된 전자 기술을 포함하고 있다.
반도체 산업 내에는, 보다 광범위한 동작 조건 및 환경 하에서 보다 신뢰성 을 가지고 있을 뿐만 아니라, 보다 소형의, 고속으로 동작하는 고품질의 전자 제품들, 보다 많은 정보를 갖출 것을 요구하는 소비자들의 요구에 의해, 품질 향상, 신뢰성 및 성능 향상과 풋프린트 크기를 감소시켜야 한다는 지속적인 압력이 있다.
다른 집적회로들, 집적회로 패키지들, 인쇄 회로 기판들, 기타 서브시스템 또는 시스템들을 보호하고 상호 연결하기 위해, 일반적으로 점점 작아지고 있는 집적회로들이 집적회로 패키지로 어셈블된다. 집적회로 패키지의 개발은 광범위한 집적회로들과의 호환성뿐 아니라 단일 집적회로 디바이스 내에 사용되지 않는 조합 또는 집적을 제공할 것이 요구된다.
많은 전자 제품들은 대형 집적회로 패키지 내의 집적회로 패키지들 또는 다중 집적회로 디바이스들을 이용하고 있다. 대형 집적회로 패키지는 작동 조건, 부품들 간의 상호 연결 및 인접 레벨 서브시스템과의 상호 연결을 전반적으로 보호한다. 모듈화된 부품들은 결함을 줄여서 집적회로 패키지의 전반적인 가격을 낮출 수 있다.
집적회로 패키지 내의 집적회로들의 스태킹은 치수 밀도와 풋프린트를 개선시키기는 하지만, 문제가 없는 것도 아니다. 집적회로와 집적회로 패키지 부품 치수는 제조 공정 및 제조 장비에 의해 제한을 받게 된다. 부품 특징과 성능은 모두 사용가능한 공간의 제한을 받는다.
복수의 부품들을 위한 추가 공간을 제공하기 위한 시도들은, 대형 패키지 내에서 집적회로들과 집적회로 패키지들 간에 접속이 불량하다는 문제점을 안고 있다. 한정되고 제한된 접속을 감소하기 위한 시도는 크기를 증가시키고 복잡하게 만 든다.
집적회로 및 집적회로 패키지 제조에 있어서의 최근의 개발들의 이점들에도 불구하고, 집적회로 디바이스 및 집적회로 패키지 접속의 개선 및 구조적 일체성, 제조 수율 및 제조 신뢰성뿐 아니라 사용 가능한 공간의 크기를 개선하는 스태킹에 대한 지속적인 수요가 있다.
따라서, 향상된 패키지-인-패키지 스태킹 집적을 제공하는 집적회로 패키지 시스템에 대한 수요는 여전히 남아 있다. 지속적으로 증가하는 산업 경쟁력에 대한 압박, 늘어나는 소비자의 기대 심리 및 시장에 차별화된 제품의 출시 기회의 감소라는 관점에서, 이들 문제점에 대한 해법을 찾는 것이 매우 중요하다.
또한, 비용 절감, 효율성 및 성능 개선, 및 경쟁 압박의 충족에 대한 수요는 이들 문제들에 대한 해법을 찾는 것에 대한 긴급성을 더하고 있다.
이들 문제점들에 대한 솔루션은 오랜 기간동안 탐구되어 왔지만, 본 발명 이전에는 이러한 솔루션에 대한 암시 내지는 솔루션을 제공하지 못했으며, 이에 따라 당 업계에서는 이들 문제점에 대한 솔루션이 도출되지 못했다.
본 발명은 베이스 기판을 제공하는 단계와; 실질적으로 노출되어 있는 베이스 패키지의 일부분을 구비하는 베이스 패키지를 베이스 기판 위에 부착하는 단계와; 베이스 기판을 관통해 베이스 패키지까지 캐비티를 형성하는 단계와; 디바이스를 부분적으로 상기 캐비티 내에 부착하고, 실질적으로 노출되어 있는 베이스 패키지의 일부분에 연결하는 디바이스 부착 단계를 포함하는 집적회로 패키지 방법을 제공한다.
본 발명의 특정 실시예들은 상술한 구성을 대체하는 구성을 포함하거나, 상술한 구성 외에도 추가적인 다른 구성을 포함한다. 이하의 발명의 상세한 설명과, 첨부된 도면을 참고로 하면, 이들 본 발명의 교시들이 당업자에게 명확해질 것이 다.
이하에서 당업자들이 본 발명을 사용, 실시할 수 있도록 실시예들을 충분히 상세하게 기재하였다. 본 기재를 기초로 하여 다른 실시예가 있을 수도 있으며, 본 발명의 범위를 일탈하지 않으면서도 공정 또는 기구적 변경이 이루어질 수 있다는 것을 이해해야 한다.
이하에서, 본 발명에 대한 완전한 이해를 제공하기 위해 많은 특정의 상세 사항들을 기재하였다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 시스템 구성 및 공정 단계들을 상세하게 기재하지 않았다. 이와 마찬가지로, 본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니며, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다.
또한, 표현의 용이함과 명료함을 위해, 공통되는 일부 기술적 특징을 갖는 복수의 실시예들이 기재되어 있고, 명세서에서는 유사하거나 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다. 실시예들에는 제1 실시예, 제2 실시예 등과 같이 번호가 매겨져 있지만, 이는 본 발명의 한정을 제공하거나 도는 기타 중요도를 부여하기 위한 것은 아니다.
설명을 목적으로, 본 명세서에서는 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 통상적인 집적회로의 표면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위에"(above), "아래에"(below), "하단"(bottom), "상단"(top), "사이드"(side)("측벽"으로도 사용), "높은"(higher), "낮은"(lower), "위"(upper), "위에"(over) 및 "아래"(under)와 같은 용어들은 수평면과 관련되어 규정된다.
본 명세서에 사용되고 있는 "바로 위에"(on)란 용어는 구성요소들 간에 직접 접촉하고 있음을 의미한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는 재료의 적층, 패터닝, 노출, 현상, 에칭, 세척 및/또는 소재의 제거 또는 트리밍과 같이 소정의 구조물을 형성하는 데에 필요로 하는 것을 포함한다. 본 명세서에 사용되고 있는 "시스템"이란 용어는 그 용어가 사용되는 문맥에 따라서 본 발명의 장치나 방법을 지칭하는 것으로 사용된다.
본 발명의 장치 및 방법은 중요하면서도 지금까지 알려지지 않은 솔루션, 능력 및 개선된 수율을 위한 기능적 태양을 제공한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 예민하고 효과적이며, 공지되어 있는 구성요소들을 용이하고, 효율적이고 경제적인 제조, 응용 및 활용하여 구현할 수 있다.
도 1을 참조하면, 도 1에는 본 발명의 제1 실시예인 도 2에서 라인 1-1을 따르는, 집적회로 패키지 시스템(100)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(100)은 베이스 기판 개구(104)를 구비하고 있는 베이스 기판(102)을 포함한다. 베이스 패키지 캐비티(108)를 구비하고 있는, 봉지재 캐비티 패키지와 같은 베이스 패키지(106)가 베이스 기판(102) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(106)는, 제1 패키지 다이(112)가 부착층(114)에 의해 부착 또는 실장될 수 있는 제1 패키지 기판(110)을 포함할 수 있다. 부착층(114)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(114)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구조적 일체성(structural integrity)을 제공한다. 부착층(114)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(112)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(116)에 의해, 제1 패키지 기판(110)에 전기적으로 연결될 수 있다. 커넥터들(116)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 임의의 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(118) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(122) 위에 부착층(114)에 의해 부착 또는 실장되는 제2 패키지 다이(120)를 포함할 수 있다. 제2 패키지 다이(120)는 커넥터들(116)에 의해 제2 패키지 기판(122)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(124)가 제2 패키지 다이(120), 제2 패키지 기판(122) 및 커넥터들(116) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(124)가 제1 패키지 다이(112) 위에 부착 또는 장착되어서, 제2 패키지 다이(112)의 반대편에서 실질적으로 노출되어 있는, 제2 패키지 기판(122)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(126)가 부착층(114)에 의해, 베이스 내부 패키지(118) 또는 내부 스택 모듈이 부착 또는 실장될 수 있는 제1 패키지 다이(112) 위에 부착층(114)에 의해 장착될 수 있다. 커넥터들(116)들은 제2 패키지 기판(122)과 제1 패키지 기판(110)을 연결해서, 제2 패키지 다이(120)를 제1 패키지 다이(112) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(128)가 베이스 내부 패키지(118) 또는 내부 스택 모듈, 제1 패키지 다이(112), 제1 패키지 기판(110), 커넥터들(116) 또는 선택적으로는 스페이서(126) 위에 부착될 수 있다. 베이스 패키지 봉지재(128)가 형성되어서 제2 패키지 다이(120)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(122)의 사이드를 제공할 수 있다.
베이스 패키지 봉지재(128)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패키지 캐비티(108)는 밀봉된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(108)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(108)는 실질적으로 노출되어 있는 제2 패키지 기판(122)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(122)의 일부분 위의 베이스 패키지 봉지재(128) 내에 형성될 수 있다.
베이스 패키지(106)는 베이스 기판(102) 위에 부착될 수 있으며, 베이스 패키지 캐비티(108)는 베이스 기판 개구(104)에 실질적으로 정렬되어서 팬-인 캐비티(fan-in cavity)와 같은 캐비티(130)를 형성한다. 상기 캐비티(130)는 베이스 패키지(106)의 제2 패키지 기판(122), 베이스 기판 개구(104) 및 베이스 패키지 캐비티(108)에 의해 형성될 수 있다. 제2 패키지 기판(122)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(132)는 베이스 패키지(106)와, 베이스 기판 개구(104)를 구비하고 있는 베이스 기판(102) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 컨덕터들(134)이 베이스 기판(102) 위에서 베이스 패키지(106)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(134)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
외부 쿼드 플랫 노-리드(external quad flat no-lead) 또는 랜드 그리드 어레이(land grid array)와 같은 스택 패키지(136)가 제2 패키지 기판(122)의 위와 부분적으로는 캐비티(130) 내에 실장될 수 있다. 스택 패키지(136)는 리드프레임 또는 다층 기판과 같은 스택 패키지 베이스(138)를 포함할 수 있으며, 스택 패키지 다이(140)는 부착층(114)에 의해서, 스택 패키지 베이스(138) 위에 부착 또는 실장될 수 있다.
커넥터들(116)은 스택 패키지 다이(140)와 스택 패키지 베이스(138)를 전기적으로 연결해서, 스택 패키지 다이(140)를 베이스 패키지(106)에 연결한다. 보호와 구조적 일체성을 위해, 스택 패키지 봉지재(142)가 스택 패키지 다이(140), 커 넥터들(116) 또는 스택 패키지 베이스(138) 위에 부착될 수 있다.
선택적으로, 상단 패키지(144)가 제1 패키지 기판(110) 위에서 제1 패키지 다이(112)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(144)는 상단 패키지 기판(146), 상단 패키지 기판(146) 위에 부착 또는 실장되어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(148), 상단 패키지 다이(148) 위의 상단 패키지 봉지재(150) 및 상단 패키지 기판(146)을 포함할 수 있다. 상단 패키지 기판(146) 위의 상단 패키지 다이(148)는 부착층(114)과 부착되어 있거나, 커넥터들(116)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(152)은 상단 패키지 기판(146) 위에서 상단 패키지 다이(148)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(152)들은 제1 패키지 기판(110)에 전기 접속을 제공하여서, 베이스 기판(102)에 전기 접속을 제공할 수 있다. 선택적으로, 패키지 봉지재(132)는 상단 패키지(144), 베이스 패키지 캐비티(108)를 구비하는 베이스 패키지(106) 및 베이스 기판 개구(104)를 구비하는 베이스 기판(102) 위에 형성될 수 있다. 와이어 상호접속부와 같은 커넥터들(116)은 제1 패키지 기판(110)을 베이스 기판(102)에 연결할 수 있다.
캐비티(130)를 구비하는 집적회로 패키지 시스템(100)은 봉지재 캐비티 패키지와 같은 베이스 패키지(106)를 포함할 수 있으며, 추가적으로 스택 패키지(136)와 같은 다른 패키지가 캐비티(130) 내에 부분적으로 스태킹되도록 한다는 것을 알 수 있었다. 또한, 집적회로 패키지 시스템(100)은 베이스 패키지(106)의 상단부 위의 상단 패키지(144)와 같은 다른 패키지가 스태킹되도록 한다.
도 2를 참조하면, 도 2에는 집적회로 패키지 시스템(100)의 평면이 도시되어 있다. 집적회로 패키지 시스템(100)은 바람직하게는 도 1의 베이스 기판 개구(104)에 실질적으로 정렬되어 있는 도 1의 베이스 패키지 캐비티(108)를 구비하는 캐비티(130) 위의 패키지 봉지재(132)를 포함한다. 캐비티(130)는 패키지-인-패키지 구성 위에 추가의 패키지들이 추가적으로 스태킹되도록 한다.
도 1의 베이스 패키지(106)와 선택적으로는 도 1의 상단 패키지(144)를 구비하는 집적회로 패키지 시스템(100)은 패키지-인-패키지의 구성으로 형성될 수 있다. 도 1의 베이스 패키지(106)의 캐비티(130)와, 도 1의 내부 스택 모듈 또는 베이스 내부 패키지(118)는, 패키지-인-패키지 디바이스들 또는 부품들 외에도 패키지들의 스태킹을 제공하는, 팬-인 내부-스택 모듈(fan-in internal-stack-module)로 형성될 수 있다.
설명을 목적으로, 캐비티(130)의 형상이 실질적으로 정사각형인 직사각형으로 도시되어 있지만, 캐비티(130)는 임의의 형상 또는 크기일 수 있다는 것을 이해해야 한다.
도 3을 참조하면, 도 3에는 본 발명의 제2 실시예인 집적회로 패키지 시스템(300)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(300)은 베이스 기판 개구(304)를 구비하고 있는 베이스 기판(302)을 포함한다. 베이스 패키지 캐비티(308)를 구비하고 있는 봉지재 캐비티 패키지와 같은 베이스 패키지(306)가 베이스 기판(302) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(306)는 부착층(314)에 의해, 제1 패키지 다 이(312)가 부착 또는 실장될 수 있는 제1 패키지 기판(310)을 포함할 수 있다. 부착층(314)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(314)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구조적 일체성을 제공한다. 부착층(314)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(312)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(316)에 의해, 제1 패키지 기판(310)에 전기적으로 연결될 수 있다. 커넥터들(316)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 임의의 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(318) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(322) 위에 부착층(314)에 의해 부착 또는 실장되는 제2 패키지 다이(320)를 포함할 수 있다. 제2 패키지 다이(320)는 커넥터들(316)에 의해 제2 패키지 기판(322)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(324)가 제2 패키지 다이(320), 제2 패키지 기판(322) 및 커넥터들(316) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(324)가 제1 패키지 다이(312) 위에 부착 또는 장착되어서, 제2 패키지 다이(312) 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(322)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(326)가, 부착층(314)에 의해 베이스 내부 패키지(318) 또는 내부 스택 모듈이 부착 또는 실장될 수 있는 제1 패키지 다이(312) 위에 부착층(114)에 의해 장착될 수 있다. 커넥터들(316) 들은 제2 패키지 기판(322)과 제1 패키지 기판(310)을 연결해서, 제2 패키지 다이(320)를 제1 패키지 다이(312) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(328)가 베이스 내부 패키지(318) 또는 내부 스택 모듈, 제1 패키지 다이(312), 제1 패키지 기판(310), 커넥터들(116) 또는 선택적으로는 스페이서(326) 위에 부착될 수 있다. 베이스 패키지 봉지재(328)가 형성되어서 제2 패키지 다이(320) 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(322)의 사이드를 제공할 수 있다.
베이스 패키지 봉지재(328)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패키지 캐비티(308)는 밀폐된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(308)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(308)는 실질적으로 노출되어 있는 제2 패키지 기판(322)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(322)의 일부분 위의 베이스 패키지 봉지재(328) 내에 형성될 수 있다.
베이스 패키지(306)는 베이스 기판(302) 위에 부착될 수 있으며, 베이스 패키지 캐비티(308)는 베이스 기판 개구(304)에 실질적으로 정렬되어서 캐비티(330)를 형성한다. 상기 캐비티(330)는 베이스 패키지(106)의 제2 패키지 기판(322), 베이스 패키지 캐비티(308) 및 베이스 기판 개구(304)에 의해 형성될 수 있다. 제2 패키지 기판(322)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(332)는 베이스 패키지(306)와, 베이스 기판 개구(304)를 구비하고 있는 베이스 기판(302) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 커넥터들(334)이 베이스 기판(302) 위에서 베이스 패키지(306)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(334)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
외부 쿼드 플랫 노-리드 또는 랜드 그리드 어레이와 같은 스택 패키지(336)가 제2 패키지 기판(322)의 위와 부분적으로는 캐비티(330) 내에 실장될 수 있다. 스택 패키지(336)는 리드프레임 또는 다층 기판과 같은 스택 패키지 베이스(338)를 포함할 수 있으며, 스택 패키지 다이(340)는 부착층(314)에 의해서, 스택 패키지 베이스(338) 위에 부착 또는 실장될 수 있다.
커넥터들(316)은 스택 패키지 다이(340)와 스택 패키지 베이스(338)를 전기적으로 연결해서, 스택 패키지 다이(340)를 베이스 패키지(306)에 연결한다. 보호와 구조적 일체성을 위해, 스택 패키지 봉지재(342)가 스택 패키지 다이(340), 커넥터들(316) 또는 스택 패키지 베이스(338) 위에 부착될 수 있다.
선택적으로, 상단 패키지(344)가 제1 패키지 기판(310) 위에서 제1 패키지 다이(312)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(344)는 상단 패키지 기판(346), 상단 패키지 기판(346) 위에 부착 또는 실장되어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(348), 상단 패키지 다이(348) 위의 상단 패키지 봉지재(350) 및 상단 패키지 기판(346)을 포함할 수 있다. 상단 패키지 기판(346) 위의 상단 패키지 다이(348)는 부착층(314)과 부 착되어 있거나, 커넥터들(316)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(352)은 상단 패키지 기판(346) 위에서 상단 패키지 다이(348)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(352)들은 제1 패키지 기판(310)에 전기 접속을 제공하여서 베이스 기판(302)에 전기 접속을 제공할 수 있다. 선택적으로, 패키지 봉지재(332)는 상단 패키지(344), 베이스 패키지 캐비티(308)를 구비하는 베이스 패키지(306) 및 베이스 기판 개구(304)를 구비하는 베이스 기판(302) 위에 형성될 수 있다.
패키지 커넥터들(334)을 구비하는 베이스 기판(302)이, 하단 패키지 기판(356), 하단 패키지 다이(358), 하단 패키지 봉지재(360) 및 하단 패키지 커넥터들(362)을 구비하는 하단 패키지(354) 위에 부착 또는 실장될 수 있다. 하단 패키지 기판(356) 위의 하단 패키지 다이(358)는 부착층(314)에 의해 부착 또는 실장될 수 있으며, 커넥터들(316)에 전기적으로 연결될 수 있다.
하단 패키지 봉지재(360)가, 보호 및 구조적 일체성을 위해서, 하단 패키지 다이(358), 커넥터들(316) 및 하단 패키지 기판(356) 위에 부착될 수 있다. 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템과의 전기적 접속을 위해, 하단 패키지 커넥터들(362)들이 하단 패키지 기판(356) 위에서 하단 패키지 다이(358)의 반대편 사이드의 바로 위에 형성될 수 있다.
하단 패키지 봉지재(360)의 일부분은 캐비티(330) 내부로 돌출되어서 집적회로 패키지 시스템(300)의 낮은 높이 또는 프로파일을 제공할 수 있다. 패키지 커넥 터들(334)이 하단 패키지 기판(356)에 연결되어서, 하단 패키지 기판(356)과 하단 패키지 커넥터들(362)을 통해 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
캐비티(330)를 구비하는 집적회로 패키지 시스템(300)은 하단 패키지 위에 추가로 스태킹되도록 해서 패키지-온-패키지((PoP)를 형성할 수 있다는 것을 알 수 있었다.
도 4를 참조하면, 도 4에는 본 발명의 제3 실시예인 집적회로 패키지 시스템(400)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(400)은 베이스 기판 개구(404)를 구비하고 있는 베이스 기판(402)을 포함한다. 베이스 패키지 캐비티(408)를 구비하고 있는 봉지재 캐비티 패키지와 같은 베이스 패키지(406)가 베이스 기판(402) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(406)는 부착층(414)에 의해, 제1 패키지 다이(412)가 부착 또는 실장될 수 있는 제1 패키지 기판(410)을 포함할 수 있다. 부착층(414)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(414)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구조적 일체성을 제공한다. 부착층(414)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(412)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(416)에 의해, 제1 패키지 기판(410)에 전기적으로 연결될 수 있다. 커넥터들(416)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 어떠한 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(418) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(422) 위에 부착층(414)에 의해 부착 또는 실장되는 제2 패키지 다이(420)를 포함할 수 있다. 제2 패키지 다이(420)는 커넥터들(416)에 의해 제2 패키지 기판(422)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(424)가 제2 패키지 다이(420), 제2 패키지 기판(422) 및 커넥터들(416) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(424)가 제1 패키지 다이(412) 위에 부착 또는 장착되어서, 제2 패키지 다이(420)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(422)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(426)가, 부착층(414)에 의해 베이스 내부 패키지(418) 또는 내부 스택 모듈이 부착 또는 실장될 수 있는 제1 패키지 다이(412) 위에 부착층(414)에 의해 장착될 수 있다. 커넥터들(416)들은 제2 패키지 기판(422)과 제1 패키지 기판(410)을 연결해서, 제2 패키지 다이(420)를 제1 패키지 다이(412) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(428)가 베이스 내부 패키지(418) 또는 내부 스택 모듈, 제1 패키지 다이(412), 제1 패키지 기판(410), 커넥터들(416) 또는 선택적으로는 스페이서(426) 위에 부착될 수 있다. 베이스 패키지 봉지재(428)가 형성되어서 제2 패키지 다이(420) 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(422)의 사이드를 제공할 수 있다.
베이스 패키지 봉지재(428)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패 키지 캐비티(408)는 밀폐된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(408)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(408)는 실질적으로 노출되어 있는 제2 패키지 기판(422)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(422)의 일부분 위의 베이스 패키지 봉지재(428) 내에 형성될 수 있다.
베이스 패키지(406)는 베이스 기판(402) 위에 부착될 수 있으며, 베이스 패키지 캐비티(408)는 베이스 기판 개구(404)에 실질적으로 정렬되어서 캐비티(430)를 형성한다. 상기 캐비티(430)는 베이스 패키지(406)의 제2 패키지 기판(422), 베이스 패키지 캐비티(408) 및 베이스 기판 개구(404)에 의해 형성될 수 있다. 제2 패키지 기판(422)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(432)는 베이스 패키지(406)와, 베이스 기판 개구(404)를 구비하고 있는 베이스 기판(402) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 커넥터들(434)이 베이스 기판(402) 위에서 베이스 패키지(406)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(434)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
외부 쿼드 플랫 노-리드 또는 랜드 그리드 어레이와 같은 스택 패키지(436)가 제2 패키지 기판(422)의 위와 부분적으로는 캐비티(430) 내에 실장될 수 있다. 스택 패키지(436)는 리드프레임 또는 다층 기판과 같은 스택 패키지 베이스(438)를 포함할 수 있으며, 스택 패키지 다이(440)는 부착층(414)에 의해서, 스택 패키지 베이스(438) 위에 부착 또는 실장될 수 있다.
커넥터들(416)은 스택 패키지 다이(440)와 스택 패키지 베이스(438)를 전기적으로 연결해서, 스택 패키지 다이(440)를 베이스 패키지(406)에 연결한다. 보호와 구조적 일체성을 위해, 스택 패키지 봉지재(442)가 스택 패키지 다이(440), 커넥터들(416) 또는 스택 패키지 베이스(438) 위에 부착될 수 있다.
선택적으로, 상단 패키지(446)가 제1 패키지 기판(410) 위에서 제1 패키지 다이(412)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(446)는 상단 패키지 기판(448), 상단 패키지 기판(448) 위에 부착 또는 실장되어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(450), 상단 패키지 다이(450) 위의 상단 패키지 봉지재(452) 및 상단 패키지 기판(448)을 포함할 수 있다. 상단 패키지 기판(448) 위의 상단 패키지 다이(450)는 부착층(414)과 부착되어 있거나, 커넥터들(416)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(454)은 상단 패키지 기판(448) 위에서 상단 패키지 다이(450)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(454)들은 제1 패키지 기판(410)에 전기 접속을 제공하여서 베이스 기판(402)에 전기 접속을 제공할 수 있다. 선택적으로, 패키지 봉지재(432)는 상단 패키지(446), 베이스 패키지 캐비티(408)를 구비하는 베이스 패키지(406) 및 베이스 기판 개구(404)를 구비하는 베이스 기판(402) 위에 형성될 수 있다.
패키지 커넥터들(434)을 구비하는 베이스 기판(402)이, 인터포저 컨덕터들(458)을 구비하는 인터포저(456) 위에 부착 또는 실장될 수 있다. 수동 부품들과 같은 부품들(460)이 솔더 페이스트 또는 전도성 소재와 같은 부품 접착층(462)에 의해 인터포저(456) 위에 실장될 수 있다. 인터포저 커넥터들(464)들이 인터포저(456) 위에서 부품들(460)의 반대편 사이드 바로 위에 형성되어서, 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템과의 전기적 접속을 제공할 수 있다.
부품들(460)의 일부분은 캐비티(430) 내부로 돌출되어서 집적회로 패키지 시스템(400)의 낮은 높이 또는 프로파일을 제공할 수 있다. 패키지 커넥터들(434)이 인터포저(456)에 연결되어서, 인터포저(456)와 인터포저 커넥터들(464)을 통해 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
캐비티(430)를 구비하는 집적회로 패키지 시스템(400)은 인터포저 위에 추가로 스태킹되도록 해서 패키지-온-패키지를 형성할 수 있다는 것을 알 수 있었다.
도 5를 참조하면, 도 5에는 본 발명의 제4 실시예인 집적회로 패키지 시스템(500)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(500)은 베이스 기판 개구(504)를 구비하고 있는 베이스 기판(502)을 포함한다. 베이스 패키지 캐비티(508)를 구비하고 있는 봉지재 캐비티 패키지와 같은 베이스 패키지(506)가 베이스 기판(502) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(506)는 부착층(514)에 의해, 제1 패키지 다이(512)가 부착 또는 실장될 수 있는 제1 패키지 기판(510)을 포함할 수 있다. 부착층(514)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(514)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구 조적 일체성을 제공한다. 부착층(514)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(512)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(516)에 의해, 제1 패키지 기판(510)에 전기적으로 연결될 수 있다. 커넥터들(516)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 어떠한 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(518) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(522) 위에 부착층(514)에 의해 부착 또는 실장되는 제2 패키지 다이(520)를 포함할 수 있다. 제2 패키지 다이(520)는 커넥터들(516)에 의해 제2 패키지 기판(522)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(524)가 제2 패키지 다이(520), 제2 패키지 기판(522) 및 커넥터들(516) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(524)가 제1 패키지 다이(512) 위에 부착 또는 장착되어서, 제2 패키지 다이(520) 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(522)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(526)가, 부착층(514)에 의해 베이스 내부 패키지(518) 또는 내부 스택 모듈이 부착 또는 실장될 수 있는 제1 패키지 다이(512) 위에 부착층(514)에 의해 장착될 수 있다. 커넥터들(516)들은 제2 패키지 기판(522)과 제1 패키지 기판(510)을 연결해서, 제2 패키지 다이(520)를 제1 패키지 다이(512) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(528)가 베이스 내부 패키지 또는 내부 스택 모듈, 제1 패키지 다이(512), 제1 패키지 기판(510), 커넥터들(516) 또는 선택적으로는 스페이서(526) 위에 부착될 수 있다. 베이스 패키지 봉지재(528)가 제2 패키지 다이(520)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(522)의 사이드를 제공하도록 형성될 수 있다.
베이스 패키지 봉지재(528)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패키지 캐비티(508)는 밀폐된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(508)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(508)는 실질적으로 노출되어 있는 제2 패키지 기판(522)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(522)의 일부분 위의 베이스 패키지 봉지재(528) 내에 형성될 수 있다.
베이스 패키지(506)는 베이스 기판(502) 위에 부착될 수 있으며, 베이스 패키지 캐비티(508)는 베이스 기판 개구(504)에 실질적으로 정렬되어서 캐비티(530)를 형성한다. 상기 캐비티(530)는 베이스 패키지(506)의 제2 패키지 기판(522), 베이스 패키지 캐비티(508) 및 베이스 기판 개구(504)에 의해 형성될 수 있다. 제2 패키지 기판(522)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(532)는 베이스 패키지(506)와, 베이스 기판 개구(504)를 구비하고 있는 베이스 기판(502) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 커넥터들(534)이 베이스 기판(502) 위에서 베이스 패키지(506)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(534)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
수동 부품과 같은 제1 부품(536) 또는 수동 부품과 같은 제2 부품(538)이 제2 패키지 기판(522)의 위와 실질적으로 캐비티(530) 내에 실장될 수 있다. 솔더 페이스트 또는 전도성 소재와 같은 부품 부착층(540)이 제2 패키지 기판(522) 위에서 제2 패키지 다이(520)의 반대편 사이드 바로 위에, 그리고 제1 부품(536) 또는 제2 부품(538) 위에 부착될 수 있다.
선택적으로, 상단 패키지(544)가 제1 패키지 기판(510) 위에서 제1 패키지 다이(512)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(544)는 상단 패키지 기판(546), 상단 패키지 기판(546) 위에 부착 또는 실장되어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(548), 상단 패키지 다이(548) 위의 상단 패키지 봉지재(550) 및 상단 패키지 기판(546)을 포함할 수 있다. 상단 패키지 기판(546) 위의 상단 패키지 다이(548)는 부착층(514)에 부착되어 있거나, 커넥터들(516)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(552)은 상단 패키지 기판(546) 위에서 상단 패키지 다이(548)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(552)들은 제1 패키지 기판(510)에 전기 접속을 제공하여서, 베이스 기판(502)에 전기 접속을 제공할 수 있다. 선택적으로, 패키지 봉지재(532)는 상단 패키지(544), 베이스 패키지 캐비티(508)를 구비하는 베이스 패키지(506) 및 베이스 기판 개구(504)를 구비하는 베이스 기판(502) 위에 형성될 수 있다.
패키지 커넥터들(534)을 구비하는 베이스 기판(502)이, 하단 패키지 기판(556), 하단 패키지 다이(558), 하단 패키지 봉지재(560) 및 하단 패키지 커넥터들(562)을 구비하는 하단 패키지(554) 위에 부착 또는 실장될 수 있다. 하단 패키지 기판(556) 위의 하단 패키지 다이(558)는 부착층(514)에 의해 부착 또는 실장되거나, 커넥터들(516)에 전기적으로 연결될 수 있다.
보호 또는 구조적 일체성을 위해서, 하단 패키지 봉지재(560)가 하단 패키지 다이(558), 커넥터들(516) 및 하단 패키지 기판(556) 위에 부착될 수 있다. 하단 패키지 커넥터들(562)은 하단 패키지 기판(556) 위에서 하단 패키지 다이(558)의 반대편 사이드 바로 위에 형성되어서, 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템과의 전기적 접속을 제공할 수 있다.
하단 패키지 봉지재(560)의 일부분은 캐비티(530) 내부로 돌출되어서 집적회로 패키지 시스템(500)의 낮은 높이 또는 프로파일을 제공할 수 있다. 패키지 커넥터들(534)이 하단 패키지 기판(556)에 연결되어서, 하단 패키지 기판(556)과 하단 패키지 커넥터들(562)을 통해 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
도 6을 참조하면, 도 6에는 본 발명의 제5 실시예인 집적회로 패키지 시스템(600)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(600)은 베이스 기판 개구(604)를 구비하고 있는 베이스 기판(602)을 포함한다. 베이스 패키지 캐비티(608)를 구비하고 있는 봉지재 캐비티 패키지와 같은 베이스 패키지(606)가 베이스 기판(602) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(606)는 부착층(614)에 의해, 제1 패키지 다이(612)가 부착 또는 실장될 수 있는 제1 패키지 기판(610)을 포함할 수 있다. 부착층(614)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(614)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구조적 일체성을 제공한다. 부착층(614)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(612)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(616)에 의해, 제1 패키지 기판(610)에 전기적으로 연결될 수 있다. 커넥터들(616)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 어떠한 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(618) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(622) 위에 부착층(614)에 의해 부착 또는 실장되는 제2 패키지 다이(620)를 포함할 수 있다. 제2 패키지 다이(620)는 커넥터들(616)에 의해 제2 패키지 기판(622)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(624)가 제2 패키지 다이(620), 제2 패키지 기판(622) 및 커넥터들(616) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(624) 또는 내부 스택 모듈이 제1 패키지 다이(612) 위에 부착 또는 장착되어서, 제2 패키지 다이(620) 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(622)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(626)가, 부착층(614)에 의해 베이스 내부 패키지(618) 또는 내부 스택 모듈 이 부착 또는 실장될 수 있는 제1 패키지 다이(612) 위에 부착층(614)에 의해 장착될 수 있다. 커넥터들(616)들은 제2 패키지 기판(622)과 제1 패키지 기판(610)을 연결해서, 제2 패키지 다이(620)를 제1 패키지 다이(612) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(628)가 베이스 내부 패키지(618) 또는 내부 스택 모듈, 제1 패키지 다이(612), 제1 패키지 기판(610), 커넥터들(616) 또는 선택적으로는 스페이서(626) 위에 부착될 수 있다. 베이스 패키지 봉지재(628)가 형성되어서 제2 패키지 다이(620)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(622)의 사이드를 제공할 수 있다.
베이스 패키지 봉지재(628)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패키지 캐비티(608)는 밀폐된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(608)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(608)는 실질적으로 노출되어 있는 제2 패키지 기판(622)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(622)의 일부분 위의 베이스 패키지 봉지재(628) 내에 형성될 수 있다.
베이스 패키지(606)는 베이스 기판(602) 위에 부착될 수 있으며, 베이스 패키지 캐비티(608)는 베이스 기판 개구(604)에 실질적으로 정렬되어서 낮은쪽 캐비티(630)를 형성한다. 상기 낮은쪽 캐비티(630)는 베이스 패키지(606)의 제2 패키지 기판(622), 베이스 패키지 캐비티(608) 및 베이스 기판 개구(604)에 의해 형성될 수 있다. 제2 패키지 기판(622)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(632)가 베이스 패키지(606)와, 베이스 기판 개구(604)를 구비하고 있는 베이스 기판(602) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 커넥터들(634)이 베이스 기판(602) 위에서 베이스 패키지(606)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(634)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
외부 쿼드 플랫 노-리드 그리드 어레이와 같은 스택 패키지(636)가 제2 패키지 기판(622)의 위와 부분적으로는 낮은쪽 캐비티(630) 내에 실장될 수 있다. 스택 패키지(636)는 리드프레임 또는 다층 기판과 같은 스택 패키지 베이스(638)를 포함할 수 있으며, 스택 패키지 다이(640)는 부착층(614)에 의해서, 스택 패키지 베이스(638) 위에 부착 또는 실장될 수 있다.
커넥터들(616)들은 스택 패키지 다이(640)와 스택 패키지 베이스(638)를 전기적으로 연결해서 스택 패키지 다이(640)가 베이스 패키지(606)에 연결되도록 한다. 보호 또는 구조적 일체성을 위해서, 스택 패키지 봉지재(642)가 스택 패키지 다이(640), 커넥터들(616) 또는 스택 패키지 베이스(638) 위에 부착될 수 있다.
선택적으로, 상단 패키지(644)가 제1 패키지 기판(610) 위에서 제1 패키지 다이(612)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(644)는 상단 패키지 기판(646), 상단 패키지 기판(646) 위에 부착 또는 실장되 어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(648), 상단 패키지 다이(648) 위의 상단 패키지 봉지재(650) 및 상단 패키지 기판(646)을 포함할 수 있다. 상단 패키지 기판(646) 위의 상단 패키지 다이(648)는 부착층(614)에 부착되어 있거나, 커넥터들(616)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(652)은 상단 패키지 기판(646) 위에서 상단 패키지 다이(648)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(652)들은 제1 패키지 기판(610)에 전기 접속을 제공하여서 패키지 기판(602)에 전기 접속을 제공할 수 있다.
언더필(underfill)과 같은 충전 소재(fill material)(656)가 보호 또는 구조적 일체성을 위해서 상단 패키지 커넥터들과 인접하여 부착될 수 있다. 상기 충전 소재(656)는 위쪽 캐비티(658) 위에 개선된 부착 또는 실장을 제공할 수 있다. 위쪽 캐비티(658)는 패키지 봉지재(632) 내에서, 제1 패키지 기판 (610) 위의 제1 패키지 다이(612)의 반대편 사이드 바로 위에 형성될 수 있다.
패키지 봉지재(632)의 사이드들은 직각 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 위쪽 캐비티(658)는, 제1 패키지 기판(610) 근방의 밀폐된 단부의 평면 치수보다 큰 평면 치수의 개구를 구비하는 위쪽 캐비티(658)가 테이퍼지거나 또는 경사진 사이드를 구비하도록 형성될 수 있다.
패키지 커넥터들(634)을 구비하는 패키지 기판(602)이, 하단 패키지 기판(662), 하단 패키지 다이(664), 하단 패키지 봉지재(668) 및 하단 패키지 커넥터 들(670)을 구비하는 하단 패키지(660) 위에 부착 또는 실장될 수 있다. 하단 패키지 기판(662) 위의 하단 패키지 다이(664)는 부착층(614)에 의해 부착 또는 실장되거나, 커넥터들(616)에 전기적으로 연결될 수 있다.
보호 또는 구조적 일체성을 위해서, 하단 패키지 봉지재(668)가 하단 패키지 다이(664), 커넥터들(616) 및 하단 패키지 기판(662) 위에 부착될 수 있다. 하단 패키지 커넥터들(670)은 하단 패키지 기판(662) 위에서 하단 패키지 다이(664)의 반대편 사이드 바로 위에 형성되어서, 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템과의 전기적 접속을 제공할 수 있다.
하단 패키지 봉지재(668)의 일부분은 낮은쪽 캐비티(630) 내부로 돌출되어서 집적회로 패키지 시스템(600)의 낮은 높이 또는 프로파일을 제공할 수 있다. 패키지 커넥터들(634)이 하단 패키지 기판(662)에 연결되어서, 하단 패키지 기판(662)과 하단 패키지 커넥터들(670)을 통해 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
낮은쪽 캐비티(630)와 위쪽 캐비티(658)를 구비하는 집적회로 패키지 시스템(600)은, 베이스 패키지(606)의 하단 사이드 위의 스택 패키지(636)와 같은 다른 패키지 및 제1 패키지 기판(610)의 상단 사이드 위의 상단 패키지(644)가 추가로 스태킹되도록 한다는 것을 알 수 있었다.
도 7을 참조하면, 도 7에는 본 발명의 제6 실시예인 집적회로 패키지 시스템(700)의 단면이 도시되어 있다. 바람직하게는, 집적회로 패키지 시스템(700)은 베이스 기판 개구(704)를 구비하고 있는 베이스 기판(702)을 포함한다. 베이스 패키지 캐비티(708)를 구비하고 있는 봉지재 캐비티 패키지와 같은 베이스 패키지(706)가 베이스 기판(702) 위에 부착 또는 실장될 수 있다.
바람직하게는, 베이스 패키지(706)는 부착층(714)에 의해, 제1 패키지 다이(712)가 부착 또는 실장될 수 있는 제1 패키지 기판(710)을 포함할 수 있다. 부착층(714)은 접착제, 에폭시, 필름 또는 이들의 조합물과 같은 소재로 구성될 수 있다. 또한, 부착층(714)은 접착, 위치 설정 또는 전도성 또는 격리뿐만 아니라 구조적 일체성을 제공한다. 부착층(714)은 어떠한 부품 위에도 형성될 수 있으며, 이들 부품과 동일한 소재, 다른 소재 또는 이들의 혼합물을 포함한다.
제1 패키지 다이(712)는 본드 와이어들, 평면형 상호접속부, 탭 본드들, 임의의 컨덕터, 또는 이들의 조합물과 같은 커넥터들(716)에 의해, 제1 패키지 기판(710)에 전기적으로 연결될 수 있다. 커넥터들(716)은 다이 또는 기판들을 포함하는 부품들의 조합물 또는 어떠한 부품에 대해 전기적 접속점을 제공할 수 있다.
바람직하게는, 베이스 내부 패키지(718) 또는 내부 스택 모듈은 인터포저 또는 다층 기판과 같은 제2 패키지 기판(722) 위에 부착층(714)에 의해 부착 또는 실장되는 제2 패키지 다이(720)를 포함할 수 있다. 제2 패키지 다이(720)는 커넥터들(716)에 의해 제2 패키지 기판(722)에 전기적으로 연결될 수 있다. 베이스 내부 패키지 봉지재(724)가 제2 패키지 다이(720), 제2 패키지 기판(722) 및 커넥터들(716) 위에 형성될 수 있다.
베이스 내부 패키지 봉지재(724)가 제1 패키지 다이(712) 위에 부착 또는 장 착되어서, 제2 패키지 다이(720)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(722)의 사이드를 제공할 수 있다. 선택적으로, 스페이서(726)가, 부착층(714)에 의해 베이스 내부 패키지(718) 또는 내부 스택 모듈이 부착 또는 실장될 수 있는 제1 패키지 다이(712) 위에 부착층(714)에 의해 장착될 수 있다. 커넥터들(716)들은 제2 패키지 기판(722)과 제1 패키지 기판(710)을 연결해서, 제2 패키지 다이(720)를 제1 패키지 다이(712) 또는 인접 레벨 시스템에 연결할 수 있다.
베이스 패키지 봉지재(728)가 베이스 내부 패키지(718) 또는 내부 스택 모듈, 제1 패키지 다이(712), 제1 패키지 기판(710), 커넥터들(716) 또는 선택적으로는 스페이서(726) 위에 부착될 수 있다. 베이스 패키지 봉지재(728)가 제2 패키지 다이(720)의 반대편에 실질적으로 노출되어 있는 제2 패키지 기판(722)의 사이드를 제공하도록 형성될 수 있다.
베이스 패키지 봉지재(728)의 사이드는 직각으로 또는 직각이 아닌 형태로 형성될 수 있다. 예를 들면, 모든 사이드들이 직각으로 형성되는 중에, 베이스 패키지 캐비티(708)는 밀폐된 단부의 평면 치수보다 큰 평면 치수로 된 개구를 구비하는 베이스 패키지 캐비티(708)의 테이퍼지거나 또는 각진 사이드를 구비하도록 형성될 수 있다. 베이스 패키지 캐비티(708)는 실질적으로 노출되어 있는 제2 패키지 기판(722)이 다른 부품들과 연결되도록 하기 위해, 제2 패키지 기판(722)의 일부분 위의 베이스 패키지 봉지재(728) 내에 형성될 수 있다.
베이스 패키지(706)는 베이스 기판(702) 위에 부착될 수 있으며, 베이스 패키지 캐비티(708)는 베이스 기판 개구(704)에 실질적으로 정렬되어서 낮은쪽 캐비티(730)를 형성한다. 상기 낮은쪽 캐비티(730)는 베이스 패키지(706)의 제2 패키지 기판(722), 베이스 패키지 캐비티(708) 및 베이스 기판 개구(704)에 의해 형성될 수 있다. 제2 패키지 기판(722)은 다른 디바이스를 위한 실장면 또는 접촉면을 제공할 수 있다.
패키지 봉지재(732)는 베이스 패키지(706)와, 베이스 기판 개구(704)를 구비하고 있는 베이스 기판(702) 위에 부착될 수 있다. 솔더 범프, 솔더 볼, 임의의 컨덕터 또는 이들의 조합물과 같은 패키지 커넥터들(734)이 베이스 기판(702) 위에서 베이스 패키지(706)의 반대편 사이드 바로 위에 형성될 수 있다. 패키지 커넥터들(734)은 다른 패키지, 인쇄 회로 기판, 임의의 서브시스템 또는 이들의 조합물과 같은 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
외부 쿼드 플랫 노-리드 그리드 어레이와 같은 스택 패키지(736)가 제2 패키지 기판(722)의 위와 부분적으로는 낮은쪽 캐비티(730) 내에 실장될 수 있다. 스택 패키지(736)는 리드프레임 또는 다층 기판과 같은 스택 패키지 베이스(738)를 포함할 수 있으며, 스택 패키지 다이(740)는 부착층(714)에 의해서, 스택 패키지 베이스(738) 위에 부착 또는 실장될 수 있다.
커넥터들(716)들은 스택 패키지 다이(740)와 스택 패키지 베이스(738)를 전기적으로 연결해서, 스택 패키지 다이(740)가 베이스 패키지(706)에 연결되도록 한다. 보호 또는 구조적 일체성을 위해서, 스택 패키지 봉지재(742)가 스택 패키지 다이(740), 커넥터들(716) 또는 스택 패키지 베이스(738) 위에 부착될 수 있다.
선택적으로, 상단 패키지(744)가 제1 패키지 기판(710) 위에서 제1 패키지 다이(712)의 반대편 사이드의 바로 위에 부착 또는 실장될 수 있다. 상단 패키지(744)는 상단 패키지 기판(746), 상단 패키지 기판(746) 위에 부착 또는 실장되어 있는 와이어본드 다이 또는 플립 칩과 같은 상단 패키지 다이(748), 상단 패키지 다이(748) 위의 상단 패키지 봉지재(750) 및 상단 패키지 기판(746)을 포함할 수 있다. 상단 패키지 기판(746) 위의 상단 패키지 다이(748)는 부착층(714)에 부착되어 있거나, 커넥터들(716)에 전기적으로 연결되어 있을 수 있다.
상단 패키지 커넥터들(752)은 상단 패키지 기판(746) 위에서 상단 패키지 다이(748)의 반대편 사이드 바로 위에 형성될 수 있다. 상단 패키지 커넥터들(752)들은 제1 패키지 기판(710)에 전기 접속을 제공하여서, 베이스 기판(702)에 전기 접속을 제공할 수 있다. 패키지 봉지재(732)가 내장된 솔더-온-패드와 같은 구성으로 상단 패키지 커넥터들(752) 위에 형성될 수 있다.
패키지 커넥터들(734)을 구비하는 베이스 기판(702)이, 하단 패키지 기판(762), 하단 패키지 다이(764), 하단 패키지 봉지재(768) 및 하단 패키지 커넥터들(770)을 구비하는 하단 패키지(760) 위에 부착 또는 실장될 수 있다. 하단 패키지 기판(762) 위의 하단 패키지 다이(764)가 부착층(714)에 의해 부착 또는 실장되거나, 커넥터들(716)에 전기적으로 연결될 수 있다.
보호 또는 구조적 일체성을 위해서, 하단 패키지 봉지재(768)가 하단 패키지 다이(764), 커넥터들(716) 및 하단 패키지 기판(762) 위에 부착될 수 있다. 하단 패키지 커넥터들(770)이 하단 패키지 기판(762) 위에서 하단 패키지 다이(764)의 반대편 사이드 바로 위에 형성되어서, 다른 패키지, 인쇄 회로 기판, 임의의 서브 시스템 또는 이들의 조합물과 같은 인접 레벨 시스템과의 전기적 접속을 제공할 수 있다.
하단 패키지 봉지재(768)의 일부분은 낮은쪽 캐비티(730) 내부로 돌출되어서 집적회로 패키지 시스템(700)의 낮은 높이 또는 프로파일을 제공할 수 있다. 패키지 커넥터들(734)이 하단 패키지 기판(762)에 연결되어서, 하단 패키지 기판(762)과 하단 패키지 커넥터들(770)을 통해 인접 레벨 시스템에 전기적 접속을 제공할 수 있다.
도 8을 참조하면, 도 8에는 본 발명의 일 실시예인 집적회로 패키지 시스템(100) 제조를 위한 집적회로 패키지 방법(800)의 흐름도가 도시되어 있다. 상기 방법(800)은, 블록(802)에서, 베이스 기판을 제공하는 단계와; 블록(804)에서, 베이스 기판 위에 베이스 패키지를 부착하는 단계와; 블록(806)에서, 실질적으로 노출되어 있는 베이스 패키지의 일부분을 구비하는 베이스 패키지와 베이스 기판 내에 캐비티를 형성하는 단계와; 블록(808)에서, 디바이스를 부분적으로 상기 캐비티 내에 부착하고 베이스 패키지에 연결하는 디바이스 부착 단계를 포함한다.
보다 상세하게는, 본 발명의 일 실시예인 집적회로 패키지 시스템(100)의 장치와 제조 방법을 제공하는 시스템은 다음과 같이 수행된다.
1. 베이스 기판 개구를 구비하는 베이스 기판을 형성하는 단계.
2. 제2 패키지 기판의 일부분이 베이스 기판 위에서 실질적으로 노출되어 있도록, 베이스 패키지 캐비티와 제2 패키지 기판을 구비하는 베이스 패키지를 실장하는 단계.
3. 베이스 패키지 캐비티가 베이스 기판 개구에 실질적으로 정렬하도록, 베이스 기판을 관통해 베이스 패키지에 이르는 캐비티를 형성하는 단계.
4. 디바이스를 부분적으로 상기 캐비티 내에 실장하고, 제2 패키지 기판의 실질적으로 노출되어 있는 부분에 연결하는 단계.
본 발명을 특정의 최적의 실시예와 연계하여 기재하였지만, 전술한 기재에 비추어서 당업자라면 많은 변형, 변조 및 변경될 수 있다는 점을 이해해야 한다. 이에 따라서, 첨부된 청구범위 내에 속하는 그러한 변형 실시, 변조 및 변경 실시를 포함하는 것으로 이해되어야 한다. 본 명세서에 기재된 모든 사항과 첨부된 도면에 도시된 모든 사항은 예시적인 것으로 이에 한정되는 것으로 해석되어서는 안 된다.
도 1은 본 발명의 제1 실시예인 도 2에서 라인 1-1을 따르는 집적회로 패키지 시스템의 단면도이다.
도 2는 집적회로 패키지 시스템의 평면도이다.
도 3은 본 발명의 제2 실시예인 집적회로 패키지 시스템의 단면도이다.
도 4는 본 발명의 제3 실시예인 집적회로 패키지 시스템의 단면도이다.
도 5는 본 발명의 제4 실시예인 집적회로 패키지 시스템의 단면도이다.
도 6은 본 발명의 제5 실시예의 패키지 부착 단계에 있는 집적회로 패키지 시스템의 단면도이다.
도 7은 본 발명의 제6 실시예인 집적회로 패키지 시스템의 단면도이다.
도 8은 본 발명의 일 실시예인, 집적회로 패키지 시스템의 제조를 위한 집적회로 패키지 방법의 흐름도이다.

Claims (10)

  1. 집적회로 패키지 방법으로서,
    베이스 기판을 제공하는 단계와;
    제1 패키지 기판과 제2 패키지 기판을 구비한 베이스 패키지로서, 제2 패키지 기판은 베이스 기판 위에 노출되어 있는 제2 패키지 기판의 일부분을 구비하고 베이스 패키지의 베이스 기판을 향하는 사이드에 배치되며, 제1 패키지 기판은 베이스 패키지의 베이스 기판 반대편 사이드에 배치된, 베이스 패키지를 부착하는 단계와;
    베이스 기판을 관통해 베이스 패키지까지 캐비티를 형성하는 단계와;
    디바이스를 부분적으로 상기 캐비티 내에 부착하고, 베이스 기판 위에 노출되어 있는 제2 패키지 기판의 일부분에 연결하는 디바이스 부착 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  2. 제1항에 있어서, 캐비티 형성 단계는 베이스 기판 위에 베이스 패키지를 부착하는 단계를 포함하며, 베이스 패키지의 베이스 패키지 캐비티가 베이스 기판의 베이스 기판 개구 위에 위치하는 것을 특징으로 하는 집적회로 패키지 방법.
  3. 제1항에 있어서, 캐비티 형성 단계는 베이스 패키지의 상기 제2 패키지 기판 위에 캐비티를 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  4. 제1항에 있어서, 적어도 베이스 패키지를 베이스 기판 위에 부착하는 단계 이후에, 베이스 패키지 위에 상단 패키지를 부착하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  5. 제1항에 있어서, 적어도 베이스 패키지를 베이스 기판 위에 부착하는 단계 이후에, 패키지 봉지재를 베이스 패키지와 베이스 기판 위에 형성하는 단계와, 베이스 패키지의 상기 제1 패키지 기판 위의 상기 패키지 봉지재 내에 위쪽 캐비티를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 방법.
  6. 집적회로 패키지 시스템으로서,
    베이스 기판과;
    제1 패키지 기판과 제2 패키지 기판을 구비한 베이스 패키지로서, 제2 패키지 기판은 베이스 기판 위에 노출되어 있는 제2 패키지 기판의 일부분을 구비하고 베이스 패키지의 베이스 기판을 향하는 측면에 배치되며, 제1 패키지 기판은 베이스 패키지의 베이스 기판 반대편을 향하는 측면에 배치된, 베이스 패키지와;
    베이스 기판을 관통해 베이스 패키지에 이르는 캐비티와;
    부분적으로 캐비티 내에 위치하며, 베이스 기판 위에 노출되어 있는 제2 패키지 기판의 일부분에 연결되어 있는 디바이스를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제6항에 있어서, 상기 캐비티는 베이스 기판 위의 베이스 패키지를 포함하되, 베이스 패키지의 베이스 패키지 캐비티가 베이스 기판의 베이스 기판 개구 위에 위치하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항에 있어서, 캐비티가 베이스 패키지의 제2 패키지 기판 위에 위치하는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항에 있어서, 베이스 패키지 위의 상단 패키지를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항에 있어서, 베이스 패키지 및 베이스 기판 위의 패키지 봉지재 및 패키지 봉지재 내에서 베이스 패키지의 제1 패키지 기판 위에 있는 위쪽 캐비티를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020080115312A 2007-12-18 2008-11-19 패키지가 집적된 집적회로 패키지 시스템 KR101542216B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/958,838 US7709944B2 (en) 2007-12-18 2007-12-18 Integrated circuit package system with package integration
US11/958,838 2007-12-18

Publications (2)

Publication Number Publication Date
KR20090066210A KR20090066210A (ko) 2009-06-23
KR101542216B1 true KR101542216B1 (ko) 2015-08-05

Family

ID=40752115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115312A KR101542216B1 (ko) 2007-12-18 2008-11-19 패키지가 집적된 집적회로 패키지 시스템

Country Status (3)

Country Link
US (1) US7709944B2 (ko)
KR (1) KR101542216B1 (ko)
TW (1) TWI392036B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026582B2 (en) * 2008-02-04 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with internal stacking module adhesive
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
US8531043B2 (en) * 2008-09-23 2013-09-10 Stats Chippac Ltd. Planar encapsulation and mold cavity package in package system
US7846773B2 (en) * 2009-01-20 2010-12-07 Fairchild Semiconductor Corporation Multi-chip semiconductor package
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
US8390110B2 (en) * 2009-10-20 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with cavity and method of manufacture thereof
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
KR101676620B1 (ko) * 2010-02-05 2016-11-16 에스케이하이닉스 주식회사 적층 반도체 패키지
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
KR20140078223A (ko) * 2012-12-17 2014-06-25 하나 마이크론(주) 반도체 패키지
US9466413B2 (en) 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US9160423B2 (en) 2013-12-12 2015-10-13 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
US9219028B1 (en) 2014-12-17 2015-12-22 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10256213B2 (en) * 2015-12-10 2019-04-09 Intel Corporation Reduced-height electronic memory system and method
US20180190776A1 (en) * 2016-12-30 2018-07-05 Sireesha Gogineni Semiconductor chip package with cavity
US11942386B2 (en) * 2020-08-24 2024-03-26 Texas Instruments Incorporated Electronic devices in semiconductor package cavities

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000042819A (ja) * 1998-07-27 2000-02-15 Nakamura Seisakusho Kk パッケージの形成方法
US20060220256A1 (en) * 2005-03-31 2006-10-05 Shim Il K Encapsulant cavity integrated circuit package system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
TWI239611B (en) 2004-04-19 2005-09-11 Advanced Semiconductor Eng Multi chip module with embedded package configuration and method for manufacturing the same
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000042819A (ja) * 1998-07-27 2000-02-15 Nakamura Seisakusho Kk パッケージの形成方法
US20060220256A1 (en) * 2005-03-31 2006-10-05 Shim Il K Encapsulant cavity integrated circuit package system

Also Published As

Publication number Publication date
US20090152701A1 (en) 2009-06-18
KR20090066210A (ko) 2009-06-23
TWI392036B (zh) 2013-04-01
US7709944B2 (en) 2010-05-04
TW200933764A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
US7501697B2 (en) Integrated circuit package system
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US8198735B2 (en) Integrated circuit package with molded cavity
US9230898B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US7989950B2 (en) Integrated circuit packaging system having a cavity
US8716065B2 (en) Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8592973B2 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US20090057862A1 (en) Integrated circuit package-in-package system with carrier interposer
US8482115B2 (en) Integrated circuit packaging system with dual side connection and method of manufacture thereof
KR20090101116A (ko) 적층 가능한 소자용 집적회로 패키지 시스템 및 그 제조 방법
US7911070B2 (en) Integrated circuit packaging system having planar interconnect
KR20090071381A (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
TWI445102B (zh) 具有封裝件整合之積體電路封裝件系統
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US8102666B2 (en) Integrated circuit package system
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
US8981577B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US8476135B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR101529686B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US20070268660A1 (en) Spacerless semiconductor package chip stacking system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right