TWI532870B - 成膜裝置及成膜方法 - Google Patents

成膜裝置及成膜方法 Download PDF

Info

Publication number
TWI532870B
TWI532870B TW104108848A TW104108848A TWI532870B TW I532870 B TWI532870 B TW I532870B TW 104108848 A TW104108848 A TW 104108848A TW 104108848 A TW104108848 A TW 104108848A TW I532870 B TWI532870 B TW I532870B
Authority
TW
Taiwan
Prior art keywords
inductive coupling
substrate
film forming
forming apparatus
antenna
Prior art date
Application number
TW104108848A
Other languages
English (en)
Other versions
TW201544618A (zh
Inventor
中島直人
羽田浩二
吉野裕文
Original Assignee
斯克林集團公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 斯克林集團公司 filed Critical 斯克林集團公司
Publication of TW201544618A publication Critical patent/TW201544618A/zh
Application granted granted Critical
Publication of TWI532870B publication Critical patent/TWI532870B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0605—Carbon
    • C23C14/0611—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Description

成膜裝置及成膜方法
本發明係關於使類金剛石碳(diamond-like carbon：DLC)膜成膜之技術。
類金剛石碳膜係由於硬度及強度(機械性強度)較高，低磨耗性及耐磨耗性優秀，因而廣泛用於硬質塗層等之各種用途。
於類金剛石碳膜之成膜時，使用例如電漿CVD(plasma-enhanced chemical vapor deposition：電漿增強化學氣相沈積)法。於專利文獻1~3中，記述有藉由電漿CVD而使類金剛石碳膜成膜之裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第4145361號公報
[專利文獻2]日本專利第4646763號公報
[專利文獻3]日本專利第4704453號公報
藉由電漿CVD使類金剛石碳膜成膜時，為了提高成膜效率，一般採用例如加熱作為成膜對象之基材之方法。然而，若基材之尺寸不斷變大，則基材因加熱而容易產生熱應變，故不易採用藉由加熱而提 高成膜效率之方法。此外，基材之耐熱性較低之情形亦無法採用該方法。因此，追求以加熱以外之方法提高類金剛石碳膜之成膜效率之技術。
本發明係鑑於上述問題而完成者，目的在於提供一種可提高類金剛石碳膜之成膜效率之技術。
第1態樣係成膜裝置，其具備：腔室，其係於內部形成處理空間；低感應係數之電感耦合型天線，其配置於上述處理空間；高頻電力供給部，其係對上述電感耦合型天線間歇性供給高頻電力；氣體供給部，其係對上述處理空間，供給包含烴之氣體；相對移動部，其係使附膜之對象物即基材相對於上述電感耦合型天線相對移動；及電壓施加部，其係於暫時停止對上述電感耦合型天線供給高頻電力之時間帶內，將負電壓施加於上述基材。
第2態樣係如第1態樣之成膜裝置，其中上述相對移動部具備：支持構件，其抵接於上述基材而支持上述基材；及支持構件搬送部，其抵接於上述支持構件而支持上述支持構件，並沿搬送路徑搬送上述支持構件；且上述電壓施加部經由上述支持構件而對上述基材施加負電壓。
第3態樣係如第2態樣之成膜裝置，其中上述支持構件抵接於上述基材之下表面之整體。
第4態樣係如第2態樣之成膜裝置，其中上述電壓施加部具備：滑履，其固定配置於上述支持構件通過之區域內，且滑動自由地抵接於所搬送之上述支持構件；及電壓供給部，其係對上述滑履供給負電壓。
第5態樣係如第4態樣之成膜裝置，其中上述電壓施加部具備將上述滑履沿靠近上述支持構件之方向賦能之賦能構件。
第6態樣係如第4態樣之成膜裝置，其中上述滑履係由碳形成。
第7態樣係如第1態樣之成膜裝置，其中上述相對移動部具備基材搬送部，其抵接於上述基材而支持上述基材，且沿搬送路徑搬送上述基材；上述電壓施加部經由上述基材搬送部對上述基材施加負電壓。
第8態樣係如第7態樣之成膜裝置，其中上述基材搬送部具備：輥軸，其係自下方抵接於上述基材而支持上述基材；及旋轉驅動部，其使上述輥軸旋轉；上述電壓施加部經由上述輥軸對上述基材施加負電壓。
第9態樣係如第1至第8之任一態樣之成膜裝置，其中藉由對上述電感耦合型天線供給高頻電力，而於上述處理空間，生成電子密度為3×1010(個/cm3)以上之電漿。
第10態樣係如第1至第8之任一態樣之成膜裝置，其中上述電感耦合型天線之捲數不滿一周。
第11態樣係如第1至第8之任一態樣之成膜裝置，其中上述電感耦合型天線之捲數為一周。
第12態樣係如第10態樣之成膜裝置，其中具備複數個上述電感耦合型天線，且上述複數個電感耦合型天線沿第1方向排列，上述複數個電感耦合型天線之各者係以沿著與上述第1方向正交之第2方向之姿勢配置。
第13態樣係如第10態樣之成膜裝置，其中具備複數個上述電感耦合型天線，上述複數個電感耦合型天線沿第1方向排列，上述複數個電感耦合型天線之各者係以沿著上述第1方向之姿勢配置。
第14態樣係如第1至第8之任一態樣之成膜裝置，其中上述電感耦合型天線為直線棒狀。
第15態樣係一種成膜方法，具備如下步驟：a)於內部形成處理空 間之腔室內，搬入附膜之對象物即基材；b)對上述處理空間，供給包含烴之氣體；及c)一面使上述基材相對於配置於上述處理空間之低感應係數之電感耦合型天線相對移動，一面進行對上述基材之成膜處理；且上述c)步驟具備：c1)對上述電感耦合型天線供給高頻電力之步驟；c2)停止對上述電感耦合型天線供給高頻電力，且於停止上述供給之時間帶內，對上述基材施加負電壓之步驟；及c3)交替反復上述c1)步驟與上述c2)步驟之反復步驟。
根據第1~第15態樣，對低感應係數之電感耦合型天線間歇性供給高頻電力，且於暫時停止對電感耦合型天線供給高頻電力之時間帶內，對基材施加負電壓。根據該構成，可將高頻電力之間歇供給之反復頻率設得足夠高。進而，可將施加於基材之負電壓之頻率設得足夠高。藉此，可以高成膜效率使類金剛石碳膜成膜。
尤其，根據第3態樣，支持構件抵接於基材之下表面之整體。根據該構成，藉由經由支持構件施加負電壓，而於基材之上表面整體形成均一之負電場。藉此，可於該上表面之整體使厚度均一之類金剛石碳膜成膜。
尤其，根據第4態樣，於沿搬送路徑搬送之支持構件之下表面通過之區域內固定配置滑履，且該滑履抵接於沿搬送路徑搬送之支持構件，藉此對基材施加負電壓。根據該構成，可以簡易之構成使基材相對於電感耦合型天線移動，且對基材施加負電壓。
尤其，根據第5態樣，因設置將滑履朝支持構件賦能之賦能構件，故可確實對支持構件所支持之基材施加負電壓。
尤其，根據第9態樣，因於處理空間生成電子密度為3×1010(個/cm3)以上之高密度之電漿，故生成高能量之碳基。藉此，可以高成膜效率使膜質良好之類金剛石碳膜成膜。
尤其，根據第10態樣，可使用捲數不滿一周之電感耦合型天線生成電漿。若利用捲數不滿一周之電感耦合型天線，則可容易實現低感應係數。
尤其，根據第12態樣，複數個電感耦合型天線係沿第1方向排列，各電感耦合型天線係以沿著與該第1方向正交之第2方向之姿勢配置。根據該構成，因各電感耦合型天線所形成之磁場相互重疊，故產生高密度之電漿，且生成高能量之碳基。藉此，可以高成膜效率使膜質良好之類金剛石碳膜成膜。
1‧‧‧腔室
1c‧‧‧腔室
2‧‧‧電漿產生部
2a‧‧‧電漿產生部
2b‧‧‧電漿產生部
2c‧‧‧電漿產生部
3‧‧‧氣體供給部
4‧‧‧相對移動部
4b‧‧‧相對移動部
4c‧‧‧相對移動部
5‧‧‧電壓施加部
5b‧‧‧電壓施加部
5c‧‧‧電壓施加部
6‧‧‧屏蔽構件
7‧‧‧控制部
9‧‧‧基材
10‧‧‧成膜裝置
10a‧‧‧成膜裝置
10b‧‧‧成膜裝置
10c‧‧‧成膜裝置
11‧‧‧頂板
11c‧‧‧搬入閘
12‧‧‧底板
12c‧‧‧搬出閘
21‧‧‧電感耦合型天線
21a‧‧‧電感耦合型天線
21b‧‧‧電感耦合型天線
21c‧‧‧電感耦合型天線
22‧‧‧供電器
22b‧‧‧高頻電力供給部
23‧‧‧匹配箱
24‧‧‧高頻電力供給部
31‧‧‧氣體供給源
32‧‧‧導入配管
33‧‧‧氣體供給埠
34‧‧‧供給閥
41‧‧‧支持構件
41b‧‧‧基材搬送部
41c‧‧‧基材搬送部
42‧‧‧支持構件搬送部
51‧‧‧脈衝電源
51b‧‧‧脈衝電源
51c‧‧‧脈衝電源
52‧‧‧滑履
53‧‧‧賦能構件
61‧‧‧屏蔽板
81‧‧‧電漿
82‧‧‧碳基
100‧‧‧電漿處理裝置
110‧‧‧交接腔室
120a‧‧‧搬送腔室
120b‧‧‧搬送腔室
130‧‧‧負載鎖定腔室
140‧‧‧前處理腔室
150‧‧‧成膜腔室
160‧‧‧後處理腔室
170‧‧‧卸載鎖定腔室
190‧‧‧閘
410c‧‧‧軸部
411b‧‧‧搬送輥軸
411c‧‧‧旋轉體
412b‧‧‧旋轉驅動部
412c‧‧‧旋轉驅動部
413b‧‧‧軸承
413c‧‧‧支持區域
421‧‧‧搬送輥軸
422‧‧‧旋轉驅動部
4111b‧‧‧軸
4112b‧‧‧軸
C‧‧‧中心點
f1‧‧‧頻率
f2‧‧‧頻率
K‧‧‧虛擬軸
L‧‧‧線段
Q‧‧‧箭頭
R‧‧‧徑方向
S1~S5‧‧‧步驟
S41~S42‧‧‧步驟
T1‧‧‧時間帶
t1‧‧‧持續時間
T2‧‧‧時間帶
t2‧‧‧持續時間
V‧‧‧處理空間
V2‧‧‧負電壓位準
X‧‧‧座標軸
Y‧‧‧座標軸
Z‧‧‧座標軸
圖1係示意性顯示電漿處理裝置之概略構成之圖。
圖2係示意性顯示成膜裝置之構成之側剖面圖。
圖3係自箭頭Q方向觀察圖2之平剖面圖。
圖4係顯示電感耦合型天線之排列例之圖。
圖5係顯示電感耦合型天線之排列例之圖。
圖6係用以說明對電感耦合型天線之電力之供給時序、與對基材之電壓之施加時序之圖。
圖7係顯示成膜裝置中執行之處理之流程之圖。
圖8係用以說明對電感耦合型天線供給有高頻電力之時間帶中，處理空間內之粒子之行動之圖。
圖9係用以說明停止對電感耦合型天線之高頻電力之供給，且對基材施加有負電壓之時間帶中，處理空間內之粒子之行動之圖。
圖10係示意性顯示成膜裝置之構成之側剖面圖。
圖11係顯示電感耦合型天線之排列例之圖。
圖12係顯示電感耦合型天線之排列例之圖。
圖13係示意性顯示成膜裝置之構成之側剖面圖。
圖14係自箭頭Q方向觀察圖13之平剖面圖。
圖15係自上方觀察沿環狀之搬送路徑搬送基材之態樣相關之成膜裝置之主要部分之示意圖。
以下，參照圖式說明實施形態。另，以下實施形態係使本發明具體化之一例，並非限定本發明之技術性範圍之事例。此外，於圖式中，為便於理解，有時將各部之尺寸或數量誇大或簡略化圖示。
<I.第1實施形態> <1.電漿處理裝置100> <1-1.構成>
關於電漿處理裝置100之構成，參照圖1予以說明。圖1係示意性顯示電漿處理裝置100之概略構成之圖。
電漿處理裝置100係具備包圍經由交接腔室110而連接之2個搬送腔室120a、120b之各者，且將一群腔室130~170集束狀連接之構成。
具體而言，於一者之搬送腔室(第1搬送腔室)120a之周圍配置2個負載鎖定腔室130、130、1個前處理腔室140、及1個成膜腔室150。 又，於另一者之搬送腔室(第2搬送腔室)120b之周圍，配置1個成膜腔室150、1個後處理腔室160、及2個卸載鎖定腔室170、170。另，各腔室110~170之個數及佈局並未限定於圖中所例示者。例如，各腔室110~170之個數亦可基於例如各腔室110~170中之處理所需之處理時間等而規定。
於各腔室110~170之連接部分設置有閘190。閘190係藉由例如閘閥而開關，可於對與其相鄰之腔室連接之狀態(開狀態)、及切斷密閉該相鄰之腔室之狀態(關狀態)之間進行切換。又，於各腔室110~170，設置有高真空排氣系統(省略圖示)，可將各腔室110~170之內部空間減壓至真空狀態。又，電漿處理裝置100係具備統括控制配置於各腔室110~170內之裝置等之控制部(省略圖示)。
於第1搬送腔室120a及第2搬送腔室120b之各者之內部，與連接於其周圍之各腔室130~170之間，配置進行處理對象物即基材9之授受之搬送裝置(省略圖示)。
負載鎖定腔室130、及卸載鎖定腔室170係為了使電漿處理裝置100內保持為真空(即，不對大氣開放)而設置。負載鎖定腔室130係用以對第1搬送腔室120a搬入未處理之基材9之腔室，卸載鎖定腔室170係用以自第2搬送腔室120b搬出處理完畢之基材9之腔室。
前處理腔室140之內部空間係形成用以進行前處理之處理空間，且於該內部空間，配置用以進行前處理之裝置。所謂前處理意指先於對基材9之成膜處理而進行之處理，具體而言，例如為使用氧電漿等之清潔(淨化)處理。
成膜腔室150之內部空間係形成用以進行成膜處理之處理空間，且於該內部空間配置用以進行成膜處理之裝置即成膜裝置10。所謂成膜處理具體意指藉由電漿CVD(plasma-enhanced chemical vapor deposition：電漿增強化學氣相沉積)而於附膜之對象物即基材9形成類金剛石碳膜(以下亦稱為「DLC膜」)之處理。關於成膜裝置10，此後進行具體說明。
後處理腔室160之內部空間係形成用以進行後處理之處理空間，於該內部空間配置用以進行後處理之裝置。所謂後處理意指對經實施成膜處理後之基材9之處理，具體而言，例如為使用氬電漿或氫電漿等之表面改質處理。
<1-2.處理流程>
關於電漿處理裝置100中執行之處理流程，接著參照圖1予以說明。以下說明之處理係於電漿處理裝置100之控制部(省略圖示)之控制下執行。
經由負載鎖定腔室130搬入於電漿處理裝置100之基材9係依序搬 送至前處理腔室140、成膜腔室150、及後處理腔室160，逐次被實施各腔室140、150、160內規定之處理。且，處理完成之基材9係經由卸載鎖定腔室170自電漿處理裝置100被搬出。
即，經由負載鎖定腔室130搬入於電漿處理裝置100之基材9係首先藉由第1搬送腔室120a內之搬送裝置(第1搬送裝置)搬入於前處理腔室140，且於此處被實施前處理。
於前處理腔室140被實施前處理之基材9係藉由第1搬送裝置自前處理腔室140搬出，繼而搬入於成膜腔室150，且於此處被實施成膜處理。但，與第1搬送腔室120a連接之成膜腔室(第1成膜腔室)150空置之情形時，第1搬送裝置係直接將前處理後之基材9搬入於第1成膜腔室150。該情形時，基材9係於第1成膜腔室150被實施成膜處理。另一方面，於第1成膜腔室150正處理其他基材9之情形時，第1搬送裝置係將前處理後之基材9經由交接腔室110，交接給第2搬送腔室120b內之搬送裝置(第2搬送裝置)。第2搬送裝置係將所接收之基材9搬入於與第2搬送腔室120b連接之成膜腔室(第2成膜腔室)150。該情形時，基材9係於第2成膜腔室150被實施成膜處理。
於第1成膜腔室150被實施成膜處理之基材9係藉由第1搬送裝置自第1成膜腔室150搬出，經由交接腔室110，交接給第2搬送裝置。第2搬送裝置係將所接收之基材9搬入於後處理腔室160。又，於第2成膜腔室150被實施成膜處理之基材9係藉由第2搬送裝置自第2成膜腔室150搬出，且直接搬入於後處理腔室160。搬入於後處理腔室160之基材9係於此處被實施後處理。
於後處理腔室160被實施後處理之基材9係藉由第2搬送裝置自後處理腔室160搬出，且經由卸載鎖定腔室170自電漿處理裝置100搬出。
<2.成膜裝置10> <2-1.構成>
其次，關於成膜裝置10，參照圖2~圖6予以說明。圖2係示意性顯示成膜裝置10之構成之側剖面圖。圖3係自箭頭Q方向觀察圖2之平剖面圖。圖4、圖5係顯示電感耦合型天線21之排列例之圖。圖6係用以說明對電感耦合型天線21之電力之供給時序、與對基材9之電壓之施加時序之圖。另，以下參照之圖式中，為說明方向而適當標註XYZ正交座標軸。該座標軸之Z軸方向係表示鉛直線之方向，XY平面為水平面。又，X軸及Y軸之各者係與腔室1之側壁平行之軸。又，Y軸係與基材9之搬送方向平行之軸。
成膜裝置10係藉由電漿CVD而於附膜之對象物即基材9形成DLC膜之裝置。附膜之對象物即基材9具體而言，例如為玻璃板。
成膜裝置10係具備於內部形成處理空間V之腔室1、於處理空間V產生電漿之電漿產生部2、對處理空間V供給材料氣體之氣體供給部3、使基材9相對於電漿產生部2之電感耦合型天線21相對移動之相對移動部4、對基材9施加負電壓之電壓施加部5、及設置於腔室1內之屏蔽構件6。又，成膜裝置10係具備控制其具備之各構成要件等之控制部7。又，成膜裝置10此外亦具備用以調整處理空間V內之壓力之機構(具體而言例如為高真空排氣系統、真空計等)(省略圖示)等。
<腔室1>
腔室1係例如呈長方體形狀之外形之中空構件，於內部形成處理空間V。腔室1之頂板11係以其下表面成為水平姿勢之方式配置，且自該下表面向處理空間V，空開間隔而突設有複數個下述電感耦合型天線21。又，於腔室1之底板12之附近，規定有基材9之搬送路徑。又，於腔室1之側壁之一者，設置有例如藉由閘閥而開關之閘190(參照圖1)，腔室1係經由該閘190，與搬送腔室(第1搬送腔室120a或第2搬送腔室120b)連接。
<電漿產生部2>
電漿產生部2係於處理空間V產生電漿之裝置，具備複數個低感應係數之電感耦合型天線(電感耦合類型之高頻天線)21。但，電感耦合型天線21之個數不必為複數個，亦可為1個。其中，此處所謂之「低感應係數之電感耦合型天線」係指如單體之感應係數為11.5μH(微亨)以下之電感耦合型天線。
電感耦合型天線21具體而言例如為將以U字形狀彎曲金屬製導管狀導體者以石英等之介電質覆蓋者。此種U字形狀之電感耦合型天線21相當於捲數不滿1圈之電感耦合型天線，感應係數較捲數為1圈以上之電感耦合型天線低。例如，捲繞半徑為「100mm」、捲繞長度為「600mm」之無鐵心線圈之感應係數若將捲數設為「100圈」，則為「550μH」，若將捲數設為「不滿1圈」，則為「不滿5.5μH」。如此，若利用捲數不滿1圈之電感耦合型天線，容易實現低感應係數之電感耦合型天線。
複數個電感耦合型天線21係沿規定之方向，空開間隔(較佳為等間隔)排列成一行，且相對於頂板11固定。具體而言，複數個電感耦合型天線21係例如藉由將連結各者之兩端部之線段L之中心點C配置於直線狀之虛擬軸K上，而沿該虛擬軸K排列成一行(參照圖4、圖5)。 該虛擬軸K較佳為與基材9之搬送方向(下述)(圖示之例中，為Y方向)正交之軸。又，該虛擬軸K亦較佳為與腔室1之任一側壁平行地延伸之軸。
但，各電感耦合型天線21相對於虛擬軸K之姿勢(線段L與虛擬軸K所成角度)可任意地規定。
例如，各電感耦合型天線21係如圖4所示，亦可以線段L與虛擬軸K平行之姿勢(即，複數個電感耦合型天線21之各者與其排列方向平行之姿勢)配置。即，複數個電感耦合型天線21係沿第1方向(於圖示 之例中，為X方向)排列，各電感耦合型天線21亦可以沿著該第1方向之姿勢配置。
又，例如，各電感耦合型天線21亦可如圖5所示，以線段L與虛擬軸K正交之姿勢(即，複數個電感耦合型天線21之各者與其排列方向正交之姿勢)配置。即，複數個電感耦合型天線21係沿第1方向(圖示之例中為X方向)排列，各電感耦合型天線21亦可以沿著與該第1方向正交之第2方向(圖示之例中為Y方向)之姿勢配置。
各電感耦合型天線21之一端係經由供電器22及匹配箱23而連接於高頻電力供給部24。高頻電力供給部24係例如包含高頻電源(RF電源)而構成。又，各電感耦合型天線21之另一端接地。於該構成中，當高頻電力(具體而言，例如輸出頻率為13.56MHz之高頻電力)自高頻電力供給部24流動至各電感耦合型天線21時，則電子因電感耦合型天線21之周圍之電場(高頻電感電場)而加速，因而產生電漿(電感耦合電漿(Inductively Coupled Plasma：ICP))。此處，藉由對電感耦合型天線21供給高頻電力(供電)，而於處理空間V生成電子密度為3×1010(個/cm3)以上之高密度之電漿。
其中，高頻電力供給部24係對各電感耦合型天線21間歇性供給高頻電力(參照圖6)。該間歇供給之反復頻率f1較佳為例如2kHz(千赫茲)以上且10kHz以下，例如較佳為5kHz左右。又，1次高頻電電力之持續時間t1較佳為例如50μs(微秒)左右。如上所述，因此處使用之電感耦合型天線21為低感應係數之電感耦合型天線，故應答性優異。 因此，即便以例如2~10kHz之高反復頻率f1間歇供給高頻電力，亦可充分對其應答。
<氣體供給部3>
氣體供給部3係對處理空間V供給作為成膜材料之材料氣體。此處，可使用包含各種烴類氣體之氣體作為材料氣體。例如，甲烷氣 體、乙炔氣體等適合作為材料氣體。
氣體供給部3具體而言係例如具備材料氣體之供給源即氣體供給源31、及一端與氣體供給源31連接之導入配管32。導入配管32之另一端係與上下貫通腔室1之頂板11而設置之複數個氣體供給埠33之各者連接。又，於導入配管32之路徑中途，介插供給閥34。供給閥34較佳為可自動調整流通導入配管32之氣體之流量之閥門，例如較佳為包含質流控制器等而構成。於該構成中，當開放供給閥34時，則自氣體供給源31供給之材料氣體經由導入配管32及各氣體供給埠33，噴遍處理空間V之整體。
<相對移動部4>
相對移動部4係使基材9相對於電感耦合型天線21相對移動。如上所述，於該實施形態中，電感耦合型天線21係相對於腔室1固定，相對移動部4係使基材9相對於經固定之電感耦合型天線21移動。
相對移動部4係具備抵接於基材9且支持其之支持構件41、及抵接於支持構件41且支持其並沿搬送路徑搬送支持構件41之支持構件搬送部42。
支持構件41係於處理空間V中以水平姿勢支持基材9之板狀構件，由導電性之材料(例如鋁)形成。基材9係以附膜之對象面朝向上側之狀態，以水平姿勢載置於支持構件41之上表面，藉此受支持構件41支持。支持構件41之上表面與基材9之下表面之任一者皆為平坦面，而可確保支持構件41與受其支持之基材9之接觸面積較大。支持構件41較佳為採用俯視時較基材9更大之尺寸。根據該構成，支持構件41抵接於基材9之下表面之整體。
支持構件搬送部42係抵接於支持構件41且支持其，並沿處理空間V內規定之水平之(即，與頂板11之下表面平行之)搬送路徑，搬送支持構件41。具體而言，支持構件搬送部42具備夾著搬送路徑而對向 配置之一對搬送輥軸421、421、及使各搬送輥軸421旋轉之旋轉驅動部422。
一對搬送輥軸421、421係沿搬送路徑之延伸方向(於圖示之例中為Y方向)複數組排列。各搬送輥軸421之軸係可旋轉地貫通腔室1之側壁而設置，於腔室1之外側，與旋轉驅動部422連接。其中，於搬送輥軸421之軸與腔室1之側壁之間，設置有軸承(例如磁性流體軸承)(省略圖示)，而可確保腔室1之氣密性。
於該構成中，各搬送輥軸421係自下方抵接於支持構件41之端緣(±X側之端緣)附近，且同步旋轉，藉此將支持構件41以水平姿勢保持，且沿搬送路徑搬送。即，支持構件41所保持之基材9相對於電感耦合型天線21相對移動。
<電壓施加部5>
電壓施加部5係於暫時停止對電感耦合型天線21供給高頻電力之時間帶內，對基材9施加負電壓(偏壓電壓)。
該電壓施加部5係反復進行偏壓電壓之導通與斷開。具體而言，電壓施加部5係例如具備供給負極性之脈衝電壓之脈衝電壓供給部51。脈衝電壓供給部51係例如可包含具有DC電源之脈衝電源而構成。脈衝電壓供給部51係形成與由預先設定之參數規定之脈衝波形(具體而言，為由頻率f2、負脈衝之持續時間t2、負電壓位準V2等各參數規定之脈衝波形)相應之負極性之脈衝電壓(參照圖6)。其中，脈衝波形之頻率f2係與自上述之高頻電力供給部24向電感耦合型天線21間歇供給之高頻電力之反復頻率f1一致(f1=f2)。脈衝之持續時間t2較佳為例如1μs左右。又，負電壓位準V2較佳為例如5kV(千伏)以上且10kV以下，例如較佳為10kV左右。又，電流較佳為100A(安)左右。
該電壓施加部5係經由支持構件41，對基材9施加負電壓。具體而言，電壓施加部5係進而具備複數個滑履52、及與滑履52個數相同 之賦能構件53。
複數個滑履52係自上方而視，於沿搬送路徑搬送之支持構件41之下表面通過之區域內，固定排列為例如矩陣狀。各滑履52例如為長方體狀之構件，由導電性之材料(例如碳)形成。又，各滑履52係以其平坦之上端面位於沿搬送路徑搬送之支持構件41之下表面通過之虛擬面內之方式配設，該上端面可自由滑動地抵接於沿搬送路徑搬送之支持構件41之下表面。
各賦能構件53係具有可撓性之構件(例如，彈簧構件)，由導電性材料形成。各賦能構件53係於下端與脈衝電壓供給部51連接，且於上端與滑履52之下端連接。賦能構件53係沿接近支持構件41之下表面之方向對與其連接之滑履52賦能。因此，複數個滑履52中，俯視時位於與支持構件41重疊之位置之滑履52係受到賦能構件53之賦能力，而成為被按壓向支持構件41之下表面之狀態。
於沿搬送路徑搬送之支持構件41之下表面，至少1個滑履52成為以受按壓之狀態抵接之狀態。因此，在開始支持構件41之搬送後，當自脈衝電壓供給部51經由各賦能構件53對各滑履52施加負電壓時，則經由與支持構件41接觸之滑履52，對支持構件41施加負電壓。藉由對支持構件41所支持之基材9施加負電壓，而於基材9之上表面(附膜之對象面)附近形成負電場。
<屏蔽構件6>
屏蔽構件6係用以抑制碳基82(下述)進入於支持構件41之下表面側之構件。
具體而言，屏蔽構件6具備以自腔室1之側壁(±X側之側壁)以水平姿勢突出之方式設置，且夾著搬送路徑對向配置之一對屏蔽板61、61。各屏蔽板61係配置於基材9之搬送路徑與電感耦合型天線21之間之位置(較佳為與基材9之搬送路徑大致相同高度，或較該搬送路徑略 高之位置)。又，各屏蔽板61係以其突出端側之緣部(與固定於腔室1之側壁之側相反側之緣部)自鉛直方向而視，位於較保持於支持構件41上之基材9之端緣(±X側之端緣)之通過位置略微靠向外側之區域之方式配置。又，各屏蔽板61係於其面內整體形成有無數貫通孔，而整體呈網格狀。再者，各屏蔽板61其突出端側之緣部附近之部分係由陶瓷等之絕緣體之材料形成，除了該緣部附近以外之部分係由金屬等之導電性材料形成。
根據該構成，產生於電感耦合型天線21之周圍之碳基82(後述)中，欲通過基材9之側進入於支持構件41之下表面側者被該屏蔽構件6捕獲(失活)，成為稀有氣體，且由排氣部(省略圖示)自處理空間V排出。藉此，可抑制碳基82進入於支持構件41之下表面側。另，如上所述，屏蔽板61之突出端側之緣部附近係以絕緣體之材料形成。因此，即便對基材9施加電壓，亦不會於屏蔽板61與基材9之間產生放電。
<控制部7>
控制部7係與成膜裝置10具備之各構成要件電性連接，且控制該等各要件。具體而言，控制部7係例如藉由將進行各種運算處理之CPU、記憶程式等之ROM、作為運算處理之作業區域之RAM、記憶程式或各種資料文件等之硬碟、具有經由LAN等之資料通信功能之資料通信部等利用匯流排線等而彼此連接之一般電腦構成。又，控制部7係與以進行各種顯示之顯示器、鍵盤及滑鼠等構成之輸入部等連接。於成膜裝置10中，於控制部7之控制下，對基材9執行規定之處理。
<2-2.處理流程>
關於成膜裝置10中執行之處理之流程，參照圖7予以說明。以下說明之處理係於控制部7之控制下執行。圖7係顯示該處理之流程之圖。
首先，將作為附膜之對象物之基材9藉由外部之搬送裝置，經由閘190而搬入於成膜裝置10之處理空間V(步驟S1)。所搬入之基材9係以附膜之對象面朝向上側之狀態載置於支持構件41之上表面，藉此受支持構件41支持。若基材9成為受支持構件41支持之狀態時，則藉由高真空排氣系統將處理空間V設為真空狀態。
當處理空間V成為真空狀態時，則氣體供給部3於處理空間V開始材料氣體即烴類氣體之供給(步驟S2)。具體而言，藉由開放供給閥34，自氣體供給源31供給之材料氣體經由導入配管32及各氣體供給埠33，開始噴出於處理空間V。
當處理空間V內之材料氣體之壓力達到特定值時，則相對移動部4開始基材9之搬送(步驟S3)。具體而言，支持構件搬送部42係沿搬送路徑開始搬送支持基材9之支持構件41。
繼而，進行成膜處理(步驟S4)。即，一邊搬送基材(即，使基材9相對於電感耦合型天線21相對移動)，且對該基材9進行成膜處理。於成膜處理中，對電感耦合型天線21之高頻電力之供給(步驟S41)、與對基材9之負電壓(偏壓電壓)之施加(步驟S42)係交替反復進行。即，自高頻電力供給部24對電感耦合型天線21，以反復頻率f1，間歇供給高頻電力，另一方面，自電壓施加部5對基材9，施加與頻率f2之脈衝波形相應之負極性之脈衝電壓。其中，脈衝波形之頻率f2與間歇供給之高頻電力之反復頻率f1相等。又，脈衝電壓之初始相位係自高頻電力之間歇供給之初始相位，至少延遲高頻電電力之持續時間t1以上者。因此，如圖6所示，對電感耦合型天線21以特定之持續時間t1持續供給高頻電力後，暫時停止對電感耦合型天線21供給高頻電力，且自對電感耦合型天線21之高頻電力之供給停止開始無延遲地(較佳為在對電感耦合型天線21之高頻電力之供給停止後立即)對基材9施加負電壓。對基材9以1脈衝之持續時間t2施加負電壓後，再次對電感耦合 型天線21進行特定之持續時間t1之高頻電力之供給，此後，反復進行同樣動作。
如此，藉由交替反復進行對電感耦合型天線21之高頻電力之供給、與對基材9之負電壓之施加，於處理空間V內，以下說明之反應進展，且於基材9上形成DLC膜。關於處理空間V內進行之反應，參照圖8、圖9予以說明。圖8係用以說明對電感耦合型天線21供給有高頻電力之時間帶T1(參照圖6)中處理空間V內之粒子之行動之圖。圖9係用以說明停止對電感耦合型天線21供給高頻電力且對基材9施加有負電壓之時間帶T2(參照圖6)中處理空間V內之粒子之行動之圖。另，於圖8、圖9中，僅示意性顯示與說明有關係之粒子。
於對電感耦合型天線21供給有高頻電力之時間帶T1中，於電感耦合型天線21之周圍形成電場(高頻電感電場)，藉由該電場使電子加速，而產生電漿(電感耦合電漿)81。當產生電漿81時，則處理空間V內作為材料氣體供給之烴類氣體活性化，而生成碳基82。如上所述，此處，因產生電子密度為3×1010(個/cm3)以上之高密度之電漿81，故生成之碳基82亦具有非常高之能量。
當停止對電感耦合型天線21供給高頻電力，且與此無延遲地對基材9施加負電壓(偏壓電壓)時，則電漿81保持尚未完全失去能量之狀態不變，而使基材9之電壓降低。即，於基材9之上表面(附膜之對象面)形成負電壓。因產生於處理空間V內之碳基82帶正電荷(帶正電)，故當基材9之電壓降低時，該碳基82被基材9吸引。即，碳基82於朝向基材9之方向加速，而強勢碰撞附膜之對象面。此時，碳基82瞬間成為高溫、高壓狀態，生成碳之金剛石晶。藉由使高能量之碳基82連續不斷地入射，附膜之對象面之金剛石晶持續成長。
此後，反復相同情形。即，當對基材9施加負電壓後，再次對電感耦合型天線21供給高頻電力時，則新產生電漿81，處理空間V內之 烴類氣體活性化，而新生成高能量之碳基82。接著，當停止對電感耦合型天線21供給高頻電力，且與此無延遲地對基材9施加負電壓時，則高能量之碳基82被基材9吸引，先與生成於基材9之附膜之對象面之金剛石晶耦合。藉此，附膜之對象面之金剛石晶持續成長，而使DLC膜持續成膜。
再次參照圖7。當自成膜處理開始經過特定時間，而於附膜之對象面形成特定膜厚之DLC膜時，則停止對電感耦合型天線21之高頻電力之間歇供給，且停止對基材9之脈衝電壓之施加。此外，亦停止材料氣體之供給。且，藉由外部之搬送裝置將受支持構件41支持之基材9自處理空間V搬出(步驟S5)。
以上，對一片基材9之處理結束。當將新基材9搬入於成膜裝置10時，則對該基材9進行上述一連串處理(步驟S1~步驟S5)。
<3.效果>
根據第1實施形態之成膜裝置10，於對低感應係數之電感耦合型天線21間歇性供給高頻電力，且暫時停止對電感耦合型天線21供給高頻電力之時間帶內，對基材9施加負電壓。如上所述，低感應係數之電感耦合型天線21係因可立即應答高頻電力之導通、斷開，故可將高頻電力之間歇供給之反復頻率f1設得足夠高。進而，可將施加於基材9之負電壓之頻率(具體而言，為負極性之脈衝波形之頻率)f2設得足夠高。藉此，可以高成膜效率使DLC膜成膜。
又，於成膜裝置10中，只要採用支持構件41抵接於基材9之下表面之整體之構成，即可經由該支持構件41施加負電壓，藉此於基材9之上表面(附膜之對象面)之整體形成均一之負電場。藉此，於附膜之對象面之整體，可使均一厚度之DLC膜成膜。
又，根據成膜裝置10，於沿搬送路徑搬送之支持構件41之下表面通過之區域內固定配置有滑履52，且該滑履52抵接於沿搬送路徑搬 送之支持構件41，藉此對基材9施加負電壓。根據該構成，可以簡易之構成使基材9相對於電感耦合型天線21移動，且對基材9施加負電壓。
又，根據成膜裝置10，因設置將滑履朝支持構件41賦能52之賦能構件53，故可確實對支持構件41所支持之基材9施加負電壓。
又，根據成膜裝置10，因於處理空間V生成電子密度為3×1010(個/cm3)以上之高密度之電漿81，故生成高能量之碳基82。藉此，可以高成膜效率使良好膜質之DLC膜成膜。
又，根據成膜裝置10，使用捲數不滿一周之電感耦合型天線21生成電漿81。利用捲數不滿一周之電感耦合型天線21，可容易實現低感應係數。
又，於成膜裝置10中，複數個電感耦合型天線21係沿第1方向排列，且各電感耦合型天線21係以沿這與該第1方向正交之第2方向之姿勢配置之情形(參照圖5)時，各電感耦合型天線21所形成之磁場相互重疊。根據該構成，產生高密度之電漿81，可生成高能量之碳基82。藉此，可以高成膜效率使良好膜質之DLC膜成膜。
<II.第2實施形態> <1.成膜裝置10a之構成>
關於第2實施形態之成膜裝置10a，參照圖10~圖12予以說明。圖10係示意性顯示成膜裝置10a之構成之側剖面圖。圖11、圖12係顯示電感耦合型天線21a之排列例之圖。於圖式及以下之說明中，關於與第1實施形態之成膜裝置10具備之構成要件相同之構成要件係以相同符號表示，且省略說明。
成膜裝置10a係與第1實施形態之成膜裝置10同樣，藉由電漿CVD而於基材9(例如，玻璃板)形成DLC膜之裝置，且例如搭載於上述之電漿處理裝置100。
成膜裝置10係具備於內部形成處理空間V之腔室1、於處理空間V產生電漿之電漿產生部2a、對處理空間V供給材料氣體(例如，包含甲烷氣體、乙炔氣體等之各種烴類氣體之材料氣體)之氣體供給部3、使基材9相對於電漿產生部2a之電感耦合型天線21a相對移動之相對移動部4、對基材9施加負電壓之電壓施加部5、及設置於腔室1內之屏蔽構件6。又，成膜裝置10係具備控制其所具備之各構成要件等之控制部7。又，成膜裝置10係另外亦具備用以調整處理空間V內之壓力之機構(省略圖示)等。
成膜裝置10a係於電漿產生部2a之構成中，與第1實施形態之成膜裝置10不同。具體而言，第1實施形態之成膜裝置10具備之電漿產生部2係具備U字狀之電感耦合型天線21，但該實施形態之成膜裝置10a具備之電漿產生部2a係具備1周之迴路狀之電感耦合型天線21a。以下，說明電漿產生部2a之構成。
<電漿產生部2a>
電漿產生部2a係使電漿產生於處理空間V之裝置，具備複數個低感應係數之電感耦合型天線21a。但，電感耦合型天線21a之個數不必為複數個，亦可為1個。其中，如上所述，所謂「低感應係數之電感耦合型天線」意指如單體之感應係數為11.5μH以下之電感耦合型天線。
具體而言，電感耦合型天線21a係例如將以1周之迴路狀(環狀)彎曲金屬製之導管狀導體者，以氧化鋁陶瓷等之保護管覆蓋者(所謂之單迴路天線)。此種單迴路類型之電感耦合型天線21a相當於捲數為1周之電感耦合型天線。藉由捲數為1周之電感耦合型天線，亦容易實現低感應係數之電感耦合型天線。此外，此種單迴路類型之電感耦合型天線21a係因於迴路內之廣闊空間形成強磁場(例如與未環繞之天線相比較強之磁場)，故具有可於廣闊空間內產生特別高密度之電漿之 優點。
複數個電感耦合型天線21a係與第1實施形態之複數個電感耦合型天線21同樣，沿規定之方向空開間隔(較佳為等間隔)排列成一行，且相對於頂板11固定。具體而言，複數個電感耦合型天線21a係例如藉由於直線狀之虛擬軸K上配置各個迴路之中心點C，而沿該虛擬軸K排列成一行(參照圖11、圖12)。該虛擬軸K較佳係與基材9之搬送方向(於圖示之例中為Y方向)正交之軸。又，該虛擬軸K亦較佳為與腔室1之任一側壁平行地延伸之軸。
但，各電感耦合型天線21a相對於虛擬軸K之姿勢(迴路之徑方向與虛擬軸K所成角度)係可任意規定。
例如，各電感耦合型天線21a亦可如圖11所示，以迴路之徑向R與虛擬軸K平行之姿勢(即，複數個電感耦合型天線21a之各者與其排列方向平行之姿勢)配置。即，亦可將複數個電感耦合型天線21a沿第1方向(圖示之例中為X方向)排列，且將各電感耦合型天線21a以沿著該第1方向之姿勢配置。
又，例如，各電感耦合型天線21a亦可如圖12所示，以迴路之徑方向R與虛擬軸K正交之姿勢(即，複數個電感耦合型天線21a之各者與其排列方向正交之姿勢)配置。即，亦可將複數個電感耦合型天線21a沿第1方向(圖示之例中為X方向)排列，且將各電感耦合型天線21以沿著與該第1方向正交之第2方向(圖示之例中為Y方向)之姿勢配置。
各電感耦合型天線21a之一端係經由供電器22及匹配箱23，連接於高頻電力供給部24。高頻電力供給部24係例如包含高頻電源(RF電源)而構成。又，各電感耦合型天線21a之另一端係接地。於該構成中，當高頻電力(具體而言，例如，輸出頻率為13.56MHz之高頻電力)自高頻電力供給部24流動至各電感耦合型天線21a時，則電子因電 感耦合型天線21a之周圍之電場(高頻電感電場)而加速，且產生電漿(電感耦合電漿)。此處，亦藉由對電感耦合型天線21a供給高頻電力，而於處理空間V生成電子密度為3×1010(個/cm3)以上之高密度之電漿。
其中，於成膜裝置10a中，亦與上述實施形態之成膜裝置10同樣，高頻電力供給部24係對各電感耦合型天線21a，間歇性供給高頻電力(參照圖6)。此處，間歇供給之反復頻率f1亦較佳為例如2kHz以上且10kHz以下，例如較佳為5kHz左右。又，1次高頻電電力之持續時間t1較佳為例如50μs左右。如上所述，此處使用之電感耦合型天線21a係低感應係數之電感耦合型天線，因而應答性優秀。因此，即便以例如2~10kHz之高反復頻率f1間歇供給高頻電力，亦可對其充分應答。
<2.成膜裝置10a中之處理之流程>
於成膜裝置10a中執行之處理之流程係與第1實施形態之成膜裝置10中執行之處理之流程相同。
<3.效果>
於第2實施形態之成膜裝置10a中，亦可獲得與第1實施形態之成膜裝置10相同之效果。即，於成膜裝置10a中，亦於間歇性對低感應係數之電感耦合型天線21a供給高頻電力，且暫時停止對電感耦合型天線21a供給高頻電力之時間帶內，對基材9施加負電壓時，低感應係數之電感耦合型天線21a可立即應答高頻電力之導通、斷開，因而可將高頻電力之間歇供給之反復頻率f1、進而施加於基材9之負電壓之頻率f2設得足夠高。藉此，可以高成膜效率使DLC膜成膜。
又，根據成膜裝置10a，使用捲數為一周之電感耦合型天線21a生成電漿81。利用捲數為一周之電感耦合型天線21a，可容易實現低感應係數。
又，於成膜裝置10a中，複數個電感耦合型天線21a沿第1方向排列，且各電感耦合型天線21a以沿著與該第1方向正交之第2方向之姿勢配置之情形時(參照圖12)，各電感耦合型天線21a形成之磁場相互重疊。根據該構成，產生高密度之電漿81，且產生電漿81之空間亦變廣。因此，高能量之碳基82生成於較廣之範圍內。藉此，可以高成膜效率將膜質良好之DLC膜成膜。
<III.第3實施形態> <1.成膜裝置10b之構成>
關於第3實施形態之成膜裝置10b，參照圖13、圖14進行說明。圖13係示意性顯示成膜裝置10b之構成之側剖面圖。圖14係自箭頭Q方向觀察圖13之平剖面圖。於圖式及下述說明中，關於與第1實施形態之成膜裝置10所具備之構成要件相同之構成要件，以相同符號表示且省略說明。
成膜裝置10b係與第1實施形態之成膜裝置10相同，藉由電漿CVD而於基材9(例如，玻璃板)形成DLC膜之裝置，且例如搭載於上述電漿處理裝置100。
成膜裝置10b係具備於內部形成處理空間V之腔室1、於處理空間V產生電漿之電漿產生部2b、對處理空間V供給材料氣體(例如，包含甲烷氣體、乙炔氣體等之各種烴類氣體之材料氣體)之氣體供給部3、使基材9相對於電漿產生部2b之電感耦合型天線21b相對移動之相對移動部4b、對基材9施加負電壓之電壓施加部5b、及設置於腔室1內之屏蔽構件6。又，成膜裝置10b係具備控制其所具備之各構成要件等之控制部7。又，成膜裝置10另外亦具備用以調整處理空間V內之壓力之機構(省略圖示)等。
成膜裝置10b係於電漿產生部2b、相對移動部4b、及電壓施加部5b之構成上，與第1實施形態之成膜裝置10不同。以下，說明電漿產 生部2b、相對移動部4b、及電壓施加部5b之各構成。
<電漿產生部2b>
電漿產生部2b係於處理空間V使電漿產生之裝置，且具備1個低感應係數之電感耦合型天線21b。但，電感耦合型天線21b之個數未必為1個，亦可為複數個。其中，如上所述，所謂「低感應係數之電感耦合型天線」意指如單體之感應係數為11.5μH以下之電感耦合型天線。
具體而言，電感耦合型天線21b係例如將直線棒狀之金屬製之導管狀導體，以石英等介電質覆蓋者(所謂之棒狀天線)。其中，電感耦合型天線21b之長度設為特定之上限長度以下。此處所謂之「上限長度」為電感耦合型天線21b之感應係數為11.5μH之長度。即，直線棒狀之電感耦合型天線之感應係數係與長度成比例地變高，電感耦合型天線21b採用其感應係數為11.5μH以下之長度。例如，半徑為「2mm」之直線棒狀之天線之感應係數係若將長度設為「2200mm」則為「3.06μH」。如此，藉由例如長度為「2200mm」之電感耦合型天線，可實現低感應係數之電感耦合型天線21b。
電感耦合型天線21b其兩端部之各者相對於腔室1之側壁固定(貫通固定)，藉此於頂板11附近之高度位置以水平姿勢受支持。其中，電感耦合型天線21b較佳係將其長度方向以沿著與基材9之搬送方向(圖示之例中為Y方向)正交之軸之姿勢配置。又，電感耦合型天線21b亦較佳為將其長度方向以沿著與腔室1之任一側壁平行延伸之軸之姿勢配置。
電感耦合型天線21b之一側之端部係與高頻電力供給部22b連接。高頻電力供給部22b係例如包含高頻電源(RF電源)而構成。又，電感耦合型天線21b之另一側之端部係接地。其中，於電感耦合型天線21b之各端部與腔室1之側壁之間設置有軸承，而可確保腔室1之氣 密性。於該構成中，當高頻電力(具體而言，輸出頻率為例如13.56MHz之高頻電力)自高頻電力供給部22b流動至各電感耦合型天線21b時，則電子因電感耦合型天線21b之周圍之電場(高頻電感電場)而加速，且產生電漿(電感耦合電漿)。此處，亦藉由對電感耦合型天線21b供給高頻電力，而於處理空間V生成電子密度為3×1010(個/cm3)以上之電漿。
其中，於成膜裝置10b中，亦與上述之各實施形態之成膜裝置10、10a同樣，高頻電力供給部22b係對各電感耦合型天線21b，間歇性供給高頻電力(參照圖6)。此處，間歇供給之反復頻率f1亦較佳為例如2kHz以上且10kHz以下，例如較佳為5kHz左右。又，1次高頻電電力之持續時間t1較佳為例如50μs左右。如上所述，此處使用之電感耦合型天線21b係低感應係數之電感耦合型天線，因而應答性優秀。 因此，即便以例如2~10kHz之高反復頻率f1間歇供給高頻電力，亦可對其充分應答。
<相對移動部4b>
相對移動部4b係使基材9相對於電感耦合型天線21b相對移動。如上所述，於該實施形態中，電感耦合型天線21b係相對於腔室1固定，相對移動部4b係使基材9相對於經固定之電感耦合型天線21b移動。
相對移動部4b係具備抵接於基材9且支持其，並沿搬送路徑(具體而沿係處理空間V內規定之水平之(即，與頂板11之下表面平行之)搬送路徑)搬送基材9之基材搬送部41b。具體而言，基材搬送部41b係具備例如複數個搬送輥軸411b、及使其等旋轉之旋轉驅動部412b。
複數個搬送輥軸411b係沿搬送路徑排列，自下方抵接於基材9並支持基材9。各搬送輥軸411b係棒狀構件，由導電性之材料形成。具體而言，例如，各搬送輥軸411b係藉由對使鋼等合金以剖面圓形之棒 狀成形之構件實施鍍鎳而形成。
各搬送輥軸411b係藉由使配設於其兩端部之絕緣性之軸4111b、4112b之各者相對於腔室1之側壁可旋轉地固定，而於底板12附近之高度位置，以水平姿勢受支持。其中，各搬送輥軸411b係將其長度方向以沿著與基材9之搬送方向(圖示之例中為Y方向)正交之軸之姿勢配置。
基材9係以附膜之對象面朝向上側之狀態，以水平姿勢載置於複數個搬送輥軸411b中至少1個搬送輥軸411b上，藉此於搬送輥軸411b上受支持。
各搬送輥軸411b之一側之軸4111b係可旋轉地貫通腔室1之側壁而設置，於腔室1之外側，與旋轉驅動部412b連接。其中，於該軸4111b與腔室1之側壁之間，設置有軸承(例如，磁性流體軸承)413b，而可確保腔室1之氣密性。另，如下所述，該軸4111b係採用中空構造，於中空部分插通自脈衝電壓供給部51b延伸之導線。
於該構成中，複數個搬送輥軸411b中至少1個係藉由自下方抵接於將附膜之對象面朝向上側之基材9，且同步旋轉，而將基材9以水平姿勢保持，且沿搬送路徑搬送。即，基材9相對於電感耦合型天線21b相對移動。
<電壓施加部5b>
電壓施加部5b係於暫時停止對電感耦合型天線21b供給高頻電力之時間帶內，對基材9施加負電壓。
該電壓施加部5b亦與上述實施形態之電壓施加部5相同，反復進行偏壓電壓之導通與斷開。具體而言，電壓施加部5b係例如具備供給負極性之脈衝電壓之脈衝電壓供給部51b。脈衝電壓供給部51b係例如可包含具有DC電源之脈衝電源而構成。脈衝電壓供給部51b係形成與藉由預先設定之參數而規定之脈衝波形相應之負極性之脈衝電壓(參 照圖6)。其中，於成膜裝置10b中，亦與上述各實施形態之成膜裝置10、10a相同，脈衝波形之頻率f2係與自上述之高頻電力供給部22b向電感耦合型天線21b間歇供給之高頻電力之反復頻率f1一致(f1=f2)。 又，脈衝之持續時間t2較佳為例如1μs左右。又，負電壓位準V2較佳為例如5kV以上且10kV以下，例如較佳為10kV左右。又，電流較佳為100A左右。
該電壓施加部5b係經由基材搬送部41b(更具體而言為搬送輥軸411b)，對基材9施加負電壓。具體而言，電壓施加部5b之自脈衝電壓供給部51b伸出之導線係插通各搬送輥軸411b之軸4111b內之中空部分，且與各搬送輥軸411b連接。如上所述，於沿搬送路徑搬送之基材9之下表面，成為至少1個搬送輥軸411b抵接之狀態。因此，於基材9之搬送開始後，若自脈衝電壓供給部51b對各搬送輥軸411b施加負電壓，則經由與基材9接觸之搬送輥軸411b，對基材9施加負電壓，於基材9之上表面(附膜之對象面)附近，形成負電場。
另，於該態樣中，搬送輥軸411b間之隙縫越小(即，搬送輥軸411b沿搬送路徑越緊密排列)，確保基材9之下表面之與搬送輥軸411b接觸之部分之總面積越大，形成於基材9之上表面(附膜之對象面)附近之負電場之均一性越高。進而，成膜於附膜之對象面之類金剛石碳膜之膜厚之均一性提高。又，因自電壓施加部5b施加之負極性之脈衝電壓之頻率f2相對於基材9之搬送速度足夠大，於附膜之對象面之各區域，積層無數極其微小層而持續生成DLC膜，故即便形成於附膜之對象面附近之電場中有一些不均，成膜於附膜之對象面之類金剛石碳膜亦不會產生足以成為問題之厚度不均。
<2.成膜裝置10b之處理流程>
於成膜裝置10b中執行之處理流程係與第1實施形態之成膜裝置10中執行之處理流程相同。
即，當將作為附膜之對象物之基材9藉由外部之搬送裝置搬入於成膜裝置10b之處理空間V時(步驟S1)，該搬入之基材9係以附膜之對象面朝向上側之狀態，受複數個搬送輥軸411b中至少1個支持。繼而，在將處理空間V設為真空狀態後，氣體供給部3開始材料氣體即烴類氣體之供給(步驟S2)。當處理空間V內之材料氣體之壓力達到特定值時，則相對移動部4b開始基材9之搬送(步驟S3)，且開始成膜處理(步驟S4)。即，一面搬送基材9，且一面對該基材9進行成膜處理。 於成膜處理中，交替反復進行對電感耦合型天線21b之高頻電力之供給(步驟S41)、與對基材9之負電壓之施加(步驟S42)，藉此，於附膜之對象面使DLC膜成膜。當於附膜之對象面形成特定膜厚之DLC膜時，則將受搬送輥軸411b支持之基材9藉由外部之搬送裝置而自處理空間V搬出(步驟S5)。
<3.效果>
於第3實施形態之成膜裝置10b中，亦可獲得與第1實施形態之成膜裝置10相同之效果。即，於成膜裝置10b中，亦間歇性對低感應係數之電感耦合型天線21b供給高頻電力，且於暫時停止對電感耦合型天線21b供給高頻電力之時間帶內，對基材9施加負電壓時，低感應係數之電感耦合型天線21b係可立即應答高頻電力之導通、斷開，因而可將高頻電力之間歇供給之反復頻率f1、進而施加於基材9之負電壓之頻率f2設得足夠高。藉此，可以高成膜效率使DLC膜成膜。
<IV.第4實施形態> <I.成膜裝置10c之構成>
關於第4實施形態之成膜裝置10c，參照圖15予以說明。圖15係自上方觀察成膜裝置10c之主要部分之示意圖。於圖式及以下說明中，關於與第1實施形態之成膜裝置10具備之構成要件相同之構成要件，以相同符號顯示且省略說明。
成膜裝置10c係與第1實施形態之成膜裝置10同樣，藉由電漿CVD
而於基材9(例如，玻璃板)形成DLC膜之裝置，且例如搭載於上述之電漿處理裝置100。
成膜裝置10c係具備於內部形成處理空間V之腔室1c、於處理空間V產生電漿之電漿產生部2c、對處理空間V供給材料氣體(例如，包含甲烷氣體、乙炔氣體等之各種烴類氣體之材料氣體)之氣體供給部(省略圖示)、使基材9相對於電漿產生部2c之電感耦合型天線21相對移動之相對移動部4c、及對基材9施加負電壓之電壓施加部5c。又，成膜裝置10c係具備控制其具備之各構成要件等之控制部7。又，成膜裝置10c係另外亦具備用以調整處理空間V內之壓力之機構(具體而言，例如為高真空排氣系統、真空計等)(省略圖示)等。
<腔室1c>
腔室1c係呈筒狀(例如圓筒狀)之外形之中空構件，於內部形成處理空間V。於腔室1c之周壁之一部分形成有用以將未處理之基材9搬入於腔室1c內之搬入閘11c，於另一部分形成有用以將處理完畢之基材9自腔室1c搬出之搬出閘12c。各閘11c、12c係藉由例如閘閥而開關，而可於相對於與腔室1c相鄰之腔室連接之狀態(開狀態)、及切斷密閉該相鄰腔室之狀態(關狀態)之間切換。
<電漿產生部2c>
電漿產生部2c係於處理空間V產生電漿之裝置，具備複數個低感應係數之電感耦合型天線21c。作為該電感耦合型天線21c，可使用例如上述各實施形態之電感耦合型天線21、21a、21b中至少一個。於圖示之例中，第1實施形態之電感耦合型天線21係作為電感耦合型天線21c而使用。該情形時，各電感耦合型天線21c係自腔室1c之內壁向內突設。又，沿腔室1c之軸向(與紙面正交之方向)排列複數個電感耦合型天線21c，該複數個電感耦合型天線21c係沿腔室1c內壁之圓周方向 空開間隔而設置複數組。
於各電感耦合型天線21c連接有對其間歇性供給高頻電力之高頻電力供給部(省略圖示)。於該構成中，若高頻電力自高頻電力供給部流動至各電感耦合型天線21c，則電子因電感耦合型天線21c之周圍之電場而加速，而於處理空間V產生電漿。此處，亦藉由對電感耦合型天線21c供給高頻電力，於處理空間V生成電子密度3×1010(個/cm3)以上之電漿。
其中，於成膜裝置10c中，亦與上述各實施形態之成膜裝置10、10a、10b相同，高頻電力供給部係相對於各電感耦合型天線21c，間歇性供給高頻電力(參照圖6)。此處，間歇供給之反復頻率f1亦較佳為例如2kHz以上且10kHz以下，例如較佳為5kHz左右。又，1次高頻電電力之持續時間t1較佳為例如50μs左右。如上所述，此處使用之電感耦合型天線21c為低感應係數之電感耦合型天線，因而應答性優秀。因此，即便以例如2~10kHz之高重複頻率f1間歇供給高頻電力，亦可對其充分應答。
<相對移動部4c>
相對移動部4c係使基材9相對於電感耦合型天線21c相對移動之機構，具備抵接於基材9且支持其，並沿環狀之搬送路徑搬送基材9之基材搬送部41c。具體而言，基材搬送部41c係具備例如旋轉體411c、及使其旋轉之旋轉驅動部412c。
旋轉體411c係與其軸部410c正交之剖面(水平剖面)為多角形(或，亦可為圓形)之構件，與腔室1c同軸而配置。又，旋轉體411c係藉由導電性之材料形成。於旋轉體411c之外周壁，沿其圓周方向形成有複數個支持區域413c，且於各支持區域413c中，可支持(例如，吸附保持)1個以上之基材9。其中，基材9係以附膜之對象面朝向上側之狀態，受各支持區域413c支持。
於旋轉體411c之軸部410c，連接旋轉驅動其之旋轉驅動部412c。 於該構成中，藉由以於旋轉體411c支持1個以上之基材9之狀態，旋轉驅動旋轉體411c，藉此將基材9沿環狀之搬送路徑搬送。即，基材9相對於電感耦合型天線21c相對移動。
<電壓施加部5c>
電壓施加部5c係於暫時停止對電感耦合型天線21c供給高頻電力之時間帶內，對基材9施加負電壓(偏壓電壓)之要件。其中，該電壓施加部5c亦與上述各實施形態之電壓施加部5、5b相同，反復進行偏壓電壓之導通與斷開，例如具備供給負極性之脈衝電壓之脈衝電壓供給部51c。脈衝電壓供給部51c係例如可包含具有DC電源之脈衝電源而構成。脈衝電壓供給部51c係形成與藉由預先設定之參數而規定之脈衝波形相應之負極性之脈衝電壓(參照圖6)。其中，於成膜裝置10c中，亦與上述各實施形態之成膜裝置10、10a、10b相同，脈衝波形之頻率f2係與自上述之高頻電力供給部22c向電感耦合型天線21c間歇供給之高頻電力之反復頻率f1一致(f1=f2)。又，脈衝之持續時間t2較佳為例如1μs左右。又，負電壓位準V2較佳為例如5kV以上且10kV以下，例如較佳為10kV左右。又，電流較佳為100A左右。
該電壓施加部5c係經由搬送基材9之要件即旋轉體411c，而對基材9施加負電壓。具體而言，電壓施加部5c之自脈衝電壓供給部51c伸出之導線係與旋轉體411c(例如，旋轉體411c之軸部410c)連接。因此，若自脈衝電壓供給部51c對旋轉體411c施加負電壓，則經由旋轉體411c，對其所支持之各基材9施加負電壓，且於各基材9之上表面(附膜之對象面)附近，形成負電場。
<2.成膜裝置10c之處理流程>
於成膜裝置10c中執行之處理流程係與第1實施形態之成膜裝置10中執行之處理流程相同。
即，將作為附膜之對象物之基材9藉由外部之搬送裝置搬入於成膜裝置10c之處理空間V時(步驟S1)，該搬入之基材9係以附膜之對象面朝向上側之狀態，受旋轉體411c之支持區域413c支持。又，氣體供給部對處理空間V供給材料氣體即烴類氣體(步驟S2)。接著，相對移動部4c使旋轉體411c旋轉，且沿環狀之搬送路徑搬送基材9(步驟S3)，另一方面，進行成膜處理(步驟S4)。即，一面搬送基材9，且一面對該基材9進行成膜處理。於成膜處理中，交替反復進行對電感耦合型天線21c之高頻電力之供給(步驟S41)、與對基材9之負電壓之施加(步驟S42)，藉此，於附膜之對象面使DLC膜成膜。當基材9以特定周數環繞搬送路徑而於附膜之對象面形成特定之膜厚之DLC膜後，將受支持區域413c支持之基材9藉由外部之搬送裝置而自處理空間V搬出(步驟S5)。
<3.效果>
於第4實施形態之成膜裝置10c中，亦可獲得與第1實施形態之成膜裝置10相同之效果。即，於成膜裝置10c中，亦間歇性對低感應係數之電感耦合型天線21c供給高頻電力，且於暫時停止對電感耦合型天線21c供給高頻電力之時間帶內，對基材9施加負電壓時，低感應係數之電感耦合型天線21c係可立即應答高頻電力之導通、斷開，因而可將高頻電力之間歇供給之反復頻率f1、進而施加於基材9之負電壓之頻率f2設得足夠高。藉此，可以高成膜效率使DLC膜成膜。
<V.變化例>
以上，已說明本發明之實施形態，但該發明係只要不脫離其主旨，除了上述者以外，亦可進行多種變更。
例如，於上述各實施形態中，設置於腔室1、1c之電感耦合型天線21、21a、21b、21c之個數並未限定於圖示之個數，亦可根據腔室1、1c之尺寸等適當選擇其個數。
又，第1、第2之各實施形態之電感耦合型天線21、21a未必排列成一行，亦可排列成矩陣狀、或鋸齒狀。例如，亦可將沿Y方向延伸之虛擬軸K沿X方向空開間隔而規定複數個，且沿該複數個虛擬軸K之各者，排列複數個電感耦合型天線21、21a。
又，於第3實施形態中，直線棒狀之電感耦合型天線21b亦可沿與其長度方向正交之方向排列複數個。
又，於第1實施形態中，支持構件搬送部42係採用具備搬送輥軸421、及旋轉驅動其之旋轉驅動部422之構成，但支持構件搬送部42亦可包含例如複數個輥軸、旋轉驅動其之旋轉驅動部、及捲繞於複數個輥軸之皮帶而構成。該情形時，支持基材9之支持構件41係載置於皮帶上，且沿搬送路徑被搬送。
又，於第2實施形態中，基材搬送部41b係採用具備搬送輥軸411b、及旋轉驅動其之旋轉驅動部412b之構成，但基材搬送部41b亦可例如包含複數個輥軸、旋轉驅動其之旋轉驅動部、及捲繞於複數個輥軸之皮帶而構成。該情形時，基材9係載置於皮帶上，沿搬送路徑被搬送。又，於該情形時，只要藉由導電性材料形成皮帶，且經由皮帶對基材9施加負電壓即可。
又，於上述各實施形態中，電壓施加部5、5b、5c為供給脈衝波形之負電壓者，亦可供給正弦波形之負電壓。
又，於上述各實施形態之成膜裝置10、10a、10b、10c中，亦可於供給至處理空間V之材料氣體，根據需要包含有N、F、Si、Ti等元素或該等元素之化合物等作為摻雜物。
又，上述之各實施形態之成膜裝置10、10a、10b亦可搭載於所謂之直列型電漿處理裝置(具體而言，例如為具備沿直線狀之搬送路徑搬送基材之搬送部，且沿該搬送路徑設置有負載鎖定腔室、前處理腔室、成膜腔室、後處理腔室、及卸載鎖定腔室之電漿處理裝置)。
又，於上述各實施形態之成膜裝置10、10a、10b、10c中，亦可設置加熱基材9之加熱部。但，設置加熱部並非必須之條件。即，於成膜裝置10、10a、10b、10c中，如上所述，因可將高頻電力之間歇供給之反復頻率f1、進而施加於基材9之負電壓之頻率f2設得足夠高，故即便不進行基材9之加熱，亦可以高成膜效率使DLC膜成膜。又，於成膜裝置10、10a、10b、10c中，如上所述，於處理空間V內，產生高密度之電漿，且生成高能量之碳基82，因而即便不進行基材9之加熱，亦可適當生成DLC膜。
又，上述各實施形態之成膜裝置10、10a、10b、10c具備之各要件亦可與其他實施形態之成膜裝置10、10a、10b、10c具備之各要件組合。例如，亦可於第1實施形態之電漿產生部2、或第2實施形態之電漿產生部2a，組合第3實施形態之相對移動部4b及電壓施加部5b。又，例如亦可於第3實施形態之電漿產生部2b，組合第1實施形態之相對移動部4及電壓施加部5b。
又，於上述各實施形態中，以電漿處理裝置100，對基材9依序進行前處理、成膜處理、及後處理，但前處理與後處理並非必須。藉由製程設計，亦可省略前處理及後處理中至少一者之處理。
1‧‧‧腔室
2‧‧‧電漿產生部
3‧‧‧氣體供給部
4‧‧‧相對移動部
5‧‧‧電壓施加部
6‧‧‧屏蔽構件
7‧‧‧控制部
9‧‧‧基材
10‧‧‧成膜裝置
11‧‧‧頂板
12‧‧‧底板
21‧‧‧電感耦合型天線
22‧‧‧供電器
23‧‧‧匹配箱
24‧‧‧高頻電力供給部
31‧‧‧氣體供給源
32‧‧‧導入配管
33‧‧‧氣體供給埠
34‧‧‧供給閥
41‧‧‧支持構件
42‧‧‧支持構件搬送部
51‧‧‧脈衝電壓供給部
52‧‧‧滑履
53‧‧‧賦能構件
61‧‧‧屏蔽板
421‧‧‧搬送輥軸
422‧‧‧旋轉驅動部
Q‧‧‧箭頭
V‧‧‧處理空間
X‧‧‧座標軸
Y‧‧‧座標軸
Z‧‧‧座標軸

Claims (15)

  1. 一種成膜裝置，其包含：腔室，其係於內部形成處理空間；低感應係數之電感耦合型天線，其配置於上述處理空間；高頻電力供給部，其係對上述電感耦合型天線間歇性供給高頻電力；氣體供給部，其係對上述處理空間供給包含烴之氣體；相對移動部，其係使附膜之對象物即基材相對於上述電感耦合型天線相對移動；及電壓施加部，其係於暫時停止對上述電感耦合型天線供給高頻電力之時間帶內，將負電壓施加於上述基材。
  2. 如請求項1之成膜裝置，其中上述相對移動部包含：支持構件，其抵接於上述基材而支持上述基材；及支持構件搬送部，其抵接於上述支持構件而支持上述支持構件，並沿搬送路徑搬送上述支持構件；且上述電壓施加部經由上述支持構件而對上述基材施加負電壓。
  3. 如請求項2之成膜裝置，其中上述支持構件抵接於上述基材之下表面之整體。
  4. 如請求項2之成膜裝置，其中上述電壓施加部包含：滑履，其固定配置於上述支持構件通過之區域內，且滑動自由地抵接於所搬送之上述支持構件；及電壓供給部，其係對上述滑履供給負電壓。
  5. 如請求項4之成膜裝置，其中上述電壓施加部包含：賦能構件，其將上述滑履沿靠近上述支持構件之方向賦能。
  6. 如請求項4之成膜裝置，其中上述滑履係由碳形成。
  7. 如請求項1之成膜裝置，其中上述相對移動部包含：基材搬送部，其抵接於上述基材而支持上述基材，且沿搬送路徑搬送上述基材；且上述電壓施加部經由上述基材搬送部對上述基材施加負電壓。
  8. 如請求項7之成膜裝置，其中上述基材搬送部包含：輥軸，其係自下方抵接於上述基材而支持上述基材；及旋轉驅動部，其使上述輥軸旋轉；且上述電壓施加部經由上述輥軸對上述基材施加負電壓。
  9. 如請求項1至8中任一項之成膜裝置，其中藉由對上述電感耦合型天線供給高頻電力，而於上述處理空間，生成電子密度為3×1010(個/cm3)以上之電漿。
  10. 如請求項1至8中任一項之成膜裝置，其中上述電感耦合型天線之捲數不滿一周。
  11. 如請求項1至8中任一項之成膜裝置，其中上述電感耦合型天線之捲數為一周。
  12. 如請求項10之成膜裝置，其中包含複數個上述電感耦合型天線；且上述複數個電感耦合型天線沿第1方向排列；上述複數個電感耦合型天線之各者係以沿著與上述第1方向正交之第2方向之姿勢配置。
  13. 如請求項10之成膜裝置，其中包含複數個上述電感耦合型天線；上述複數個電感耦合型天線沿第1方向排列；上述複數個電感耦合型天線之各者係以沿著上述第1方向之姿 勢配置。
  14. 如請求項1至8中任一項之成膜裝置，其中上述電感耦合型天線為直線棒狀。
  15. 一種成膜方法，其包含如下步驟：a)於內部形成處理空間之腔室內，搬入附膜之對象物即基材；b)對上述處理空間供給包含烴之氣體；及c)一面使上述基材相對於配置於上述處理空間之低感應係數之電感耦合型天線相對移動，一面進行對上述基材之成膜處理；且上述c)步驟具備：c1)對上述電感耦合型天線供給高頻電力之步驟；c2)停止對上述電感耦合型天線供給高頻電力，且於停止上述供給之時間帶內，對上述基材施加負電壓之步驟；及c3)交替反復上述c1)步驟與上述c2)步驟之反復步驟。
TW104108848A 2014-03-25 2015-03-19 成膜裝置及成膜方法 TWI532870B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014061730A JP6234860B2 (ja) 2014-03-25 2014-03-25 成膜装置および成膜方法

Publications (2)

Publication Number Publication Date
TW201544618A TW201544618A (zh) 2015-12-01
TWI532870B true TWI532870B (zh) 2016-05-11

Family

ID=54162118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108848A TWI532870B (zh) 2014-03-25 2015-03-19 成膜裝置及成膜方法

Country Status (4)

Country Link
JP (1) JP6234860B2 (zh)
KR (1) KR101653917B1 (zh)
CN (1) CN104947067B (zh)
TW (1) TWI532870B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6999368B2 (ja) * 2017-11-01 2022-01-18 東京エレクトロン株式会社 プラズマ処理装置
CN110965022B (zh) * 2018-09-28 2021-12-24 长鑫存储技术有限公司 半导体结构的形成方法
JP7115688B2 (ja) * 2019-01-25 2022-08-09 株式会社デンソー 成膜装置及び半導体装置の製造方法
JP7313929B2 (ja) * 2019-06-26 2023-07-25 住友重機械工業株式会社 負イオン照射装置
JP7262375B2 (ja) * 2019-11-26 2023-04-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2023218990A1 (ja) * 2022-05-10 2023-11-16 日新電機株式会社 成膜装置及び成膜方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424182B2 (ja) * 1994-09-13 2003-07-07 アネルバ株式会社 表面処理装置
US6077572A (en) 1997-06-18 2000-06-20 Northeastern University Method of coating edges with diamond-like carbon
JP2000068227A (ja) * 1998-08-24 2000-03-03 Nissin Electric Co Ltd 表面処理方法および装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP3751909B2 (ja) * 2002-07-01 2006-03-08 独立行政法人科学技術振興機構 プラズマ装置及びプラズマ処理基体
JP4646763B2 (ja) 2005-09-28 2011-03-09 株式会社プラズマイオンアシスト 機能性薄膜の形成方法及び機能性薄膜形成装置
JP5162108B2 (ja) * 2005-10-28 2013-03-13 日新電機株式会社 プラズマ生成方法及び装置並びにプラズマ処理装置
KR100873923B1 (ko) * 2007-05-18 2008-12-15 (주)제이하라 플라즈마 발생장치
US9123509B2 (en) * 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
CN101469408A (zh) * 2007-12-25 2009-07-01 中国科学院兰州化学物理研究所 不锈钢基底上沉积类金刚石碳薄膜的方法
JP4704453B2 (ja) 2008-07-16 2011-06-15 株式会社プラズマイオンアシスト ダイヤモンドライクカーボン製造装置、製造方法及び工業製品
JP5395491B2 (ja) * 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
WO2011042949A1 (ja) * 2009-10-05 2011-04-14 株式会社島津製作所 表面波プラズマｃｖｄ装置および成膜方法
JP2012021223A (ja) 2010-07-14 2012-02-02 Plasma Ion Assist Co Ltd プラズマ処理装置及びコンタクトプローブの表面改質方法
JP2012049176A (ja) * 2010-08-24 2012-03-08 Nissin Electric Co Ltd プラズマ装置

Also Published As

Publication number Publication date
TW201544618A (zh) 2015-12-01
CN104947067B (zh) 2017-08-22
CN104947067A (zh) 2015-09-30
KR20150111289A (ko) 2015-10-05
JP6234860B2 (ja) 2017-11-22
KR101653917B1 (ko) 2016-09-02
JP2015183250A (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
TWI532870B (zh) 成膜裝置及成膜方法
TWI428953B (zh) 藉由電子迴旋共振使用基本電漿源以處理至少一零件的表面之方法及裝置
EP3711078A1 (en) Linearized energetic radio-frequency plasma ion source
JP2011515582A5 (zh)
US10961626B2 (en) Plasma processing apparatus having injection ports at both sides of the ground electrode for batch processing of substrates
TW201339360A (zh) 自給自足式加熱元件
US20130273263A1 (en) Cvd apparatus and cvd method
TWI587750B (zh) 電漿點燃及維持方法與設備
JP2006286536A5 (zh)
JP2009206312A (ja) 成膜方法および成膜装置
JP2015074792A (ja) プラズマｃｖｄ装置
WO2016180443A1 (en) Radio frequency (rf) - sputter deposition source, deposition apparatus and method of operating thereof
KR101430658B1 (ko) 원자층 증착장치
JP2017517638A (ja) 糸状コンポーネントの表面処理または被覆を実行するための電子サイクロトロン共鳴（ｅｃｒ）の場におけるマイクロ波エネルギーによってエネルギーを付与されたプラズマを発生するためのプロセス及びデバイス
JP6223875B2 (ja) 皮膜形成装置、皮膜形成方法、及び皮膜付筒部材
JP2017150023A (ja) リモートプラズマ処理装置
KR101430657B1 (ko) 원자층 증착장치
KR101855306B1 (ko) 기상 증착장치 및 플라즈마 소스
JP6496561B2 (ja) 成膜装置および成膜方法
KR20170068779A (ko) 플라즈마 처리장치
JP5215685B2 (ja) 原子層成長装置
WO2023149323A1 (ja) プラズマ処理装置
US20110104381A1 (en) Plasma Treatment of Large-Scale Components
KR101385593B1 (ko) 원자층 증착장치 및 그 증착방법
EP3722458A1 (en) Film forming device