TWI525999B - 頻率鎖定裝置及方法 - Google Patents
頻率鎖定裝置及方法 Download PDFInfo
- Publication number
- TWI525999B TWI525999B TW102141079A TW102141079A TWI525999B TW I525999 B TWI525999 B TW I525999B TW 102141079 A TW102141079 A TW 102141079A TW 102141079 A TW102141079 A TW 102141079A TW I525999 B TWI525999 B TW I525999B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- clock signal
- signal
- control unit
- local
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000000872 buffer Substances 0.000 claims description 116
- 230000005540 biological transmission Effects 0.000 claims description 31
- 238000005070 sampling Methods 0.000 claims description 19
- 238000001228 spectrum Methods 0.000 claims description 9
- 239000010453 quartz Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- HKLUUHOGFLPVLP-UHFFFAOYSA-N 3,5-dihydroxy-2-(2-hydroxyphenyl)-7-methoxychromen-4-one Chemical compound C=1C(OC)=CC(O)=C(C(C=2O)=O)C=1OC=2C1=CC=CC=C1O HKLUUHOGFLPVLP-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101710170644 Dormancy associated translation inhibitor Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Computer Hardware Design (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種電子裝置,且特別是有關於一種頻率鎖定裝置及其方法。
智慧型手機、數位相機與MP3播放器等行動電子裝置於近年來的成長十分迅速,使得使用者對於裝置間的檔案資料傳輸的使用需求提昇,而檔案資料的傳輸速度亦日益受到使用者的重視。
一般而言,電子裝置間的資料傳輸可分為有線傳輸及無線傳輸,而就目前的技術而言,有線傳輸所能達到的最高速度仍比無線傳輸的速度高。就有線傳輸而言,行動電子裝置通常可透過一連接埠連接到外部的一電子裝置,例如個人電腦或是筆記型電腦等。而上述的連接埠會相容於一個傳輸標準,例如為通用序列匯流排(Universal Serial Bus,USB)標準。
在此標準下,行動電子裝置的連接埠與外部的電子裝置之間所傳輸的資料會以某一個特定頻率來傳輸,因此連接埠必須
要能產生此特定頻率的時脈信號。而為了要能符合傳輸標準的規範,使得接收端(例如上述的外部之電子裝置)能夠正確的透過時脈信號來正確接收資料,此時脈訊號的頻率必須要穩定。一般而言,會在連接埠中配置一個石英振盪器來產生此時脈信號。然而,相較於其他類別的振盪器來說,石英振盪器所生成的時脈信號雖準確,但所需的成本較高。並且,當行動電子裝置的自身溫度、環境溫度或其他條件改變時,石英振盪器的特性可能會改變,造成振盪器所生成的時脈訊號的頻率會有所偏移,而使得傳送/接收的資料的正確性下降。因此,如何在不使用石英振盪器的限制下設計出一個能夠準確產生此時脈信號,為此領域技術人員所關心的議題。
本發明提供一種頻率鎖定裝置與方法,可用以鎖定射頻信號而產生對應的回復時脈信號,並對應產生與調整本地時脈信號的頻率。
本發明的一種頻率鎖定裝置包括:鎖相迴路、本地端時脈產生器、資料緩衝單元以及控制單元。鎖相迴路接收射頻信號,鎖定射頻信號的相位及頻率以產生回復時脈信號以及接收資料。本地端時脈產生器產生本地時脈信號。資料緩衝單元耦接至鎖相迴路與本地端時脈產生器。資料緩衝單元根據回復時脈信號的頻率將接收資料寫入至資料緩衝單元中的彈力緩衝器中,以及根據
本地時脈信號的頻率而從彈力緩衝器中讀出接收資料。控制單元耦接資料緩衝單元以及本地端時脈產生器,其中控制單元讀取彈力緩衝器中的寫入位址以及讀取位址,根據寫入位址和讀取位址之間的關係傳送控制信號至本地端時脈產生器以調整本地時脈信號的頻率。
本發明的一種頻率鎖定方法,適用於無石英振盪器之傳輸介面的頻率鎖定裝置。所述頻率鎖定方法包括以下步驟。接收射頻信號,並鎖定射頻信號的相位及頻率以產生回復時脈信號以及接收資料。根據回復時脈信號的頻率將接收資料寫入至彈力緩衝器中的寫入位址處,以及根據本地時脈信號的頻率而從彈力緩衝器中的一讀取位址處讀出接收資料。根據寫入位址和讀取位址之間的關係調整本地時脈信號的頻率。
基於上述,根據資料緩衝單元的彈力緩衝器的操作狀況來找出回復時脈信號與本地時脈信號之間的關係,並基於此關係對應地調整本地時脈信號的頻率值,使得本地時脈信號可以同步於接收電路的時脈信號。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧頻率鎖定裝置
110‧‧‧鎖相迴路
111‧‧‧相位偵測器
112‧‧‧電荷幫浦
113‧‧‧電壓控制振盪器
114‧‧‧頻率偵測器
1141、1142‧‧‧取樣單元
1143‧‧‧邏輯控制單元
120‧‧‧本地端時脈產生器
121‧‧‧數位控制振盪器
122‧‧‧鎖相迴路
123‧‧‧傳送端電路
130‧‧‧資料緩衝單元
131‧‧‧串列轉並列單元
132‧‧‧資料緩衝器
140‧‧‧控制單元
CS‧‧‧控制信號
CV‧‧‧充電電壓
D1~D3‧‧‧距離
DAT、DAT’‧‧‧接收資料
DATIN‧‧‧資料寫入方向
DATOUT‧‧‧資料讀取方向
FD‧‧‧頻率差信號
LCLK‧‧‧本地時脈信號
LDAT‧‧‧本地資料
PD‧‧‧相位差信號
RCLK‧‧‧回復時脈信號
RCLK_I‧‧‧同相時脈信號
RCLK_Q‧‧‧正交時脈信號
RD_ADD‧‧‧讀取位址
S201~S203、S601~S611‧‧‧步驟
SD1、SD2‧‧‧取樣資料
SIG、SIG’‧‧‧射頻信號
WR_ADD‧‧‧寫入位址
圖1為根據本發明一實施例所繪示頻率鎖定裝置的功能方塊
示意圖。
圖2為根據本發明一實施例所繪示頻率鎖定方法的流程圖。
圖3為根據本發明一實施例所繪示彈力緩衝器中寫入位址與讀取位址的關係示意圖。
圖4為根據本發明另一實施例所繪示頻率鎖定裝置的裝置方塊示意圖。
圖5為根據本發明一實施例說明圖4所繪示頻率偵測器的功能方塊示意圖。
圖6為根據本發明另一實施例所繪示頻率鎖定方法的步驟流程圖。
圖1為根據本發明一實施例所繪示頻率鎖定裝置的功能方塊圖。請參照圖1,頻率鎖定裝置10包括鎖相迴路(Phase Locked Loop,PLL)110、本地端時脈產生器120、資料緩衝單元130以及控制單元140。鎖相迴路110從頻率鎖定裝置10的外部裝置(例如透過傳輸介面所連接的一外部電子裝置)接收射頻信號SIG。所述傳輸介面可以是任何有線傳輸介面或是任何無線通訊介面。鎖相迴路110可以鎖定射頻信號SIG的相位及/或頻率,以對應產生回復時脈信號RCLK以及接收資料DAT。本地端時脈產生器120可以產生本地時脈信號LCLK,並且依據控制信號CS的控制而對應決定本地時脈信號LCLK的頻率。資料緩衝單元130耦接至鎖
相迴路110與本地端時脈產生器120。資料緩衝單元130根據回復時脈信號RCLK的頻率將接收資料DAT寫入至資料緩衝單元130的彈力緩衝器中的寫入位址WR_ADD處,以及根據本地時脈信號LCLK的頻率而從彈力緩衝器中的讀取位址RD_ADD處讀出接收資料DAT’給下一級電路(未繪示)。
控制單元140耦接資料緩衝單元130以及本地端時脈產生器120。控制單元140讀取資料緩衝單元130的彈力緩衝器中的寫入位址WR_ADD以及讀取位址RD_ADD。根據寫入位址WR_ADD和讀取位址RD_ADD之間的關係,控制單元140傳送控制信號CS至本地端時脈產生器120以調整本地時脈信號LCLK的頻率。
圖2為根據本發明一實施例所繪示頻率鎖定方法的流程圖。圖2所示頻率鎖定方法可以適用於無石英振盪器之傳輸介面的頻率鎖定裝置(例如圖1所示頻率鎖定裝置10)。請參照圖2,首先,在步驟S201時,接收射頻信號,以及鎖定射頻信號的相位及頻率以產生回復時脈信號以及接收資料。然後在步驟S202時,根據回復時脈信號的頻率將接收資料寫入至彈力緩衝器中的寫入位址處,以及根據本地時脈信號的頻率而從彈力緩衝器中的讀取位址處讀出接收資料。接著在步驟S203時,根據寫入位址和讀取位址之間的關係調整本地時脈信號的頻率。
其中,上述彈力緩衝器(例如,包括於圖1所述資料緩衝單元130中)為一先進先出(First in,First out,FIFO)的緩衝器,
可以以一預定的寫入頻率的速度(例如圖1所示實施例中的回復時脈信號RCLK)將接收資料寫入所述的彈力緩衝器中,再接著以另一預定的讀取頻率(例如圖1所示實施例中的本地時脈信號LCLK)讀取出所述的接收資料。根據這樣的特性,彈性緩衝器便可以用來補償資料寫入速度與資料讀取速度之間的差值,使得資料不因回復時脈信號RCLK與本地時脈信號LCLK兩者的頻率差而有錯漏的問題。頻率鎖定裝置10的控制單元140可根據在此彈性緩衝器在寫入操作和讀取操作的關係中,判斷寫入頻率(回復時脈信號RCLK的頻率)和讀取頻率(本地時脈信號LCLK的頻率)之間的關係(例如相位差,或是頻率差)。
在本實施例中,頻率鎖定裝置10的控制單元140可利用從資料緩衝單元130的彈性緩衝器中所讀取到的寫入位址WR_ADD及讀取位址RD_ADD來判斷回復時脈信號RCLK與本地時脈信號LCLK之間的關係,並進而利用上述的判斷結果來調整本地時脈信號LCLK的頻率,使本地時脈信號LCLK的頻率可以趨近於回復時脈信號RCLK的頻率。
圖3為根據本發明一實施例所繪示彈力緩衝器中寫入位址WR_ADD與讀取位址RD_ADD的關係示意圖。圖3所繪示彈性緩衝器132的相關說明可以適用於圖1所示實施例所述資料緩衝單元130的彈力緩衝器。在圖3中,彈性緩衝器132所包含的多個方格被表示為成多個儲存空間,而這些空間各自對應不同的位址。必須要注意的是,圖3所示實施例僅用來說明運用寫入位
址WR_ADD與讀取位址RD_ADD的關係進而判斷回復時脈信號RCLK與本地時脈信號LCLK的關係,但實際實施時的寫入位址與讀取位址並不一定完全等同於圖3所示之寫入位址WR_ADD與讀取位址RD_ADD。寫入位址WR_ADD與讀取位址RD_ADD的實際位址可能隨著彈力緩衝器的實際實施方式而有所不同,本發明並不限定於此。
由圖3所示,彈力緩衝器132所接收的資料將沿著方向DATIN被寫入彈力緩衝器132中,並且沿著方向DATOUT被讀取出來。在寫入資料的速度(對應於回復時脈信號RCLK的頻率)與讀取資料的速度(對應於本地時脈信號LCLK的頻率)相當相近的情況下,寫入位址WR_ADD與讀取位址RD_ADD所指向的位址之間的距離會趨近於穩定,也就是說寫入位址WR_ADD與讀取位址RD_ADD之間的位址距離不會有太大的變動。也就是說,寫入位址WR_ADD與讀取位址RD_ADD之間的距離將趨近於一個定值(例如圖3中的距離D1)。在這樣的情況下,控制單元140則透過控制信號CS控制本地端時脈產生器120來維持/保持本地時脈信號LCLK的頻率。
而當彈性緩衝器132的目前寫入速度已快於讀取速度時(亦即回復時脈信號RCLK的頻率大於本地時脈信號LCLK的頻率),則會造成預存於彈性緩衝器132中且尚未被讀取出的接收資料增多。彈性緩衝器132中尚未被讀取出的接收資料的增加,造成寫入位址WR_ADD位移與讀取位址RD_ADD之間的位址距離
加大。例如,圖3所示從寫入位址WR_ADD往圖3的左方移動至寫入位址WR_ADD'處。這麼一來,寫入位址WR_ADD與讀取位址RD_ADD之間的距離將變成圖3所示的距離D2,大於原先的距離D1。在這樣的情況下,當控制單元140根據寫入位址WR_ADD與讀取位址RD_ADD之間的距離D2判斷回復時脈信號RCLK的頻率(寫入速度)與本地時脈信號LCLK的頻率(讀取速度)二者的頻率差大於一第一預設值時,控制單元140則根據上述的頻率差產生對應的控制信號CS,並傳送控制信號CS至本地端時脈產生器120以提高本地時脈信號LCLK的頻率。
當彈性緩衝器132的目前寫入速度已低於讀取速度時(亦即回復時脈信號RCLK的頻率小於本地時脈信號LCLK的頻率),則會造成預存於彈性緩衝器132中且尚未被讀取出的接收資料減少。彈性緩衝器132中尚未被讀取出的接收資料的減少,造成寫入位址WR_ADD與讀取位址RD_ADD之間的位址距離變小。例如,圖3所示從讀取位址RD_ADD往圖3的左方移動至讀取位址RD_ADD'處。這麼一來,寫入位址WR_ADD與讀取位址RD_ADD之間的距離將變成圖3所示的距離D3,小於原有的距離D1。在這樣的情況下,當控制單元140根據寫入位址WR_ADD與讀取位址RD_ADD之間的距離D3判斷回復時脈信號RCLK的頻率(寫入速度)與本地時脈信號LCLK的頻率(讀取速度)二者的頻率差小於一第二預設值時,控制單元140則根據上述的頻率差產生對應的控制信號CS,並傳送控制信號CS至本地端時脈產生器120
以降低本地時脈信號LCLK的頻率。
其中,所述第一預設值與所述第二預設值可以是實數,且所述第二預設值小於所述第一預設值。若是所述頻率差值未大於上述的第一預設值時,例如所述頻率差值介於上述第一預設值與上述第二預設值之間,則控制單元140可以藉由控制信號CS使本地端時脈產生器120維持/不改變本地時脈信號LCLK的目前頻率。所述第一預設值與所述第二預設值可以視實際產品的設計需求來決定。
簡單來說,當控制單元140判斷回復時脈信號RCLK的頻率與本地時脈信號LCLK的頻率二者的頻率差大於第一預設值時,控制單元140可以透過控制信號CS控制本地端時脈產生器120提高本地時脈信號LCLK的頻率。當控制單元140判斷回復時脈信號RCLK的頻率與本地時脈信號LCLK的頻率二者的頻率差小於第二預設值時,控制單元140可以透過控制信號CS控制本地端時脈產生器120降低本地時脈信號LCLK的頻率。當回復時脈信號RCLK的頻率與本地時脈信號LCLK的頻率二者的頻率差介於第一預設值以及第二預設值時,控制單元140可以透過控制信號CS控制本地端時脈產生器120維持本地時脈信號LCLK的目前頻率。
上述對於所述頻率差與第一預設值以及第二預設值之間的比較之判斷可為一即時性的判斷,亦可為將一段統計週期內(例如在回復時脈信號RCLK的週期之數倍時間內)所累積的頻率差
之進行平均後再與第一預設值以及第二預設值作比較,本發明並不限定於上述。例如,控制單元140可以在一個統計週期內累計寫入位址WR_ADD與讀取位址RD_ADD的差值(即,兩者之間的距離),並進一步計算所述差值的平均。當於該統計週期內所累積的該寫入位址WR_ADD與該讀取位址RD_ADD的差值之平均值大於第一閥值時,控制單元140可以判斷回復時脈信號RCLK與本地時脈信號LCLK之間的所述頻率差大於該第一預設值。因此,控制單元140可以透過控制信號CS控制本地端時脈產生器120提高本地時脈信號LCLK的頻率。當於該統計週期內所累積的該寫入位址WR_ADD與該讀取位址RD_ADD的差值之平均值小於第二閥值時,控制單元140可以判斷回復時脈信號RCLK與本地時脈信號LCLK之間的所述頻率差小於該第二預設值。因此,控制單元140可以透過控制信號CS控制本地端時脈產生器120降低本地時脈信號LCLK的頻率。
在本發明另一實施例中,控制單元140更對寫入位址WR_ADD以及讀取位址RD_ADD分別設定一閥值。當寫入位址WR_ADD或讀取位址RD_ADD超過此閥值時,即使上述之頻率差介於第一預設值以及第二預設值之間,控制單元140仍根據此情況調整本地時脈信號LCLK的頻率。例如,當控制單元140判斷該寫入位址WR_ADD或讀取位址RD_ADD大於一滿溢閥值時,表示彈力緩衝器132已有即將滿溢的可能,因此控制單元140可以傳送控制信號CS至本地端時脈產生器120以暫時提高本地時脈
信號LCLK,直到寫入位址WR_ADD與讀取位址RD_ADD小於滿溢閥值為止。又例如,當控制單元140判斷讀取位址RD_ADD或讀取位址RD_ADD小於一清空閥值時,表示彈力緩衝器132已有即將清空的可能,因此控制單元140可以傳送控制信號CS至本地端時脈產生器120以暫時降低本地時脈信號LCLK,直到寫入位址WR_ADD與讀取位址RD_ADD大於清空閥值為止。
另一方面,造成寫入位址WR_ADD高於滿溢閥值,或是讀取位址RD_ADD低於清空閥值的可能原因包括,回復時脈信號RCLK具有幅度不小的改變,或是上述預先設定的第一預設值以及第二預設值之間的間距過大,而使得依照圖3所示實施例的情況之調整仍能無法適時地調整本地時脈信號LCLK的頻率與回復時脈信號RCLK同步。因此,在本發明一實施例中,當寫入位址WR_ADD高於滿溢閥值,或是讀取位址RD_ADD低於清空閥值時,控制單元140除了上述透過控制信號CS調整本地時脈信號LCLK的頻率外,更可以動態調整了所述第一預設值及/或所述第二預設值的設定(例如,減小第一預設值及第二預設值之間的間距等)。
另一方面,當圖1所示資料緩衝單元130中的彈力緩衝器(例如圖3所示彈力緩衝器132)將滿溢(overflow)或是欠位(underflow)時,資料緩衝單元130中的彈力緩衝器亦可能主動傳送一滿溢信號或是一欠位信號至控制單元140。當控制單元140從資料緩衝單元130中的彈力緩衝器接收溢位信號時,控制單元
140可以藉由控制信號CS控制本地端時脈產生器120以提高本地時脈信號LCLK的頻率。而當控制單元140從資料緩衝單元130中的彈力緩衝器接收欠位信號時,控制單元140藉由控制信號CS控制本地端時脈產生器120以降低本地時脈信號LCLK的頻率。
值得注意的是,當控制單元140從資料緩衝單元130中的彈力緩衝器接收到滿溢信號或是欠位信號時,表示此時的回復時脈信號RCLK與本地時脈信號LCLK之間的頻率差距太大,控制單元140亦將透過控制信號CS對本地時脈信號LCLK進行較大幅度(大步階)的調整。
圖4為根據本發明另一實施例所繪示頻率鎖定裝置的裝置方塊示意圖。相較於圖1所示實施例,圖4所示實施例中提供了一種較為詳細的實施方式。圖4所示實施例可以參照圖1與圖2的相關說明而類推之。請參照圖4,在本實施例中,鎖相迴路110包括相位偵測器111、電荷幫浦112、電壓控制振盪器113以及頻率偵測器114。相位偵測器111接收射頻信號SIG以及回復時脈信號RCLK,根據射頻信號SIG以及回復時脈信號RCLK二者的相位差而產生相位差信號PD給電荷幫浦112。電荷幫浦112耦接相位偵測器111。電荷幫浦112接收相位差信號PD,並依據相位差信號PD產生對應的充電電壓CV。電壓控制振盪器113則耦接電荷幫浦112以接收充電電壓CV。電壓控制振盪器113根據充電電壓CV產生/決定回復時脈信號RCLK的頻率,並傳送回復時脈信號RCLK至相位偵測器111。因此,鎖相迴路110可以透過上述相
位偵測器111、電荷幫浦112以及電壓控制振盪器113所形成的閉迴路來鎖定射頻信號SIG的相位。另外,在本發明中,相位偵測器111更可以根據回復時脈信號RCLK的時序而取樣射頻信號SIG以得到接收資料DAT,並將接收資料DAT以及回復時脈信號RCLK傳送至資料緩衝單元130。
值得一提的是,在本實施例中,鎖相迴路110亦包括了耦接於電壓控制振盪器113以及電荷幫浦112之間的頻率偵測器114。電壓控制振盪器113更傳送回復時脈信號RCLK至頻率偵測器114。頻率偵測器114根據射頻信號SIG以及回復時脈信號RCLK之間的頻率差而產生對應的頻率差信號FD,並傳送頻率差信號FD至充電幫浦112。這麼一來,充電幫浦112除了根據相位差信號PD外,更同時根據頻率差信號FD來產生充電電壓CV,以控制電壓控制振盪器113去調整回復時脈信號RCLK的頻率。
因此,鎖相迴路110還可以透過上述頻率偵測器114、電荷幫浦112以及電壓控制振盪器113所形成的閉迴路來鎖定射頻信號SIG的頻率。
圖5為根據本發明一實施例說明圖4所繪示頻率偵測器的功能方塊示意圖。請參照圖4及圖5,在本實施例中,頻率偵測器114包括取樣單元1141、取樣單元1142以及邏輯控制單元1143。在本實施例中,頻率偵測器114從電壓控制振盪器113所接收的回復時脈信號RCLK包括了一同相(In-Phase)時脈信號RCLK_I以及一正交(Quadrature)時脈信號RCLK_Q,其中同相
時脈信號RCLK_I與正交時脈信號RCLK_Q之間具有90度的相位差。取樣單元1141、1142則分別根據同相時脈信號RCLK_I的頻率以及正交時脈信號RCLK_Q的頻率取樣射頻信號SIG而得到取樣資料SD1、SD2。邏輯控制單元1143耦接取樣單元1141、1142。
邏輯控制單元1143可透過比較取樣資料SD1、SD2的內容來判斷目前回復時脈信號RCLK的頻率與射頻信號SIG頻率二者的關係,以及依據回復時脈信號RCLK與射頻信號SIG二者的頻率關係而產生並調整頻率差信號FD。因此,邏輯控制單元1143即可根據取樣資料SD1、SD2來產生頻率差信號FD給電荷幫浦112。
這麼一來,電荷幫浦112可同時根據相位差信號PD以及頻率差信號FD來產生並調整充電電壓CV,使得充電電壓CV可更精準的反應射頻信號SIG以及回復時脈信號RCLK之間的頻率關係。
請再次參照圖4,在本實施例中,資料緩衝單元130包括連接至鎖相迴路110的串列轉並列(Serial to Parallel)單元131以及彈性緩衝器132。串列轉並列單元131耦接於鎖相迴路110與彈性緩衝器132之間。在本實施例中,在當接收資料DAT被寫入至彈性緩衝器132之前,串列轉並列單元131可以將鎖相迴路110所提供的接收資料DAT自串列資料形式轉換為並列資料形式。根據回復時脈信號RCLK的頻率,串列轉並列單元131可以將並列形式的接收資料DAT寫入至彈性緩衝器132。依據先進先出原則,彈性緩衝器132可以暫存串列轉並列單元131所提供的目前接收資料DAT,以及輸出先前接收資料DAT’。因此,連接至彈性緩衝
器132的下一級電路(例如一外部資料處理電路,未繪示)可根據本地時脈信號LCLK的頻率從彈性緩衝器132讀取先前的接收資料DAT’,以便對接收資料DAT’進行後續處理。因此,圖4所示的頻率鎖定裝置10可被運用於包括串列器/解串列器(Serializer/Deserializer,SerDes)的高速傳輸介面之中。
值得注意的是,圖4所示串列轉並列單元131可被選擇性的實施,意即,可能隨著頻率鎖定裝置10所應用之傳輸介面而有不同的實施方式。例如在其他實施例中,圖4所示串列轉並列單元131可能被其他資料處理模組/電路所取代,以便對接收資料DAT進行其他的資料處理動作,本發明並不限定於上述。而彈性緩衝器132的相關作動則可參考上述圖1、圖3所示實施例之相關敘述,在此則不贅述。
另一方面,本地端時脈產生器120則包括了數位控制振盪器121、鎖相迴路122以及傳送端電路123。其中,數位控制振盪器121耦接控制單元140,從控制單元140中接收控制信號CS,並且根據控制信號CS產生本地時脈信號LCLK。在本實施例中,控制單元140所產生的控制信號CS為一數位信號,數位控制振盪器121則根據控制信號CS中之一數位值來調整(提高/降低)其所產生之本地時脈信號LCLK之頻率。鎖相迴路122耦接至數位控制振盪器121,從數位控制振盪器121接收本地時脈信號LCLK,鎖定本地時脈信號LCLK的頻率以確保本地時脈信號LCLK的穩定性。鎖相迴路122並將鎖定後的本地時脈信號LCLK
傳送至資料緩衝單元130的彈力緩衝器132。傳送端電路123耦接鎖相迴路122,並從鎖相迴路122接收本地時脈信號LCLK。根據本地時脈信號LCLK,傳送端電路123可以將本地資料LDAT調變為射頻信號SIG’,以及透過傳輸介面將射頻信號SIG’傳送至頻率鎖定裝置10外部的通信裝置(例如遠端主機)。此時,本地時脈信號LCLK的頻率應與射頻信號SIG’的頻率一致。
在本發明另一實施例中,本地端時脈產生器120中配置
了電壓控制振盪器,以取代圖4所示數位控制振盪器121來產生本地時脈信號LCLK。而在所述另一實施例中,控制單元140所產生的控制信號CS實為一控制電壓,電壓控制振盪器則可根據此控制電壓產生與調整本地時脈信號LCLK的頻率。
圖6為根據本發明另一實施例所繪示頻率鎖定方法的步
驟流程圖。在圖6所示實施例之中,射頻信號SIG可以是展頻時脈(Spread Spectrum Clock,SSC)信號。此展頻時脈信號具有一展頻週期(SSC週期)。請參照圖4及圖6,首先控制單元140在步驟S601中判斷是否已接收到射頻信號SIG。當判斷已接收到射頻信號SIG時,控制單元140在步驟S602中啟動彈力緩衝器132的存取,即,以回復時脈信號RCLK的頻率將接收資料DAT寫入彈性緩衝器132。控制單元140在步驟S602中將控制信號CS設定為預設數位值(初始值)而控制本地端時脈產生器120產生本地時脈信號LCLK。依據本地時脈信號LCLK的頻率,彈性緩衝器132內所儲存的接收資料DAT’會以先進先出原則從彈性緩衝器
132中被讀取出來。控制單元140在步驟S602中重置(reset)計時器(第一計時器)。控制單元140中的所述計時器可以累計第一計時值,以及控制單元140中的另一個計時器(第二計時器)可以累計第二計時值,其中第一計時值以及第二計時值對應於回復時脈信號RCLK的週期,用來計數回復時脈信號RLCK的週期次數。控制單元140可以藉由檢查第一計時值來判斷是否以到達X值,以及藉由檢查第二計數值來得知展頻週期是否結束。也就是說,上述的第二計數值乘以回復時脈信號RLCK的週期將小於等於展頻週期。
接著,控制單元140在步驟S603中判斷彈力緩衝器132是否已滿/已空,或是第一計時值是否大於數值X。其中,當資料緩衝單元130中的彈力緩衝器132將滿溢(overflow)或是欠位(underflow)時,彈力緩衝器132可以主動/被動傳送滿溢信號或是欠位信號至控制單元140。控制單元140可根據是否從彈力緩衝器132接收滿溢信號或是欠位信號來判斷彈力緩衝器132是否已滿/已空。
另一方面,數值X為一預設於控制單元140中的數值,其意義為,彈力緩衝器132可能即將發生溢位/欠位(已滿/已空)的週期次數。因此,數值X會介於1和SSC週期除以回復時脈信號RLCK的週期的值之間。所述數值X可以視實際產品的設計需求來決定。例如,當本發明中的頻率鎖定裝置及方法應用於通用匯流排(Universal Serial Bus,USB)3.0標準時,上述的X值以及
第一計時值亦可被運用於計算得到***SKP指令集(ordered set)的最長時間。
若是在步驟S603的判斷為否,則於回復時脈信號RLCK的下一個週期再進行步驟S603之判斷。若在步驟S603之判斷為是,則控制單元140在步驟S605判斷第一計時值是否小於數值X,且判斷彈力緩衝器132是否為已滿。當控制單元140在步驟S605判斷目前第一計時值小於數值x,並且彈力緩衝器132已滿時,控制單元140會進行步驟S606,以便將包括於控制信號CS中的數位值加1,以提高由本地端時脈產生器120所產生的本地時脈信號LCLK的頻率。完成步驟S606後,控制單元140會在回復時脈信號RLCK的下個週期再一次進行步驟S603的判斷。當控制單元140在步驟S605的判斷結果為否時,控制單元140會進行步驟S608。
在步驟S608中,控制單元140判斷第一計時值是否小於數值X,且判斷彈力緩衝器132是否為已空。當控制單元140在步驟S608判斷目前第一計時值小於數值X,並且判斷彈力緩衝器132已空時,控制單元140會進行步驟S609,以便將包括於控制信號CS中的數位值減1,以降低由本地端時脈產生器120所產生的本地時脈信號LCLK的頻率。完成步驟S609後,控制單元140會在傳送此控制信號CS後,待回復時脈信號RLCK的下個週期再一次進行步驟S603的判斷。當控制單元140在步驟S608的判斷結果為否時,控制單元140會進行步驟S610。
在步驟S610中,控制單元140會依據第二計時器的目前第二計時值判斷是否已達SSC週期。若步驟S610的判斷結果為否,則回到步驟S602,將第一計時器的第一計時值歸零,重新進行步驟S603~S610的判斷。若步驟S610的判斷結果為是,即第二計時器的目前的第二計時值表示已達SSC週期,則控制單元140保留目前對於控制信號CS中的數位值之設定,並且歸零第二計時值。
在本實施例中,控制單元140包括了兩種工作模式,校正模式(calibration mode)以及背景模式(background mode)。當控制單元140處於校正模式時,控制單元140將完整的執行步驟S601~S611後,與數個SSC週期中重複執行步驟S603~S611。
在控制單元140確認彈力緩衝器132在所述的數個SSC週期皆不會發生滿溢或是欠位(已滿/已空)的情況之後,控制單元140便可維持控制信號CS中的數位值,以維持本地時脈信號LCLK的頻率。
而當控制單元140處於背景模式時,主要會執行的動作事實上與校正模式時相去不遠,但是差別在於,控制單元140將會在M次的SSC週期中重複進行上述S603~S610的判斷,若是在M個SSC週期中有N個SSC週期中有彈力緩衝器132已滿或已空的情況,則控制單元140則再進一步的調整控制信號CS中的數位值以調整本地時脈信號LCLK。而上述的M值以及N值則可根據實際實施時所需而調整其大小。當頻率鎖定裝置10與一電子
裝置共同設置,並且以頻率鎖定裝置10作為傳輸介面的一部分時,上述的校正模式對應於電子裝置起始傳輸介面,並準備運用頻率鎖定裝置10來進行資料傳輸時使用。而控制單元140的背景模式則可對應電子裝置於正常工作狀態,未使用頻率鎖定裝置10來傳輸資料,但傳輸介面並未中斷(例如,與射頻信號SIG的發送端中斷連線)的情況使用。
上述圖6所示之實施例的頻率鎖定方法,可適用於傳輸介面具有展頻時脈信號,並且以串列方式傳輸資料的傳輸標準,例如通用匯流排(Universal Serial Bus,USB)3.0標準,而上述的實施方式亦可根據傳輸介面的需求而調整。
綜上所述,本發明實施例中提供了一種頻率鎖定裝置以及頻率鎖定方法,適用於一無石英振盪器的傳輸介面,可被整合於一行動電子裝置或是一電子裝置之中。所述頻率鎖定裝置可在沒有石英振盪器的設置下,即時地鎖定從外部(例如透過上述的傳輸介面)所接收的時脈信號,並產生與此時脈信號同步的本地時脈信號,以正確的收發資料。
10‧‧‧頻率鎖定裝置
110‧‧‧鎖相迴路
120‧‧‧本地端時脈產生器
130‧‧‧資料緩衝單元
140‧‧‧控制單元
SIG‧‧‧射頻信號
RCLK‧‧‧回復時脈信號
DAT、DAT’‧‧‧接收資料
LCLK‧‧‧本地時脈信號
CS‧‧‧控制信號
WR_ADD‧‧‧寫入位址
RD_ADD‧‧‧讀取位址
Claims (22)
- 一種頻率鎖定裝置,適用於一無石英振盪器之傳輸介面,包括:一鎖相迴路,接收一射頻信號,鎖定該射頻信號的相位及頻率以產生一回復時脈信號以及一接收資料;一本地端時脈產生器,產生一本地時脈信號;一資料緩衝單元,耦接至該鎖相迴路與該本地端時脈產生器,根據該回復時脈信號的頻率將該接收資料寫入至該資料緩衝單元中的一彈力緩衝器中,以及根據該本地時脈信號的頻率而從該彈力緩衝器中讀出該接收資料;以及一控制單元,耦接該資料緩衝單元以及該本地端時脈產生器,其中該控制單元讀取該彈力緩衝器中的一寫入位址以及一讀取位址,根據該寫入位址和該讀取位址之間的關係傳送一控制信號至該本地端時脈產生器以調整該本地時脈信號的頻率;其中該控制單元包括一校正模式,其中當該控制單元處於該校正模式時,該控制單元用以:a.判斷是否以接收該射頻信號,當判斷接收該射頻信號時,啟動彈力緩衝器的存取;b.當一第一計時值小於一X數值時,判斷該彈力緩衝器是否已滿或已空,當該彈力緩衝器已滿時,增加該控制信號中的一數位值,以及當該彈力緩衝器已空時,減少該控制信號中的一數位值; c.判斷一第二計時值與該回復時脈信號的週期之乘積是否已達到一展頻時脈週期,當該第二計時值與該回復時脈信號的週期之乘積未達該展頻時脈週期,重置該第一計時值並重複上述步驟b. d.當該第二計時值與該回復時脈信號的週期之乘積已達到該展頻時脈週期時,儲存該數位值以及歸零該第二計時值。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中:當該控制單元根據該寫入位址與該讀取位址判斷該回復時脈信號的頻率以及該本地時脈信號的頻率二者的一頻率差大於一第一預設值時,該控制單元藉由該控制信號控制該本地端時脈產生器提高該本地時脈信號的頻率;以及當該控制單元根據該寫入位址與該讀取位址判斷該頻率差小於一第二預設值時,該控制單元藉由該控制信號控制該本地端時脈產生器降低該本地時脈信號的頻率。
- 如申請專利範圍第2項所述的頻率鎖定裝置,其中當該控制單元根據該寫入位址與該讀取位址判斷所述頻率差介於該第一預設值與該第二預設值時,該控制單元藉由該控制信號控制該本地端時脈產生器維持該本地時脈信號的頻率。
- 如申請專利範圍第2項所述的頻率鎖定裝置,其中:該控制單元於一統計週期內累計該寫入位址與該讀取位址的差值,當於該統計週期內所累積的該寫入位址與該讀取位址的差值之平均值大於一第一閥值時,該控制單元判斷所述頻率差大於 該第一預設值;以及當於該統計週期內所累積的該寫入位址與該讀取位址的差值之平均值小於一第二閥值時,該控制單元判斷所述頻率差小於該第二預設值。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中:當該控制單元判斷該寫入位址大於一第三閥值時,該控制單元藉由該控制信號控制該本地端時脈產生器提高該本地時脈信號的頻率;以及當該控制單元判斷該讀取位址小於一第四閥值時,該控制單元藉由該控制信號控制該本地端時脈產生器以降低該本地時脈信號的頻率。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中:當該控制單元從該彈力緩衝器接收一溢位信號時,該控制單元藉由該控制信號控制該本地端時脈產生器以提高該本地時脈信號的頻率;以及當該控制單元從該彈力緩衝器接收一欠位信號時,該控制單元藉由該控制信號控制該本地端時脈產生器以降低該本地時脈信號的頻率。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中該鎖相迴路包括:一相位偵測器,接收該射頻信號以及該回復時脈信號,根據 該射頻信號以及該回復時脈信號產生一相位差信號,以及以該回復時脈信號取樣該射頻信號得到該接收資料;一電荷幫浦,耦接該相位偵測器,接收該相位差信號以產生一充電電壓;以及一電壓控制振盪器,耦接該電荷幫浦,根據該充電電壓產生該回復時脈信號,並傳送該回復時脈信號至該相位偵測器。
- 如申請專利範圍第7項所述的頻率鎖定裝置,其中該鎖相迴路更包括:一頻率偵測器,耦接該充電幫浦,根據該射頻信號以及該回復時脈信號產生一頻率差信號,並傳送該頻率差信號至該充電幫浦,其中,該充電幫浦根據該相位差信號以及該頻率差信號產生該充電電壓。
- 如申請專利範圍第8項所述的頻率鎖定裝置,其中該回復時脈信號中包括相位差互為90度的一同相時脈信號及一正交時脈信號,以及該頻率偵測器包括:一第一取樣單元,接收該回復時脈信號中的該同相時脈信號,並根據該同相時脈信號的頻率取樣該射頻信號以得到一第一取樣資料;一第二取樣單元,接收該回復時脈信號中的該正交時脈信號,並根據該正交時脈信號的頻率取樣該射頻信號以得到一第二 取樣資料;以及一邏輯控制單元,耦接該第一取樣單元與該第二取樣單元,根據該第一取樣資料及該第二取樣資料產生該頻率差信號。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中該資料緩衝單元更包括:一串列轉並列單元,耦接於該鎖相迴路與該彈性緩衝器之間,將該接收資料自一串列資料轉換為一並列資料。
- 如申請專利範圍第1項所述的頻率鎖定裝置,其中該控制單元更包括一背景模式,其中當該控制單元處於該背景模式時,該控制單元用以:於M次該展頻時脈週期中執行上述步驟a.~c.,當在所述M次該展頻時脈週期中有N次該展頻時脈週期中該彈力緩衝器發生已空或已滿時,該控制單元儲存該數位值。
- 一種頻率鎖定方法,適用於一無石英振盪器之傳輸介面的一頻率鎖定裝置,所述頻率鎖定方法包括以下步驟:接收一射頻信號;鎖定該射頻信號的相位及頻率以產生一回復時脈信號以及一接收資料;根據該回復時脈信號的頻率將該接收資料寫入至一彈力緩衝器中的一寫入位址處;根據一本地時脈信號的頻率而從該彈力緩衝器中的一讀取位 址處讀出該接收資料;以及根據該寫入位址和該讀取位址之間的關係調整該本地時脈信號的頻率;其中所述根據該寫入位址和該讀取位址之間的關係調整該本地時脈信號的頻率的步驟包括:a.當一第一計時值小於一X數值時,判斷該彈力緩衝器是否已滿或已空,當該彈力緩衝器已滿時,增加一控制信號中的一數位值,以及當該彈力緩衝器已空時,減少該控制信號中的一數位值,其中控制信號用以調整該本地時脈信號的頻率;b.判斷一第二計時值與該回復時脈信號的週期之乘積是否已達到一展頻時脈週期,當該第二計時值與該回復時脈信號的週期之乘積未達該展頻時脈週期,重置該第一計時值並重複上述步驟a. c.當該第二計時值與該回復時脈信號的週期之乘積已達到該展頻時脈週期時,儲存該數位值以及歸零該第二計時值。
- 如申請專利範圍第12項所述的頻率鎖定方法,其中所述根據該寫入位址和該讀取位址之間的關係調整該本地時脈信號的頻率的步驟包括:根據該寫入位址與該讀取位址判斷該回復時脈信號的頻率以及該本地時脈信號的頻率二者的一頻率差;當該頻率差大於一第一預設值時,提高該本地時脈信號的頻率;以及 當根據該寫入位址與該讀取位址判斷該頻率差小於一第二預設值時,降低該本地時脈信號的頻率。
- 如申請專利範圍第13項所述的頻率鎖定方法,其中所述根據該寫入位址與該讀取位址之間的關係調整該本地時脈信號的頻率的步驟更包括:當根據該寫入位址與該讀取位址判斷所述頻率差介於該第一預設值與該第二預設值時,維持該本地時脈信號的頻率。
- 如申請專利範圍第13項所述的頻率鎖定方法,其中所述根據該寫入位址與該讀取位址判斷該回復時脈信號的頻率以及該本地時脈信號的頻率的頻率差的步驟包括:於一統計週期內累計該寫入位址與該讀取位址的差值;當於該統計週期內所累積的該寫入位址與該讀取位址的差值之平均值大於一第一閥值時,判斷所述頻率差大於該第一預設值;以及當於該統計週期內所累積的該寫入位址與該讀取位址的差值之平均值小於一第二閥值時,判斷所述頻率差小於該第二預設值。
- 如申請專利範圍第12項所述的頻率鎖定方法,其中所述據該寫入位址和該讀取位址之間的關係調整該本地時脈信號的頻率的步驟包括:當判斷該寫入位址大於一第三閥值時,提高該本地時脈信號的頻率;以及 當判斷該讀取位址小於一第四閥值時,降低該本地時脈信號的頻率。
- 如申請專利範圍第12項所述的頻率鎖定方法,更包括:當該彈力緩衝器產生一溢位信號時,提高該本地時脈信號的頻率;以及當從該彈力緩衝器產生一欠位信號時,降低該本地時脈信號的頻率。
- 如申請專利範圍第12項所述的頻率鎖定方法,其中所述鎖定該射頻信號的相位及頻率的步驟包括:根據該射頻信號以及該回復時脈信號產生一相位差信號;根據該相位差信號產生一充電電壓;以及根據該充電電壓產生該回復時脈信號。
- 如申請專利範圍第18項所述的頻率鎖定方法,其中所述鎖定該射頻信號的相位及頻率的步驟更包括:根據該回復時脈信號中的一同相時脈信號的頻率取樣該射頻信號以得到一第一取樣資料;根據該回復時脈信號中的一正交時脈信號的頻率取樣該射頻信號以得到一第二取樣資料,其中該同相時脈信號與該正交時脈信號具有90度的相位差;以及根據該第一取樣資料及第二取樣資料產生一頻率差信號。
- 如申請專利範圍第19項所述的頻率鎖定方法,其中所述 根據該相位差信號以產生該充電電壓的步驟包括:根據該相位差信號以及該頻率差信號產生該充電電壓。
- 如申請專利範圍第18項所述的頻率鎖定方法,更包括:轉換該接收資料自一串列資料為一並列資料。
- 如申請專利範圍第12項所述的頻率鎖定方法,其中所述步驟c.更包括:於M次該展頻時脈週期中執行上述步驟a.~b.,當在所述M次該展頻時脈週期中有N次該展頻時脈週期中該彈力緩衝器發生已空或已滿時,儲存該數位值。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102141079A TWI525999B (zh) | 2013-11-12 | 2013-11-12 | 頻率鎖定裝置及方法 |
US14/135,593 US9054821B2 (en) | 2013-11-12 | 2013-12-20 | Apparatus and method for frequency locking |
CN201310728563.8A CN104635839B (zh) | 2013-11-12 | 2013-12-25 | 频率锁定装置及频率锁定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102141079A TWI525999B (zh) | 2013-11-12 | 2013-11-12 | 頻率鎖定裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201519580A TW201519580A (zh) | 2015-05-16 |
TWI525999B true TWI525999B (zh) | 2016-03-11 |
Family
ID=53043807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102141079A TWI525999B (zh) | 2013-11-12 | 2013-11-12 | 頻率鎖定裝置及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9054821B2 (zh) |
CN (1) | CN104635839B (zh) |
TW (1) | TWI525999B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5792582B2 (ja) * | 2011-10-17 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、受信機、送信機、送受信機及び通信システム |
US9946683B2 (en) * | 2014-12-24 | 2018-04-17 | Intel Corporation | Reducing precision timing measurement uncertainty |
US9673963B1 (en) * | 2016-04-12 | 2017-06-06 | Keyssa Systems, Inc. | Multi-protocols and multi-data rates communications |
US10461742B2 (en) * | 2016-09-01 | 2019-10-29 | Novatek Microelectronics Corp. | Chip, selectable mode buffer circuit and mode selecting method thereof |
EP3560289B1 (en) * | 2016-12-21 | 2021-08-18 | Whirlpool Corporation | Method, system and device for radio frequency electromagnetic energy delivery |
CN106941352B (zh) * | 2017-03-08 | 2021-03-09 | 上海顺久电子科技有限公司 | 一种振荡器输出频率信号的校准方法及其电路 |
TWI645648B (zh) * | 2018-04-03 | 2018-12-21 | 群光電能科技股份有限公司 | 充電裝置與應用於充電裝置之適應性分頻控制方法 |
JP6929995B1 (ja) * | 2020-06-15 | 2021-09-01 | Nttエレクトロニクス株式会社 | データ転送回路及び通信装置 |
CN113346897A (zh) * | 2021-05-12 | 2021-09-03 | 世强先进(深圳)科技股份有限公司 | 一种低频时钟发生器时钟同步输出电路及电子设备 |
CN115801175B (zh) * | 2023-01-30 | 2023-05-23 | 国仪量子(合肥)技术有限公司 | 时间频率同步方法、***、存储介质及电子设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002051060A2 (en) * | 2000-12-20 | 2002-06-27 | Primarion, Inc. | Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator |
US6882662B2 (en) * | 2001-06-07 | 2005-04-19 | Applied Micro Circuits Corporation | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer |
US7212599B2 (en) * | 2002-01-25 | 2007-05-01 | Applied Micro Circuits Corporation | Jitter and wander reduction apparatus |
US7466785B2 (en) * | 2002-11-05 | 2008-12-16 | Nxp B.V. | PLL with balanced quadricorrelator |
GB2413043B (en) * | 2004-04-06 | 2006-11-15 | Wolfson Ltd | Clock synchroniser and clock and data recovery apparatus and method |
US8831064B1 (en) * | 2007-06-13 | 2014-09-09 | Xilinx, Inc. | Method of and circuit for generating a spread spectrum clock signal |
US7996704B2 (en) * | 2007-08-21 | 2011-08-09 | Richwave Technology Corp. | Asynchronous first in first out interface and operation method thereof |
TW201217977A (en) | 2010-10-27 | 2012-05-01 | Sonix Technology Co Ltd | Method for locking frequency of USB device and USB frequency locking device |
US20130066451A1 (en) * | 2011-09-14 | 2013-03-14 | Aravind Na Ganesan | System and method for mitigating frequency mismatch in a receiver system |
US8698539B1 (en) * | 2013-01-11 | 2014-04-15 | Texas Instruments Incorporated | Interference mitigation in mixed signal integrated circuits (ICs) |
-
2013
- 2013-11-12 TW TW102141079A patent/TWI525999B/zh not_active IP Right Cessation
- 2013-12-20 US US14/135,593 patent/US9054821B2/en not_active Expired - Fee Related
- 2013-12-25 CN CN201310728563.8A patent/CN104635839B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN104635839B (zh) | 2018-02-02 |
CN104635839A (zh) | 2015-05-20 |
US9054821B2 (en) | 2015-06-09 |
US20150131766A1 (en) | 2015-05-14 |
TW201519580A (zh) | 2015-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI525999B (zh) | 頻率鎖定裝置及方法 | |
US11387852B2 (en) | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal | |
US10014907B2 (en) | Integrated circuit having eye opening monitor and serializer/deserializer device | |
TWI769274B (zh) | 配置為調整時脈訊號間偏移之電子電路 | |
KR102511077B1 (ko) | 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기 | |
US8427219B1 (en) | Clock generator and a method of generating a clock signal | |
US8571158B2 (en) | Method and data transceiving system for generating reference clock signal | |
US8270552B1 (en) | System and method for transferring data from non-spread clock domain to spread clock domain | |
TWI523432B (zh) | 參考頻率校正模組及其電子裝置 | |
TWI831885B (zh) | 用於提供快速穩定正交偵測與校正的設備及方法 | |
US10347347B1 (en) | Link training mechanism by controlling delay in data path | |
US8823432B2 (en) | Low power data recovery | |
JP4517891B2 (ja) | シリアル/パラレル変換回路及びパラレル/シリアル変換回路 | |
KR102228031B1 (ko) | 인터페이스 시스템 | |
TW201705710A (zh) | 訊號調變方法、可適性等化器及記憶體儲存裝置 | |
CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
CN116204351A (zh) | 接口电路、存储器控制器与信号处理装置的校正方法 | |
US10135605B2 (en) | Clock data recovery circuit and receiver including the same | |
US20070152716A1 (en) | Clock signal detector | |
US20230090431A1 (en) | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal | |
KR102342547B1 (ko) | 버퍼 컨트롤러, 메모리 장치 및 집적회로 장치 | |
JP2013034087A (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
CN115017091A (zh) | 主机接口和包括该主机接口的片上*** | |
CN111290987B (zh) | 一种超高速spi接口实现装置及方法 | |
CN102063283B (zh) | 异步先进先出接口电路、接口电路操作方法和整合式接收器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |