CN115801175B - 时间频率同步方法、***、存储介质及电子设备 - Google Patents
时间频率同步方法、***、存储介质及电子设备 Download PDFInfo
- Publication number
- CN115801175B CN115801175B CN202310045517.1A CN202310045517A CN115801175B CN 115801175 B CN115801175 B CN 115801175B CN 202310045517 A CN202310045517 A CN 202310045517A CN 115801175 B CN115801175 B CN 115801175B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- time stamp
- master node
- slave node
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000011084 recovery Methods 0.000 claims abstract description 55
- 239000013307 optical fiber Substances 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 239000000835 fiber Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 108700009949 PTP protocol Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时间频率同步方法、***、存储介质及电子设备。所述方法包括：获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳；获取主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，获取从节点的本地时钟信号与接收数据流恢复时钟信号之间的第二相位差；对主节点接收时间戳进行相位校准，对从节点接收时间戳进行相位校准；根据主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到从节点与主节点的时间偏差；根据时间偏差对从节点的本地时钟信号进行时间补偿，实现从节点与主节点的时间同步。该方法可实现主从时钟的亚纳秒级时间同步。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种时间频率同步方法、***、存储介质及电子设备。
背景技术
时间频率同步是国家的重要的战略资源，是国防、工业、金融和科学研究等领域的基础。网络时钟同步技术以广泛使用的以太网技术为基础，在不会额外占用带宽，兼容原以太网应用的前提下，综合运用物理层同步、时间戳对准、相位测量和补偿、延迟自动校准等多种技术，在多达上万个节点间实现高精度频率源广播、亚纳秒时间同步。
在时间频率同步***中，相位差检测技术至关重要，对***亚纳秒量级的同步精度起到了决定性的作用。相关技术中常用的相位检测技术包括：比相法、差拍法、频差倍增法、双混频时差法以及全数字双混频鉴相技术。然而上述提出的多种方案，均存在无法集成在全数字方案中的问题，即无法应用于高度集成需求的全数字方案设计，至于全数字双混频鉴相技术，其存在测量精度受亚稳态影响的问题，导致测量精度低，同时需要构造额外的高精度辅助采样时钟，结构复杂。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的第一个目的在于提出一种时间频率同步方法。该方法可实现主从时钟的亚纳秒级时间同步。
本发明的第二个目的在于提出一种计算机可读存储介质。
本发明的第三个目的在于提出一种电子设备。
本发明的第四个目的在于提出一种时间频率同步***。
为达上述目的，本发明第一方面实施例提出的时间频率同步方法，包括：主节点和从节点在PTP报文交换完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳；利用所述主节点的时间数字转换器TDC获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，并利用所述从节点的TDC获取所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的第二相位差；根据所述第一相位差对所述主节点接收时间戳进行相位校准，并根据所述第二相位差对所述从节点接收时间戳进行相位校准；根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差；根据所述时间偏差对所述从节点的本地时钟信号进行时间补偿，实现所述从节点与所述主节点的时间同步。
另外，本发明实施例的时间频率同步方法还可以具有如下附加的技术特征：
根据本发明的一个实施例，在所述主节点和所述从节点进行PTP报文交换之前，所述方法还包括：从所述主节点发送至所述从节点的数据流中恢复出与所述主节点编码时钟相同频率的时钟信号，记为所述从节点的接收数据流恢复时钟信号；利用所述从节点的TDC获取所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的频率偏差；根据所述频率偏差对所述从节点的时钟发生器进行PID调节，以使所述从节点的本地时钟信号与所述主节点的本地时钟信号频率同步。
根据本发明的一个实施例，所述利用所述主节点的时间数字转换器TDC获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，包括：利用所述主节点的TDC获取该TDC的测量时钟信号与所述主节点的本地时钟信号之间的第一子相位差，以及该TDC的测量时钟信号与所述主节点的接收数据流恢复时钟信号之间的第二子相位差；获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的测量时钟信号的周期数，并根据所述第一子相位差、第二子相位差和所述周期数得到所述第一相位差。
根据本发明的一个实施例，所述根据所述第一子相位差、第二子相位差和所述周期数得到所述第一相位差，包括：计算所述第一子相位差与所述第二子相位差之间的差值，并计算该差值与所述周期数之间的和值，得到所述第一相位差。
根据本发明的一个实施例，所述根据所述第一相位差对所述主节点接收时间戳进行相位校准，包括：计算所述主节点接收时间戳与所述第一相位差之间的和值，并将该和值作为校准后的主节点接收时间戳。
根据本发明的一个实施例，所述第二相位差的得到方式与所述第一相位差的得到方式相同，所述从节点接收时间戳的校准方式与所述主节点接收时间戳的校准方式相同。
根据本发明的一个实施例，所述根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差，包括：根据所述主节点发送时间戳、所述校准后的从节点接收时间戳、所述从节点发送时间戳和所述校准后的主节点接收时间戳，计算所述从节点与所述主节点之间传输链路的往返延迟；获取所述主节点到所述从节点的第一光纤传输延迟和所述从节点到所述主节点的第二光纤传输延迟，并根据所述第一光纤传输延迟和所述第二光纤传输延迟得到光纤不对称系数；获取预设物理延迟，并根据所述往返延迟、所述物理延迟和所述光纤不对称系数得到所述主节点到所述从节点的链路延迟；根据所述链路延迟、所述主节点发送时间戳和所述校准后的从节点接收时间戳得到所述时间偏差。
根据本发明的一个实施例，通过下式得到所述链路延迟：
其中，
为所述链路延迟，/>
为所述光纤不对称系数，/>
为所述往返延迟，△=△txm+△rxm+△txs+△rxs，△txm、△rxm、△txs、△rxs和/>
均为所述预设物理延迟。
根据本发明的一个实施例，通过下式得到所述时间偏差：
其中，Offset为所述时间偏差，t1为所述主节点发送时间戳，t2p为所述校准后的从节点接收时间戳。
为达上述目的，本发明第二方面实施例提出的计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如本发明第一方面实施例所述的时间频率同步方法。
为达上述目的，本发明第三方面实施例提出的电子设备，包括：时钟发生器、现场可编程门阵列FPGA、高级精简指令集处理器ARM和光电转换器；所述时钟发生器，用于产生本地时钟信号；所述光电转换器，用于通过光纤与其他电子设备通信；所述FPGA，分别与所述时钟发生器和所述光电转换器连接，包括PTP同步通信模块、时间戳产生模块和时间数字转换器TDC，所述PTP同步通信模块用于与其他电子设备进行PTP报文交换，所述时间戳产生模块用于在所述FPGA接收到其他电子设备发送的PTP报文时，给接收到的PTP报文添加接收时间戳，并在所述FPGA向其他电子设备发送PTP报文时，给发送的PTP报文添加发送时间戳，所述时间数字转换器TDC用于获取所述电子设备的本地时钟信号与接收数据流恢复时钟信号之间的相位差；其中，所述电子设备用作从节点、所述其他电子设备用作主节点时，记所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第一相位差，所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第二相位差；所述ARM，与所述FPGA连接，用于在所述主节点和所述从节点交换PTP报文完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳，并根据所述第一相位差对主节点接收时间戳进行相位校准，并根据所述第二相位差对从节点接收时间戳进行相位校准；根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差；根据所述时间偏差对所述从节点的本地时钟信号进行时间补偿，实现所述电子设备与其他电子设备的时间同步。
另外，本发明实施例的电子设备还可以具有如下附加的技术特征：
根据本发明的一个实施例，所述TDC还用于获取所述本地时钟信号与接收数据流恢复时钟信号之间的频率偏差，其中，所述数据流恢复时钟信号为从所述FPGA接收到的数据流中恢复出的与所述其他电子设备编码时钟相同频率的时钟信号；所述FPGA还包括：PID时钟控制模块，与所述时钟发生器连接，用于根据所述频率偏差对所述时钟发生器进行PID调节，以使所述电子设备的本地时钟信号与所述其他电子设备的本地时钟信号频率同步。
为达上述目的，本发明第四方面实施例提出的时间频率同步***，包括：主节点装置和从节点装置，所述主节点装置和所述从节点装置均包括如本发明第三方面实施例所述的电子设备。
根据本发明实施例的时间频率同步方法、***、存储介质及电子设备，该方法通过TDC精确测量得到的主从节点各自的本地时钟信号和接收数据流恢复时钟信号之间的相位差，精度高，通过该相位差对主从节点的接收时间戳进行相位校准，得到亚纳秒级精细时间戳，进而根据得到的精细时间戳展开对从节点本地时钟信号的时间补偿工作，最终实现主从时钟的亚纳秒级时间同步。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例时间频率同步方法的流程示意图；
图2是本发明另一个实施例时间频率同步方法的流程示意图；
图3是本发明一个实施例时间频率同步方法中步骤S102的流程示意图；
图4是本发明一个实施例时间频率同步方法中步骤S103的流程示意图；
图5是本发明一个实施例计算机可读存储介质的结构示意图；
图6是本发明一个实施例电子设备的结构示意图；
图7是本发明一个实施例的电子设备的结构示意图；
图8是本发明一个示例的电子设备的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图1-8描述本发明实施例的时间频率同步方法、***、存储介质及电子设备。
如图1所示，本发明实施例的时间频率同步方法包括：
S101，主节点和从节点在PTP报文交换完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳。
可理解的是，PTP（Precision Time Protocol，精确时间同步协议）是一种可实现亚微秒量级的时间同步精度的时间同步协议，其利用主从节点在网络链路层打时间戳，精准记录时间同步网络报文接受或发送的时刻，交换机、路由器等网络中间节点准确记录时间同步报文在其中停留的时间，实现对链路时延的准确计算。
可选地，主节点和从节点的PTP报文交换过程可包括：主节点周期性地向从节点发送Sync报文（同步报文），并在本地记录发送时间t1，并让随后的Follow_Up信息包记录此时间发送给从节点，从节点接收到Sync的时刻记录为t2，一段时间后，从节点发送Delay_Req（延迟请求报文）到主节点并记录发送时刻t3，主节点接收到Delay_Req后记录接收时间t4，并将t4时间信息通过Delay_Resp返回给从节点。在PTP报文交换完毕后便可得到本发明实施例中的多个时间戳，t1对应于主节点发送时间戳，t2对应于从节点接收时间戳，t3对应于从节点发送时间戳，t4对应于主节点接收时间戳。
可理解的是，此部分的主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳为时钟周期的倍数，由于时间戳可以用于记录时钟周期数，因此本发明实施例中上述多个时间戳可通过主节点和从节点各自本地的时钟计数器分别获取。即主节点发送时间戳和主节点接收时间戳通过主节点本地的时钟计数器获取，从节点发送时间戳和从节点接收时间戳通过从节点本地的时钟计数器获取。示例性地，若主从节点的本地时钟信号和接收数据流恢复时钟信号的频率均为50M时，对应的周期是20ns，此处确定的时间戳应为20ns的倍数。
也就是说，将主节点发送同步报文的时间戳作为主节点发送时间戳，并将主节点发送时间戳发送至从节点，同时将从节点接收到同步报文的时间戳作为从节点接收时间戳；将从节点发送延时请求报文的时间戳作为从节点发送时间戳，同时将主节点接收到延时请求报文的时间戳作为主节点接收时间戳，并将主节点接收时间戳发送至从节点，最终在从节点处获取上述四个时间戳。
可选地，在相关技术的PTP协议中，通常仅使用上升沿获取时间戳，此举在接收数据流恢复时钟信号与本地时钟信号的上升沿接近对齐时，由于时钟的抖动，将有可能使时间戳的获取错位一个周期，使时间戳获取值出错。因此在本实施例中采取上升沿/下降沿的双沿时间戳获取，当本地时钟与接收数据流恢复时钟上升沿接近时，通过采样下降沿获取时间戳计数值，以避免计数器读数亚稳态的影响，获取有效且准确的时间戳计数值。
S102，利用主节点的时间数字转换器TDC获取主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，并利用从节点的TDC获取从节点的本地时钟信号与接收数据流恢复时钟信号之间的第二相位差。
可理解的是，在通信领域中，特别是在实现时间同步的相关技术中，对于时间间隔的测量技术，特别是高精度的时间间隔的测量技术意义重大，其中的精度需求一般需控制在皮秒级。为了实现本发明实施例可以实现高精度的时间同步工作，便可通过TDC（Time toDigital Convert，时间数字转换器）精确测量主从节点各自的本地时钟信号和接收数据流恢复时钟信号之间的相位差，在保证测量精度的同时，还可保证检测速度，从而适应不同调节速度的压控晶振，通过本实施例中的TDC测量方法可实现20ns周期性输出一次相位差检测结果，提高检测效率。
S103，根据第一相位差对主节点接收时间戳进行相位校准，并根据第二相位差对从节点接收时间戳进行相位校准。
可理解的是，由于主从节点接收对应发送的PTP报文是异步时钟通信，因此步骤S101中获取到的主节点接收时间戳和从节点接收时间戳均不准确，而主从节点发送PTP报文的主节点发送时间戳和从节点发送时间戳本身是一个同步操作，是准确的，无需对主节点发送时间戳和从节点发送时间戳进行校准，本实施例中仅需对主节点接收时间戳和从节点接收时间戳进行相位校准即可。
具体而言，由于已经获取到主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，便可直接根据第一相位差对主节点接收时间戳进行相位校准，从而获取到校准后的主节点接收时间戳，同样的方式获取到校准后的从节点接收时间戳。
S104，根据主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到从节点与主节点的时间偏差。
S105，根据时间偏差对从节点的本地时钟信号进行时间补偿，实现从节点与主节点的时间同步。
具体而言，在根据步骤S104获取到从节点与主节点的时间偏差后，从节点便可根据该时间偏差数据调整本地时钟，实现与主节点本地时钟的时间戳计数同步，即实现从节点与主节点之间的时间同步。
根据本发明实施例的时间频率同步方法，通过TDC精确测量得到的主从节点各自的本地时钟信号和接收数据流恢复时钟信号之间的相位差，精度高，通过该相位差对主从节点的接收时间戳进行相位校准，得到亚纳秒级精细时间戳，进而根据得到的精细时间戳展开对从节点本地时钟信号的时间补偿工作，最终实现主从时钟的亚纳秒级时间同步。
在本发明的一些实施例中，在实现主节点和从节点的时间同步前，需首先实现主从节点之间的频率同步。在主节点和从节点进行PTP报文交换之前，如图2所示，时间频率同步方法还可包括：
S201，从主节点发送至从节点的数据流中恢复出与主节点编码时钟相同频率的时钟信号，记为从节点的接收数据流恢复时钟信号。
换句话说，提取主节点发送至从节点的数据流，根据该数据流恢复出与主节点的编码时钟频率相同的时钟信号，将该时钟信号作为本发明实施例中从节点的接收数据流恢复时钟信号；提取从节点发送至主节点的数据流，根据该数据流恢复出与从节点的编码时钟频率相同的时钟信号，将该时钟信号作为本发明实施例中主节点的接收数据流恢复时钟信号。
S202，利用从节点的TDC获取从节点的本地时钟信号与接收数据流恢复时钟信号之间的频率偏差。
S203，根据频率偏差对从节点的时钟发生器进行PID调节，以使从节点的本地时钟信号与主节点的本地时钟信号频率同步。
具体而言，利用从节点的TDC测量到从节点的本地时钟信号与接收数据流恢复时钟信号之间的频率实时偏差，根据该频率偏差对从节点的时钟发生器进行PID（Propotionintegrel derivative，比例微积分）调节，可以控制从节点产生与主节点频率相同且存在一定相位偏差的时钟信号，此步骤主要目的在于同步主节点与从节点时间的本地时钟信号频率值。
作为一种可能的实现方式，如图3所示，上述实施例时间频率同步方法中，利用主节点的时间数字转换器TDC获取主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，可包括：
S301，利用主节点的TDC获取该TDC的测量时钟信号与主节点的本地时钟信号之间的第一子相位差，以及该TDC的测量时钟信号与主节点的接收数据流恢复时钟信号之间的第二子相位差。
需要说明的是，在测量主从节点本地时钟信号和接收数据流恢复时钟信号之间的相位差时，相关技术中是将其中一路50M时钟作为TDC测量时钟，另一路时钟的边沿作为stop信号，直接测量二者之间的相位差。但实际中，50M的周期是20ns，FPGA的进位链资源无法完成20ns周期TDC时钟的布局。本实施例中可通过产生一路250M时钟信号，输入到FPGA内部，将该250M信号作为TDC的测量时钟信号，分别测量TDC的测量时钟信号与主节点的本地时钟信号之间的第一子相位差，以及该TDC的测量时钟信号与主节点的接收数据流恢复时钟信号之间的第二子相位差。
S302，获取主节点的本地时钟信号与接收数据流恢复时钟信号之间的测量时钟信号的周期数，并根据第一子相位差、第二子相位差和周期数得到第一相位差。
在一些示例中，可通过获取主节点的本地时钟信号与接收数据流恢复时钟信号上升沿之间的测量时钟信号的周期数。
也就是说，在本示例中，通过获取主节点的TDC的测量时钟信号与本地时钟信号之间的相位差，作为第一子相位差，获取主节点的TDC的测量时钟信号与主节点的接收数据流恢复时钟信号之间的相位差，作为第二子相位差，同时获取主节点的本地时钟信号与接收数据流恢复时钟信号上升沿之间的测量时钟信号的周期数，进而根据第一子相位差、第二子相位差和周期数得到本发明实施例中的第一相位差，进而通过该第一相位差对主节点接收时间戳进行相位校准，得到本发明实施例校准后的主节点接收时间戳。
作为一种示例，根据第一子相位差、第二子相位差和周期数得到第一相位差，包括：计算第一子相位差与第二子相位差之间的差值，并计算该差值与周期数之间的和值，得到第一相位差。
具体而言，可通过下式计算第一相位差：
其中，
为第一相位差，/>
为主节点的本地时钟信号与接收数据流恢复时钟信号之间的测量时钟信号的周期数，/>
为第一子相位差，/>
为第二子相位差。
作为一种可行的实施方式，根据第一相位差对主节点接收时间戳进行相位校准，包括：计算主节点接收时间戳与第一相位差之间的和值，并将该和值作为校准后的主节点接收时间戳。
具体而言，可通过下式确定校准后的主节点接收时间戳：
其中，t4p为校准后的主节点接收时间戳，t4为主节点接收时间戳。
需要说明的是，第二相位差的得到方式与第一相位差的得到方式相同，从节点接收时间戳的校准方式与主节点接收时间戳的校准方式相同。为减少冗余，此处不再赘述。
进一步地，在本发明的一些实施例中，如图4所示，上述实施例时间频率同步方法中，根据主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到从节点与主节点的时间偏差，可包括：
S401，根据主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳和校准后的主节点接收时间戳，计算从节点与主节点之间传输链路的往返延迟。
作为一种示例，可通过下式确定从节点与主节点之间传输链路的往返延迟：
其中，DelayMM为从节点与主节点之间传输链路的往返延迟，t2p为校准后的从节点接收时间戳，t4p为校准后的主节点接收时间戳，t1为主节点发送时间戳，t3为从节点发送时间戳。
S402，获取主节点到从节点的第一光纤传输延迟和从节点到主节点的第二光纤传输延迟，并根据第一光纤传输延迟和第二光纤传输延迟得到光纤不对称系数。
需要说明的是，在数据传输过程中，若光前链路对称，单向的延迟为往返延迟的一半，但是由于往返光纤路径的波长不一致，因此主节点和从节点之间的传输链路存在不对称性，此处可通过获取主节点到从节点的第一光纤传输延迟和从节点到主节点的第二光纤传输延迟，进而根据第一光纤传输延迟和第二光纤传输延迟引入光纤路径不对称系数，此系数可用于定义在两个波长（主节点发送从节点接收和从节点发送主节点接收两种情况）下，信号传输单位长度所需时间的关系。
作为一种示例，可通过下式确定光纤不对称系数：
其中，α为光纤不对称系数，δms为第一光纤传输延迟，
为第第二光纤传输延迟。
S403，获取预设物理延迟，并根据往返延迟、物理延迟和光纤不对称系数得到主节点到从节点的链路延迟。
可理解的是，主从节点之间的数据传输除了光纤，还会经过多个硬件结构，在传输过程中均可能存在一定的物理延迟。例如，主节点硬件发送延迟、主节点硬件接收延迟、从节点硬件发送延迟、从节点硬件接收延迟、主节点恢复时钟过程数据对齐延迟和从节点恢复时钟过程数据对齐延迟等，其中主节点硬件发送延迟、主节点硬件接收延迟、从节点硬件发送延迟和从节点硬件接收延迟不受时钟信号的影响，可预先通过实验进行标定，主节点恢复时钟过程数据对齐延迟和从节点恢复时钟过程数据对齐延迟可直接通过芯片读出。
作为一种示例，可通过下式确定链路延迟：
其中，
为链路延迟，/>
为光纤不对称系数，/>
为往返延迟，△=△txm+△rxm+△txs+△rxs，△txm、△rxm、△txs、△rxs和/>
均为预设物理延迟。在本示例中，/>
为主节点硬件发送延迟，△rxm为主节点硬件接收延迟，△txs为从节点硬件发送延迟，△rxs为从节点硬件接收延迟，/>
为主节点恢复时钟过程数据对齐延迟。
S404，根据链路延迟、主节点发送时间戳和校准后的从节点接收时间戳得到时间偏差。
作为一种示例，通过下式得到时间偏差：
其中，Offset为时间偏差，t1为主节点发送时间戳，t2p为校准后的从节点接收时间戳。
根据本发明实施例的时间频率同步方法，通过TDC精确测量得到的主从节点各自的本地时钟信号和接收数据流恢复时钟信号之间的相位差，精度高，通过该相位差对主从节点的接收时间戳进行相位校准，得到亚纳秒级精细时间戳，进而根据得到的精细时间戳展开对从节点本地时钟信号的时间补偿工作，最终实现主从节点之间高精度的时间同步。同时，本发明实施例中通过PID反馈调节时钟信号频率，实现主节点本地时钟信号和从节点本地时钟信号之间的频率同步，可达到长时间频率同步的稳定性。
进一步地，本发明实施例提出一种计算机可读存储介质。
如图5所示，本发明实施例中提出的计算机可读存储介质200上存储有计算机程序202，计算机程序202被处理器执行时，实现如本发明上述实施例的时间频率同步方法。
在本发明实施例中，计算机可读存储介质200上存储有计算机程序202，由处理器执行存储在存储介质中的上述计算机程序单元来实现功能，处理器中包含内核，由内核去存储介质中调取相应的程序单元，内核可以设置一个或以上，通过调节内核参数来实现时间频率同步工作。
进一步地，本发明实施例提出一种电子设备。
如图6所示，本发明实施例的电子设备1可包括：时钟发生器2、现场可编程门阵列FPGA（Field-ProgrammableGate Array，现场可编程门阵列）3、高级精简指令集处理器ARM（Advanced RISC Machine，高级精简指令集处理器）4和光电转换器5。
其中，时钟发生器2，用于产生本地时钟信号；光电转换器5，用于通过光纤与其他电子设备1通信；FPGA3，分别与时钟发生器2和光电转换器5连接，包括PTP同步通信模块31、时间戳产生模块32和时间数字转换器TDC33，PTP同步通信模块31用于与其他电子设备1进行PTP报文交换，时间戳产生模块32用于在FPGA3接收到其他电子设备1发送的PTP报文时，给接收到的PTP报文添加接收时间戳，并在FPGA3向其他电子设备1发送PTP报文时，给发送的PTP报文添加发送时间戳，时间数字转换器TDC33用于获取电子设备1的本地时钟信号与接收数据流恢复时钟信号之间的相位差；其中，电子设备1用作从节点、其他电子设备1用作主节点时，记从节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第一相位差，主节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第二相位差；ARM4，与FPGA3连接，用于在主节点和从节点交换PTP报文完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳，并根据第一相位差对主节点接收时间戳进行相位校准，并根据第二相位差对从节点接收时间戳进行相位校准；根据主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到从节点与主节点的时间偏差；根据时间偏差对从节点的本地时钟信号进行时间补偿，实现电子设备1与其他电子设备的时间同步。
作为一种可行的实施方式，时间数字转换器TDC33还用于获取本地时钟信号与接收数据流恢复时钟信号之间的频率偏差，其中，数据流恢复时钟信号为从FPGA3接收到的数据流中恢复出的与其他电子设备1编码时钟相同频率的时钟信号。如图7所示，FPGA3还包括：PID时钟控制模块34，与时钟发生器2连接，用于根据频率偏差对时钟发生器2进行PID调节，以使电子设备1的本地时钟信号与其他电子设备1的本地时钟信号频率同步。
作为一种示例，如图8所示，时钟发生器2包括恒温压控晶振模块21和低噪声时钟产生模块22。可选地，恒温压控晶振模块21可包括恒温压控晶振和PID反馈调节电压回路，低噪声时钟产生模块22可包括时钟产生芯片和FPGA3配置接口。
可理解的是，在测量主从节点本地时钟信号和接收数据流恢复时钟信号之间的相位差时，相关技术中时将其中一路50M时钟作为TDC测量时钟，另一路时钟的边沿作为stop信号，直接测量二者之间的相位差。但实际中，50M的周期是20ns，FPGA的进位链资源无法完成20ns周期TDC时钟的布局。本实施例中可通过低噪声时钟产生模块产生一路250M时钟信号，输入到FPGA内部，将该250M信号作为TDC的测量时钟信号，进行后续的测量过程。
根据本发明实施例的电子设备，利用FPGA自身内部资源便可完成电子设备的本地时钟信号与接收数据流恢复时钟信号之间的相位差的获取工作，结构简单，且电子设备之间的时间同步精度高。同时利用PID反馈调节晶振频率和相位差，可以使得主从节点之间的时间频率同步工作达到长时间的稳定性，提高控制工作的可靠性。
进一步地，本发明实施例还提出了一种时间频率同步***。
本发明实施例的时间频率同步***包括：主节点装置和从节点装置，主节点装置和从节点装置均包括如本发明上述实施例的电子设备。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (12)
1.一种时间频率同步方法，其特征在于，所述方法包括：
主节点和从节点在PTP报文交换完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳；
利用所述主节点的时间数字转换器TDC获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，并利用所述从节点的TDC获取所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的第二相位差；
根据所述第一相位差对所述主节点接收时间戳进行相位校准，并根据所述第二相位差对所述从节点接收时间戳进行相位校准；
根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差；
根据所述时间偏差对所述从节点的本地时钟信号进行时间补偿，实现所述从节点与所述主节点的时间同步，其中，所述利用所述主节点的时间数字转换器TDC获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，包括：
利用所述主节点的TDC获取该TDC的测量时钟信号与所述主节点的本地时钟信号之间的第一子相位差，以及该TDC的测量时钟信号与所述主节点的接收数据流恢复时钟信号之间的第二子相位差；
获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的测量时钟信号的周期数，并根据所述第一子相位差、第二子相位差和所述周期数得到所述第一相位差。
2.根据权利要求1所述的时间频率同步方法，其特征在于，在所述主节点和所述从节点进行PTP报文交换之前，所述方法还包括：
从所述主节点发送至所述从节点的数据流中恢复出与所述主节点编码时钟相同频率的时钟信号，记为所述从节点的接收数据流恢复时钟信号；
利用所述从节点的TDC获取所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的频率偏差；
根据所述频率偏差对所述从节点的时钟发生器进行PID调节，以使所述从节点的本地时钟信号与所述主节点的本地时钟信号频率同步。
3.根据权利要求1所述的时间频率同步方法，其特征在于，所述根据所述第一子相位差、第二子相位差和所述周期数得到所述第一相位差，包括：
计算所述第一子相位差与所述第二子相位差之间的差值，并计算该差值与所述周期数之间的和值，得到所述第一相位差。
4.根据权利要求1所述的时间频率同步方法，其特征在于，所述根据所述第一相位差对所述主节点接收时间戳进行相位校准，包括：
计算所述主节点接收时间戳与所述第一相位差之间的和值，并将该和值作为校准后的主节点接收时间戳。
5.根据权利要求1所述的时间频率同步方法，其特征在于，所述第二相位差的得到方式与所述第一相位差的得到方式相同，所述从节点接收时间戳的校准方式与所述主节点接收时间戳的校准方式相同。
6.根据权利要求1所述的时间频率同步方法，其特征在于，所述根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差，包括：
根据所述主节点发送时间戳、所述校准后的从节点接收时间戳、所述从节点发送时间戳和所述校准后的主节点接收时间戳，计算所述从节点与所述主节点之间传输链路的往返延迟；
获取所述主节点到所述从节点的第一光纤传输延迟和所述从节点到所述主节点的第二光纤传输延迟，并根据所述第一光纤传输延迟和所述第二光纤传输延迟得到光纤不对称系数；
获取预设物理延迟，并根据所述往返延迟、所述物理延迟和所述光纤不对称系数得到所述主节点到所述从节点的链路延迟；
根据所述链路延迟、所述主节点发送时间戳和所述校准后的从节点接收时间戳得到所述时间偏差。
7.根据权利要求6所述的时间频率同步方法，其特征在于，通过下式得到所述链路延迟：
其中，
为所述链路延迟，/>
为所述光纤不对称系数，/>
为所述往返延迟，△=△txm+△rxm+△txs+△rxs，△txm、△rxm、△txs、△rxs和/>
均为所述预设物理延迟。
8.根据权利要求7所述的时间频率同步方法，其特征在于，通过下式得到所述时间偏差：
其中，Offset为所述时间偏差，t1为所述主节点发送时间戳，t2p为所述校准后的从节点接收时间戳。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现如权利要求1-8任一项所述的时间频率同步方法。
10.一种电子设备，其特征在于，所述电子设备包括：时钟发生器、现场可编程门阵列FPGA、高级精简指令集处理器ARM和光电转换器；
所述时钟发生器，用于产生本地时钟信号；
所述光电转换器，用于通过光纤与其他电子设备通信；
所述FPGA，分别与所述时钟发生器和所述光电转换器连接，包括PTP同步通信模块、时间戳产生模块和时间数字转换器TDC，所述PTP同步通信模块用于与其他电子设备进行PTP报文交换，所述时间戳产生模块用于在所述FPGA接收到其他电子设备发送的PTP报文时，给接收到的PTP报文添加接收时间戳，并在所述FPGA向其他电子设备发送PTP报文时，给发送的PTP报文添加发送时间戳，所述时间数字转换器TDC用于获取所述电子设备的本地时钟信号与接收数据流恢复时钟信号之间的相位差；
其中，所述电子设备用作从节点、所述其他电子设备用作主节点时，记所述从节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第一相位差，所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的相位差为第二相位差；
所述ARM，与所述FPGA连接，用于在所述主节点和所述从节点交换PTP报文完毕后，获取主节点发送时间戳、从节点接收时间戳、从节点发送时间戳和主节点接收时间戳，并根据所述第一相位差对主节点接收时间戳进行相位校准，并根据所述第二相位差对从节点接收时间戳进行相位校准；根据所述主节点发送时间戳、校准后的从节点接收时间戳、从节点发送时间戳、校准后的主节点接收时间戳，得到所述从节点与所述主节点的时间偏差；根据所述时间偏差对所述从节点的本地时钟信号进行时间补偿，实现所述电子设备与其他电子设备的时间同步，其中，所述时间数字转换器TDC用于获取所述电子设备的本地时钟信号与接收数据流恢复时钟信号之间的第一相位差，包括：
利用所述主节点的TDC获取该TDC的测量时钟信号与所述主节点的本地时钟信号之间的第一子相位差，以及该TDC的测量时钟信号与所述主节点的接收数据流恢复时钟信号之间的第二子相位差；
获取所述主节点的本地时钟信号与接收数据流恢复时钟信号之间的测量时钟信号的周期数，并根据所述第一子相位差、第二子相位差和所述周期数得到所述第一相位差。
11.根据权利要求10所述的电子设备，其特征在于，所述TDC还用于获取所述本地时钟信号与接收数据流恢复时钟信号之间的频率偏差，其中，所述数据流恢复时钟信号为从所述FPGA接收到的数据流中恢复出的与所述其他电子设备编码时钟相同频率的时钟信号；所述FPGA还包括：
PID时钟控制模块，与所述时钟发生器连接，用于根据所述频率偏差对所述时钟发生器进行PID调节，以使所述电子设备的本地时钟信号与所述其他电子设备的本地时钟信号频率同步。
12.一种时间频率同步***，其特征在于，包括：主节点装置和从节点装置，所述主节点装置和所述从节点装置均包括如权利要求10或11所述的电子设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310045517.1A CN115801175B (zh) | 2023-01-30 | 2023-01-30 | 时间频率同步方法、***、存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310045517.1A CN115801175B (zh) | 2023-01-30 | 2023-01-30 | 时间频率同步方法、***、存储介质及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115801175A CN115801175A (zh) | 2023-03-14 |
| CN115801175B true CN115801175B (zh) | 2023-05-23 |
Family
ID=85429208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310045517.1A Active CN115801175B (zh) | 2023-01-30 | 2023-01-30 | 时间频率同步方法、***、存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115801175B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116578166B (zh) * | 2023-07-12 | 2023-09-22 | 国仪量子(合肥)技术有限公司 | 同步触发数据的采集方法及存储介质、采集设备 |
| CN117713983B (zh) * | 2024-02-05 | 2024-05-07 | 浙江华创视讯科技有限公司 | 时钟同步监测方法、装置、级联***和计算机设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009119599A1 (ja) * | 2008-03-27 | 2009-10-01 | 日本電気株式会社 | クロック同期システム、ノード、クロック同期方法及びプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100994128B1 (ko) * | 2008-09-23 | 2010-11-15 | 한국전자통신연구원 | 고정밀 네트워크 동기를 위한 타임 스탬핑 방법 및 장치 |
| JP6244722B2 (ja) * | 2013-08-01 | 2017-12-13 | 富士通株式会社 | Ｃｄｒ回路 |
| US9112631B2 (en) * | 2013-09-11 | 2015-08-18 | Khalifa University of Science, Technology, and Research | Method and devices for frequency distribution |
| TWI525999B (zh) * | 2013-11-12 | 2016-03-11 | 智原科技股份有限公司 | 頻率鎖定裝置及方法 |
| WO2015089848A1 (zh) * | 2013-12-20 | 2015-06-25 | 华为技术有限公司 | 精确时钟协议同步方法和节点 |
| CN108111245B (zh) * | 2017-09-15 | 2019-05-07 | 浙江大学 | 光纤传输通道时钟同步***及其方法 |
| CN112202518B (zh) * | 2019-07-08 | 2023-11-17 | 中兴通讯股份有限公司 | 时钟信号的相位检测方法、装置及通信设备 |
| CN110784783B (zh) * | 2019-11-01 | 2020-11-06 | 清华大学 | 基于光纤网络的时钟同步方法及装置 |
| CN111106894B (zh) * | 2019-12-24 | 2021-12-14 | 北京无线电计量测试研究所 | 一种时间同步方法和*** |
-
2023
- 2023-01-30 CN CN202310045517.1A patent/CN115801175B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009119599A1 (ja) * | 2008-03-27 | 2009-10-01 | 日本電気株式会社 | クロック同期システム、ノード、クロック同期方法及びプログラム |
Non-Patent Citations (1)
| Title |
|---|
| 基于PTP协议的提高工业以太网时钟同步精度的方法研究;卓岩;白涛;;化工自动化及仪表(第09期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115801175A (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115801175B (zh) | 时间频率同步方法、***、存储介质及电子设备 | |
| CN104836630B (zh) | Ieee1588时钟同步***及其实现方法 | |
| CN102104475B (zh) | 基于ieee1588的同步***及其同步方法 | |
| US9547332B1 (en) | Accurate time capture and transfer between clock domains | |
| CN203313199U (zh) | 一种智能电子设备的ieee c37.238时间同步*** | |
| EP3531610B1 (en) | Frequency synchronization method and slave clock | |
| CN111106894B (zh) | 一种时间同步方法和*** | |
| CN108259109B (zh) | Ptp域中的网络设备及tod同步方法 | |
| CN103563287A (zh) | 同步设备和同步方法 | |
| CN101425865A (zh) | 传输网中的时钟同步方法、***和从时钟侧实体 | |
| CN109495203A (zh) | 一种ptp从钟的恢复*** | |
| WO2019169820A1 (zh) | 高精度时间同步方法 | |
| Ronen et al. | Enhanced synchronization accuracy in IEEE1588 | |
| CN109039514A (zh) | 一种提高ieee1588时间戳精度的方法 | |
| CN207884639U (zh) | 一种网络节点、时间噪声传递特性测量装置和同步通信网络 | |
| CN114389735A (zh) | 一种基于ieee802.1as冗余主时钟的时钟同步方法 | |
| CN111628914B (zh) | 一种周期通信网络的链路延时测量方法、***及fpga | |
| CN114142957A (zh) | 一种远距离时频设备测试方法 | |
| CN112311492B (zh) | 基于fpga的高精度时钟同步方法 | |
| EP3080933B1 (en) | Method and devices for synchronization using linear programming | |
| Daniluk et al. | White rabbit: Sub-nanosecond synchronization for embedded systems | |
| Li et al. | Time synchronization of white rabbit network based on kalman filter | |
| WO2021208868A1 (zh) | 确定时钟的方法和相关装置 | |
| Pandey et al. | Analysis and design of precision time protocol system based on IEEE1588 standards | |
| Deev et al. | Subnanosecond synchronization method based on the synchronous Ethernet network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee after: Guoyi Quantum Technology (Hefei) Co.,Ltd. Address before: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee before: Guoyi Quantum (Hefei) Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |