TWI525838B - Thin film transistor - Google Patents
Thin film transistor Download PDFInfo
- Publication number
- TWI525838B TWI525838B TW102137494A TW102137494A TWI525838B TW I525838 B TWI525838 B TW I525838B TW 102137494 A TW102137494 A TW 102137494A TW 102137494 A TW102137494 A TW 102137494A TW I525838 B TWI525838 B TW I525838B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- semiconductor layer
- oxide semiconductor
- ratio
- atom
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 199
- 239000004065 semiconductor Substances 0.000 claims description 97
- 230000001681 protective effect Effects 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 35
- 229910052738 indium Inorganic materials 0.000 claims description 28
- 229910052725 zinc Inorganic materials 0.000 claims description 27
- 229910052718 tin Inorganic materials 0.000 claims description 26
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011701 zinc Substances 0.000 description 46
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000000203 mixture Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- QCLQZCOGUCNIOC-UHFFFAOYSA-N azanylidynelanthanum Chemical compound [La]#N QCLQZCOGUCNIOC-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
本發明係有關液晶顯示器或有機電激發光顯示器等顯示裝置中所使用之薄膜電晶體(TFT)。
非晶質(amorphous)氧化物半導體，相較於汎用的非晶矽(amorphous silicon，a-Si)具有較高的載子遷移率，光學能隙大，且能以低溫成膜，故被期待運用於講求大型、高解析度、高速驅動的次世代顯示器，或耐熱性低的樹脂基板等。
前述氧化物半導體中，尤以銦、鎵、鋅、及氧所成之非晶質氧化物(In-Ga-Zn-O，以下或稱「IGZO」)所構成之半導體，或是銦、鋅、錫、及氧所成之非晶質氧化物(In-Zn-Sn-O，以下或稱「IZTO」)所構成之半導體，具有非常高的載子遷移率，故受到愛用。舉例來說，非專利文獻1及2中揭示一種TFT，是將In：Ga：Zn=1.1：1.1：0.9(原子比)的IGZO薄膜用於薄膜電晶體(TFT)的半導體層(活性層)。
此外，將IZTO薄膜用於半導體層的例子，例
如可舉出專利文獻1及2、以及非專利文獻3及4。其中專利文獻1中揭示一種非晶質氧化物(IZTO)，其含有In、Zn、Sn等元素及Mo，相對於非晶質氧化物中的全金屬原子數，Mo的原子組成比率係為0.1~5原子%。又，前述專利文獻1的實施例中揭示一種TFT，是將IZTO中添加有Mo的薄膜用於活性層。
上述技術是在TFT的半導體層使用了非晶質氧化物半導體，且揭示了只要使用該非晶質氧化物半導體，便可做出比a-Si還高遷移率的TFT。相對於此，專利文獻3中則藉由高溫燒成使氧化物半導體結晶化，目的在於提供更高遷移率的半導體層。詳細來說，前述專利文獻3中，是藉由控制燒成溫度，來解決高溫燒成時會導致特性劣化問題之半導體層表面粗糙。更詳細來說，係揭示將含有In及Ga及Zn所成之群組中的至少1個元素之多結晶氧化物半導體薄膜，一面將其表面粗糙度Ra維持在1.5nm以下，一面以使其多晶化的溫度區域：660℃以上840℃以下來燒成。
[專利文獻1]日本特開2009-164393號公報
[專利文獻2]日本特開2008-243928號公報
[專利文獻3]日本特開2010-177431號公報
[非專利文獻1]固態物理，VOL44,P621(2009)
[非專利文獻2]Nature,VOL432,P488(2004)
[非專利文獻3]Applied Physics Letters,Vol.95,072104(2009)
[非專利文獻4]The Proceedings of The 17th International Display Workshops(IDW’10),AMD5/OLED6-2,p631(2010)
TFT元件一般而言會受到保護以免吸附環境中的水分等，故具有下述構造，即，形成有與氧化物半導體層直接接觸之保護膜(本發明中，為區別該保護膜以及在源/汲極形成後成膜之保護膜，係將在源/汲極形成後成膜之保護膜稱為「表面保護膜」。以下同)。在該保護膜成膜時，氧化物半導體層中，與前述保護膜直接接觸的面(以下或稱「氧化物半導體層與保護膜之交界面」)會發生反應(界面反應)而形成突起。是故，就算如上述專利文獻3般減少高溫燒成後的半導體層的表面粗糙度，但在其後的上述保護膜形成工程中，會發生上述反應而在氧化物半導體層表面產生突起，其結果會形成載子陷阱(carrier traps)而有TFT特性降低等問題。
本發明便是著眼於上述各種事態而研發，目的在於針對在氧化物半導體層與保護膜之交界面形成的突
起之形態予以適當地控制，實現一種發揮穩定特性的TFT。
能夠解決上述問題的本發明之薄膜電晶體，係具有：氧化物半導體層，由至少包含作為金屬元素的In、Zn及Sn之氧化物所構成；及保護膜，與該氧化物半導體層直接接觸；該薄膜電晶體，其特徵為：在前述氧化物半導體層中與前述保護膜直接接觸之面上形成的突起，其最大高度為未滿5nm。
前述突起中的金屬元素的濃度(原子%)，係為前述氧化物半導體層中的相對應之金屬元素的濃度(原子%)的0.5~2.0倍較佳。
前述金屬元素，例如可列舉In、Zn及Sn之情形。在此情形下，前述In、Zn及Sn中所佔之前述In的比率滿足5原子%以上70原子%以下，且前述Zn的比率滿足30原子%以上85原子%以下，且前述Sn的比率滿足50原子%以下(不包含0原子%)較佳。
又，前述金屬元素，例如可列舉In、Zn、Sn及Ga之情形。在此情形下，前述In、Zn、Sn及Ga中所佔之前述In的比率滿足5原子%以上70原子%以下，且前述Zn的比率滿足30原子%以上85原子%以下，且前述Sn的比率滿足50原子%以下(不包含0原子%)，且前述Ga的比率滿足10原子%以上40原子%以下較佳。
前述保護膜，係為藉由CVD法，將SiH4與N2O的氣體流量比(SiH4/N2O)訂為0.04以下，而在前述氧化物半導體層的正上方成膜之氧化矽膜較佳。
按照本發明，會適當地控制TFT中在氧化物半導體層與保護膜之交界面形成的突起之形態，故能提供TFT特性優良的薄膜電晶體。
另，本發明中，上述所謂「TFT特性優良」，特別是指應力耐性優良，具體而言是指應力施加前後的臨界值電壓變化量(△Vth)未滿15V。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧保護膜(SiO2膜)
6‧‧‧源/汲極電極
7‧‧‧表面保護膜(絕緣膜)
8‧‧‧透明導電膜
[圖1]圖1為本發明之薄膜電晶體說明用概略截面圖。
[圖2]圖2為實施例中表3的No.3之TEM觀察照片。
[圖3]圖3為實施例中表3的No.4之TEM觀察照片。
本發明團隊為解決前述問題而反覆專注研究。首先，在具有由至少包含In、Zn及Sn這3種元素之
氧化物所構成之氧化物半導體層、及與該氧化物半導體層直接接觸之保護膜(該保護膜亦包括發揮絕緣膜功能的膜。以下同)的TFT當中，著眼於上述氧化物半導體層與保護膜之交界面狀態會影響從源極電極至汲極電極的電子流動這一事實，探討上述交界面狀態和上述電子流動之間的關係。
如上述般，在氧化物半導體層的正上方形成保護膜時，與保護膜直接接觸的氧化物半導體層的表面上會產生不少突起。本發明團隊認為，該突起應會影響上述從源極電極至汲極電極的電子流動。具體來說係認為，由於該突起形成，而形成了成為載子陷阱之準位，結果應力耐性會降低。鑑此，本發明團隊調查了突起的形態對應力耐性造成之影響。
結果發現，欲提高應力耐性，首先必須控制突起的最大高度，較佳是更控制突起的成分組成，而為此，較佳是控制保護膜的成膜條件，進而完成了本發明。
以下依序說明本發明。首先，說明突起的最大高度。本發明中為得到優良的應力耐性，發現只要將依後述實施例記載之方法所測定之突起的最大高度訂為未滿5nm即可。若突起的最大高度大，那麼便容易形成成為載子陷阱之準位，結果可以認為應力耐性容易劣化。上述突起的最大高度較佳是4nm以下，更佳是3nm以下。
又，前述突起雖為在氧化物半導體層的表面形成之物，但其組成很容易與氧化物半導體層的成分組成
不同。像這樣突起與氧化物半導體層的成分組成不同的理由在於，上述反應(界面反應)是因為氧化物半導體層與保護膜中所含有元素的氧化力或原子擴散之平衡而發生。
可以認為，當前述突起的成分組成，與氧化物半導體層的成分組成有很大不同的情形下，也容易形成載子陷阱準位，結果會招致應力耐性的劣化。故，前述突起的成分組成，較佳是極力接近氧化物半導體層的成分組成。本發明團隊探討後發現，前述突起中的金屬元素的濃度(原子%)，係為前述氧化物半導體層中的相對應之金屬元素的濃度(原子%)的0.5~2.0倍較佳。以下將該倍率表示為，前述突起中的金屬元素的濃度(原子%)相對於前述氧化物半導體層中的相對應金屬元素的濃度(原子%)的比率(濃度比率X)，亦即，濃度比率X=〔突起中的金屬元素的濃度(原子%)〕/〔氧化物半導體層中的金屬元素的濃度(原子%)〕。該濃度比率X，在突起與氧化物半導體層中含有的所有金屬元素當中，較佳是0.5以上(更佳是0.6以上，再更佳為0.8以上)，較佳是2.0以下(更佳是1.8以下，再更佳是1.5以下)。
舉例來說，當含有的金屬元素為In、Zn及Sn之氧化物半導體層的情形下，依後述實施例記載之方法求得之，濃度比率XIn=〔突起中的In濃度(原子%)〕/〔氧化物半導體層中的In濃度(原子%)〕、濃度比率XZn=〔突起中的Zn濃度(原子%)〕/
〔氧化物半導體層中的Zn濃度(原子%)〕、及濃度比率XSn=〔突起中的Sn濃度(原子%)〕/〔氧化物半導體層中的Sn濃度(原子%)〕，全部為0.5以上2.0以下較佳。
此外，金屬元素更包含In、Zn及Sn以外之元素(追加元素，例如Ga)的情形下，以〔突起的前述追加元素的濃度(原子%)〕/〔氧化物半導體層的前述追加元素的濃度(原子%)〕所表示之濃度比率，同樣落在上述範圍內(0.5以上2.0以下)較佳。
作為保護膜(膜厚約為20~200nm)，有形成氧化矽膜(SiO2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)，或該些的層積膜等之情形。其中，形成氧化矽膜(SiO2膜)作為保護膜的情形下，若欲將前述突起的最大高度做成未滿5nm(將前述突起做成所需形態)，則推薦以下述方法來形成。亦即，前述SiO2膜一般係藉由CVD法來形成。詳細來說，例如可例舉將SiH4及N2O流入成膜用腔室內作為反應氣體，利用電漿使前述反應氣體的成分激發/反應，而在氧化物半導體層的正上方(與氧化物半導體層基板側相反側之面)形成SiO2膜。藉由改變該成膜時所使用之SiH4與N2O的氣體流量比，Si與O的反應量會變化，此外會發生H的混入或O的欠缺，故會形成膜質不同的SiO2膜。
以上述方法形成SiO2膜作為保護膜的情形下，為將前述突起做成所需形態，只要控制該保護膜的成
膜條件即可，本發明團隊著眼於這一點做進一步探討。結果發現，首先，欲抑制上述突起的最大高度，只要相對於N2O將SiH4減少即可，亦即將以SiH4/N2O表示之流量比訂為一定以下即可。可以認為，當該流量比高的情形下，相對於可反應的Si而言O會變少，故SiO2中會殘留懸鍵(dangling bond)，而會與下部氧化物(構成氧化物半導體層的氧化物等)發生反應，容易產生突起(界面凹凸)。詳細來說，本發明團隊發現，欲將前述突起的最大高度抑制在未滿5nm，只要將SiH4/N2O流量比訂為0.04以下即可。SiH4/N2O流量比較佳為0.03以下，更佳為0.02以下。另一方面，從抑制突起的最大高度的觀點看來，雖然SiH4/N2O流量比愈小愈好，但若SiH4/N2O流量比過小，則SiO2會難以形成，故SiO2膜的成膜速度會變慢。故，從生產性的觀點看來，較佳是將SiH4/N2O流量比訂為0.001以上。
另，代替上述SiO2膜，而層積氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、或前述SiO2膜、SiN膜及SiON膜當中的2種以上的情形下，亦會和上述SiO2膜形成時產生同樣的突起。當形成SiN膜作為保護膜的情形下，若欲抑制突起的最大高度，例如可改變成膜時所使用之SiH4與N2+NH3之流量比。
又，保護膜的成膜溫度，例如可訂為大約150~250℃之範圍。
另，可以認為，前述突起的成分組成亦如同
前述突起的形態般，會受到SiH4/N2O流量比的影響。如上述般為了將突起與氧化物半導體層中各金屬元素的濃度比率X做成0.5~2.0之範圍內，將SiH4/N2O流量比訂為0.04以下應當較佳。
有關保護膜的其他成膜條件則並未特別限定，可採用一般施行之條件。舉例來說，可訂為氣體壓：50~300Pa、成膜功率：100~300W。
氧化物半導體層，只要是至少含有In、Zn及Sn這3．元素作為金屬元素之氧化物即可。又，亦可含有Ga作為金屬元素。各金屬元素(In、Zn、Sn，視必要更包含Ga)間的比率並無特別限定，只要是含有該些金屬的氧化物具有非晶質相，且在顯現半導體特性的範圍內即可。
舉例來說，針對Zn，例如將全金屬(In、Zn及Sn，視必要更包含Ga)中所佔的Zn比率訂為30原子%以上85原子%以下。
除Zn以外的上述金屬(In、Sn，視必要更包含Ga)，只要是Zn被控制在上述範圍內，且適宜控制成各金屬元素的比率(原子比)會滿足後述範圍即可。具體來說，全金屬(In、Zn及Sn，視必要更包含Ga)中所佔的In的較佳比率，約為5原子%以上70原子%以下，更佳是30原子%以下。此外，全金屬(In、Zn及Sn，視必要更包含Ga)中所佔的Sn的較佳比率，為50原子%以下。又，若含有Ga的情形下，全金屬(In、Zn、Sn及
Ga)中所佔的Ga的較佳比率，為10~40原子%。
含有上述金屬(In、Zn及Sn)的氧化物半導體，例如可例舉原子比為In：Zn：Sn=1：2：1的In-Zn-Sn-O。
前述氧化物半導體層的膜厚例如約為30nm以上(較佳為35nm以上)，約為200nm以下(較佳為150nm以下、更佳為80nm以下)。
前述氧化物半導體層的成膜方法並不特別過問，例如可例舉以濺鍍法利用濺鍍靶材來成膜。依照濺鍍法，能夠容易地形成成分或膜厚的膜面內均一性優良之薄膜。
又，本發明之TFT具有如下特徵，即，具有前述氧化物半導體層、及與該氧化物半導體層直接接觸之保護膜，且針對在前述氧化物半導體層與前述保護膜的交界面形成之突起如上述般予以控制。故，關於TFT中的其他構成(在基板、閘極電極、閘極絕緣膜、源/汲極電極、源/汲極電極上形成的表面保護膜、透明導電膜等)並不特別過問，可為一般使用之構成。
以下參照圖1，說明上述TFT之製造方法的實施形態。圖1及以下之製造方法，係揭示本發明較佳實施形態之一例，並非意圖以此限定。舉例來說，圖1中雖揭示底部閘極式(bottom gate)構造之TFT，但本發明之實施形態並不限定於此。本發明亦可運用於在氧化物半導體層的上方依序具備閘極絕緣膜及閘極之頂部閘極式
(top gate)TFT。詳細來說，例如在該頂部閘極式TFT中，針對有可能在上述氧化物半導體層和與其直接接觸之保護膜〔氧化矽膜(SiO2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、或該些的層積膜〕的交界面形成之突起，如本發明般予以控制。
如圖1所示，在基板1上形成有閘極電極2及閘極絕緣膜3，再於其上形成有氧化物半導體層4。在氧化物半導體層4上形成保護膜〔同時也是絕緣膜。例如氧化矽膜(SiO2膜)等〕5，於其上形成源/汲極電極6，再於其上形成表面保護膜7，而在最表面形成透明導電膜8，該透明導電膜8與源/汲極電極6電性連接。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並無特別限定，可採用一般使用之方法。此外，閘極電極2及閘極絕緣膜3的種類亦無特別限定，可使用汎用之物。舉例來說，閘極電極2可例舉Al或Cu之金屬薄膜、它們的合金薄膜，或是後述實施例中所使用的Mo薄膜等。此外，閘極絕緣膜3代表性的例子有氧化矽膜(SiO2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)等。
接下來，形成氧化物半導體層4。該氧化物半導體層4，例如是如上述般藉由濺鍍法來成膜。較佳是例如使用與上述氧化物半導體層4同組成的濺鍍靶材，藉由DC濺鍍法或RF濺鍍法來成膜。又或者是，亦可藉由組合濺鍍法(combinatorial sputtering)將上述氧化物半導
體層4成膜。
對於前述氧化物半導體層4，藉由微影技術及濕蝕刻來進行圖樣形成。在圖樣形成後，為了改善該氧化物半導體層4的膜質，例如亦可立即以加熱溫度：250~350℃(較佳為300~350℃)、加熱時間：15~120分鐘(較佳為60~120分鐘)的條件來進行熱處理(前退火)。如此一來，電晶體特性的導通電流及場效遷移率會上昇，電晶體性能會提升。
前述前退火之後，為了保護前述氧化物半導體層4的表面，可例舉以上述方法來形成例如氧化矽膜(SiO2膜)來作為保護膜5。
接下來，為了讓前述氧化物半導體層4與之後形成的源/汲極電極6接觸，會施以微影及乾蝕刻來進行圖樣形成。
接著形成源/汲極電極6。該源/汲極電極6的種類並無特別限定，可使用汎用之物。舉例來說，可如同前述閘極電極2般使用Al或Cu等金屬或合金，亦可如後述實施例般使用Mo薄膜。
前述源/汲極電極6的形成方法，例如可例舉藉由磁控管濺鍍法將金屬薄膜成膜後，再以掀離(life-off)法來形成。
接著，在前述源/汲極電極6上形成表面保護膜(絕緣膜)7。該表面保護膜7，例如以CVD法成膜。前述表面保護膜7，可例舉氧化矽膜(SiO2膜)、氮化矽
膜(SiN膜)、氮氧化矽膜(SiON膜)、或該些的層積膜。
接著，藉由微影及乾蝕刻，在前述表面保護膜7形成接觸孔後，形成透明導電膜8。該透明導電膜8的種類並無特別限定，可使用一般使用之物。
本申請案基於2012年10月19日申請之日本發明專利申請案第2012-231805號而主張優先權利益。2012年10月19日申請之日本發明專利申請案第2012-231805號的說明書所有內容，被援用作為本案之參考。
以下例舉實施例來進一步具體說明本發明，但本發明當然不受下述實施例所限制，在符合前後文要旨之範圍內，自可適當加以變更而實施，它們均包含於本發明之技術範圍。
首先，在玻璃基板(康寧公司製EAGLE XG，直徑100mm×厚度0.7mm)上，將Mo薄膜(膜厚100nm)成膜以作為閘極電極用薄膜，並以周知方法形成圖樣而得到閘極電極。前述Mo薄膜係使用純Mo濺鍍靶材，藉由DC濺鍍法，依成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr的條件進行。
接著，將SiO2膜(200nm)成膜以作為閘極絕緣膜。該閘極絕緣膜之成膜係利用電漿CVD法，依載體氣體：SiH4與N2O之混合氣體、成膜功率：100W、成
膜溫度：300℃的條件成膜。
接下來，依下述成膜條件，利用IZTO濺鍍靶材藉由濺鍍法將IZTO薄膜(組成為In：Zn：Sn=20：53：27)成膜以作為氧化物半導體層(膜厚：40nm)。
濺鍍裝置：ULVAC公司製「CS-200」
基板溫度：室溫
氣體壓力：1mTorr
氧氣分壓：[O2/(Ar+O2)]×100=4%
如上述般將氧化物半導體層成膜後，藉由微影技術及濕蝕刻進行圖樣形成。濕蝕刻液係使用關東化學公司製「ITO-07N」(草酸與水的混合液)，液溫訂為40℃。
如上述般將氧化物半導體層形成圖樣後，為使氧化物半導體層的膜質提升，進行前退火處理。前退火處理是在水蒸氣中，於大氣壓下以350℃進行1小時。
接著，為了保護上述IZTO薄膜(氧化物半導體層)的表面，形成SiO2膜(膜厚100nm)以作為保護膜。該SiO2膜之形成係使用samco公司製「PD-220NL」，利用電漿CVD法來進行。本實施例中係使用N2O及SiH4的混合氣體，依下述及表3所示條件成膜。
成膜溫度：150℃、200℃
氣體壓力：133Pa
成膜功率：100W
SiH4/N2O流量比：0.003、0.04、0.06
為使氧化物半導體層與源/汲極電極接觸，係對前述保護膜施以微影技術及乾蝕刻而進行圖樣形成。
接著，藉由掀離法形成源/汲極電極。具體來說，是利用光阻劑進行圖樣形成後，藉由DC濺鍍法將Mo薄膜成膜(膜厚為100nm)。源/汲極電極用Mo薄膜的成膜方法，與前述閘極時相同。接下來，在丙酮液中啟動超音波洗淨器以除去不要的光阻劑，將TFT的通道長度做成10μm、通道寬度做成200μm。
形成前述源/汲極電極後，形成表面保護膜。作為該表面保護膜，係形成SiO2膜(膜厚100nm)與SiN膜(膜厚150nm)的層積膜(合計膜厚250nm)。前述SiO2膜及SiN膜之形成係使用samco公司製「PD-220NL」，利用電漿CVD法來進行。本實施例中，是依SiO2膜、SiN膜的順序形成。前述SiO2膜之形成係使用N2O及SiH4的混合氣體，前述SiN膜之形成係使用SiH4、N2、NH3的混合氣體。兩種情形下均訂為成膜功率100W、成膜溫度150℃。
接著，藉由微影技術及乾蝕刻，在表面保護膜上形成用來做電晶體特性評估用針測(probing)之接觸孔。
利用如此得到的各TFT元件，如下述般進行突起的評估及電晶體(TFT)特性的評估。
包括TFT元件之氧化物半導體層和與該氧化物半導體層直接接觸之保護膜的交界面在內，為了能夠觀察膜厚方向的截面，係對TFT元件施以加工。該加工係利用FIB(Focused Ion Beam，聚焦離子束)，詳細來說是利用Ga離子束來進行。
接著，將前述加工區域在交界面方向長度為1~2μm左右的觀察用試料，於TEM下先以低倍率(150,000倍)粗略觀察，針對交界面看起來粗糙的部分，再以高倍率(1,500,000倍)觀察，確認有無突起以及突起的尺寸。詳細來說，在觀察像(TEM像)中，沒有順著與氧化物半導體層相接的底層(閘極絕緣膜等)的波浪形狀而形成凸部的部分便判定其為「突起」，而將該凸部的最大點與視野內前述氧化物半導體層與前述保護膜的交界面(線)的最低點之間的差訂為「突起的最大高度」(當形成有凸部之氧化物半導體層的底層有波浪形狀的情形下，係扣除波浪形狀的高低後求出最低點)。
藉由上述方法求出突起的最大高度，並依下述判定基準評估。本實施例中，針對○及△之情形，評估其氧化物半導體層與保護膜的交界面狀態為良好。
○．．．突起的最大高度為未滿2nm
△．．．突起的最大高度為2nm以上未滿5nm
×．．．突起的最大高度為5nm以上
前述截面中，氧化物半導體層的膜厚中心部及突起的In、Sn、Zn的各含有量，係藉由EDX(能量散佈型X射線能譜法，energy dispersive X-ray spectroscopy)測定。又，將各金屬元素的濃度(全金屬元素中所佔的比例)利用下述式(1)~(3)算出。
In的濃度(原子%)=〔In/(In+Sn+Zn)〕×100．．．(1)
Sn的濃度(原子%)=〔Sn/(In+Sn+Zn)〕×100．．．(2)
Zn的濃度(原子%)=〔Zn/(In+Sn+Zn)〕×100．．．(3)
〔上述式(1)~(3)的右邊當中，In、Sn、Zn表示氧化物半導體層的膜厚中心部或突起的In、Sn、Zn的各含有量(原子%)〕
接著，求出濃度比率XIn〔=(突起中的In濃度)/(氧化物半導體層中的In濃度)〕、濃度比率XZn〔=(突起中的Zn濃度)/(氧化物半導體層中的Zn濃度)〕、及濃度比率XSn〔=(突起中的Sn濃度)/(氧化物半導體層中的Sn濃度)〕，並依下述判定基準進行突起的成分組成評估。本實施例中，OK的情形下評估其為合格。
OK．．．濃度比率XIn、濃度比率XZn、及濃度比率XSn任一者均為0.5以上2.0以下
NG．．．濃度比率XIn、濃度比率XZn、濃度比率XSn至少一者為未滿0.5或超過2.0
作為參考，將後述表3中No.3、No.4的測定結果分別揭示於圖2、圖3。圖2為No.3中金屬元素的濃度分析位置示意TEM觀察照片，該照片中，○表示突起，△表示氧化物半導體層的膜厚中心部的分析位置。測定各分析位置的成分組成之結果如表1所示。
依該表1，No.3的濃度比率XIn、濃度比率XSn均為1.7，落在所需比率的範圍內(0.5以上2.0以下)。但，No.3的濃度比率XZn為0.2，比上述比率的範圍(0.5以上2.0以下)還低。故，後述表3中No.3的「濃度比率X之判定」為NG。
又，圖3為No.4中金屬元素的濃度分析位置示意TEM觀察照片，該照片中，○表示突起，△表示氧
化物半導體層的膜厚中心部的分析位置。另，No.4中，如圖3所示般幾乎沒有顯眼的突起，故分析了前述氧化物半導體層中與前述保護膜直接接觸之面(交界面)。測定各分析位置的成分組成之結果如表2所示。
依該表2，No.4的濃度比率XIn、濃度比率XZn及濃度比率XSn均落在所需比率的範圍內(0.5以上2.0以下)。故，後述表3中No.4的「濃度比率X之判定」為OK。
表3中的其他例子，亦如同上述No.3或No.4般求出各濃度比率X(濃度比率XIn、濃度比率XZn、濃度比率XSn)，並進行判定。其結果如表3所示。
接著，如下述般，調查電晶體特性(汲極電流-閘極電壓特性，Id-Vg特性)、臨界值電壓、場效遷移率、應力耐性。
電晶體特性(TFT特性)的測定，係使用Agilent Technology公司製「4156C」之半導體參數分析儀。又，測定是將探針抵觸試料的接觸孔來進行。詳細測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
基板溫度：室溫
所謂臨界值電壓，概要地說，是指電晶體從斷開(Off)狀態(汲極電流低的狀態)轉移至導通(On)狀態(汲極電流高的狀態)時之閘極電壓值。本實施例中，是將當汲極電流為導通電流與截止電流之間的1nA附近時之電壓定義為臨界值電壓，來測定各TFT的臨界值電壓。本實施例中，Vth(絕對值)為5V以下者訂為合格。該些結果如表3所示。
場效遷移率μFE，係根據TFT特性而在Vd>Vg-Vth的飽和區域中導出。飽和區域中，Vg、Vth分別訂為閘極電壓、臨界值電壓，Id為汲極電流，L、W分別為TFT元件的通道長度、通道寬度，Ci為閘極絕緣膜的靜電容量，μFE為場效遷移率，而將μFE根據下述式(4)導出。本實
施例中，是根據滿足飽和區域的閘極電壓附近之汲極電流-閘極電壓特性(Id-Vg特性)來導出場效遷移率μFE(表3中表示為「遷移率」)。又，該移動度為10cm2/Vs以上之情形訂為合格。
其結果如表3所示。
本實施例中，模擬實際面板驅動時的環境(應力)，一面對閘極電極施加負偏壓一面照射光來進行應力施加試驗。應力施加條件如下。作為光波長，係選擇接近氧化物半導體的能隙，且電晶體特性容易變動的400nm左右。
閘極電壓：-20V
基板溫度：60℃
光應力條件
波長：400nm
照度(照射於TFT的光強度)：0.1μW/cm2
光源：OPTOSUPPLY公司製LED(藉由ND濾鏡調整光量)
應力施加時間：2小時
依上述方法測定應力施加前後的臨界值電壓(Vth)，並測定其差(△Vth)。針對如此算出的△Vth，依下記判定基準評估。又，本實施例中，OK的情形下係評估其應力耐性為優良。其結果如表3所示。
OK．．．△Vth(絕對值)為未滿15V
NG．．．△Vth(絕對值)為15V以上
由表3可做下述解讀。由No.1、2及4與No.3之對比可知，在未賦予應力的狀態下，雖看不出有特性(Vth，遷移率)的差異，但若施加應力，那麼控制了突起最大高度等的No.1、2及4其△Vth會比No.3還來得小，應力耐性優良。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧保護膜(SiO2膜)
6‧‧‧源/汲極電極
7‧‧‧表面保護膜(絕緣膜)
8‧‧‧透明導電膜
Claims (6)
- 一種薄膜電晶體，具有：氧化物半導體層，由至少包含作為金屬元素的In、Zn及Sn之氧化物所構成；及保護膜，與該氧化物半導體層直接接觸；該薄膜電晶體，其特徵為：在前述氧化物半導體層中與前述保護膜直接接觸之面上形成的突起，其最大高度為未滿5nm，前述突起中的金屬元素的濃度(原子%)，係為前述氧化物半導體層中的相對應之金屬元素的濃度(原子%)的0.5~2.0倍。
- 如申請專利範圍第1項之薄膜電晶體，其中，前述金屬元素為In、Zn及Sn。
- 如申請專利範圍第2項之薄膜電晶體，其中，滿足下述條件，即，前述In、Zn及Sn中所佔之比率為，前述In的比率為5原子%以上70原子%以下，且前述Zn的比率為30原子%以上85原子%以下，且前述Sn的比率為50原子%以下(不包括0原子%)。
- 如申請專利範圍第1項之薄膜電晶體，其中，前述金屬元素為In、Zn、Sn及Ga。
- 如申請專利範圍第4項之薄膜電晶體，其中，滿足下述條件，即，前述In、Zn、Sn及Ga中所佔之比率為， 前述In的比率為5原子%以上70原子%以下，且前述Zn的比率為30原子%以上85原子%以下，且前述Sn的比率為50原子%以下(不包括0原子%)，且前述Ga的比率為10原子%以上40原子%以下。
- 如申請專利範圍第1項之薄膜電晶體，其中，前述保護膜，係為藉由CVD法，將SiH4與N2O的氣體流量比(SiH4/N2O)訂為0.03以下，而在前述氧化物半導體層的正上方成膜之氧化矽膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012231805A JP5722293B2 (ja) | 2012-10-19 | 2012-10-19 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201424008A TW201424008A (zh) | 2014-06-16 |
| TWI525838B true TWI525838B (zh) | 2016-03-11 |
Family
ID=50488200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102137494A TWI525838B (zh) | 2012-10-19 | 2013-10-17 | Thin film transistor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9508856B2 (zh) |
| JP (1) | JP5722293B2 (zh) |
| KR (1) | KR101775801B1 (zh) |
| CN (1) | CN104756257B (zh) |
| TW (1) | TWI525838B (zh) |
| WO (1) | WO2014061638A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI669761B (zh) * | 2014-05-30 | 2019-08-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、包括該半導體裝置的顯示裝置 |
| TWI666776B (zh) * | 2014-06-20 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置以及包括該半導體裝置的顯示裝置 |
| JP6287635B2 (ja) * | 2014-06-30 | 2018-03-07 | 日立金属株式会社 | 半導体装置の製造方法および半導体装置 |
| TWI585383B (zh) * | 2015-02-24 | 2017-06-01 | 國立清華大學 | 三維立體管狀結構結合圖案化磁性薄膜應用於磁性收集與偵測 |
| KR102614533B1 (ko) | 2016-08-23 | 2023-12-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| KR102389220B1 (ko) * | 2020-06-25 | 2022-04-21 | 한양대학교 산학협력단 | 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법 |
| US12009432B2 (en) | 2021-03-05 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5244331B2 (ja) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
| JP4759598B2 (ja) * | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
| US8319214B2 (en) | 2007-11-15 | 2012-11-27 | Fujifilm Corporation | Thin film field effect transistor with amorphous oxide active layer and display using the same |
| JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| JP5606682B2 (ja) | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
| JP5371467B2 (ja) * | 2009-02-12 | 2013-12-18 | 富士フイルム株式会社 | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 |
| KR101460869B1 (ko) * | 2009-09-04 | 2014-11-11 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
| JP5671418B2 (ja) * | 2010-08-06 | 2015-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
| JP5658978B2 (ja) * | 2010-11-10 | 2015-01-28 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
| JP2012164963A (ja) | 2010-11-26 | 2012-08-30 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| JP2013070010A (ja) | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| JP5723262B2 (ja) | 2010-12-02 | 2015-05-27 | 株式会社神戸製鋼所 | 薄膜トランジスタおよびスパッタリングターゲット |
| JP2012180248A (ja) | 2011-03-02 | 2012-09-20 | Kobelco Kaken:Kk | 酸化物焼結体およびスパッタリングターゲット |
| JP2012180247A (ja) | 2011-03-02 | 2012-09-20 | Kobelco Kaken:Kk | 酸化物焼結体およびスパッタリングターゲット |
| JP2012186383A (ja) * | 2011-03-07 | 2012-09-27 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP5977569B2 (ja) | 2011-04-22 | 2016-08-24 | 株式会社神戸製鋼所 | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| JP6068232B2 (ja) | 2012-05-30 | 2017-01-25 | 株式会社神戸製鋼所 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット |
-
2012
- 2012-10-19 JP JP2012231805A patent/JP5722293B2/ja active Active
-
2013
- 2013-10-15 KR KR1020157009414A patent/KR101775801B1/ko active IP Right Grant
- 2013-10-15 US US14/436,241 patent/US9508856B2/en active Active
- 2013-10-15 WO PCT/JP2013/077913 patent/WO2014061638A1/ja active Application Filing
- 2013-10-15 CN CN201380054436.2A patent/CN104756257B/zh active Active
- 2013-10-17 TW TW102137494A patent/TWI525838B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104756257B (zh) | 2017-09-29 |
| US9508856B2 (en) | 2016-11-29 |
| WO2014061638A1 (ja) | 2014-04-24 |
| JP2014086445A (ja) | 2014-05-12 |
| TW201424008A (zh) | 2014-06-16 |
| KR101775801B1 (ko) | 2017-09-07 |
| KR20150053994A (ko) | 2015-05-19 |
| CN104756257A (zh) | 2015-07-01 |
| JP5722293B2 (ja) | 2015-05-20 |
| US20150249159A1 (en) | 2015-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI525838B (zh) | Thin film transistor | |
| TWI508227B (zh) | Wiring construction and sputtering target | |
| TWI566414B (zh) | Thin film transistor and manufacturing method thereof | |
| KR101407402B1 (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터 | |
| TWI507554B (zh) | An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor | |
| JP6294428B2 (ja) | 薄膜トランジスタの半導体層用酸化物の製造方法、および薄膜トランジスタの特性を向上する方法 | |
| US9318507B2 (en) | Thin film transistor and display device | |
| WO2013183726A1 (ja) | 薄膜トランジスタ | |
| KR101626241B1 (ko) | 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃 | |
| KR102124867B1 (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터 | |
| WO2012014999A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| WO2013168748A1 (ja) | 薄膜トランジスタおよび表示装置 | |
| TW201202452A (en) | Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor | |
| JP2013070010A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| TWI529134B (zh) | Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device | |
| Ochi et al. | Improvement of stress stability in back channel etch-type amorphous In-Ga-Zn-O thin film transistors with post process annealing | |
| TWI603480B (zh) | Thin film transistor for semiconductor layer oxide, thin film transistor and display device | |
| WO2019216209A1 (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| JP2022076351A (ja) | 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット |