TWI525378B

TWI525378B - 主動元件陣列基板和顯示面板

Info

Publication number: TWI525378B
Application number: TW102144883A
Authority: TW
Inventors: 吳彥鋒
Original assignee: 友達光電股份有限公司
Priority date: 2013-12-06
Filing date: 2013-12-06
Publication date: 2016-03-11
Also published as: US20150163942A1; TW201523107A; CN103885263A

Description

主動元件陣列基板和顯示面板

本發明是有關於一種主動元件陣列基板和顯示面板，且特別是有關於一種基板上接合有閘極驅動晶片(chip attached on substrate,COS)的主動元件陣列基板和顯示面板。

隨著光電與半導體技術的演進，帶動了顯示面板之蓬勃發展。在諸多顯示器中，平面顯示器近來已被廣泛地使用，並取代陰極射線管(Cathode Ray Tube,CRT)顯示器成為下一代顯示器的主流。以液晶顯示面板為例，其主要是由主動元件陣列基板、對向基板以及夾於主動元件陣列基板與對向基板之間的顯示介質層所構成，其中主動元件陣列基板具有複數個陣列排列之畫素，而每一畫素包括主動元件以及與主動元件電性連接之畫素電極。

為了外表上的美觀效果以及特殊的視覺感受，現今一種趨勢是使顯示面板符合窄邊框的設計需求。然而，由於使用者對於畫面品質的要求越來越高，畫面的解析度也越來越高，因此，設置在周邊電路區中的導電線路也勢必越來越多而難以達成窄邊框的設計需求，因此要如何兼顧顯示畫面的品質以及窄邊框的設計需求，實為本領域技術人員亟欲追求的目標。

本發明提供一種主動元件陣列基板和顯示面板，其中閘極驅動晶片與閘極電壓供應線重疊設置，以達到窄邊框的設計需求，並且同時改善顯示畫面品質。

本發明的主動元件陣列基板包括、一基板、一第一閘極驅動晶片與一第二閘極驅動晶片、多個畫素、多條第一訊號線以及一閘極電壓供應線。基板具有一顯示區以及一與顯示區鄰接的周邊電路區。第一閘極驅動晶片與第二閘極驅動晶片設置於基板之周邊電路區中且彼此相鄰，第一與第二閘極驅動晶片分別包括至少二個第一接合墊與多個第一輸出墊。畫素設置於顯示區內。第一訊號線設置於基板上，其中各第一訊號線的一端與各畫素連接，且各第一訊號線的另一端與各第一輸出墊連接。閘極電壓供應線設置於基板的周邊電路區上，其中閘極電壓供應線延伸經過各第一與第二閘極驅動晶片之下方，且閘極電壓供應線遠離畫素的一側至基板的邊緣之間沒有設置任何導電線路。各第一與第二該閘極驅動晶片設置於閘極電壓供應線上，且各第一與第二閘極驅動晶片與閘極電壓供應線至少一部份重疊，以使得各第一與第二閘極驅動晶片之第一接合墊與閘極電壓供應線接合。

基於上述，本發明的主動元件陣列基板基本上包括位於顯示區的多個畫素以及位於周邊電路區的多個閘極驅動晶片，這些閘極驅動晶片可與同一條閘極電壓供應線接合。而且上述閘極電壓供應線遠離該些畫素的一側至基板一邊緣之間沒有設置任何導電線路，因此至少可以達成窄邊框的設計需求，並且同時改善顯示畫面品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧顯示面板

100‧‧‧主動元件陣列基板

110‧‧‧基板

110a‧‧‧顯示區

110b‧‧‧周邊電路區

110s‧‧‧邊緣

120‧‧‧第一閘極驅動晶片

120s‧‧‧第一側邊緣

122‧‧‧接合墊

124‧‧‧輸出墊

126‧‧‧接合墊

128‧‧‧訊號墊

130‧‧‧第二閘極驅動晶片

132‧‧‧接合墊

134‧‧‧輸出墊

136‧‧‧接合墊

138‧‧‧訊號墊

130s‧‧‧第二側邊緣

140‧‧‧畫素

140e‧‧‧畫素電極

150‧‧‧第一訊號線

160‧‧‧閘極電壓供應線

170‧‧‧源極驅動晶片

172‧‧‧接合墊

174‧‧‧輸出墊

180‧‧‧第二訊號線

200‧‧‧對向基板

300‧‧‧顯示介質層

B‧‧‧控制部

D‧‧‧汲極

DP‧‧‧擬置墊

G‧‧‧閘極

IL1、IL2、IL3‧‧‧內連接線

FPC‧‧‧電路連接結構

FL‧‧‧傳輸線路

L1‧‧‧第一連接線

L2‧‧‧第二連接線

M、N‧‧‧區域

S‧‧‧源極

T‧‧‧主動元件

圖1為本發明一實施例之主動元件陣列基板的上視示意圖。

圖2為圖1之區域M的放大示意圖。

圖3為圖2之閘極驅動晶片的結構示意圖。

圖4為圖1之區域N的放大示意圖。

圖5A為本發明另一實施例的主動元件陣列基板的局部上視示意圖。

圖5B為本發明另一實施例的主動元件陣列基板的局部上視示意圖。

圖5C為本發明另一實施例的主動元件陣列基板的局部上視示意圖。

圖5D為本發明另一實施例的主動元件陣列基板的局部上視示意圖。

圖6為本發明一實施例顯示面板的剖面示意圖。

圖1為本發明一實施例之主動元件陣列基板的上視示意圖。圖2為圖1之區域M的放大示意圖。圖3為圖2之閘極驅動晶片的結構示意圖。請參照圖1、圖2和圖3，主動元件陣列基板100包括一基板110、多個串接的閘極驅動晶片、多個畫素140、多條第一訊號線150以及一閘極電壓供應線160。其中，本發明中的多個串接的閘極驅動晶片係以一第一閘極驅動晶片120、一第二閘極驅動晶片130為範例，且閘極驅動晶片亦可稱為掃描(線)驅動晶片(scan(line)driver IC)。主動元件陣列基板100可以更包括多個的源極驅動晶片170，但本發明係以至少一源極驅動晶片170為範例，且源極驅動晶片亦可稱為資料(線)驅動晶片(data(line)driver IC)。須說明的是，圖2中同時繪示出主動元件陣列基板100上的線路佈局、第一閘極驅動晶片120以及第二閘極驅動晶片130連接的示意圖，為清楚描述三者的配置位置和連接關係，第一閘極驅動晶片120以及第二閘極驅動晶片130之上或內部的構件在圖2中以虛線描繪，並且省略繪示主動元件陣列基板100上對應該些閘極驅動晶片的接墊所選擇性配置的接墊，關於第一閘極驅動晶片120以及第二閘極驅動晶片130之上或內部的構件的配置可參考圖3。

基板110具有一顯示區110a以及一周邊電路區110b。周邊電路區110b與顯示區110a鄰接。顯示區110a主要可設置顯示元件，而周邊電路區110b則主要可以設置周邊走線以及用以驅動顯示元件的驅動電路。

第一閘極驅動晶片120和第二閘極驅動晶片130設置於基板110的周邊電路區110b中且彼此相鄰。第一閘極驅動晶片120包括至少兩個接合墊122與多個輸出墊124。第二閘極驅動晶片130包括至少兩個接合墊132與多個輸出墊134。第一閘極驅動晶片120和第二閘極驅動晶片130彼此串接。所以，接合墊122與132可稱為第一接合墊，輸出墊124與134可稱為第一輸出墊且分別位於第一與第二閘極驅動晶片120與130上。

畫素140設置於基板110的顯示區110a中。每一個畫素140包括一主動元件T以及一畫素電極140e。主動元件T例如是薄膜電晶體，其可至少包括一閘極G、一源極S、一汲極D以及一半導體層。進一步而言，主動元件T可以是底閘極型薄膜電晶體、頂閘極型薄膜電晶體、立體型薄膜電晶體、多閘極型薄膜電晶體或其他合適類型的薄膜電晶體。此外，構成半導體層的材料包括非晶矽、多晶矽、微晶矽、單晶矽、奈米晶矽、有機半導體、金屬氧化物半導體、奈米碳管、其他合適的半導體材料或上述之任意組合。

舉例而言，每一個畫素140可與對應的第一訊號線150以及對應的第二訊號線180電性連接，其中可透過主動元件T的閘極與第一訊號線150電性連接，並透過源極與第二訊號線180 電性連接。此時，第一訊號線150可稱為掃描線或閘極線，第二訊號線180可稱為資料線或源極線。第一訊號線150的一端與畫素140連接，而另一端與第一閘極驅動晶片120的輸出墊124或是與第二閘極驅動晶片130的輸出墊134連接。掃描訊號可以透過第一閘極驅動晶片120或第二閘極驅動晶片130輸出至這些第一訊號線150，並且依序驅動這些畫素140。

閘極電壓供應線160設置在基板110的周邊電路區110b上。閘極電壓供應線160延伸經過第一閘極驅動晶片120與第二閘極驅動晶片130之下方，且閘極電壓供應線160遠離畫素140的一側至基板110的邊緣110s之間沒有設置任何導電線路。如此一來，基板110的周邊電路區110b的分佈面積可以進一步的減小，以達成窄邊框的設計需求。

具體而言，第一閘極驅動晶片120與第二閘極驅動晶片130皆設置於閘極電壓供應線160上，第一閘極驅動晶片120與閘極電壓供應線160至少一部份重疊，且第二閘極驅動晶片130與閘極電壓供應線160至少一部份重疊，以使得第一閘極驅動晶片120之接合墊122與閘極電壓供應線160接合，且第二閘極驅動晶片130之接合墊132與閘極電壓供應線160接合。詳言之，閘極電壓供應線160為包括非連續的多個線段，即多個中斷的線段，且第一閘極驅動晶片120與第二閘極驅動晶片130的內部皆具有內連接線IL1，這些內連接線IL1與接合墊132連接，因此可以將閘極電壓供應線160的多個線段彼此電性連接成一條訊號傳輸線。閘極電壓供應線160 例如是傳輸閘極開啟電壓(gate turn on voltage)，例如：高電位電源電壓(high-level gate voltage,VGH or VGG)或其它合適電壓至第一閘極驅動晶片120和第二閘極驅動晶片130中。

具體而言，閘極電壓供應線160可電性連接至一電路連接結構FPC，其例如是可撓式印刷電路板。而且，在一實施例中，電路連接結構FPC可選擇性地連接至一控制部B(control part)，其中控制部B上例如是設置有時序控制器、共用電壓控制器、極性電壓轉換器等。在本實施例中，電路連接結構FPC不會設置在靠近第一閘極驅動晶片120與第二閘極驅動晶片130的基板110的邊緣110s上，而是設置在較接近源極驅動晶片170處，如圖1所示。

主動元件陣列基板100更包括至少一條第一連接線L1，設置在基板110的周邊電路區110b上。換言之，第一連接線L1不是形成在第一與第二閘極驅動晶片120與130上。第一連接線L1位於彼此相鄰的第一閘極驅動晶片120和第二閘極驅動晶片130之間。第一閘極驅動晶片120具有一第一側邊緣120s，第二閘極驅動晶片130具有一第二側邊緣130s，其中第一側邊緣120s與第二側邊緣130s面對且分隔。第一閘極驅動晶片120更包括至少一個接合墊126。接合墊126位於第一側邊緣120s。第二閘極驅動晶片130更包括至少一個接合墊136，接合墊136位於第二側邊緣130s。其中，接合墊126與136可稱為第二接合墊且分別位於第一與第二閘極驅動晶片120與130上。每一條第一連接線L1的一端與接合墊126連接，且另一端與接合墊136連接。換言之，第一連接線L1僅延伸至第一閘極驅動晶片120的第一側邊緣120s與第二閘極驅動晶片130的第二側邊緣130s，而不延伸至第一與閘極驅動晶片120的中心位置，且不延伸至第二閘極驅動晶片130之中心位置。因此，第一連接線L1與第一閘極驅動晶片120的重疊面積小於第一連接線L1未與第一閘極驅動晶片120重疊的面積，而且第一連接線L1與第二閘極驅動晶片130的重疊面積小於第一連接線L1未與第二閘極驅動晶片130重疊的面積。

在本實施例中，第一連接線L1所傳輸的電壓小於閘極電壓供應線160所傳輸的電壓。舉例而言，第一連接線L1可傳輸至少一種電壓，例如：接地電壓(Vground)、共用電壓(Vcom)、低電位電源電壓(low-level gate voltage,Vss/VGL/Vcc)、參考電壓、等電壓/電流(constant voltage/current)或其它合適的電壓。第一連接線L1設置於第一訊號線150與閘極電壓供應線160之間。而且，第一閘極驅動晶片120與第二閘極驅動晶片130中分別更包括至少一條內連接線IL2。換言之，內連接線IL2不是形成在基板110上。在第一閘極驅動晶片120中，內連接線IL2與接合墊126連接。在第二閘極驅動晶片130中，內連接線IL2與接合墊136連接。所欲傳輸的電壓例如是先傳輸至第二閘極驅動晶片130中的內連接線IL2，再傳輸至第一連接線L1，之後，再傳輸至第一閘極驅動晶片120中的內連接線IL2。藉此，可將所欲傳輸的電壓依序傳輸至第二閘極驅動晶片130和第一閘極驅動晶片120中。

主動元件陣列基板100更包括至少一條第二連接線L2，設置在基板110的周邊電路區110b上。換言之，第二連接線L2不是形成在第一與第二閘極驅動晶片120與130上。第二連接線L2位於彼此相鄰的第一閘極驅動晶片120和第二閘極驅動晶片130之間。第一閘極驅動晶片120更包括至少一個訊號墊128。訊號墊128位於第一側邊緣120s。第二閘極驅動晶片130更包括至少一個訊號墊138，訊號墊138位於第二側邊緣130s。其中，第二連接線L2及其連接的訊號墊128與138所傳遞的至少一種訊號，例如：時脈訊號(clock or Xck)、選擇訊號(Vselect)或其它合適的訊號。換言之，第二連接線L2及其連接的訊號墊128與138所傳遞的訊號不同於閘極電壓供應線160與第一連接線L1及其連接的接合墊傳遞的訊號/電壓。每一條第二連接線L2的一端與訊號墊128連接，且另一端與訊號墊138連接。換言之，第二連接線L2僅延伸至第一閘極驅動晶片120的第一側邊緣120s與第二閘極驅動晶片130的第二側邊緣130s，而不延伸至第一與閘極驅動晶片120的中心位置，且不延伸至第二閘極驅動晶片130之中心位置。因此，第二連接線L2與第一閘極驅動晶片120的重疊面積小於第二連接線L2未與第一閘極驅動晶片120重疊的面積，而且第二連接線L2與第二閘極驅動晶片130的重疊面積小於第二連接線L2未與第二閘極驅動晶片130重疊的面積。

第二連接線L2設置於第一訊號線150與第一連接線L1之間，即上述三者不互相連接。而且，第一閘極驅動晶片120與第二閘極驅動晶片130分別更包括至少一條內連接線IL3。換言之，內連接線IL3不是形成在基板110上。在第一閘極驅動晶片120中，內連接線IL3與訊號墊128連接。在第二閘極驅動晶片130中，內連接線IL3與訊號墊138連接。所欲傳輸的電壓例如是先傳輸至第二閘極驅動晶片130中的內連接線IL3，再傳輸至第二連接線L2，之後，再傳輸至第一閘極驅動晶片120中的內連接線IL3。藉此，可將所欲傳輸的訊號依序傳輸至第二閘極驅動晶片130和第一閘極驅動晶片120中。

在本實施例中，第一閘極驅動晶片120可以更包括多個擬置墊(dummy pad)DP，且第二閘極驅動晶片130可以更包括多個擬置墊DP。其中，擬置墊DP也可稱為餘留墊(redundant pad)。擬置墊DP可用以平衡第一閘極驅動晶片120接合於基板110上時的接合應力以及平衡第二閘極驅動晶片130接合於基板110時的接合應力，而提高第一閘極驅動晶片120與第二閘極驅動晶片130的接合可靠度。

圖4為圖1之區域N的放大示意圖。請參照圖1和圖4，多個源極驅動晶片170設置於基板110之周邊電路區110b上。這些源極驅動晶片170可選擇性地彼此串接或是不串接。若源極驅動晶片170選擇性地彼此串接，則需要類似上述的第一連接線L1及其相關配置與第二連接線L2及其相關配置。源極驅動晶片170至少包括多個接合墊172與多個輸出墊174。其中，輸出墊174可稱之為第二輸出墊，接合墊172可稱為第二接合墊或第三接合墊。每一條第二訊號線180的一端與畫素140連接，且另一端與輸出墊174連接。資料訊號可以透過源極驅動晶片170輸出至這些第二訊號線180，並且依序寫入這些畫素140。換言之，前述之第一訊號線150例如是掃描線，第二訊號線180例如是資料線。這些畫素140、第一訊號線150和第二訊號線180構成了設置於顯示區110a中的一個畫素陣列。關於畫素陣列的詳細設計，為本領域技術人員所熟知，於此不再重複敘述。

在本實施例中，電路連接結構FPC例如是位於設置有源極驅動晶片170的基板110的邊緣上。而且，電路連接結構FPC之多條傳輸線路FL分別電性連接於172接合墊。源極驅動晶片170與閘極驅動晶片(包括第一閘極驅動晶片120和第二閘極驅動晶片130)設置於顯示區110a的不同側，但本發明不限於此。在其他實施例中，源極驅動晶片也可以和閘極驅動晶片設置於顯示區110a的同一側，以縮小化位於顯示區110a其他三側的周邊電路區，進而符合窄邊框的設計需求。同樣地，源極驅動晶片也可以和閘極驅動晶片設置於顯示區110a的同一側，此時，電路連接結構FPC可以位於設置有源極驅動晶片170的基板110的邊緣上。

圖5A為本發明另一實施例的主動元件陣列基板的局部上視示意圖，其例如是圖2中的區域M的另一種設計。圖5A的實施例與圖2的實施例相似，其不同之處說明如下。在本實施例中，第一閘極驅動晶片120和第二閘極驅動晶片130與位於兩者下方的閘極電壓供應線160完全重疊，因此可以更進一步地縮小第一閘極驅動晶片120和第二閘極驅動晶片130至基板110的邊緣110s的周邊電路區110b的面積。換言之，閘極電壓供應線160不是設置於顯示區110a與第一閘極驅動晶片120以及第二閘極驅動晶片130之間，且閘極電壓供應線160不與第一訊號150重疊。再者，相比於圖2所示的閘極電壓供應線160為閘極電壓供應線160為包括非連續的多個線段，即多個中斷的線段，需要分別透過第一與第二閘極驅動晶片120與130內的內連接線來構成一個連通的線路，但圖5A所示的閘極電壓供應線160是一連續的線路。因此，圖5A所示的閘極電壓供應線160較不易受到中斷的線路以及第一與第二閘極驅動晶片120與130內的內連接線的電阻影響所導致的第一第二閘極驅動晶片120與130的壓降問題，而可進一步地提供更穩定的電壓，使得傳輸至第一閘極驅動晶片120電性連接的畫素140以及與第二閘極驅動晶片130電性連接的畫素140的閘極開啟電壓可以大致維持相同，因此畫素140之間的顯示畫面不易受到壓降現象的影響而產生H帶(H-band)，故更能有效維持顯示的品質。

其它的實施例中，閘極電壓供應線160最接近基板110邊緣的一個側邊實質上切齊於第一閘極驅動晶片120最接近基板110邊緣的一個側邊與第二閘極驅動晶片130最接近基板110邊緣的一個側邊，如圖5B所示；或是閘極電壓供應線160最接近基板110邊緣的一個側邊暴露於第一閘極驅動晶片120最接近基板110邊緣的一個側邊與第二閘極驅動晶片130最接近基板110邊緣的一個側邊之外，如圖5C所示。因此，從圖2、圖5A~5C可知，閘極電壓供應線160與基板110邊緣之間的距離為h1，第一連接線L1與基板110邊緣之間的距離為h2，第二連接線L2與基板110邊緣之間的距離為h3，則h1不同於h2與h3，較佳地，h1小於h2或h3，其中，h2大於h3或者h3大於h2。

再者，於一變形例中，若將閘極電壓供應線160設置於顯示區110a與第一閘極驅動晶片120與第二閘極驅動晶片130之間，且閘極電壓供應線160一部份與第一訊號線150重疊時，即閘極電壓供應線160會橫跨過第一訊號線150，如圖5D所示。雖然，可以稍微的減少第一閘極驅動晶片120和第二閘極驅動晶片130至基板110的邊緣110s的周邊電路區110b的面積，但因閘極電壓供應線160的電壓會影響第一訊號線150所傳輸的訊號與顯示區110a內的顯示介質層之顯示功能(如圖6所示)，反而產生顯示缺陷，例如：亮暗斑(mura)或H-帶(h-band)，以致於更降低了顯示畫面的品質。其中，圖5B~5C為了明確表示閘極電壓供應線160、第一/第二閘極驅動晶片120/130、接合墊122/132、第一訊號線150與輸出墊124與134之間配置關係，故省略如圖5A所示的其它元件與標號，例如：內連接線、第一/第二連接線、訊號墊等等。由上可知且綜合考量下，圖5A~5C為最佳實施例，圖2為較佳實施例，而圖5D為次佳實施例。

第一閘極驅動晶片120與第二閘極驅動晶片130的中皆更具有內連接線IL1。換言之，內連接線IL1不是形成在基板110上。這些內連接線IL1與接合墊132連接，而且接合墊132也與閘極電壓供應線160連接，其中閘極電壓供應線160為完整未中斷的線路(或稱為連續的線路)，故可讓內連接線IL1和閘極電壓供應線160形成並聯的結構。

此外，在圖5A的實施例中，第一閘極驅動晶片120和第二閘極驅動晶片130可以更包括多個擬置墊DP。其中，擬置墊DP也可稱為餘留墊(redundant pad)。第一閘極驅動晶片120和第二閘極驅動晶片130的擬置墊DP與閘極電壓供應線160接合。擬置墊DP可用平衡第一閘極驅動晶片120接合於基板110時的接合應力以及平衡第二閘極驅動晶片130接合於基板110時的接合應力，而提高第一閘極驅動晶片120與第二閘極驅動晶片130的接合可靠度。再者，將上述實施例中的第一/第二閘極驅動晶片120/130可經由接合材接合於基板110上的相對應的線段/墊。其中，接合材的材料包含異方性導電膠(Anisotropic Conductive Adhesive,ACA)、異方性導電膜(Anisotropic Conductive Film,ACF)、等向性導電膠(Isotropically Conductive Adhesive,ICA)、等向性導電膜(Isotropically Conductive Film,ICF)、非導電膠/膜(Nonconductive Adhesive,NCA)、導電熔接材或其它合適的材料。

圖6為本發明一實施例顯示面板的剖面示意圖。請參照圖6，顯示面板10包括一主動元件陣列基板100、一對向基板200以及一顯示介質層300，其中顯示介質層300位於主動元件陣列基板100和對向基板200之間。顯示介質層300的材料包括非自發光介質(例如：液晶顯示介質、電泳介質、電濕潤介質、或其它合適的介質)、自發光介質(例如：高分子有機發光介質、小分子有機發光介質、無機發光介質、或其它合適的介質)、或是其他合適的顯示介質、或上述介質之組合。以液晶顯示介質為例，其可以是正型液晶分子、負型液晶分子、藍相液晶分子、膽固醇液晶分子其他適合的液晶分子。主動元件陣列基板100的閘極驅動晶片的可以應用圖2或是圖5所示的結構。如此一來，顯示面板10可以符合窄邊框的設計需求，也可以具有良好的顯示品質。

綜上所述，本發明的主動元件陣列基板基本上包括位於顯示區的多個畫素以及位於周邊電路區的多個閘極驅動晶片，這些閘極驅動晶片可與同一條閘極電壓供應線接合，且每個閘極驅動晶片與同一條閘極電壓供應線至少一部份重疊。而且上述閘極電壓供應線遠離該些畫素的一側至基板一邊緣之間沒有設置任何導電線路，因此至少可以達成窄邊框的設計需求。