JP2008020529A - 表示素子 - Google Patents
表示素子 Download PDFInfo
- Publication number
- JP2008020529A JP2008020529A JP2006190324A JP2006190324A JP2008020529A JP 2008020529 A JP2008020529 A JP 2008020529A JP 2006190324 A JP2006190324 A JP 2006190324A JP 2006190324 A JP2006190324 A JP 2006190324A JP 2008020529 A JP2008020529 A JP 2008020529A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- bus wiring
- glass
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】製造工数および製品コストを抑制した液晶パネルを提供する。
【解決手段】バス配線部FPC51の右端辺に位置する電源配線55の右端部と、バス配線部FPC51の右辺に離間して対向したインターフェース部FPC52の左辺に位置する電源バス配線65の左端部とを、ガラス基板11の実装部18の一主面上に設けたガラス内接続バス配線69により電気的に接続する。基板部25を、FPC51,52の2つに分割でき、位置合わせが容易になり圧着回数を抑制できて、製造工数を抑制できる。FPC51,52のそれぞれ形状を、四角形状などの単純な形状とすることが可能になるため、取り数が向上し、製品コストを抑制できる。
【選択図】図1
【解決手段】バス配線部FPC51の右端辺に位置する電源配線55の右端部と、バス配線部FPC51の右辺に離間して対向したインターフェース部FPC52の左辺に位置する電源バス配線65の左端部とを、ガラス基板11の実装部18の一主面上に設けたガラス内接続バス配線69により電気的に接続する。基板部25を、FPC51,52の2つに分割でき、位置合わせが容易になり圧着回数を抑制できて、製造工数を抑制できる。FPC51,52のそれぞれ形状を、四角形状などの単純な形状とすることが可能になるため、取り数が向上し、製品コストを抑制できる。
【選択図】図1
Description
本発明は、絶縁基板の一主面上に画素を駆動する複数の駆動手段を実装した表示素子に関する。
従来、表示素子としての液晶表示素子である液晶パネルにおいて、マトリクス状に複数の画素を有する有効表示部が絶縁基板としてのガラス基板上に形成され、この有効表示部の一辺に沿って、複数の画素を駆動する駆動手段としての複数の駆動用ICであるゲートドライバおよびソースドライバが直接実装された、いわゆるCOG(Chip On Glass)実装が採用されている。
各駆動用ICには、電源線および信号線などの複数の端子が設けられ、それぞれの駆動用ICに対応する部分において、TCP(Tape Carrier Package)、あるいはFPC(Flexible Printed Circuit)を経由して、外部回路を備えた基板と、絶縁基板の端部にて、異方性導電膜すなわちACF(Anisotropic Conductive Film)を介して圧着されている(例えば、特許文献1参照。)。
そして、このようなCOG実装を採用した液晶パネルでは、各ドライバに信号および電源を供給する際にガラス基板上にバス配線を形成する場合、このガラス基板上のバス配線は抵抗値が高いため、特に電源配線が長くなると配線抵抗により電圧降下が発生して駆動用IC、特に電流が多く流れるソースドライバの誤動作が懸念されるので、ガラス基板上のバス配線の長さを抑制し、TCP、あるいはFPC上に形成した比較的配線抵抗が小さいバス配線により外部回路などと電気的に接続することが好ましい(例えば、特許文献2参照。)。
特開平9−288279号公報
特開2005−114806号公報
しかしながら、上述の表示素子では、高精細、高信頼性のものほど、搭載するドライバ数に応じてTCP、あるいはFPCの圧着回数が増加し、かつ、ガラス基板とTCP、あるいはFPCとの位置合わせが容易でなくなり、製造工数が掛かるという問題点を有している。
また、上記のようなバス配線をTCP、あるいはFPCに形成する場合には、形状が複雑で面積が大きいTCP、あるいはFPCを作製しなければならず、このようなTCP、FPCは、取り数が少なくなり、製品コストが増すという問題点もある。
本発明は、このような点に鑑みなされたもので、製造工数および製品コストを抑制した表示素子を提供することを目的とする。
本発明は、絶縁基板と、この絶縁基板の一主面上に設けられた複数の画素と、前記絶縁基板の一主面上に実装され前記画素を駆動する複数の駆動手段と、これら駆動手段を外部回路と接続する基板部とを具備し、前記基板部は、前記絶縁基板の一主面上に物理的に接続される第1基板と、この第1基板に設けられ、一端部が、この第1基板の前記絶縁基板の一主面上の一端辺に位置するとともに、他端部が、前記駆動手段の端子に電気的に接続される第1配線と、前記第1基板と別体に設けられ、前記絶縁基板の一主面上に物理的に接続されて、前記第1基板の前記絶縁基板の一主面上の一端辺に対して一端辺が離間されて対向する第2基板と、この第2基板に設けられ、一端部が、この第2基板の前記絶縁基板の一主面上の前記一端辺に位置するとともに、他端部が外部回路に電気的に接続される第2配線と、前記絶縁基板の一主面上に設けられ、前記第1配線の前記一端部と前記第2配線の前記一端部とを電気的に接続する基板上配線とを備えているものである。
そして、第1基板の一端辺に位置する第1配線の一端部と、第1基板の一端辺に離間して対向した第2基板の一端辺に位置する第2配線の一端部とを、絶縁基板の一主面上に設けた基板上配線により電気的に接続する。
本発明によれば、基板部を第1基板と第2基板との2つに分割でき、かつ、位置合わせが容易で、圧着回数が抑制できるため、製造工数を抑制できるとともに、第1基板と第2基板とに分割することでこれら第1基板および第2基板のそれぞれの形状を単純化することが可能になるので、取り数を向上できて製品コストを抑制できる。
以下、本発明の第1の実施の形態の表示素子の構成を図1および図2を参照して説明する。
図1において、1は表示素子としてのアクティブマトリクス型の液晶表示素子である液晶パネルであり、この液晶パネル1は、アレイ基板3と対向基板4と、これらアレイ基板3および対向基板4の間に挟持されて保持された液晶層5とを有している。そして、この液晶パネル1の中央部には、画像表示が可能な画像表示領域である矩形状の有効表示部6が設けられている。この有効表示部6には、図示しない複数の画素が液晶パネル1の縦方向および横方向のそれぞれに沿ったマトリクス状に配置されている。さらに、液晶パネル1は、アレイ基板3と対向基板4との間に、図示しない配向膜を介して光変調層としての液晶組成物から構成された液晶層5を保持するべく、これらアレイ基板3と対向基板4とが図示しないシール剤にて貼り合わされている。また、これらアレイ基板3および対向基板4それぞれの外側に位置する外表面には、互いの偏光軸が直交するように図示しない偏光板がそれぞれ配置されている。
アレイ基板3は、透光性を有する絶縁基板としてのガラス基板11を備えており、このガラス基板11の一主面である内表面には、図示しない走査線すなわちゲート線と信号線すなわちソース線とが互いに略直交するように配置されている。さらに、これらゲート線およびソース線にて仕切られて囲まれた各領域のそれぞれに有効表示部6の画素が位置している。また、これら画素のそれぞれには、スイッチング素子としての図示しない薄膜トランジスタ(TFT)と、画素電極とのそれぞれが設けられている。これら画素電極は、同一画素内の薄膜トランジスタに電気的に接続され、この薄膜トランジスタにて制御される。
さらに、ガラス基板11は、液晶パネル1の有効表示部6から図1に示す右方向と下方とにそれぞれ突出し、これら突出した部分が、それぞれ細長矩形状のCOG部としての額縁部である実装部17,18とされている。
実装部17の表面上には、液晶パネル1の有効表示部6の画素を駆動して画像を表示させる駆動手段としてのゲート線駆動ICである複数(一部のみ図示)のゲートドライバ21が有効表示部6の図中右側にてガラス基板11の一端辺に沿って順次実装され、また、実装部18の表面上には、液晶パネル1の有効表示部6の画素を駆動して画像を表示させる駆動手段としてのソース線駆動ICである複数、例えば4つのソースドライバ22が有効表示部6の図中下側にてガラス基板11の一端辺に隣接する端辺に沿って順次実装されている。これらドライバ21,22は、ガラス基板11の実装部17,18の表面に異方性導電膜23(以下、ACF(Anisotropic Conductive Film)23という)を介して直接実装されてCOG(Chip On Glass)実装とされている。さらに、実装部18には、図示しない外部回路からドライバ21,22へと信号および電源を供給するための基板部25が、異方性導電膜26(以下、ACF26という)を介して実装されている。
各ゲートドライバ21は、ガラス基板11の図中上下方向に沿って配設され、複数ずつのゲート線が電気的に接続されている。また、これらゲートドライバ21には、実装部17および実装部18に亘ってガラス基板11の表面上に形成された絶縁基板配線としてのガラス内バス配線28および基板部25を介して、外部回路から信号/電源が供給されている。
一方、各ソースドライバ22は、細長四角形状に形成され、ガラス基板11の図中左右方向に沿って略直線長手状に配設されている。また、各ソースドライバ22には、長手方向の両端部、すなわち図中左右両端部に、それぞれ出力端子としての出力バンプ31および入力端子としての入力バンプ32が設けられ、かつ、短手方向の一端部である有効表示部6と反対側、すなわち図中下端部に、接続出力端子としての接続出力バンプ33および接続入力端子としての接続入力バンプ34と、端子としてのバンプ35とが設けられ、さらに、短手方向の他端部である有効表示部6側、すなわち図中上端部に、各ソース線と電気的に接続される信号線接続端子としての図示しない複数のソース線用バンプが設けられている。
バンプ31,32は、基板部25を介して外部回路から基準電圧(リファレンス電圧)が供給される端子であり、隣接するソースドライバ22の入力バンプ32と基板上接続配線としてのガラス内バス配線41により電気的に接続され、図中右端部のソースドライバ22の入力バンプ32が、実装部18にてガラス基板11の表面上に形成された基板上接続配線としてのガラス内バス配線42により基板部25と電気的に接続されている。そして、これらガラス内バス配線42、入力バンプ32、出力バンプ31、ガラス内バス配線41、入力バンプ32、……、出力バンプ31、ガラス内バス配線41、入力バンプ32により、全てのソースドライバ22が電気的に直列な縦続接続、いわゆるカスケード接続されている。
ガラス内バス配線41は、隣接するソースドライバ22,22間に、図中左右方向に直線状に形成されている。
また、ガラス内バス配線42は、実装部18にて、基板部25から図中右端部に位置するソースドライバ22の入力バンプ32へと平面視でL字状に形成されている。
さらに、バンプ33,34は、基板部25を介して外部回路からソースドライバ22の信号が供給される端子であり、隣接するソースドライバ22のバンプ33,34が、基板上接続配線としてのガラス内バス配線44により電気的に接続され、図中右端部のソースドライバの接続入力バンプ34が、実装部18にてガラス基板11の表面上に形成された基板上接続配線としてのガラス内バス配線45により基板部25と電気的に接続されている。そして、これらガラス内バス配線45、接続入力バンプ34、接続出力バンプ33、ガラス内バス配線45、接続入力バンプ34、……、ガラス内バス配線44、接続入力バンプ34により、全てのソースドライバ22がカスケード接続されている。
ガラス内バス配線44は、図中上下方向に沿って直線状に形成されている。
ガラス内バス配線45は、実装部18にて、基板部25から図中右端部に位置するソースドライバ22の接続入力バンプ34へと平面視でL字状に形成されている。
そして、バンプ35は、基板部25を介して外部回路から各種電源が供給される端子であり、基板部25との間にて実装部18に形成された基板上接続配線としてのガラス内バス配線47により全てのソースドライバ22が電気的に並列に接続されている。
ガラス内バス配線47は、隣接するソースドライバ22,22の図中下端辺に沿って、略直線状に形成されている。
そして、基板部25は、第1基板としてのバス配線部FPC(Flexible Printed Circuit)51と第2基板としてのインターフェース部FPC52とを有し、これらFPC51,52が、ACF26により実装部18上に物理的に接続されている。
バス配線部FPC51は、図中最左端に位置するソースドライバ22に対応する位置から最右端に位置するソースドライバ22に対応する位置まで亘り左右方向に長手状の平面四角形状に形成され、ACF26により図中上部のガラス基板11側の面が片面圧着部となり、他の部分が二層配線部となっている。また、このバス配線部FPC51には、図中左右方向に沿って第1配線としての電源配線55が設けられている。この電源配線55は、各ソースドライバ22に電源を供給するもので、例えば、図2に示すように、グランド(GND)用のアース線55a、アナログ電源(AVDD)用のアナログ電源線55b、ロジック電源(DVDD)用のロジック電源線55c、および、共通電位(VCOM)用の共通電位線55dを有し、これら線55a〜55dが互いに略平行に形成されている。
ここで、これら線55a〜55dは、例えば銅箔などにより形成され、それらの各一端部が、ガラス基板11の実装部18上で、かつ、バス配線部FPC51の一端辺である図2中の右端部に連続している。そして、線55a,55b,55cは、所定位置にてスルーホール57a,57b,57cを介して分岐線58a,58b,58c(これらを分岐線58という)が電気的に接続され、この分岐線58は、それぞれ図中上方に延設されて、図1に示すガラス内バス配線47と電気的に接続されている。したがって、電源配線55は、ガラス内バス配線47を介してソースドライバ22のバンプ35と電気的に接続されている。さらに、共通電位線55dは、他端部である図1中の左端部が図中上方へと屈曲され、実装部18上に設けられたガラス内バス配線61と電気的に接続され、このガラス内バス配線61が、共通電位端子62と電気的に接続されている。
一方、インターフェース部FPC52は、液晶パネル1と外部回路とを接続するインターフェースとなっている部分であり、バス配線部FPC51とは別体で平面四角形状に形成され、バス配線部FPC51の図中右辺に、一端辺である図中左辺が離間されて対向するように実装部18に実装されている。また、このインターフェース部FPC52には、一端部が図中左辺に位置し他端部が外部回路に電気的に接続される第2配線としての電源バス配線65が例えば銅箔などによりL字状に形成されているとともに、この電源バス配線65の側方に、それぞれガラス内バス配線45,42,28に電気的に接続されるバス配線66,67,68が例えば銅箔などにより直線状に形成されている。
電源バス配線65は、各ソースドライバ22に外部回路から電源を供給するもので、例えば、図2に示すように、グランド(GND)用のアース配線65a、アナログ電源(AVDD)用のアナログ電源配線65b、ロジック電源(DVDD)用のロジック電源配線65c、および、共通電位(VCOM)用の共通電位配線65dを有し、これら配線65a〜65dが互いに略平行に形成されている。そして、この電源バス配線65は、実装部18にてFPC51,52間に形成された基板上配線としてのガラス内接続バス配線69により電気的に接続されている。
このガラス内接続バス配線69は、バス配線部FPC51に図中右辺とインターフェース部FPC52の図中左辺との間に亘って、これらに垂直な直線状、すなわち、FPC51,52間を最短距離で接続するように形成され、上記線55a,55b,55c,55dおよび配線65a,65b,65c,65dに対応した接続バス配線69a,69b,69c,69dを有し、これら接続バス配線69a〜69dが互いに略平行に形成されている。さらに、これら接続バス配線69a〜69dの他端部である図中左端部は、バス配線部FPC51の電源配線55の線55a〜55dに電気的に接続されている。
そして、バス配線66〜68は、他端部である図中下端部が外部回路に電気的に接続され、この外部回路からのソースドライバ22の信号、基準電圧、および、ゲートドライバ21の信号/電源が入力されるものである。
次に、上記第1の実施の形態の組み立て動作を説明する。
各種膜などを形成したアレイ基板3と対向基板4とを互いに対向させてシール剤により所定の間隔を保持して貼り合わせた後、これら基板3,4間に液晶材料を封入して液晶層5を形成する。
この後、ガラス内バス配線28などを形成した実装部17の所定位置に、このガラス内バス配線28とバンプとを位置合わせしつつ図示しないACFを介してゲートドライバ21を圧着して実装するとともに、各配線41,42,44,45,47,61,69を形成した実装部18の所定位置に、これらガラス内バス配線41,42,44,45,47と各バンプ31〜35とを位置合わせしつつ、ACF23を介してソースドライバ22を圧着して実装する。
さらに、各配線28,42,45,47,69と、配線68,67,66,65,58とを位置合わせしつつ、ACF26を介して各FPC51,52を実装部18の表面上に圧着して物理的に接続する。
このとき、バス配線部FPC51の電源配線55と、インターフェース部FPC52の電源バス配線65とが、ガラス内接続バス配線69を介して電気的に接続され、また、共通電位配線55dが、ガラス内バス配線61を介して共通電位端子62と電気的に接続される。
上述したように、上記第1の実施の形態によれば、バス配線部FPC51の右端辺に位置する電源配線55の右端部と、バス配線部FPC51の右辺に離間して対向したインターフェース部FPC52の左辺に位置する電源バス配線65の左端部とを、ガラス基板11の実装部18の一主面上に設けたガラス内接続バス配線69により電気的に接続することにより、基板部25を、FPC51,52の2つに分割でき、かつ、位置合わせが容易なため圧着回数を抑制できて、製造工数を抑制できるとともに、FPC51,52のそれぞれ形状を、四角形状などの単純な形状とすることが可能になるため、これらFPC51,52を同一面積から取り出す際に無駄な部分が生じにくくなって取り数が向上し、FPC51,52の単価を抑制でき、製品コストを抑制できる。
すなわち、ソースドライバ同士をカスケード接続する液晶パネルでは、ソースドライバ間毎に配線が必要となるため、液晶パネルが高精細、高信頼性のものほど、FPCの枚数が増加して圧着回数が多くなり、位置合わせなども煩雑となって、製造工数を要する一方で、これらFPCを一体に形成すると、FPCの形状がT字、あるいはL字などの複雑な形状になって取り数が低下するのに対して、本実施の形態では、単純な形状のFPC51,52のみで基板部25を構成できるので、製造工数を低減しつつ取り数を向上できる。
特に、インターフェース部FPC52には、バス配線部FPC51だけでなく、ゲートドライバ21側などからの各種配線が集中するため、バス配線部FPC51と形状を一致させることが容易でないから、このインターフェース部FPC52をバス配線部FPC51に対して分離することで、各FPC51,52の形状を、より確実に単純化できる。
さらに、電源配線55と電源バス配線65とを、バス配線部FPC51の右辺と、インターフェース部FPC52の左辺とに垂直な直線状のガラス内接続バス配線69により接続する、すなわち、電源配線55と電源バス配線65とを、このガラス内接続バス配線69により最短距離でバイパス配線することで、ガラス内接続バス配線69の抵抗値を最小限に抑制でき、比較的抵抗値が大きいガラス内接続バス配線69による電圧降下を抑制でき、この電圧効果に伴う誤動作を防止できる。
特に、ソースドライバ22は、ゲートドライバ21と比較して、流れる電流値が大きいため、ガラス内接続バス配線69での電圧降下が生じやすいから、ガラス内接続バス配線69の長さを最短とすることで、ソースドライバ22に供給する電源の電圧降下を抑制し、液晶パネル1の誤動作を確実に防止でき、信頼性を向上できる。
なお、上記第1の実施の形態において、図3および図4に示す第2の実施の形態のように、共通電位端子62、共通電位線55dおよびガラス内バス配線61などを設けない液晶パネル1に対しても、上記第1の実施の形態と同様の構成を適用することで、同様の作用効果を奏することができる。
また、電源配線の数およびソースドライバ22の個数など、液晶パネル1の細部は、上記構成に限定されるものではない。
さらに、表示素子としては、液晶パネル1以外でも、例えば有機EL表示素子など、様々な表示素子を対応させることができる。
1 表示素子としての液晶パネル
11 絶縁基板としてのガラス基板
22 駆動手段としてのソースドライバ
25 基板部
35 端子としてのバンプ
51 第1基板としてのバス配線部FPC
52 第2基板としてのインターフェース部FPC
55 第1配線としての電源配線
65 第2配線としての電源バス配線
69 基板上配線としてのガラス内接続バス配線
11 絶縁基板としてのガラス基板
22 駆動手段としてのソースドライバ
25 基板部
35 端子としてのバンプ
51 第1基板としてのバス配線部FPC
52 第2基板としてのインターフェース部FPC
55 第1配線としての電源配線
65 第2配線としての電源バス配線
69 基板上配線としてのガラス内接続バス配線
Claims (2)
- 絶縁基板と、
この絶縁基板の一主面上に設けられた複数の画素と、
前記絶縁基板の一主面上に実装され前記画素を駆動する複数の駆動手段と、
これら駆動手段を外部回路と接続する基板部とを具備し、
前記基板部は、
前記絶縁基板の一主面上に物理的に接続される第1基板と、
この第1基板に設けられ、一端部が、この第1基板の前記絶縁基板の一主面上の一端辺に位置するとともに、他端部が、前記駆動手段の端子に電気的に接続される第1配線と、
前記第1基板と別体に設けられ、前記絶縁基板の一主面上に物理的に接続されて、前記第1基板の前記絶縁基板の一主面上の一端辺に対して一端辺が離間されて対向する第2基板と、
この第2基板に設けられ、一端部が、この第2基板の前記絶縁基板の一主面上の前記一端辺に位置するとともに、他端部が外部回路に電気的に接続される第2配線と、
前記絶縁基板の一主面上に設けられ、前記第1配線の前記一端部と前記第2配線の前記一端部とを電気的に接続する基板上配線とを備えている
ことを特徴とした表示素子。 - 前記基板上配線は、前記第1基板の一端辺および前記第2基板の一端辺に対して垂直な直線状に設けられている
ことを特徴とした請求項1記載の表示素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190324A JP2008020529A (ja) | 2006-07-11 | 2006-07-11 | 表示素子 |
US11/822,819 US20080018849A1 (en) | 2006-07-11 | 2007-07-10 | Display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190324A JP2008020529A (ja) | 2006-07-11 | 2006-07-11 | 表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008020529A true JP2008020529A (ja) | 2008-01-31 |
Family
ID=38971119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190324A Pending JP2008020529A (ja) | 2006-07-11 | 2006-07-11 | 表示素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080018849A1 (ja) |
JP (1) | JP2008020529A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248218A (ja) * | 2010-05-28 | 2011-12-08 | Optrex Corp | 表示装置 |
JP2014056238A (ja) * | 2012-09-12 | 2014-03-27 | Lg Display Co Ltd | 電源リンク配線を含む表示装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8711570B2 (en) | 2011-06-21 | 2014-04-29 | Apple Inc. | Flexible circuit routing |
TWI525378B (zh) * | 2013-12-06 | 2016-03-11 | 友達光電股份有限公司 | 主動元件陣列基板和顯示面板 |
TWI657516B (zh) * | 2018-07-27 | 2019-04-21 | 矽品精密工業股份有限公司 | 承載結構及封裝結構 |
CN109976050B (zh) * | 2019-04-15 | 2024-01-26 | 武汉华星光电技术有限公司 | 显示面板及适用于该显示面板的芯片 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100385082B1 (ko) * | 2000-07-27 | 2003-05-22 | 삼성전자주식회사 | 액정 표시 장치 |
JP4314084B2 (ja) * | 2002-09-17 | 2009-08-12 | シャープ株式会社 | 表示装置 |
-
2006
- 2006-07-11 JP JP2006190324A patent/JP2008020529A/ja active Pending
-
2007
- 2007-07-10 US US11/822,819 patent/US20080018849A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248218A (ja) * | 2010-05-28 | 2011-12-08 | Optrex Corp | 表示装置 |
JP2014056238A (ja) * | 2012-09-12 | 2014-03-27 | Lg Display Co Ltd | 電源リンク配線を含む表示装置 |
US10008156B2 (en) | 2012-09-12 | 2018-06-26 | Lg Display Co., Ltd. | Display device including power link line |
Also Published As
Publication number | Publication date |
---|---|
US20080018849A1 (en) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6004560B2 (ja) | 表示装置 | |
JP5274564B2 (ja) | フレキシブル基板および電気回路構造体 | |
US20070013856A1 (en) | Flexible printed circuit and display device using the same | |
KR20080001975A (ko) | 표시 기판 및 이를 구비한 표시 장치 | |
KR102502077B1 (ko) | 표시 장치 및 이의 제조 방법 | |
US9305990B2 (en) | Chip-on-film package and device assembly including the same | |
KR102458382B1 (ko) | 표시 장치 및 이의 제조 방법 | |
CN101127172A (zh) | 有机发光二极管显示器及其制造方法 | |
JP2008020529A (ja) | 表示素子 | |
US7483109B2 (en) | Space saving on peripheral rim outside display pixel region in display device | |
JP4228948B2 (ja) | 表示装置 | |
JP5512589B2 (ja) | ドライバー集積回路チップの電源連結構造 | |
US20080119069A1 (en) | Board device and board | |
JP2008033094A (ja) | 表示装置 | |
JP2016224297A (ja) | 表示装置 | |
JP2007011030A (ja) | 表示装置及びその製造方法 | |
JP2006235056A (ja) | 液晶表示素子 | |
KR20210085642A (ko) | 표시장치 | |
JP2005268282A (ja) | 半導体チップの実装体及びこれを用いた表示装置 | |
KR20070051619A (ko) | 양방향 표시가 가능한 오엘이디 디스플레이 소자 | |
KR102513388B1 (ko) | 협 베젤 구조를 갖는 평판 표시 장치 | |
KR20140117008A (ko) | 유기 발광 표시 장치 | |
TWI338354B (ja) | ||
WO2016158747A1 (ja) | 部品実装用フレキシブル基板および表示装置 | |
JP2005301161A (ja) | 表示装置 |