TWI728753B - 顯示面板 - Google Patents

Abstract

一種顯示面板，包括多個畫素、閘極驅動電路以及M條訊號線。閘極驅動電路電性連接於這些畫素。各訊號線的相對兩端分別與一晶片與閘極驅動電路電性連接，且晶片適於提供M個訊號分別至M條訊號線以傳遞至閘極驅動電路，其中M條訊號線中的一第N條訊號線跨設N-1條的訊號線。一訊號線的至少一被跨設處的跨線面積由標準訊號特徵時間比例及標準跨線面積來決定。另一種顯示面板亦被提出。

Description

顯示面板

本發明是有關於一種顯示面板。

隨著科技的發展，顯示面板被廣泛地用於各種不同的應用場所，消費者對面板大尺寸化及顯示性能提升的需求日漸提升，面板產業朝向更大尺寸及超高畫質技術邁進，其中現行超高畫質技術的主流是4K(4K resolution)、8K(8K resolution)技術，4K技術標準是螢幕上水平解析度、垂直解析度分別需要達到4096像素、2160像素，即4K技術所用的面板畫素數量共約884萬個畫素。另一方面，8K技術標準則是螢幕上水平解析度、垂直解析度分別需要達到7680像素和4320像素，即8K技術所用的面板畫素數量共約3314萬個畫素。

然而，畫素數量急遽增加，用以控制這些畫素的訊號走線的數量亦急遽增加，走線與走線之間的耦合效應會嚴重影響訊號的充、放電時間(或稱上升時間、下降時間)，導致訊號嚴重失真，引發了亮暗線的問題，致使現有顯示面板的顯示品質不佳。

本發明提供一種顯示面板，具有良好的顯示品質。

本發明的一實施例中的顯示面板，包括多個畫素、閘極驅動電路以及M條訊號線。閘極驅動電路電性連接於這些畫素。各訊號線的相對兩端分別與一晶片與閘極驅動電路電性連接，且晶片適於提供M個訊號分別至M條訊號線以傳遞至閘極驅動電路，其中M條訊號線中的一第N條訊號線跨設N-1條的訊號線，且N-1條的訊號線位於第N條訊號線與閘極驅動電路之間，其中N、M皆為正整數，M

N，且M

2。經由M條訊號線中的一標準訊號線傳遞至閘極驅動電路後的訊號為一標準訊號，標準訊號具有一標準訊號特徵時間比，標準訊號線跨設這些訊號線中的一訊號線的跨線面積定義為一標準跨線面積。m條訊號線中的一訊號線的至少一被跨設處的跨線面積由標準訊號特徵時間比例及標準跨線面積來決定，其中標準訊號特徵時間比例Rs定義為：

其中，T_G代表為標準訊號在閘極驅動電路處的訊號特徵時間，T_S代表為標準訊號在晶片處的訊號特徵時間。

在本發明的一實施例中，上述的第N條訊號線跨設N-1條的訊號線的N-1個跨線面積彼此相同，且N-1個跨線面積不同於標準跨線面積。

在本發明的一實施例中，上述的第N條訊號線跨設N-1 條的訊號線的N-1個跨線面積中的至少一部分由遠離閘極驅動電路至靠近閘極驅動電路的方向漸變，且N-1個跨線面積的至少一部分不同於標準跨線面積。

在本發明的一實施例中，上述的這些訊號線中的一者的至少一被跨設處的數量為多個，這些被跨設處的其中之一稱為一第一被跨設處，除了第一被跨設處的其他被跨設處稱為至少一第二被跨設處。第一被跨設處的一第一跨線面積不同於至少一第二被跨設處的至少一第二跨線面積，且至少一第二跨線面積等於該標準跨線面積。

在本發明的一實施例中，上述的這些訊號線中的一者的至少一被跨設處的數量為多個，這些被跨設處的跨線面積皆為相同。

本發明的一實施例中的顯示面板，包括多個畫素、閘極驅動電路、第一訊號線、第二訊號線以及第三訊號線。各第一至第三訊號線的相對兩端與一晶片與閘極驅動電路電性連接，晶片適於提供第一訊號、第二訊號及第三訊號分別至第一訊號線、第二訊號線及第三訊號線以傳遞至閘極驅動電路。第一訊號線跨設第二訊號線與第三訊號線，第二訊號線與第三訊號線位於第一訊號線與閘極驅動電路之間。第二訊號線跨設第三訊號線，且第三訊號線位於第二訊號線與閘極驅動電路之間。第一訊號線作為一標準訊號，且第一訊號為一標準訊號，標準訊號具有一標準訊號特徵時間比，標準訊號線跨設這些訊號線中的一訊號線的跨線面 積定義為一標準跨線面積。第二訊號線與第三訊號線的至少一被跨設處的跨線面積由該標準訊號特徵時間比例及標準跨線面積來決定，其中標準訊號特徵時間比例Rs定義為：

其中，TG代表為標準訊號在閘極驅動電路處的訊號特徵時間，TS代表為標準訊號在晶片處的訊號特徵時間。

在本發明的一實施例中，上述的顯示面板，更包括一第四訊號線。第四訊號線的相對兩端與晶片與閘極驅動電路電性連接。晶片更適於提供一第四訊號至第四訊號線以傳遞至閘極驅動電路。第一訊號線跨設第二訊號線、第三訊號線及第四訊號線，第二訊號線、第三訊號線及第四訊號線位於第一訊號線與閘極驅動電路之間。第二訊號線跨設第三訊號線與第四訊號線，且第三訊號線與第四訊號線位於第二訊號線與閘極驅動電路之間。第三訊號線跨設第四訊號線，且第四訊號線位於第三訊號線與閘極驅動電路之間。

在本發明的一實施例中，上述的第一至第四訊號線中的一者跨設對應的訊號線的所有跨線面積彼此相同且不同於標準跨線面積。

在本發明的一實施例中，上述的第一至第四訊號線中的一者跨設對應的訊號線的至少一部分的跨線面積由遠離閘極驅動電路至靠近閘極驅動電路的方向漸變，且至少一部分的跨線面積 不同於該標準跨線面積。

在本發明的一實施例中，上述的第四訊號線至第一訊號線中的一者的至少一被跨設處的數量為多個，這些被跨設處的其中之一稱為一第一被跨設處，除了第一被跨設處的其他被跨設處稱為至少一第二被跨設處。第一被跨設處的一第一跨線面積不同於至少一第二被跨設處的至少一第二跨線面積，且至少一第二跨線面積等於標準跨線面積。

在本發明的一實施例中，上述的第四訊號線至第一訊號線中的一者的至少一被跨設處的數量為多個，這些被跨設處的跨線面積皆為相同。

基於上述，在本發明實施例的顯示面板中，在晶片與閘極驅動電路之間的訊號線的幾何設計考量了標準訊號特徵時間比例及標準跨線面積等參數，而可使各訊號線的訊號特徵時間比例與標準訊號特徵時間比例一致，因此當晶片經由這些訊號線傳輸訊號至閘極驅動電路時，這些訊號較不容易失真，故顯示面板較不容易有亮暗線的問題而具有良好的顯示品質。

1:參考顯示面板

100:顯示面板

110:閘極驅動電路

120、1216~1201、1216’~1201’、1216a~1201a:訊號線

122(16)~122(1)、122’(16)~122’(1)、122a(16)~122a(1):縱線段

124(16)~122(1)、124’(16)~124’(1)、124a(16)~124a(1):橫線段

126、126’:轉折處

As:標準跨線面積

A1:第1個跨設處的跨線面積

A2:第2個跨設處的跨線面積

AA:主動區

C:晶片

EA:邊框區

GOA:GOA區

P:畫素

PD:垂直方向

HD:水平方向

S1~S16:訊號

SR:訊號接收端

SO:訊號輸出端

t:訊號延遲時間

T:週期

圖1A為本發明的一實施例的顯示面板的上視示意圖。

圖1B是圖1A的區域A的局部放大示意圖。

圖2是晶片提供的多組訊號的示意圖。

圖3A是參考顯示面板的上視示意圖。

圖3B是參考顯示面板的訊號特徵時間與耦合係數資訊的關係表。

圖4是圖1B實施例的顯示面板的訊號特徵時間與跨線面積的關係表。

圖5為圖1A的區域A的另一實施例的局部放大示意圖。

圖6為圖5實施例的顯示面板的訊號特徵時間與跨線面積的關係表。

圖1A為本發明的一實施例的顯示面板的上視示意圖。圖1B是圖1A的區域A的局部放大示意圖。圖2是晶片提供的多組訊號的示意圖。

請參照圖1A與圖1B，顯示面板100具有主動區AA、GOA區GOA及邊框區EA。顯示面板100包括多個畫素P、閘極驅動電路110以及M條訊號線120。於以下段落中會詳細地說明上述各元件與各元件之間的配置方式。

這些畫素P設置於主動區AA中。主動區AA內設有畫素電路(未示出)以與這些畫素P及閘極驅動電路110電性連接。因此，這些畫素P可接受由閘極驅動電路110來的訊號，而顯示一顯示 畫面。

閘極驅動電路110設置於GOA區GOA，且與位於主動區AA內的這些畫素P及位於邊框區EA的這些訊號線120電性連接。顯示面板100是利用陣列基板行驅動技術(GOA,Gate on Array)技術，即將閘極驅動電路110與這些畫素P直接整合於主動元件陣列基板(未示出)上，而可實現窄邊框的技術效果。

M條訊號線120設置於邊框區EA，且各訊號線120分別具有彼此相對的一訊號接收端SR與一訊號輸出端SO(僅標出一組)。訊號接收端SR與晶片C電性連接。訊號輸出端SO與閘極驅動電路110電性連接。這些訊號線120可分為多個週期T，其中每一個週期T例如是包括16條訊號線，但本發明不以週期T內的訊號線的數量為限。於此處所謂的這些訊號線120可分為多個週期T的意思是每特定數量(例如是16個)的訊號線120具有一特定排列與線寬設計方式，且其他週期T亦具有一樣的特定排列與線寬設計方式，圖1B以示出一個週期T為例。於以下段落中以一個週期T內的訊號線120進行討論。

詳細來說，各訊號線120包括彼此位於不同層的縱線段122及橫線段124，其中縱線段122處於位置較低的層，而橫線段124則處於位置較高的層。縱線段122與橫線段124交會於轉折處126，其中轉折處126例如是一導電孔(Via hole，或稱導通孔)，縱線段122與橫線段124藉由此轉折處126彼此連接。縱線段122例如是以垂直方向PD延伸，而橫線段124例如是以水平方向HD 延伸，但不以此為限。並且，在遠離閘極驅動電路110處至靠近閘極驅動電路110處的方向上，依據不同訊號線120所具有的縱線段122至閘極驅動電路110的距離來看，這些訊號線120的一者具有離閘極驅動電路110最遠的縱線段122稱為第16訊號線1216，而這些訊號線120的一者具有離閘極驅動電路110最近的縱線段122稱為第1訊號線1201，其他的以此類推，也就是這些訊號線120依據縱線段122至閘極驅動電路110的不同距離依序被稱為第16條訊號線1216(可被視為第一訊號線)、第15條訊號線1215(可被視為第二訊號線)、第14條訊號線(可被視為第三訊號線)、第13條訊號線(可被視為第四訊號線)、...第1條訊號線1201。這16(M)條中的一第N條訊號線跨設N-1條訊號線，且N-1條訊號線位於第N條訊號線與閘極驅動電路110之間，其中N、M皆為正整數，M

N，且M

2。舉例來說，當N=M=16時，第16條訊號線1216的橫線段124(16)跨設15(N-1=16-1)條訊號線的縱線段122(第15條至第1條訊號線1215~1201)而具有15個跨設處。當M>N=15時第15條訊號線1215跨設14(N-1=15-1)條訊號線而具有14個跨設處，其他以此類推，其中因縱線段122與橫線段124彼此位於不同層，故跨設處亦可被視為一訊號線的縱線段122與其他訊號線的橫線段124的重疊處。而當M>N=1時，第1條訊號線1201跨設0(N-1=1-1)條訊號線，也就是第1條訊號線1201沒有跨設訊號線，故沒有跨設處。

應注意的是，圖1B中的標號122(16)代表的是：第16條 訊號線1216的縱線段122，標號124(16)代表的是：第16條訊號線1216的橫線段124，其他以此類推。

晶片C適於提供多個訊號S1~S16分別至一個週期T內的訊號線120。詳言之，晶片C提供訊號S16至第16條訊號線1216以傳遞至閘極驅動電路110，提供訊號S15至第15條訊號線1215以傳遞至閘極驅動電路110，其他的以此類推。如圖2所示，各訊號S1至S16例如是兩兩相同的訊號一組，且組與組之間具有一訊號延遲時間t(單位：秒)。舉例來說，訊號S16、S15彼此振幅、波形皆相同，且訊號S14、S13兩者彼此振幅、波形皆相同，但兩組訊號間的訊號起始時間差為t秒，即此組訊號S16、S15的起始時間(或結束時間)較下一組訊號S14、S13的起始時間(或結束時間)快t秒。下一組訊號S12、S11的起始時間(或結束時間)較更下一組訊號S10、S9的起始時間(或結束時間)快t秒，以下以此類推。

圖3A是參考顯示面板的上視示意圖。圖3B是參考顯示面板的訊號特徵時間與耦合係數資訊的關係表。圖4是圖1B實施例的顯示面板的訊號特徵時間與跨線面積的關係表。

為了要說明圖1B中各訊號線跨線面積設計方式，於以下的段落中會搭配圖1B、圖3A、圖3B及圖4來詳細地說明本實施例的顯示面板100的跨線面積設計方式及技術效果。

請先參照圖3A，圖3A的參考顯示面板1大致上與圖1B的顯示面板100相似，其主要差異在於：各訊號線120’的跨線寬度彼此實質上相同。故，這些所有的跨設處的跨線面積因跨線寬 度彼此實質上相同的關係，故皆實質上相同。

請再參照圖3B，圖3B上方橫排代表的是不同訊號線的縱線段，最左邊縱排代表的是不同訊號線的橫線段。上方橫排與最左邊縱排之間的多個數值為耦合係數資訊，而最右邊縱排的比例R代表的意思是訊號特徵時間比例R，其中訊號特徵時間可為訊號的上升時間(rise time)或訊號的下降時間(fall time)，上升時間的定義是：訊號從穩態值的10%上升至穩態值90%所需的時間，下降時間的定義是：訊號從穩態值的90%下降至穩態值的10%所需的時間。訊號特徵時間比例R被定義為如下：

T_G代表為訊號在閘極驅動電路110處的訊號特徵時間，T_S代表為訊號在晶片C處的訊號特徵時間。為求方便說明，以下的段落皆以下降時間當作是訊號的訊號特徵時間。

請再參照圖3A，耦合係數資訊的成因是：上述訊號S16~S1在傳遞的過程中，因訊號線120’之間的距離不是很遠，彼此之間具有耦合現象。因此，當一特定訊號沿著對應的訊號線傳遞至閘極驅動電路110時，會被其他訊號線120’所影響。請同時參照圖3A，以訊號S16為例，訊號S16會從第16條訊號線1216’的縱線段122’(16)沿著垂直方向PD傳遞至轉折處126’，然後再轉折至水平方向HD跨設15個跨設處而傳遞至閘極驅動電路110。請參照圖3B，舉例來說，標號122’14與124’16所對應的耦合係數資訊值為98.17%，即代表：第14條訊號線1214’因被第16條 訊號線1216’的橫線段124’(16)跨設而兩者之間具有耦合關係，上述的耦合係數資訊值為耦合關係對訊號下降時間的影響程度。因此，訊號S16在經過15個跨設處後，其被影響的程度就是：標號124’(16)那一橫排的除了自身耦合係數資訊值(即標號122’(16)、124’(16)對應數耦合係數資訊值100.00%)外的所有耦合係數資訊值的乘積，即：100.00%*98.17%*98.17%*100.00%*100.00%*99.82%*99.82%*100.00%*100.00%*100.00%*100.00%*106.71%*106.71%*109.32%*109.32%=130.68%。其中，訊號特徵時間比例R為130.68%，代表的意思是：若訊號S16在晶片C處的下降時間令為f，經過第16條訊號線1216的傳輸後，在閘極驅動電路110處的訊號S16的下降時間為f*130.68%。

另，為求完整說明，再以訊號S14為例。請參照圖3A，訊號S14會從第14訊號線1214’的縱線段122沿著垂直方向PD傳遞至轉折處126，然後再轉折至水平方向HD跨設13個跨設處而傳遞至閘極驅動電路110。但，位於第14條訊號線1214’左邊的第16條、第15條訊號線1216’、1215’也會對第14訊號線1214’產生耦合效應。因此，訊號S14被影響的程度就是：標號124’(14)那一橫排的除了自身耦合係數資訊外的所有耦合係數資訊值的乘積，即：102.14%*102.14%*100.00%*98.17%*98.17%*100.00%*1 00.00%*99.82%*99.82%*100.00%*100.00%*100.00%*100.00%*106.71%*106.71%=114.08%。其中，訊號特徵時間比例R為114.08%，代表的意思是：若訊號S14在晶片C處的下降時間為f’，訊號S14經過第14條訊號線1214’的傳輸後，在閘極驅動電路110處的訊號S14的下降時間為f’*114.08%。

承上述，由圖3B最右方縱排的比例R可看出：這些訊號S16~S1傳遞至閘極驅動電路110後的訊號下降時間或多或少有些不同，其訊號特徵時間比例R例如是落在130.68%至114.30%的範圍內，其訊號特徵時間比例R的標準差例如是9.66%，而這導致了參考顯示面板1具有亮暗線的問題。

相對而言，圖1B的訊號線的跨線面積則依據以下的設計原則來進行設計。

為了要消除亮暗線的問題，本實施例的訊號線120的設計的主要目標是：要讓所有的訊號S16~S1的下降時間被影響的訊號特徵時間比例R設計為一致，舉例來說，本實施例以圖1B的第16條訊號線1216作為標準訊號線，由標準訊號線傳遞的訊號S16作為標準訊號，此標準訊號S16所具有訊號特徵時間比稱為標準訊號特徵時間比Rs，即第16條訊號線1216所對應的訊號特徵時間比例130.68%。並且，將第16條訊號線1216跨設這些訊號線120的一訊號線的跨線面積定義為一標準跨線面積As，於本實施例中，例如是將第16條訊號線1216跨設第15條訊號線1215的 跨線面積定義為標準跨線面積As。也就是說，本實施例的訊號線120的設計目標是要讓其他訊號線120所分別具有的訊號特徵時間比例R與標準訊號特徵時間比例Rs一致。

應注意的是，上述的選擇只是為了方便說明而舉例，於其他實施例中，亦可選擇其他訊號線當作標準訊號線，也可選擇其他跨線面積作為標準跨線面積，本發明並不以此為限。

接著，因訊號特徵時間比例R主要被影響的因素是訊號線被跨設處的面積大小，也就是說，調整跨線面積前的訊號線的訊號特徵時間比例Rp需要與調整後所有被跨設處的跨線面積/標準跨線面積(

×…×

)相乘後，要等於標準訊號特徵時間比例Rs。即，除了標準訊號線(即第16條訊號線1216)外的任一訊號線120符合以下公式(2)：

其中，Rp代表的是：尚調整跨線面積前的訊號線的訊號特徵時間比，A₁~A_m分別代表的是調整後訊號線被跨設的m個跨設處的跨線面積。A_S代表的是標準訊號線的標準跨線面積。於以下的段落中會搭配圖3B及圖4來說明上述公式(2)的主要用法。

首先，請參照圖1B，因第16條訊號線1216是標準訊號線，所以第16條訊號線1216的線寬與圖3A的第16條訊號線1216’的線寬實質上相同。

接著，請參照圖4，因本實施例中是將第16條訊號線1216跨設第15條訊號線1215的跨線面積定義為標準跨線面積As，也 就是圖4第15條訊號線1215的縱線段122(15)與第16條訊號線1216的橫線段124(16)所對應的數值，其中標準跨線面積As令為1.00。

接著，請參照圖1B及圖4，針對第15條訊號線1215，因第15條訊號線1215的縱線段122(15)被第16條訊號線1216的橫線段124(16)跨設，而具有一個跨設處。尚未調整前的第15條訊號線1215’的訊號特徵時間比例R剛好為130.68%。代入上述公式(2)後，因此，調整後的第15條訊號線1215的一個被跨設處的跨線面積A₁應要符合以下方程式：

故，調整後的第15條訊號線1215的一被跨設處的跨線面積A₁要等於130.68%/130.68%=1.00，即圖4中第15條訊號線1215的縱線段122(15)與第16條訊號線1216的橫線段124(16)所對應的數值1.00。

接著，請參照圖1B及圖4，針對第14條訊號線1214，因第14條訊號線1214的縱線段122(14)被第16條、第15條訊號線1216、1215的橫線段124(16)、124(15)跨設，而具有兩個被跨設處A₁、A₂。又，尚未調整前的第14條訊號線1214’的訊號特徵時間比例R為114.08%。因此，調整後的第14條訊號線1214的兩個被跨設處的兩個跨線面積A₁、A₂應要符合以下方程式：

故，調整後的第14條訊號線1214的兩個被跨設處的兩個跨線面 積A₁、A₂的相乘積要等於130.68%/114.08%=1.15。於圖4中，令A₁的跨線面積與標準跨線面積As相同，即為1.00，因此A₂處的跨線面積則為1.15。即圖4中第14條訊號線1214的縱線段122(14)與第16條訊號線1216的橫線段124(16)所對應的數值1.00以及第14條訊號線1214的縱線段122(14)與第15條訊號線1215的橫線段124(15)所對應的數值1.15。

接著，其他的訊號線的被跨設處依據上述方式進行跨線面積調整，於此不再贅述。據此，可得到如同圖4的訊號特徵時間與跨線面積的關係表。

承上述，在16條訊號線1216~1201的縱線段122(16)~122(1)中，部分訊號線1215~1201被跨設處的數量為一至多個。為求方便說明，以第14條訊號線1214為例，第14條訊號線1214的縱線段122(14)被第16條、第15條訊號線1216、1215跨設，而具有兩個跨設處，其中被第15條訊號線1215跨設的跨設處稱為第一被跨設處，而被第16條訊號線1216跨設的跨設處稱為第二被跨設處，第一被跨設處的第一跨線面積(見圖4，數值1.15)不同於第二被跨設處的第二跨線面積(見圖4，數值1.00)，其他訊號線以此類推。

在第14條訊號線1214中，因第一跨線面積A₁與第二跨線面積A₂的乘積值需要等於1.15，但在圖1B的設計，是令第一跨線面積A₁為1.00，而第二跨線面積A₂就設計為1.15。也就是說，本實施例中是將第14條訊號線1214的線寬調整集中於某些 被跨設處。再以第6條訊號線1206為例，本實施例將第6條訊號線1206的線寬調整集中於被第15條、第7條訊號線1215、1207跨設的兩個跨設處(見圖1B的兩個圈選處與圖4，分別1.15、0.90)，其他的跨設處則不調整。其他訊號線以此類推。

由上述可知，由於本實施例的訊號線120的幾何設計考量了標準訊號特徵時間比例Rs及標準跨線面積A_S等參數，而可使各訊號線的訊號特徵時間比例R與標準訊號特徵時間比例Rs一致，因此當晶片C經由這些訊號線120傳輸訊號至閘極驅動電路110時，這些訊號S16~S1較不容易失真，故本實施例的顯示面板100較不容易有亮暗線的問題而具有良好的顯示品質。

由另一觀點來看，請參照圖1B及圖4，這些訊號線120中的第N條訊號線跨設N-1條的訊號線的N-1個跨線面積彼此相同，且N-1個跨線面積不同於標準跨線面積A_S。詳細來說，於本實施例中，N為15、7或3。也就是說，第15條訊號線1215跨設14條訊號線的14個跨線面積彼此相同(例如14個跨線面積皆是1.15)，第7條訊號線1207跨設6條訊號線的6個跨線面積彼此相同(例如6個跨線面積皆是0.90)，第3條訊號線1203跨設2條訊號線的2個跨線面積彼此相同(例如2個跨線面積皆是0.99)。在本實施例中，藉由將跨線面積設計為彼此相同，訊號線較容易被製造。

在此必須說明的是，下述實施例沿用前述實施例的部分內容，省略了相同技術內容的說明，關於相同的元件名稱可以參 考前述實施例的部分內容，下述實施例不再重複贅述。

圖5為圖1A的區域A的另一實施例的局部放大示意圖。圖6為圖5實施例的顯示面板的訊號特徵時間與跨線面積的關係表。

請參照圖5及圖6，基本上圖5的這些訊號線120a設計概念類似於圖1B的設計概念，也就是除了標準訊號線(即第16條訊號線1216a)外的任一訊號線120符合公式(2)：

於以下的段落中會搭配圖3B、圖5及圖6來說明上述公式(2)的主要用法。基本上，圖5及圖6的設計標準與圖1A與圖4的設計標準相同，於此不再贅述。

請參照圖5、圖6，因本實施例中是將第16條訊號線1216a跨設第15條訊號線1215a的跨線面積定義為標準跨線面積As，也就是圖5中第15條訊號線1215a的縱線段122a(15)與第16條訊號線1216a的橫線段124a(16)所對應的數值，其中標準跨線面積As令為1.00。

接著，請參照圖5，針對第15條訊號線1215a，因第15條訊號線1215a的縱線段122a(15)被第16條訊號線1216a的橫線段124a(16)跨設，而具有一個跨設處。請參照圖6，尚未調整前的第15條訊號線1215’的訊號特徵時間比例R剛好為130.68%。因此，調整後的第15條訊號線1215a的一個被跨設處的跨線面積A₁應要符合以下方程式：

故，調整後的第15條訊號線1215a的一被跨設處的跨線面積A₁要等於130.68%/130.68%=1.00，即圖6中第15條訊號線1215a的縱線段122a(15)與第16條訊號線1216a的橫線段124a(16)所對應的數值。

接著，請參照圖5，針對第14條訊號線1214a，因第14條訊號線1214a的縱線段122(14)被第16條、第15條訊號線1216a、1215a的橫線段124a(16)、124a(15)跨設，而具有兩個被跨設處A₁、A₂。又，尚未調整前的第14條訊號線1214’的訊號特徵時間比例R為114.08%。因此，調整後的第14條訊號線1214的兩個被跨設處的兩個跨線面積A₁、A₂應要符合以下方程式：

故，調整後的第14條訊號線1214a的兩個被跨設處的兩個跨線面積A₁、A₂的相乘積要等於130.68%/114.08%=1.15。於圖6中，是將1.15開二次方根，而得到A₁、A₂分別應為1.07、1.07。即圖6中第14條訊號線1214a的縱線段122a(14)與第16條訊號線1216a的橫線段124a(16)所對應的數值1.07以及第14條訊號線1214a的縱線段122a(14)與第15條訊號線1215a的橫線段124a(15)所對應的數值1.07。

接著，其他的訊號線的被跨設處依據上述方式進行跨線面積調整，於此不再贅述。據此，可得到如同圖6的訊號特徵時間與跨線面積的關係表。

承上述，在16條訊號線1216a~1201a的縱線段122a(16)~122a(1)中，部分訊號線1215a~1201a被跨設處的數量為一至多個。為求方便說明，以第14條訊號線1214a為例，第14條訊號線1214a的縱線段122a(14)被第16條、第15條訊號線1216a、1215a跨設，而具有兩個跨設處。第14條訊號線1214a的兩個被跨設處的跨線面積皆相同，且分別例如是1.07、1.07。

在第14條訊號線1214a中，因這些被跨設處的跨線面積的乘積值需要等於1.15。在本實施例採取的訊號線幾何設計方式是：幾何平均地調整用來覆蓋第14條訊號線1214a的兩個被跨設處的訊號線(即第16條、第15條訊號線1216a、1215a)。再以第13條訊號線1213a為例，因這些被跨設處的跨線面積的乘積值要符合以下方程式：

故，調整後的第13條訊號線1213a的三個被跨設處的兩個跨線面積A₁、A₂、A₃的相乘積要等於130.68%/114.08%=1.15。於圖6中，是將1.15開三次方根，而得到A₁、A₂、A₃分別應為1.05、1.05、1.05。即圖6中第13條訊號線1213a的縱線段122a(13)與第16條訊號線1216a的橫線段124a(16)所對應的數值1.05、第13條訊號線1213a的縱線段122a(13)與第15條訊號線1215a的橫線段124a(15)所對應的數值1.05，以及第13條訊號線1213a的縱線段122a(13)與第15條訊號線1215a的橫線段124a(15)所對應的數值1.05。換言之，在本實施例採取的訊號線幾何設計方式是：幾何平 均地調整用來覆蓋第13條訊號線1213a的三個被跨設處的訊號線(即第16條、第15條、第14條訊號線1216a、1215a、1214a)的跨線面積A₁、A₂、A₃。

由另一觀點來看，請參照圖5及圖6，這些訊號線120中的第N條訊號線跨設N-1條的訊號線的N-1個跨線面積中的至少一部分由遠離閘極驅動電路110至靠近閘極驅動電路110的方向漸變，且N-1個的跨線面積的至少一部分不同於標準跨線面積A_S。詳細來說，於本實施例中，N為16~8。以第16條訊號線1216a為例，第16條訊號線1216a跨設15條訊號線的15個跨線面積中的8個跨線面積(即圖6中橫線段124a(16)對應到的8個縱線段122a(14)~122a(7)的數字)由遠離閘極驅動電路110至靠近閘極驅動電路110方向漸變，其他的以此類推。

應注意的是，圖5與圖6跨線面積的設計只是一種示範例，本發明並不限於圖5與圖6的設計。於其他的實施例中，亦可以是集中於7個~2個的跨線面積，或者是，9個到15個的跨線面積，只要跨線面積的面積變化設計符合上述的公式(2)，皆在本發明的範疇內，本發明並不以此為限。

綜上所述，在本發明實施例的顯示面板中，在晶片與閘極驅動電路之間的訊號線的幾何設計考量了標準訊號特徵時間比例及標準跨線面積等參數，而可使個訊號線的訊號特徵時間比例與標準訊號特徵時間比例一致，因此當晶片經由這些訊號線傳輸訊號至閘極驅動電路時，這些訊號較不容易失真，故顯示面板較 不容易有亮暗線的問題而具有良好的顯示品質。

100:顯示面板

110:閘極驅動電路

120、1216~1201:訊號線

122(16)~122(1):縱線段

124(16)~122(1):橫線段

126:轉折處

As:標準跨線面積

A1:第1個跨設處的跨線面積

A2:第2個跨設處的跨線面積

GOA:GOA區

PD:垂直方向

HD:水平方向

SR:訊號接收端

SO:訊號輸出端

T:週期

Claims (11)

1. 一種顯示面板，包括： 多個畫素； 一閘極驅動電路，電性連接於該些畫素；以及 M條訊號線，各該訊號線的相對兩端分別與一晶片與該閘極驅動電路電性連接，且該晶片適於提供M個訊號分別至該M條訊號線以傳遞至該閘極驅動電路，其中該M條訊號線中的一第N條訊號線跨設N-1條的訊號線，且該N-1條的訊號線位於該第N條訊號線與該閘極驅動電路之間，其中N、M皆為正整數，M≥N，且M≥2， 其中，經由該M條訊號線中的一標準訊號線傳遞至該閘極驅動電路後的該訊號為一標準訊號，該標準訊號具有一標準訊號特徵時間比，該標準訊號線跨設該些訊號線中的一該訊號線的跨線面積定義為一標準跨線面積， 其中，該m條訊號線中的一該訊號線的至少一被跨設處的跨線面積由該標準訊號特徵時間比例及該標準跨線面積來決定， 其中該標準訊號特徵時間比例Rs定義為：

   

   =Rs 其中，T _G代表為該標準訊號在該閘極驅動電路處的訊號特徵時間，T _S代表為該標準訊號在該晶片處的訊號特徵時間。
2. 如申請專利範圍第1項所述的顯示面板，其中， 該第N條訊號線跨設N-1條的訊號線的N-1個跨線面積彼此相同，且該N-1個跨線面積不同於該標準跨線面積。
3. 如申請專利範圍第1項所述的顯示面板，其中， 該第N條訊號線跨設N-1條的訊號線的N-1個跨線面積中的至少一部分由遠離該閘極驅動電路至靠近該閘極驅動電路的方向漸變，且該N-1個跨線面積的該至少一部分不同於該標準跨線面積。
4. 如申請專利範圍第1項所述的顯示面板，其中， 該些訊號線中的一者的該至少一被跨設處的數量為多個，該些被跨設處的其中之一稱為一第一被跨設處，除了該第一被跨設處的其他被跨設處稱為至少一第二被跨設處， 其中，該第一被跨設處的一第一跨線面積不同於該至少一第二被跨設處的至少一第二跨線面積，且該至少一第二跨線面積等於該標準跨線面積。
5. 如申請專利範圍第2項所述的顯示面板，其中， 該些訊號線中的一者的該至少一被跨設處的數量為多個，該些被跨設處的跨線面積皆為相同。
6. 一種顯示面板，包括： 多個畫素； 一閘極驅動電路，電性連接於該些畫素； 一第一訊號線； 一第二訊號線；以及 一第三訊號線， 其中，各該第一至該第三訊號線的相對兩端與一晶片與該閘極驅動電路電性連接，該晶片適於提供一第一訊號、一第二訊號及一第三訊號分別至該第一訊號線、該第二訊號線及該第三訊號線以傳遞至該閘極驅動電路， 其中，該第一訊號線跨設該第二訊號線與該第三訊號線，該第二訊號線與該第三訊號線位於該第一訊號線與該閘極驅動電路之間， 該第二訊號線跨設該第三訊號線，且該第三訊號線位於該第二訊號線與該閘極驅動電路之間， 其中，該第一訊號線作為一標準訊號，且該第一訊號為一標準訊號，該標準訊號具有一標準訊號特徵時間比，該標準訊號線跨設該些訊號線中的一該訊號線的跨線面積定義為一標準跨線面積， 其中，該第二訊號線與該第三訊號線的至少一被跨設處的跨線面積由該標準訊號特徵時間比例及該標準跨線面積來決定， 其中該標準訊號特徵時間比例Rs定義為：

   

   =Rs 其中，T _G代表為該標準訊號在該閘極驅動電路處的訊號特徵時間，T _S代表為該標準訊號在該晶片處的訊號特徵時間。
7. 如申請專利範圍第6項所述的顯示面板，更包括一第四訊號線，該第四訊號線的相對兩端與該晶片與該閘極驅動電路電性連接，該晶片更適於提供一第四訊號至該第四訊號線以傳遞至該閘極驅動電路， 其中，該第一訊號線跨設該第二訊號線、該第三訊號線及該第四訊號線，該第二訊號線、該第三訊號線及該第四訊號線位於該第一訊號線與該閘極驅動電路之間， 該第二訊號線跨設該第三訊號線與該第四訊號線，且該第三訊號線與該第四訊號線位於該第二訊號線與該閘極驅動電路之間， 該第三訊號線跨設該第四訊號線，且該第四訊號線位於該第三訊號線與該閘極驅動電路之間。
8. 如申請專利範圍第7項所述的顯示面板，其中，該第一至該第四訊號線中的一者跨設對應的訊號線的所有跨線面積彼此相同且不同於該標準跨線面積。
9. 如申請專利範圍第7項所述的顯示面板，其中，該第一至該第四訊號線中的一者跨設對應的訊號線的至少一部分的跨線面積由遠離該閘極驅動電路至靠近該閘極驅動電路的方向漸變，且該至少一部分的跨線面積不同於該標準跨線面積。
10. 如申請專利範圍第7項所述的顯示面板，其中， 該第四訊號線至該第一訊號線中的一者的該至少一被跨設處的數量為多個，該些被跨設處的其中之一稱為一第一被跨設處，除了該第一被跨設處的其他被跨設處稱為至少一第二被跨設處， 其中，該第一被跨設處的一第一跨線面積不同於該至少一第二被跨設處的至少一第二跨線面積，且該至少一第二跨線面積等於該標準跨線面積。
11. 如申請專利範圍第7項所述的顯示面板，其中， 該第四訊號線至該第一訊號線中的一者的該至少一被跨設處的數量為多個，該些被跨設處的跨線面積皆為相同。

Images