TWI523203B - 半導體裝置和製造其之方法 - Google Patents
半導體裝置和製造其之方法 Download PDFInfo
- Publication number
- TWI523203B TWI523203B TW099127542A TW99127542A TWI523203B TW I523203 B TWI523203 B TW I523203B TW 099127542 A TW099127542 A TW 099127542A TW 99127542 A TW99127542 A TW 99127542A TW I523203 B TWI523203 B TW I523203B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage node
- bit line
- node contact
- forming
- contact plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000003860 storage Methods 0.000 claims description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 62
- 229920005591 polysilicon Polymers 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 74
- 238000005468 ion implantation Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明涉及一種半導體裝置，更具體地說，涉及一種包括一位元線的半導體裝置和製造其之方法。
最近，雖然半導體記憶裝置，特別是動態隨機存取記憶體(dynamic random access memory，DRAM)，是需要有大容量，然而由於在晶片尺寸增加上的限制，每個給定晶圓尺寸上的DRAM晶胞數量的增加是有限的。如果晶片尺寸增加，每片晶圓上的晶片數量減少並且裝置的生產率也減少。因此，晶胞佈局最近已經改變以減少晶胞面積，並且已經進行研究將更多記憶晶胞整合至一個晶圓內。
為了保護位元線的側壁，包括氮化物膜的間隔已被廣泛使用。然而，由於氮化物膜具有較高的介電常數，所以增加在位元線中的寄生電容。
此外，當形成一儲存節點接觸和一位元線的時候，兩個儲存節點接觸是一次形成的。雖然進行刻紋(damascene)過程以形成位元線，儲存節點接觸分為兩個接觸。然而，當一儲存節點接觸孔被刻蝕的時候，一覆蓋過程是用來降低在儲存電極和源極區域之間的接觸電阻。再者，當位元線鎢是由刻紋過程所形成的時候，包括鎢回蝕的過程。在鎢回蝕的過程中，儲存節點接觸插塞的多晶矽是一起蝕刻。
本發明的各種實施例是針對提供一半導體裝置和製作其之方法，包括以一氧化膜形成的一位元線間隔以減少寄生電容，以一線型形成的一儲存節點接觸以確保一圖案化邊緣，以及藉由多晶矽所形成的一儲存節點接觸插塞具有不同的濃度，從而減少漏電流。
根據本發明的實施例，一半導體裝置包括：一半導體裝置包括：一半導體基板，包括藉由一裝置隔離膜定義的一主動區域；一位元線孔，配置在該半導體基板的頂部上；一氧化物膜，配置於該位元線孔的側壁；以及一位元線傳導層，掩埋在包括該氧化物膜的該位元線孔中。一位元線間隔以一氧化物膜來形成，從而減少一寄生電容。
該半導體進一步包括：一儲存節點接觸孔，形成以與該位元線孔相鄰並且暴露該半導體基板；以及一儲存節點接觸插塞，掩埋在該儲存節點接觸孔中。
該儲存節點接觸插塞包括：一低濃度接觸插塞，配置在該儲存節點接觸孔的底部；以及一高濃度接觸插塞，配置在該儲存節點接觸孔中的低濃度接觸插塞的頂部，從而減少類似GIDL的漏電流。
該氧化物膜是配置在儲存節點接觸插塞的側壁處，形成在低濃度接觸插塞的氧化物膜的厚度是比形成在高濃度接觸插塞的氧化物膜的厚度還厚。在位元線傳導層上執行一回蝕過程，從而防止多晶矽層被蝕刻。
儲存節點接觸孔具有與一位元線相交的一線型，從而確保一圖案邊緣。
半導體裝置進一步包括一著陸插塞(landing plug)，包括多晶矽並且配置在半導體基板的頂部和位元線孔的底部中。
半導體裝置進一步包括一位元線硬遮罩，配置在位元線孔中的位元線傳導層上，從而絕緣該位元線傳導層。
位元線傳導層包括：一屏障金屬層，形成在該位元線孔的表面上；以及一傳導層，掩埋在包括該屏障金屬層的該位元線孔中。
半導體裝置進一步包括一掩埋閘極，其以一給定深度掩埋在半導體基板的主動區域和裝置隔離膜，從而減少位元線的寄生電容。
根據本發明的實施例，製造一半導體裝置的方法包括：形成一裝置隔離膜，定義一主動區域在一半導體基板中；形成一位元線孔在該半導體基板的頂部上；形成一氧化物膜在該位元線孔的側壁處；以及掩埋一位元線傳導層，位在包括氧化膜的該位元線孔中。一位元線間隔是以一氧化物膜來形成，以減少寄生蟲電容。
形成一氧化物膜在該位元線孔的側壁處包括執行一乾氧化過程或一自由基氧化過程。
在形成一氧化物膜在位元線孔的側壁觸之後，該方法進一步包括執行一回蝕過程在該位元線孔上，以移除配置在該位元線孔的底部的該氧化物膜。
在形成一位元線孔之前，該方法進一步包括形成一儲存節點接觸插塞在該半導體基板的頂部。
形成一位元線孔是被執行以分離該儲存節點接觸插塞，從而改善一圖案邊緣。
形成一儲存節點接觸插塞包括：形成一儲存節點接觸孔，其暴露該半導體基板；掩埋多晶矽在該儲存節點接觸孔中；在多晶矽中執行低濃度離子植入過程以形成一低濃度多晶矽層；以及在多晶矽中執行高濃度離子植入過程以形成一高濃度多晶矽層。
形成一儲存節點接觸插塞包括：形成一儲存節點接觸孔，其暴露該半導體基板：掩埋多晶矽在該儲存節點接觸孔的底部中；在多晶矽中執行低濃度離子植入過程以形成一低濃度多晶矽層；掩埋多晶矽在低濃度多晶矽層的頂部；以及在多晶矽中執行一高濃度離子植入過程，以在低濃度多晶矽層的頂部中形成高濃度多晶矽層。
形成一氧化物膜在該位元線的側壁處的步驟包括氧化該儲存節點接觸插塞的側壁，該低濃度多晶矽層的該氧化物膜的厚度是比該高濃度多晶矽層的氧化物膜的厚度還厚。在位元線傳導層的回蝕過程中，多晶矽層需要受到保護。
形成該儲存節點接觸孔以具有與該位元線相交的一線型，從而確保一圖案邊緣。
在形成一位元線傳導層之後，該方法進一步包括形成一位元線硬遮罩在位元線孔中的位元線傳導層的頂部，從而保護該位元線傳導層。
形成一位元線傳導層包括：形成一屏障金屬層在位元線孔的表面上；以及掩埋一傳導層在包括屏障金屬層的位元線孔中。
在形成一位元線孔之前，該方法進一步包括形成一掩埋閘極在晶胞區域的半導體基板中。
本發明將參考所附圖式來詳細描述。
圖1是一平面圖，說明根據本發明的實施例的一半導體裝置。
參照圖1，定義一主動區域12的裝置絕緣膜14配置在一半導體基板10中。一閘極40沿一水平方向形成且經過主動區域12。一位元線30沿一垂直方向形成且經過主動區域12。沿平行於閘極40的一方向，具有一線型的儲存節點接觸20配置在相鄰的閘極40之間的間隔中。
閘極40是掩埋在被定義在半導體基板10中的一凹處的一掩埋閘極。該位元線30是藉由一刻紋過程所形成。在該刻紋過程中，該儲存節點接觸20被相互分離。
圖2至9是橫斷面圖，說明根據本發明的實施例的一種製造一半導體裝置的方法。在圖2至9中，(a)是圖1中沿A至A'所擷取的橫斷面圖，(b)是圖1中沿B至B'所擷取的橫斷面圖。
參照圖2，定義主動區域12的裝置隔離膜14形成於半導體基板10中。為了形成裝置隔離膜14，在一溝槽形成在半導體基板10中(例如，淺溝槽隔離(shallow trench isolation，STI)過程)之後，溝槽以諸如氧化物膜的絕緣膜所填充，從而獲得裝置隔離膜14。該裝置隔離膜14日可包括一氧化物膜。在基板10和裝置隔離膜14之間的一介面上，包括氧化物膜或氮化物膜的一劃線層(liner layer)18可被額加地形成。
一掩埋閘極40形成於半導體基板10中。在定義一凹處的一硬遮罩(未顯示)形成在半導體基板10的主動區域12和裝置隔離膜14中，主動區域12和裝置隔離膜14以一硬遮罩來蝕刻以形成具有一給定深度的一凹處42。一閘極電極44材料被掩埋在凹處42的底部，並且覆蓋層46是被掩埋在其之頂部以絕緣閘極電極44。閘極電極44包括任何金屬，如鎢(W)、鈦(Ti)、氮化鈦(TiN)和多晶矽。覆蓋層46包括一氮化物膜和一氧化物膜。當形成掩埋閘極時，可以有效地減少在位元線和閘極之間的寄生電容。
在硬遮罩(未顯示)被移除之後，一著陸插塞16形成在硬遮罩被移除的一空間中。著陸插塞16可包括一傳導材料，諸如多晶矽。一層間介電膜22可形成在包括掩埋閘極40和著陸插塞16的半導體基板10的頂部。層間介電膜22包括一氧化物膜。
如圖3的(a)所示，層間絕緣膜22被蝕刻以形成一儲存節點接觸溝槽24，其暴露著陸插塞16的頂部。如圖3的(b)所示，儲存節點接觸溝槽24(線型溝槽)是沿閘極40延伸而形成，如圖1中清楚地顯示。儲存節點接觸溝槽24個沿一個方向延伸的一條線的圖案。在一個實施例中，儲存節點接觸溝槽24以平行閘極40來延伸。因此，一覆蓋邊緣是比傳統的隔離的孔型儲存節點接觸孔相較而更改善。再者，在傳統的技藝中，著陸插塞16的底部不會暴露。
參照圖4，掩埋儲存節點接觸孔24的儲存節點接觸插塞26被形成。該儲存節點接觸插塞26包括傳導材料，如多晶矽。在一實施例中，該儲存節點接觸插塞26只使用多晶矽來形成。例如，儲存節點接觸插塞26可包括具有不同的摻雜濃度的第一多晶矽層26b和第二多晶矽層26a。在一實施例中，接近基板的第二多晶矽層26a具有較高的摻雜濃度，位在第二多晶矽層26a上的第一多晶矽層26b具有相對低摻雜濃度的等級。
幾個替代過程是可用以形成具有不同的離子植入濃度(或摻雜濃度)的第一和第二多晶矽層26a和26b。下面是一個例子：(i)在一多晶矽層掩埋在儲存節點接觸孔24中之後，進行低濃度離子植入過程以將整個多晶矽轉換成輕摻雜的多晶矽層。接著，另外執行高濃度離子植入過程以將輕摻雜多晶矽層的上部轉換成高摻雜的多晶矽層。(ii)在多晶矽層填充儲存節點接觸孔24的底部之後，進行低濃度離子植入過程以形成一輕摻雜多晶矽層26b。然後，另一多晶矽層填充儲存節點接觸孔24的頂部，並且進行高濃度離子植入過程以在輕摻雜的多晶矽層26b上形成高摻雜的多晶矽層26a。
當儲存節點接觸插塞26以多層多晶矽(其中每一層都具有與彼此不同的離子植入濃度)所形成，由於接近接面區域的儲存節點接觸插塞26的底部(低濃度多晶矽層)的離子濃度是低的，諸如閘極誘導汲極洩漏(gate induced drain leakage，GIDL)的漏電流可以減少。再者，在隨後的氧化過程進行到位元線孔的內部表面中，位元線孔的內部表面上的氧化物膜可根據標高等極而形成不同的厚度，從而儲存節點接觸插塞26可被保護以遠離在位元線傳導層上的回蝕過程期間的攻擊。(見圖6)
參照圖5，包括諸如氮化物膜的材料的一蝕刻遮罩39被形成在層間絕緣膜22的頂部。儲存節點接觸插塞26和層間絕緣膜22以作為遮罩的蝕刻遮罩圖案39所蝕刻，從而形成一位元線孔32。如圖5的(b)所示，形成位元線孔32以暴露著陸插塞16或裝置隔離膜14。使用位元線孔32以藉由刻紋過程來形成一位元線，並使得儲存節點接觸插塞26以一線型自我圖案化，致使兩個儲存節點接觸插塞26可以形成在一個主動區域12(見圖1)中。
在圖5的(b)中形成暴露著陸插塞16的位元線孔32的蝕刻過程中，包括多晶矽的儲存節點接觸插塞26可能沒有自位元線孔32足夠的刻蝕，但殘餘可能保留在著陸插塞16上。在這種情況下，當進行一氧化過程到位元線孔32以將殘餘多晶矽轉換成SiO2，經氧化的殘餘多晶矽可以藉由額外的蝕刻而很容易地移除。因此，儲存節點接觸插塞26可以與鄰近的儲存節點接觸插塞26完全分開。
參照圖6，一氧化過程進行於位元線孔32上。氧化過程可藉由一乾氧化過程或一自由基氧化過程來形成。當乾氧化過程是執行的時候，可形成一氧化物膜34以在如圖6的(b)所示的頂部和底部處分別具有不同的厚度。不同的厚度是因為氧化很容易發生在高摻雜的多晶矽層26a，比起輕摻雜多晶矽層26b而論。圖6的(b)所示，形成氧化物膜34以在高摻雜的多晶矽層26a的內部側壁處是較厚的。在一實施例中，氧化物膜34在接近高摻雜的多晶矽層26a處具有80至90的厚度並且接近輕摻雜的多晶矽層26b處具有60至80的厚度。
藉由氧化過程所形成的氧化物膜34作為一絕緣體，其絕緣位元線30(見圖9)和儲存節點接觸插塞26之間，在兩個鄰近的儲存節點接觸插塞26之間，以及在儲存節點接觸插塞26和用於一位元線的著陸插塞之間。此外，氧化物膜34作為保護位元線免於在隨後的過程中的攻擊的保護者，像在先前技藝中的位元線的一側面處的作為間隔的一氮化物膜。由於作為間隔的一氧化物膜具有比氮化物膜更好的特性，可以減少位元線的寄生電容。在一實施例中，用於位元線的間隔包括氧化物且沒有氮化物。在另一實施例中，用於位元線的間隔主要由氧化物所組成。
參照圖7，在形成一位元線之前，配置在位元線孔32的底部的氧化物膜34藉由回蝕過程來移除，以暴露用於位元線的著陸插塞16。
參照圖8，一屏障金屬層36和一位元線傳導層37是形成在位元線孔32的內部上。屏障金屬層36可具有包括Ti和TiN的堆疊結構，並且位元線傳導層37可以包括W。在形成位元線傳導層37的過程中，在位元線傳導層37被配置以填補位元線孔32之後，位元線傳導層37是藉由回蝕過程來移除，以便位元線傳導層37只保留在位元線孔32的底部。由於厚的氧化膜34保留在位元線孔32的頂部上，儲存節點接觸插塞26可以受到保護，免受回蝕過程中的攻擊。也就是說，氧化物膜34保護儲存節點接觸插塞26的側壁。
參照圖9，位元線硬遮罩38形成在位元線孔32中的位元線傳導層37的頂部，以保護位元線傳導層37的頂部。位元線硬遮罩38包括氮化物膜。根據本發明的實施例的方法所製造的半導體裝置包括形成在位元線孔32的側壁處的氧化物膜34間隔。
雖然沒有顯示，一電容器形成在該儲存節點接觸插塞的頂部上，藉由位元線30所分離，並且一金屬線也被形成，從而獲得一半導體裝置。
如上所述，由於半導體裝置藉由根據本發明時失利的這種方法所製造，其中該方法包括以一氧化物膜形成的一位元線間隔，所以寄生電容可以比使用一氮化物膜來的更有效地減少。作為位元線間隔的氮化物膜的使用是適用的，因為該儲存節點接觸孔形成在一線型而不是一孔型，其是藉由一層間絕緣膜所圍繞。因此，因沒有由氧化物材料所組成的中間層絕緣膜22是存在於儲存節點插塞26和位元線接觸孔32之間，所以位元線間隔34可以氧化物材料形成。見圖5(b)和6(b)。此外，儲存節點接觸溝槽是以一線圖案形成，而不是傳統的孔圖案。見圖3(b)。因此，足夠的圖案邊緣可在形成該儲存節點接觸溝槽24和形成位元線孔32的兩過程中確保。此外，根據標高的程度，包括氧化物材料的位元線間隔34可配置以具有一不均勻或錐形的厚度。見圖6(b)。例如，位元線間隔34的厚度可從頂部朝底部漸漸變細。這種配置有利於防止儲存節點接觸插塞26在形成位元線接觸孔32過程的期間被攻擊，也有利於降低在儲存節點著陸插塞16和儲存節點接觸插塞26之間的電阻。再者，儲存節點著陸插塞16可以多層來形成，其中較低層是以造成比較上層還小的洩漏的材料所形成的，從而減少漏電流。
本發明上面的實施例是說明性的而不是限制性的。各種替代和等效是可能的。本發明沒有藉由描述於此的配置類型、蝕刻拋光及圖案化步驟所限制。本發明也不限於任何特定類型的半導體裝置。例如，本發明可以實現在一動態隨機存取記憶(dynamic random access memory，DRAM)裝置或者非揮發性記憶裝置。其他的添加、刪減或修改是明顯在本發明所揭示的範圍中，並且意圖落入所附的申請專利範圍的範疇之內。
10．．．基板
12．．．主動區域
14．．．裝置隔離膜
16．．．著陸插塞
18．．．劃線層
20．．．儲存節點接觸
22．．．層間介電膜
24．．．儲存節點接觸孔
26．．．儲存節點接觸插塞
26a．．．第二多晶矽層
26b．．．第一多晶矽層
30．．．位元線
32．．．位元線孔
34．．．氧化物膜
36．．．屏障金屬
37．．．位元線傳導層
38．．．硬遮罩
39．．．蝕刻遮罩
40．．．掩埋閘極
42．．．凹處
44．．．閘極電極
46．．．覆蓋層
圖1是一平面圖，說明根據本發明的實施例的一半導體裝置。
圖2至9是橫斷面圖，說明根據本發明的實施例的一種製造一半導體裝置的方法。
10．．．基板
12．．．主動區域
14．．．裝置隔離膜
16．．．著陸插塞
18．．．劃線層
26．．．儲存節點接觸插塞
26a．．．第二多晶矽層
26b．．．第一多晶矽層
34．．．氧化物膜
36．．．屏障金屬
37．．．位元線傳導層
38．．．硬遮罩
Claims (24)
- 一種半導體裝置，包括：一半導體基板，包括藉由一裝置隔離膜所定義的一主動區域；一位元線孔，配置在該半導體基板上；一間隔，配置於該位元線孔的側壁，該位元線間隔包括氧化物且無氮化物；以及一位元線傳導層，形成於包括該氧化物膜的該位元線孔中；一儲存節點接觸孔，形成以與該位元線孔相鄰並且暴露該半導體基板；以及一儲存節點接觸插塞，形成在該儲存節點接觸孔中，其中，該儲存節點接觸插塞係由具有不同摻雜濃度程度的至少兩個多晶矽層所形成，其中，該儲存節點接觸插塞包括：一輕摻雜接觸插塞，配置在該儲存節點接觸孔的下部；以及一重摻雜接觸插塞，配置在該儲存節點接觸孔的上部並且在該輕摻雜接觸插塞上。
- 根據申請專利範圍第1項之半導體裝置，其中，該間隔配置在該儲存節點接觸插塞的側壁處，該間隔接觸該儲存節點接觸插塞和該位元線傳導層，以及其中接近該輕摻雜接觸插塞所形成的該間隔的厚度是比接近該重摻雜接觸插塞所形成的該間隔的厚度還厚。
- 根據申請專利範圍第1項之半導體裝置，其中，該儲存節點接觸孔是從一線圖案所得到，該線圖案沿平行一閘極圖案的一方向而延伸。
- 根據申請專利範圍第1項之半導體裝置，進一步包括一第一著陸插塞，其包括多晶矽並且配置在該半導體基板上並且電耦合到該位元線傳導層，以及其中該間隔基本上由一氧化物膜所組成。
- 根據申請專利範圍第1項之半導體裝置，進一步包括一位元線硬遮罩，其配置於該位元線孔中的該位元線傳導層上。
- 根據申請專利範圍第1項之半導體裝置，其中，該位元線傳導層包括：一屏障金屬層，形成在該位元線孔的該內部表面上；以及一傳導層，形成在該屏障金屬層上以被掩埋在該位元線孔中。
- 根據申請專利範圍第1項之半導體裝置，進一步包括一掩埋閘極，其藉由在該半導體基板的該主動區域和該裝置絕緣膜中的一給定深度所掩埋。
- 一種用於製造一半導體裝置的方法，該方法包括：形成一裝置隔離膜，定義一主動區域在一半導體基板中；形成一儲存節點接觸層在該半導體基板上和在該儲存節點接觸溝槽之中； 植入離子至該多晶矽，以形成一輕摻雜多晶矽層；植入離子至該多晶矽，以形成一重摻雜的多晶矽層，其提供於該輕摻雜多晶矽層上；形成一位元線孔在該半導體基板上；形成一氧化物膜在該位元線孔的側壁處；以及形成一位元線傳導層，其填充包括氧化膜的該位元線孔。
- 根據申請專利範圍第8項之方法，其中，形成一氧化物膜在該位元線孔的側壁處的步驟是藉由一乾氧化過程或一自由基氧化過程而執行。
- 根據申請專利範圍第8項之方法，進一步包括執行一回蝕過程在該位元線孔上，以移除配置在該位元線孔的下部的該氧化物膜。
- 根據申請專利範圍第8項之方法，其中，形成一位元線孔的步驟是被進行以分離該儲存節點接觸層，以自我圖案化成彼此電性分離的該儲存節點接觸插塞。
- 根據申請專利範圍第8項之方法，其中，該儲存節點接觸層包括多晶矽，該方法進一步包括：形成一第一多晶矽層在該儲存節點接觸溝槽的下部；植入離子至該第一多晶矽層中，以形成一輕摻雜多晶矽層；形成一第二多晶矽層在該第一多晶矽層上；以及植入離子至該第二多晶矽層中，以形成一重摻雜多晶矽層。
- 根據申請專利範圍第8項之方法，其中，形成一氧化物膜在該位元線的側壁處的步驟包括氧化該儲存節點接觸插塞的側壁，以形成一氧化物膜在該儲存節點接觸插塞的側壁處，其中接近於一輕摻雜的多晶矽層的該氧化物膜的厚度是比接近於一重摻雜多晶矽層的氧化物膜的厚度還厚。
- 根據申請專利範圍第8項之方法，進一步包括在形成該位元線孔之前，形成一儲存節點接觸層在該半導體基板上和該儲存節點接觸溝槽之中，其中該儲存節點接觸層藉由該位元線孔而被分離成複數個儲存節點接觸插塞，以及其中該氧化物膜定義一間隔，其將形成在該位元線孔之中的該位元線傳導層與該儲存節點接觸插塞相隔離，該間隔是無氮化物。
- 根據申請專利範圍第8項之方法，進一步包括在形成該位元線傳導層之後，形成一位元線硬遮罩在該位元線孔中的該位元線傳導層上。
- 根據申請專利範圍第8項之方法，其中，形成一位元線傳導層的步驟包括：形成一屏障金屬層在該位元線孔的該內部表面上；以及形成一傳導層在包括該屏障金屬層的該位元線孔中。
- 根據申請專利範圍第8項之方法，進一步包括在形成該位元線孔之前，形成一掩埋閘極在該晶胞區域的該半 導體基板中。
- 根據申請專利範圍第8項之方法，進一步包括形成暴露該半導體基板的一儲存節點接觸溝槽，該儲存節點接觸溝槽沿一方向延伸以定義一線圖案。
- 一種半導體裝置，包括：一第一和第二主動區域，形成於一基板中，該第一和第二主動區域藉由一裝置隔離區域所電分離；一儲存節點接觸插塞，形成在該第一主動區域中並且電耦合到該第一主動區域的一第一源極/汲極區域；一位元線接觸插塞，形成於該第二主動區域中並且電耦合到該第二主動區域的一第二源極/汲極區域；以及一間隔，形成於任何一個該儲存節點接觸插塞和該位元線接觸插塞的一側壁處，以至於將該儲存節點接觸插塞與該位元線接觸插塞電絕緣，其中該間隔包括氧化物並且無氮化物，其中，該儲存節點接觸插塞係由具有不同摻雜濃度程度的至少兩個傳導材料所形成，其中，該儲存節點接觸插塞包括：一輕摻雜接觸插塞，配置在該儲存節點接觸孔的下部；以及一重摻雜接觸插塞，配置在該儲存節點接觸孔的上部並且在該輕摻雜接觸插塞上。
- 根據申請專利範圍第19項之半導體裝置，其中，該間隔基本上是由氧化物組成。
- 根據申請專利範圍第19項之半導體裝置，其中，根 據相關於該基板的標高，該間隔具有不同厚度，接近該基板的該間隔具有較少的厚度。
- 根據申請專利範圍第19項之半導體裝置，其中，該儲存節點接觸插塞延伸於該裝置隔離區域上。
- 一種用於形成一半導體裝置的方法，包括：形成一第一和第二主動區域在一基板中，該第一和第二主動區域是藉由裝置隔離區域所電絕緣；分別形成一第一和第二源極/汲極在該第一和第二主動區域中，該第一和第二源極/汲極區域藉由該裝置隔離區域所電絕緣；形成一絕緣層在該第一和第二主動區域和該裝置隔離區域上；圖案化該絕緣層以在一連續線圖案中形成一第一溝槽，其直接或間接地暴露該第一和第二源極/汲極區域和該裝置隔離區域；形成填充該第一溝槽的一傳導層；圖案化該傳導層以形成一第二溝槽，其以一方式來直接或間接地暴露該第二源極/汲極區域，該方式為將在一連續線圖案中的該第一傳導層轉換成在一隔離島狀圖案中的一儲存節點接觸插塞，該儲存節點接觸插塞被電耦合到該第一源極/汲極圖案，其中，該儲存節點接觸插塞係由具有不同摻雜濃度程度的至少兩個傳導材料所形成，其中，該儲存節點接觸插塞包括：一輕摻雜接觸插塞，配置在該儲存節點接觸孔的下 部；以及一重摻雜接觸插塞，配置在該儲存節點接觸孔的上部並且在該輕摻雜接觸插塞上；形成一間隔在該第二溝槽的一側壁上；以及形成填充該第二溝槽的一位元線接觸插塞，該間隔分離了該位元線接觸插塞和該儲存節點接觸插塞。
- 根據申請專利範圍第23項之方法，其中，該間隔包括氧化物且無氮化物。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100068371A KR20120007708A (ko) | 2010-07-15 | 2010-07-15 | 반도체 소자 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201203521A TW201203521A (en) | 2012-01-16 |
| TWI523203B true TWI523203B (zh) | 2016-02-21 |
Family
ID=45466265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099127542A TWI523203B (zh) | 2010-07-15 | 2010-08-18 | 半導體裝置和製造其之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8569817B2 (zh) |
| KR (1) | KR20120007708A (zh) |
| CN (1) | CN102339830B (zh) |
| TW (1) | TWI523203B (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077185A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置の製造方法、半導体装置及びデータ処理システム |
| KR101130005B1 (ko) * | 2009-12-21 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| KR101194872B1 (ko) * | 2010-04-19 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 기억 장치 |
| KR101851727B1 (ko) * | 2011-12-16 | 2018-06-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2013143423A (ja) * | 2012-01-10 | 2013-07-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101887144B1 (ko) * | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR101929478B1 (ko) | 2012-04-30 | 2018-12-14 | 삼성전자주식회사 | 매립 채널 어레이를 갖는 반도체 소자 |
| KR20140028300A (ko) * | 2012-08-28 | 2014-03-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR20140028802A (ko) * | 2012-08-30 | 2014-03-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR102003004B1 (ko) * | 2012-09-12 | 2019-07-23 | 삼성전자주식회사 | 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법 |
| KR102057073B1 (ko) * | 2013-07-26 | 2019-12-18 | 에스케이하이닉스 주식회사 | 트렌치 내부에 배치되는 비트라인 구조물을 구비하는 반도체 소자, 이를 포함하는 패키지, 모듈 및 시스템 |
| KR20150058657A (ko) * | 2013-11-19 | 2015-05-29 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR102246280B1 (ko) * | 2014-03-26 | 2021-04-29 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US20160104782A1 (en) * | 2014-10-08 | 2016-04-14 | Inotera Memories, Inc. | Transistor structure and method of manufacturing the same |
| TWI560853B (en) * | 2015-09-15 | 2016-12-01 | Inotera Memories Inc | Cell contact structure |
| KR102406663B1 (ko) * | 2016-07-06 | 2022-06-08 | 삼성전자주식회사 | 집적회로 소자의 제조 방법 |
| KR20180071768A (ko) | 2016-12-20 | 2018-06-28 | 삼성전자주식회사 | 반도체 소자 |
| CN108231769B (zh) * | 2016-12-22 | 2019-08-23 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10332894B2 (en) | 2017-02-08 | 2019-06-25 | Samsung Electronics Co., Ltd. | Semiconductor device comprising work function metal pattern in boundry region and method for fabricating the same |
| US9947669B1 (en) * | 2017-05-09 | 2018-04-17 | Winbond Electronics Corp. | Dynamic random access memory and method of manufacturing the same |
| CN107994023B (zh) * | 2017-11-16 | 2021-01-26 | 长江存储科技有限责任公司 | 超细孔结构的制成工艺 |
| CN110364484B (zh) * | 2018-04-10 | 2022-04-19 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
| TWI649838B (zh) | 2018-04-10 | 2019-02-01 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
| CN110875318B (zh) * | 2018-09-04 | 2024-05-21 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN110875317A (zh) * | 2018-09-04 | 2020-03-10 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法 |
| US10923480B2 (en) * | 2019-05-10 | 2021-02-16 | Micron Technology, Inc. | Capacitance reduction in a semiconductor device |
| US10937790B1 (en) * | 2019-08-14 | 2021-03-02 | Nanya Technology Corporation | Semiconductor device with air gap structure and method for preparing the same |
| CN113496954B (zh) | 2020-04-08 | 2023-08-29 | 长鑫存储技术有限公司 | 存储器的形成方法及存储器 |
| CN112018080B (zh) * | 2020-09-04 | 2022-01-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| KR20220144265A (ko) * | 2021-04-19 | 2022-10-26 | 삼성전자주식회사 | 집적회로 소자 |
| CN113594098B (zh) * | 2021-07-30 | 2023-11-17 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060531A (ko) | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 메모리 소자 |
| KR100396110B1 (ko) * | 1998-03-10 | 2003-08-27 | 인터내셔널 비지네스 머신즈 코포레이션 | 이중 직경 컨택트 플러그 및 그 제조 방법 |
| KR100339683B1 (ko) * | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
| KR100383325B1 (ko) * | 2001-01-19 | 2003-05-12 | 삼성전자주식회사 | 셀프-얼라인 콘택을 형성하기 위한 반도체 장치의 배선 및그 형성방법 |
| US6563162B2 (en) * | 2001-03-21 | 2003-05-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device for reducing parasitic bit line capacitance and method of fabricating the same |
| KR20030058635A (ko) | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20030060139A (ko) * | 2002-01-07 | 2003-07-16 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법 |
| KR100434505B1 (ko) * | 2002-06-19 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| KR100524802B1 (ko) | 2002-12-30 | 2005-11-02 | 주식회사 하이닉스반도체 | 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 |
| KR100476690B1 (ko) * | 2003-01-17 | 2005-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100557626B1 (ko) * | 2003-12-23 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| KR20080089999A (ko) | 2007-04-03 | 2008-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101397598B1 (ko) | 2007-07-16 | 2014-05-23 | 삼성전자 주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| KR101161741B1 (ko) * | 2010-12-09 | 2012-07-02 | 에스케이하이닉스 주식회사 | 다마신비트라인을 구비한 반도체장치 제조 방법 |
-
2010
- 2010-07-15 KR KR1020100068371A patent/KR20120007708A/ko active Application Filing
- 2010-07-19 US US12/839,308 patent/US8569817B2/en active Active
- 2010-08-18 TW TW099127542A patent/TWI523203B/zh not_active IP Right Cessation
- 2010-08-30 CN CN201010268539.7A patent/CN102339830B/zh active Active
-
2013
- 2013-09-26 US US14/038,506 patent/US8865545B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120012912A1 (en) | 2012-01-19 |
| US8569817B2 (en) | 2013-10-29 |
| US20140030883A1 (en) | 2014-01-30 |
| TW201203521A (en) | 2012-01-16 |
| KR20120007708A (ko) | 2012-01-25 |
| CN102339830A (zh) | 2012-02-01 |
| US8865545B2 (en) | 2014-10-21 |
| CN102339830B (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI523203B (zh) | 半導體裝置和製造其之方法 | |
| TWI509764B (zh) | 半導體裝置和製造其之方法 | |
| US6621112B2 (en) | DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication | |
| US8716774B2 (en) | Semiconductor device having a buried gate type MOS transistor and method of manufacturing same | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| US8093125B2 (en) | Manufacturing method of capacitor in semiconductor device | |
| JP5010815B2 (ja) | ゲートリセス構造及びその形成方法 | |
| US9018695B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101609254B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101662282B1 (ko) | 고유전율의 보호막 패턴을 포함하는 매립 게이트 패턴을 갖는 반도체 장치 및 이의 제조 방법 | |
| US8558306B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2010016220A (ja) | 半導体装置及びその製造方法 | |
| US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
| US20120012925A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20160023184A (ko) | 패싱 게이트를 갖는 반도체 장치 및 그 제조 방법 | |
| US9466713B2 (en) | Non-floating vertical transistor structure | |
| US9269716B2 (en) | Method of manufacturing semiconductor device having embedded conductive line | |
| US8598012B2 (en) | Method for fabricating semiconductor device with buried gates | |
| JP2006032574A (ja) | 半導体装置及びその製造方法 | |
| KR101213803B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR101253452B1 (ko) | 반도체 소자 및 그 형성방법 | |
| TWI455314B (zh) | 具有浮置體的記憶體結構及其製法 | |
| JP2013182926A (ja) | 半導体装置及びその製造方法 | |
| KR20130022957A (ko) | 반도체 장치의 비트라인 및 그의 제조 방법 | |
| JP2011171507A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |