TWI521692B - 抗重複突崩崩潰之電晶體電源切換裝置 - Google Patents

抗重複突崩崩潰之電晶體電源切換裝置 Download PDF

Info

Publication number
TWI521692B
TWI521692B TW098140693A TW98140693A TWI521692B TW I521692 B TWI521692 B TW I521692B TW 098140693 A TW098140693 A TW 098140693A TW 98140693 A TW98140693 A TW 98140693A TW I521692 B TWI521692 B TW I521692B
Authority
TW
Taiwan
Prior art keywords
region
switching device
transistor
diode
power switching
Prior art date
Application number
TW098140693A
Other languages
English (en)
Other versions
TW201030969A (en
Inventor
尚 米歇爾 漢斯
碧翠斯 伯納克斯
韓恩 艾斯高佛
皮耶 喬波德
伊凡納 德蘭
Original Assignee
飛思卡爾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛思卡爾半導體公司 filed Critical 飛思卡爾半導體公司
Publication of TW201030969A publication Critical patent/TW201030969A/zh
Application granted granted Critical
Publication of TWI521692B publication Critical patent/TWI521692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

抗重複突崩崩潰之電晶體電源切換裝置
本發明係關於一種電晶體電源切換裝置。
美國專利申請公開案第US 2006-0145252號描述一包括立式絕緣閘極「MOSFET」之一陣列的電晶體電源切換裝置。電晶體電源切換裝置的操作特性(例如，根據導通電阻及抵銷電壓)基本令人非常滿意。然而與其他電晶體電源切換裝置一樣，該電晶體電源切換裝置在特定情勢中經受突崩崩潰。
突崩崩潰係一種在絕緣材料及半導體材料兩者中皆可能發生的現象。突崩崩潰係當材料中之電場大到足以加速自由電子至該等電子可將其他電子敲擊為自由的點時(當材料中之電子撞擊原子時)可容許非常巨大的電流在本為良好絕緣體的材料中流動的電流倍增形式。因此當新產生之微粒變為程序之部分時，自由電子之數目迅速增加。由於關聯電場可引發電流倍增，此現象可造成操作電壓的上限，且造成過多電流流動(若無限制)及裝置毀壞。
一電晶體電源切換之突崩崩潰易由非箝位感應開關(「UIS」)引起。電源電晶體(諸如金屬氧化物矽場效應電源電晶體(電源MOSFET))本質上具有極快的切換速度。快的切換速度在較慢的切換電路中可能導致遭遇不正常的裝置應力。事實上，切換速度可快到致使在裝置關閉時電路中之一小寄生電感可導致顯著的過壓暫態。若所得電壓暫態足夠大，則可能迫使切換電晶體突崩(諸如在一MOSFET之情形中，汲極至源極的突崩)。可能要求電晶體禁得起大量重複突崩崩潰發生而不會失效。
美國專利申請公開案第20070176231 A1號描述一種MOSFET電晶體電源切換裝置，其中某些電晶體晶胞具有不同的平台(在諸溝渠閘極之間的區域)大小。在較大之電晶體晶胞中，使用一高黏度蝕刻以減少閂住基極電阻。此蝕刻移除平台區域中的矽，接著以較低阻抗的鋁替代矽。使用許多不接受此蝕刻之較小電晶體晶胞來增加裝置電流容量。藉由保證此等晶胞具有一較低之BVDSS崩潰電壓，而將突崩電流導引至較大之較低閂住基極晶胞，供給較小晶胞突崩保護之措施。
本發明提供如描述於所附申請專利範圍中的一種電晶體電源切換裝置及電源切換設備。
將參考下文中所描述之實施例來闡明本發明之此等及其他態樣，並使其等變得顯而易見。
現將描述包含本發明之例示性態樣及實施例之本發明的細節。涉及圖式及以下描述，使用相同的元件符號以識別相同或功能性類似的元件，且欲以一高度簡化之圖表的方式來闡釋例示性實施例的主要特徵。此外，圖式並不傾向於描述實際實施例的各個特徵或所描繪之元件的相對方向，且並未按比例繪製。
圖1至圖3繪示在美國專利申請公開案第US 2006-0145252號中所描述之類型之包括一陣列基極晶胞之一電晶體電源切換裝置100，該等基極晶胞各自包括立式絕緣閘極金屬氧化物矽場效應電晶體(「MOSFET」)108。為了在避免崩潰及非箝位感應開關(「UIS」)電壓之相當的劣化的同時減少導通狀態電阻，將此類型之一裝置製成具有一高晶胞密度(每立方釐米幾十萬個或甚至幾百萬個晶胞)的活性半導體基板。應瞭解圖式僅繪示晶胞總數之一非常小的部分，且並非按比例繪製。
電晶體電源切換裝置100係一n型裝置，但p型裝置亦有可能。電晶體電源切換裝置100包括由一具有一第一半導體類型(在此實例中為n型)之基板101所形成之一半導體本體，該半導體本體呈現相對的第一及第二面104及106。電晶體電源切換裝置100進一步包括立式電晶體元件108之一陣列，在操作時，該陣列於該等第一及第二面104、106之間攜載電流。一汲極電極112在第二面106處與形成於由諸電晶體元件108共用之基板101中之一n型汲極區域102接觸，且沉積於第一面104上之一源極電極110與立式電晶體元件108之分開的n型源極摻雜物區域114接觸。
該陣列之電晶體元件108包括：在第一面104處具有一第一半導體類型(在此實例中為n型源極摻雜物區域)之第一電流攜載電晶體區域114之一陣列；及至少一個***於第一半導體源極區域與第二面106之間之具有與第一類型相反之一第二半導體類型(在此實例中為一p型區域)之第二電流攜載電晶體區域。基板101中之第二區域包括一輕微摻雜p型高電壓(「PHV」)本體(或井)區域122，及在PHV區域122中之一較大量地摻雜的p型摻雜(「PSD」)區域124，以及***於PSD區域124與源極區域114之間的硼保護植入(「BPI」)區域126。雖然MOSFET基極區域可包括彼此分開之第二(本體)區域，但在此實例中，本體區域在諸第一(源極)區域114之間及下方合併在一起，以形成一單個本體區域122。
立式MOSFET基極晶胞108之陣列亦包括用於可切換地控制在本體區域122中之電流之流動的閘極電極116。再次，雖然可提供相連之閘極電極之一陣列，但在此實例中，閘極電極為一單個閘極電極層之元件。電極並不必然是金屬，而是可由其他導電性材料(舉例而言，諸如多晶矽)製成。基板之汲極區域102、p區域122、124、126及源極區域114在基板之面104處出現。閘極電極116藉由一絕緣層118而與面104絕緣，且閘極電極116藉由一絕緣層120而與源極電極110絕緣，而絕緣隔離件121將閘極電極116之邊緣絕緣。下文中，由層118、116、120組成之區塊稱為「閘極堆疊」。
可用各種適合的製造方法生產電晶體電源切換裝置100。美國專利申請公開案第US 2006-0145252描述一種製作包括一陣列立式絕緣閘極「MOSFET」之一電晶體電源切換裝置的方法，該方法可經調適以製造根據本發明之一裝置。
美國專利申請公開案第US 2006-0145252之該電晶體電源切換裝置100可提供一穩健的UIS抗擾性，特別是因為本體區域經合併以提供一單個PHV本體區域122。然而，當增加通過場效應電晶體之十字形分支的突崩電流時，可能活化一寄生雙極性npn電晶體。
圖4至6繪示根據本發明之實施例之一實例之一電晶體電源切換裝置400之一實例。在電晶體電源切換裝置400中，接觸導電層110之立式電晶體元件108之各者的源極區域114包括在第一面104處的複數個臂。在此實例中，若干臂從一共同的起點朝陣列之一鄰近之立式電晶體元件108之一源極區域114的臂徑向地延伸，至少一個本體區域122、124、126在源極區域114之臂的周圍及下方延伸，且在源極區域之各者中向上延伸(通過源極區域114之層)以在鄰近於源極區域114之臂之各者之一末端之一接觸位置402處接觸第一面104處之導電層110。
在本發明之一實施例之此實例中，立式電晶體元件108之各者中至少一個本體區域122、124、126亦在源極區域之各者中向上延伸(通過源極區域之層)，以在個別立式電晶體元件108之源極區域114中心之一接觸位置404處接觸第一面104處之導電層110。
詳言之，電晶體電源切換裝置400與裝置100具有類似處，但電晶體電源切換裝置400在基極晶胞之臂的末端以及基極晶胞中心404具有由出現在基極晶胞中之面104上的PSD區域124提供的PSD接觸件402，在此情形中，電晶體電源切換裝置400提供四個額外的PSD接觸件402至源極電極110。為調節額外的PSD接觸件，如圖4所繪示，修改分支之末端的閘極堆疊及源極區域形狀。此等額外PSD接觸件增加FET可承受的突崩電流容量，而不活化寄生雙極性npn電晶體。
在電晶體電源切換裝置400中，接觸導電層110之立式電晶體元件108之各者的源極區域114包括複數個在第一面104處朝陣列之一鄰近之立式電晶體元件108之一源極區域114之一臂徑向地延伸的臂。PHV本體區域122在源極區域114之臂的周圍及下方延伸。PHV本體區域122通過PSD區域124及BPI區域126而連接至導電層110，BPI區域在源極區域之各者中向上延伸，通過BPI區域上方之層，而在鄰近於立式電晶體元件108之源極區域114之臂之各者之一末端之一PSD 124接觸位置402處，接觸在第一面104處的導電層110。PHV本體區域122亦通過PSD區域124及BPI區域126而連接至導電層110，在源極區域之各者中向上延伸，以在立式電晶體元件108之源極區域114之各者之中心之一接觸位置404處接觸在第一面104處的導電層110。源極區域114之臂之各者的末端在接觸位置402周圍的第一面104處擴大。
更詳言之，如圖4中所繪示，基極MOSFET晶胞108之閘極堆疊及源極區域114係形成為具有伸長的臂及至該臂之經擴大之圓形末端的十字形。該等臂在遠離末端之一位置各自具有一最小寬度，且在經擴大之圓形末端的臂具有一比最小寬度大的寬度。更特定而言，在所繪示之實例中，於經擴大之圓形末端之位置的臂具有一最大寬度。此等形狀最初係藉由在面104上形成閘極堆疊及在層之材料中蝕刻十字形狀而定義。
基板101中之第二(本體或井)區域包括一輕微p型摻雜高電壓(「PHV」)之本體區域122，及在PHV本體區域122中較大量地摻雜之p型摻雜(「PSD」)區域124之一陣列。PHV區域(例如)係藉由在形成閘極層116、118及120之後將摻雜物從面104擴散至基板中而形成，其中使用閘極堆疊作為一遮罩，將基極晶胞之分開的PHV區域與在閘極堆疊中的開口自動對準，且接著使摻雜物在基板中縱向及橫向地伸展開一受控距離，使得基極晶胞之分開的PHV區域在諸晶胞間一起出現以形成一連續的PHV本體區域122。在n型源極區域114擴散之前，p型摻雜物被包覆植入於與將來之源極區域114對準之位置處之閘極堆疊中的開口內，以形成將在源極區域114之面下出現的硼保護植入本體(「BPI」)區域126，該BPI區域在各個基極晶胞之源極區域114的末端及中心內的面104處出現，以防止臂之末端的擊穿效應。
源極區域114係在形成該經合併之PHV區域之後形成。源極區域114可藉由以下而形成：對在經擴大之末端處及在面104處之基極晶胞之十字形閘極層開口之各者之中心內之一圓形PSD接觸區域404內的圓形PSD接觸區域402實施光遮罩；且將n型摻雜物從除圓形PSD接觸區域402及404以外之閘極堆疊中之開口內的面104植入並擴散至基板中。接著，藉由植入而形成PSD本體接觸區域124。經植入的n型及p型摻雜物係藉由退火而同時活化。
在圖4至6之實例中，源極電極110連續覆蓋MOSFET基極晶胞108之陣列，與用於與閘極電極116接觸之一區分開，且透過閘極堆疊116至120中之開口來製造電接觸，其中源極區域114以及PHV區域122通過在接觸件402及404處之BPI區域126且通過PSD區域124，以保證即使在十字形基極晶胞之臂的末端亦無觸發寄生源極-本體-汲極雙極性接面電晶體結構的偏壓電壓。閘極電極116在面104處與PHV本體區域124交疊，使得在操作時，相對於源極電極110施加於閘極電極116之一正電壓將在本體區域122中建立一反轉層，以在閘極電極下方之面104處形成PHV區域122中之一通道，該通道在相對於源極電極114施加一正電壓至汲極電極112時引導裝置的導通電流。導通電流從汲極電極112向上朝鄰近於汲極區域102與PHV本體區域122之間之pn接面的面104流動，且接著通過閘極電極下方的通道至所有FET 108的源極區域114。閘極電極可為共通於所有基極晶胞108之一單層或包括多個具有適合電氣連接之層。至閘極電極之一接觸(在圖1至3或4至6中未繪示)可出現在裝置100或400之一邊緣。至汲極電極112之一接觸可透過將裝置100或400安裝至裝置之護罩(在圖1至圖3或圖4至圖6中未繪示)來製造。可藉由在MOSFET 108上之一位置處將一電氣連接引線128直接地接合至源極電極110之導電層而製造一電氣連接。在此實例中，電氣連接引線128係一接合導線。
操作時，在關閉狀態下，閘極短接於源極，汲極-源極電壓將基板中之PHV本體區域122與汲極區域102之間的p-n接面反向偏壓。如由圖2、圖5或圖6中之縱向箭頭所繪示，當電壓增加(例如歸因於UIS)至PHV本體區域122與汲極區域102之間的p-n接面超過一臨限值的值時，p-n接面由於突崩效應而崩潰。PHV區域122透過PSD及BPI區域之於源極區域114之臂的末端處與源極電極110的電氣連接402防止(例如由於洩漏電流)在PHV區域122中沿源極區域114之臂建立一電壓梯度。PHV區域122在源極區域之中心處與源極電極110的電氣連接404有助於進一步防止此類電壓梯度。在關閉狀態中，相對於圖1至圖3之其他可比較裝置，圖4至圖6之切換裝置的突崩電流容量增加。
然而，閘極堆疊係***於源極電極110與基板101之間，且限制與基板101密切接觸之源極電極110的面積。此接觸面積的限制不僅聚集電流的流動，增加局部電流密度，及因電流通過基板之電阻性材料而局部化熱量的產生，而且此外閘極堆疊的電絕緣亦為一熱絕緣，限制源極電極材料擷取所產生之熱量的能力。在一實例中，由於在UIS條件中，對於30V之一源極-汲極電壓而言，流經裝置400之電流可達到幾百安培，因此熱效應係重要的。
圖7至圖9繪示根據本發明之一實施例之一實例之一電晶體電源切換裝置700，該電晶體電源切換裝置700包括類似於圖4至6之電晶體之一陣列立式絕緣閘極金屬氧化物矽場效應電晶體(「MOSFET」)108。此外，裝置700包含半導體本體101中之一反向偏壓立式突崩二極體702，該反向偏壓立式突崩二極體702與電晶體108之陣列電氣並聯，用於在裝置之關閉狀態中引導裝置700之面104與106之間的崩潰電流，二極體702具有與導電源極電極層110連接之一第一電流攜載區域704及與第二面106電氣連接且位於第一電流攜載區域704下方之一第二半導體區域706。重複突崩二極體702之第一電流攜載區域704具有與MOSFET 108之p區域122至126相同之第二導電類型，且第二半導體區域706具有與MOSFET 108之汲極區域102相同之第一導電類型(在此實例中為n型)。
在電源切換裝置700操作時，於MOSFET 108之導通狀態中，閘極116因略微大於MOSFET 108之臨限電壓Vth之一電壓而係相對於源極電極110正向偏壓，且汲極電極係相對於源極電極110正向偏壓，在此狀態中，重複突崩二極體702係反向偏壓。
在MOSFET 108正常操作時，於導通狀態中，電流首先自汲極區域102中之汲極電極112朝PHV本體區域122之周邊的面104向上縱向通過，接著橫向通過PHV區域122中之閘極電極下的通道，該PHV區域122係在MOSFET 108之源極區域114的周邊處。在MOSFET 108之關閉狀態中，閘極電極116短接於源極電極110，通過二極體702之突崩電流首先縱向地通過基板101中之第二電流攜載區域706，接著通過第一電流攜載區域704之層，出現一短電流引導路徑(如圖8及圖9中之粗箭頭所繪示)，將熱量之產生最小化。在MOSFET 108中之突崩電流亦縱向通過p區域122、124及126，但受限於因所***之閘極堆疊116至120，而小於MOSFET 108陣列之總區域之在面104處之一聚集區域(如圖8及圖9中細箭頭所繪示)。導電源極電極層110覆蓋突崩二極體702以及MOSFET 108，而具有引導性電極層110之第一電流攜載區域704的電熱接觸件在面104處之二極體702之第一電流攜載區域的全部區上係大體上連續，不受絕緣體材料之任何層的阻礙。突崩二極體702經定尺寸以承受重複突崩電流，且將在下文中稱作一重複突崩二極體702。據此，最小化電流密度，且最大化透過源極電極110來疏散二極體702中因電流而產生的熱量。
更詳言之，在本發明之一實施例之此實例中，二極體之第一電流攜載區域704包括：一輕微摻雜p型PHV本體區域708；在PHV區域708中之一較大量地摻雜之PSD區域710；及從PSD區域710延伸至面104且接觸源極電極110之一BPI區域712。在本發明之一實施例之此實例中，PHV本體區域708、PSD區域710及BPI區域712係使用適當遮罩以MOSFET 108之PHV本體區域708、PSD區域710及BPI區域712的製造步驟同時形成。
圖10繪示裝置700之等效電路1000之一實例，該圖繪示M個MOSFET基極晶胞之總體中之一者及N個重複突崩二極體之總體中之一者。一節點1002表示在MOSFET 108之NSD源極區域114與PHV本體區域122之間之p-n接面的n型側，由一節點1004表示p型側，且由一二極體1006表示p-n接面。一電阻Rsource表示在節點1002與源極電極110之間串聯之源極區域114之材料的電阻。一節點1008表示在MOSFET 108之n型汲極區域102與PHV本體區域122之間之p-n接面的n型側，由節點1004表示p型側，且由一二極體1010表示p-n接面。一電阻Rdrain表示在節點1008與汲極電極112之間串聯之汲極區域102之材料的電阻。一電阻Rbulk表示在由二極體1004與1010所表示之p-n接面之p型側與源極電極110之連接之間串聯之PHV、PSD及BPI p區域122、124及126之材料的電阻。
重複突崩二極體702與電晶體108之陣列經電氣並聯地連接，以在裝置之關閉狀態中，於汲極電極112與源極電極110(分別在第一面106與104處)之間引導崩潰電流。在重複突崩二極體702之n型區域706與重複突崩二極體702之p型區域704之間的p-n接面係由一二極體1012表示，該n型側係連接至節點1008。一電阻1014表示在由二極體1012表示之p-n接面之p型側與源極電極110之連接之間之串聯p區域704之材料的電阻。p區域704形成與導電源極電極層110接觸之一第一電流攜載區域，且重複突崩二極體702之n型區域706形成一與在第二面106處之汲極電極112電氣連接的第二半導體區域。
在本發明之一實施例之一個實例中，有一個用於MOSFET 108之一陣列的重複突崩二極體702。電氣連接引線128接合至重複突崩二極體702之第一電流攜載區域704上之一位置(如圖8及圖9中繪示)處之源極電極110的導電層，以代替將電氣連接引線128接合至在MOSFET 108之陣列上之一位置的源極電極110(如圖2及圖3或圖5及圖6中所繪示)。由於此配置，當源極電極110與汲極電極112之間的電壓達到崩潰電壓時，該電場聚集在於MOSFET 108之前首先引導突崩電流之基板101中的二極體702內。與電晶體108不同，在二極體702中之電流係不受絕緣層阻礙，使得二極體中之突崩電流相較於圖1至3或圖5及6之MOSFET中之突崩電流較少聚集。此外，不存在***於源極電極110與二極體702之間的絕緣層，使得源極電極110接觸二極體702的區域可以完全有助於將熱量從二極體中引導出去。如本發明之一實施例之此實例所繪示，電氣連接引線128包括一導線，其從源極電極110之導電層延伸開，以便驅散來自二極體702的熱量。
最初，突崩電流之大多數通過具有小於立式MOSFET 108之一崩潰電壓的重複突崩二極體702，但隨著突崩電流繼續，重複突崩二極體702溫度增加，重複突崩二極體702的崩潰電壓增加，且MOSFET 108在更大程度上參與在汲極電極與源極電極112及110之間引導突崩電流。
在上述之本發明之一實施例的實例中，二極體702之面積(且更明確而言，在第一面104處且與源極電極導電層110接觸之二極體702之p區域704的面積)係調適於連接引線之直徑及至接觸件之接合的長度，且比單獨MOSFET 108的面積大出幾個數量級。如上所提及，應瞭解圖式並非按比例繪製。在一實例中，一單獨MOSFET基極晶胞108測得為50μm2至100μm2且電氣連接引線128直徑約為250μm至380μm，而二極體702測得為500000μm2。然而，陣列中之MOSFET比二極體多出幾個數量級，使得在此實例中，重複突崩二極體面積表示總晶粒面積之10%至30%之間。
在本發明之一實施例之另一實例中，裝置700包括在一單個晶粒上之半導體本體101中的複數個反向偏壓重複突崩二極體702，該等反向偏壓重複突崩二極體702之各者被一個或多個MOSFET晶胞圍繞。圖11繪示此類裝置1100之一實例，該實例包括十四個二極體702。在另一實例中，裝置1100包括十個二極體702及六十萬個MOSFET晶胞108。
在圖11中所繪示及圖12中所繪示之類型之本發明之一實施例之一個實例中，裝置1200包括一重複導線電氣連接引線128，該重複導線電氣連接引線128在重複突崩二極體702之各者之第一電流攜載區域704上之一位置1202處接合至源極電極110的導電層。在圖12之實例中，一單導線電氣連接引線128在重複突崩二極體之各者上之一位置處接合至源極電極110的導電層。
在圖11中所繪示及圖13中所繪示之類型之本發明之一實施例之又一實例中，裝置1300包括一個或多個導線電氣連接引線128，該等導線電氣連接引線128接合至在重複突崩二極體702之多者之第一電流攜載區域上之複數個位置1302處之源極電極110的導電層。在此實例中，相同導線電氣連接引線128在多於兩個重複突崩二極體702上接合。
在本發明之一實施例之又一實例中，導電接觸凸塊在重複突崩二極體702上之源極電極110上增長，且接著由連接128接觸。在源極電極110之導電層上可使用各種電氣連接材料，諸如鋁帶、銅螺栓、金或焊錫凸塊。
圖14繪示在圖4至圖6中所繪示之種類之一電晶體電源切換裝置400上之UIS重複突崩測試的結果(由虛線1400繪示)與繪示於圖7至圖9中具有相同晶粒尺寸及類似製程之種類之一電晶體電源切換裝置700上之一類似測試的結果(由實線1402繪示)的比較。在裝置之穩健性中，獲得10倍的改良。應瞭解，與裝置400之導通電阻比較，使用一部分晶粒面積用於二極體702以減少可用於MOSFET 108的晶粒面積可增加切換裝置700的導通電阻Rdson。然而，與裝置400之UIS比較，裝置700之UIS穩健性的增加使裝置700的各種操作特性可調整至一不同的折衷，以補償Rdson的增加。
在前述說明書中，已參考本發明之實施例的特定實例來描述本發明。然而，顯然在如所附隨之申請專利範圍中所陳述之本發明之更廣泛的精神及範圍，可作各種修改及改變。例如，連接可為適合於將信號(例如經由媒介裝置)從各別節點、單位或裝置中轉換或轉換成各別節點、單位或裝置之任何類型的連接。據此，除非另有暗示或規定，否則連接可為(例如)直接連接或間接連接。
其中內文承認，應瞭解本文中所描述之半導體基體可為任何半導體材料或材料的組合物，諸如砷化鎵、鍺化矽、矽上絕緣體(SOI)、矽、單晶矽等等及以上之組合物。
其中實施本發明之設備係熟悉此項技術者所已知的電子組件及電路所構成，未在認為理解及瞭解本發明之以下概念之所需以外，更大程度地解釋電路細節。
其中內文承認，在描述及申請專利範圍中，若有任何術語「前」、「後」、「頂端」、「底端」、「上方」、「下方」等等，其等係用於描述之目的，且不必然用於描述永久的相對位置或順序。應瞭解如此使用之術語在適當的情勢下可互換，使得本文中所描述之實施例(例如)可在其他方向上，而非本文中所繪示或描述之方向上操作。
其中內文承認，所繪示之硬體元件可為位於一單個積體電路上或在一相同裝置中的電路，或者可能包含複數個分開的積體電路，或彼此互連之分開的裝置。同樣地，在本發明之一實施例中的硬體元件可由本發明之一實施例中的軟體或代碼表示取代。
此外，應瞭解所描述或所繪示之本發明之一實施例中之電路元件的功能性及/或操作之間的界限僅為闡釋性。多個操作的功能性可經組合成一單個操作，及/或一單個操作的功能性可分散於另外的操作中。此外，替代實施例可包含一特定操作之多個實例，且可改變各種其他實施例中之操作的順序。
在申請專利範圍中，放置於括弧之間的任何引用符號不應解釋為對技術方案的限制。其中內文承認，諸如「第一」及「第二」之術語係用以任意地區別在此類術語所描述的元件，且不必然希望將此等術語用於指示此類元件之暫時或其他的優先順序。
100．．．電晶體電源切換裝置
101．．．半導體本體
102．．．汲極區域
104．．．第一面
106．．．第二面
108．．．立式電晶體元件
110．．．源極電極
112．．．汲極電極
114．．．源極區域
116．．．閘極電極
118．．．絕緣層
120．．．絕緣層
121．．．隔離件
122．．．p型高電壓區域
124．．．p型摻雜區域
126．．．硼保護植入區域
400．．．電晶體電源切換裝置
402．．．接觸位置
404．．．接觸位置
700．．．電晶體電源切換裝置
702．．．立式突崩二極體
704．．．攜載第一電流之區域
706．．．第二半導體區域
708．．．PHV本體區域
710．．．PSD區域
712．．．BPI區域
1000．．．裝置700之等效電路
1002．．．n型側
1004．．．p型側
1006．．．p-n接面
1008．．．n型側
1010．．．p-n接面
1012．．．p-n接面
1014．．．電阻
1100．．．包括複數個二極體之裝置
1200．．．包括一重複導線電氣連接引線之裝置
1300．．．包括一個或多個導線電氣連接引線之裝置
以上本發明之細節、態樣及實施例僅係以實例的方式參考圖式來進行描述。圖中之元件係繪示用於簡化及闡明，且不必然是按比例繪製。
圖1繪示美國專利申請案第10/518158號之已知電晶體電源切換裝置之一部分之一平面圖；
圖2繪示沿圖1之線A-A'所取之圖1之裝置之一剖面；
圖3繪示沿圖1之線B-B'所取之圖1之裝置之一剖面；
圖4繪示根據本發明之實施例之一電晶體電源切換裝置之一實例之部分之一平面圖；
圖5繪示沿圖4之線A-A'所取之圖4之裝置之一剖面；
圖6繪示沿圖4之線B-B'所取之圖4之裝置之一剖面；
圖7係根據本發明之一實施例之具有突崩二極體保護之一電晶體電源切換裝置之一實例之部分之一剖面；
圖8繪示沿圖7之線A-A'所取之圖7之裝置之一剖面；
圖9繪示沿圖7之線B-B'所取之圖7之裝置之一剖面；
圖10繪示圖7之實例之一示意性等效電路圖；
圖11繪示圖7之實例之一較大部分之一平面圖；
圖12繪示一與圖11所繪示之圖7之電晶體電源切換裝置之部分之平面圖類似的平面圖，該平面圖繪示在本發明之一實施例之一個實例中之導線之一組態；
圖13繪示一與圖12所繪示之圖7之電晶體電源切換裝置之部分之平面圖類似的平面圖，該平面圖繪示在本發明之一實施例之另一實例中之導線之一組態；及
圖14繪示一曲線圖，該曲線圖繪示圖7中所繪示之類型之一裝置之重複性非箝位感應開關電流脈衝的穩健性，其係與圖4中所繪示之類型之一裝置相比較。
101．．．半導體本體
102．．．汲極區域
104．．．第一面
106．．．第二面
110．．．源極電極
112．．．汲極電極
114．．．源極區域
116．．．閘極電極
118．．．絕緣層
120．．．絕緣層
121．．．隔離件
122．．．p型高電壓區域
124．．．p型摻雜區域
126．．．硼保護植入區域
128．．．電氣連接引線
400．．．電晶體電源切換裝置
402．．．接觸位置
404．．．接觸位置

Claims (11)

  1. 一種電晶體電源切換裝置(400、700)，其包括呈現相對之第一及第二面(104、106)之一半導體本體(101)，該切換裝置包括用於在該等第一及第二面(104、106)之間攜載電流之立式場效應電晶體元件(108)之一陣列，電晶體元件(108)之該陣列包括：在該第一面(104)處具有一第一半導體類型之源極區域(114)之一陣列；至少一個***於該等源極區域(114)與該第二面(106)之間之具有與該第一類型相反之一第二半導體類型的本體區域(122、124、126)；至少一個與該第二面(106)電氣連接之具有該第一半導體類型的汲極區域(102)；及至少一個用於可切換地控制該電流流經該至少一個本體區域(122、124、126)的控制電極(116)；以及接觸該等源極區域(114)且藉由至少一個絕緣層(120、121)而與該控制電極(116)絕緣之一導電層(110)，其中接觸該導電層(110)之該等立式電晶體元件(108)之各者之該源極區域(114)包括：複數個在該第一面(104)處朝該陣列之一鄰近立式電晶體元件(108)之一源極區域(114)之一臂徑向延伸的臂；該至少一個本體區域(122、124、126)，其在該等源極區域(114)之該等臂的周圍及下方延伸及在該等立式電晶體元件(108)之間合併以形成一連續的本體區域，且該至少一個本體區域(122、124、126)在該等源極區域之各者中向上延伸，以在鄰近該等源極區域(114)之該等臂之各者之一末端之一接觸位置 (402)處接觸在該第一面(104)處之該導電層(110)。
  2. 如請求項1之電晶體電源切換裝置，其中該至少一個本體區域(122、124、126)亦在該等源極區域之各者中向上延伸，以在該等立式電晶體元件(108)之該等源極區域(114)之各者之中心之一接觸位置(404)處，接觸在該第一面(104)處之該導電層(110)。
  3. 如請求項1或2之電晶體電源切換裝置，其中該等源極區域(114)之該等臂之各者之該末端在該接觸位置(402)之周圍之該第一面(104)處擴大。
  4. 如請求項1之電晶體電源切換裝置，其中該切換裝置亦包括至少一個在該半導體本體(101)中之反向偏壓立式突崩二極體(702)，該反向偏壓立式突崩二極體與電晶體(108)之該陣列電氣並聯，用於在該裝置之關閉狀態中引導在該等第一與第二面(104、106)之間的崩潰電流，且該反向偏壓立式突崩二極體(702)具有與該第一面(104)及該導電層(110)接觸之具有該第二半導體類型之一第一電流攜載二極體區域(704)，及與該第二面(106)電氣連接之具有該第一半導體類型之一第二半導體區域(706)。
  5. 如請求項4之電晶體電源切換裝置，且包含在該第一電流攜載二極體區域(704)上之一位置處接合至該導電層(110)之一電氣連接引線(128)。
  6. 如請求項5之電晶體電源切換裝置，其中該電氣連接引線(128)包括一引線，該引線從該導電層(110)延伸開以驅散來自該二極體(702)之熱量。
  7. 如請求項5之電晶體電源切換裝置，其中該電氣連接引線(128)包括位於該導電層(110)之頂端上之一接觸凸塊，以驅散來自該二極體(402)之熱量。
  8. 如請求項5或6之電晶體電源切換裝置，且在該半導體本體(101)中包含複數個該反向偏壓突崩二極體(702)，其中該等電氣連接引線(128)之至少一者係接合至在該等突崩二極體(702)之各者之該第一電流攜載二極體區域(704)之上的該導電層(110)。
  9. 如請求項7之電晶體電源切換裝置，其中該等電氣連接引線(128)之至少一者係在該等突崩二極體(702)之多者之該等第一電流攜載二極體區域(704)上之複數個位置處接合至該導電層(110)。
  10. 如請求項1、2、4、5、6、7或9中任何一項之電晶體電源切換裝置，其中該等第一電流攜載電晶體區域(114)每一者在大體上小於該反向偏壓突崩二極體(702)之該第一電流攜載二極體區域(704)接觸該導電層(110)之一面積的面積上接觸該導電層(110)。
  11. 如請求項1、2、4至7或9中任何一項之電晶體電源切換裝置，其中該反向偏壓突崩二極體(702)具有一小於該陣列之該等立式電晶體元件之一崩潰電壓的崩潰電壓。
TW098140693A 2008-11-27 2009-11-27 抗重複突崩崩潰之電晶體電源切換裝置 TWI521692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/055656 WO2010061245A1 (en) 2008-11-27 2008-11-27 Power mos transistor device

Publications (2)

Publication Number Publication Date
TW201030969A TW201030969A (en) 2010-08-16
TWI521692B true TWI521692B (zh) 2016-02-11

Family

ID=40651650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140693A TWI521692B (zh) 2008-11-27 2009-11-27 抗重複突崩崩潰之電晶體電源切換裝置

Country Status (4)

Country Link
US (1) US8604560B2 (zh)
EP (1) EP2371003B1 (zh)
TW (1) TWI521692B (zh)
WO (1) WO2010061245A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061244A1 (en) * 2008-11-27 2010-06-03 Freescale Semiconductor, Inc. Power mos transistor device and switch apparatus comprising the same
WO2011021076A1 (en) 2009-08-18 2011-02-24 Freescale Semiconductor, Inc. Transistor power switch device and method of measuring its characteristics
DE102015112502B4 (de) * 2015-07-30 2021-11-04 Infineon Technologies Ag Halbleiterbauelemente

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180860A (ja) 1984-09-28 1986-04-24 Hitachi Ltd パワ−ｍｏｓｆｅｔ
JP2572210B2 (ja) 1984-11-20 1997-01-16 三菱電機株式会社 縦型パワ−ｍｏｓ電界効果型半導体装置
JPS62235785A (ja) 1986-04-07 1987-10-15 Nec Corp 縦型電界効果トランジスタ
JP4666708B2 (ja) 1999-10-13 2011-04-06 新電元工業株式会社 電界効果トランジスタ
FR2833776B1 (fr) * 2001-10-09 2005-09-09 Valeo Equip Electr Moteur Alternateur a pont de redressement, notamment pour vehicule automobile
EP1387408A1 (en) 2002-06-12 2004-02-04 Motorola, Inc. Power semiconductor device and method of manufacturing the same
EP1909326A4 (en) 2005-07-26 2009-05-06 Panasonic Corp SEMICONDUCTOR ELEMENT AND ELECTRICAL DEVICE
US7667265B2 (en) * 2006-01-30 2010-02-23 Fairchild Semiconductor Corporation Varying mesa dimensions in high cell density trench MOSFET
WO2010061244A1 (en) 2008-11-27 2010-06-03 Freescale Semiconductor, Inc. Power mos transistor device and switch apparatus comprising the same

Also Published As

Publication number Publication date
EP2371003A1 (en) 2011-10-05
US8604560B2 (en) 2013-12-10
EP2371003B1 (en) 2018-07-04
US20110227146A1 (en) 2011-09-22
WO2010061245A1 (en) 2010-06-03
TW201030969A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
JP4185157B2 (ja) 半導体素子及び電気機器
US8802509B2 (en) Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
JP4167294B2 (ja) 半導体素子及び電気機器
US10957686B2 (en) Semiconductor device including an integrated resistor and method of producing thereof
US20150054025A1 (en) Semiconductor device and semiconductor device manufacturing method
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
JP7369601B2 (ja) 半導体装置およびその製造方法
US9899367B2 (en) Integrated circuit including lateral insulated gate field effect transistor
US11133385B2 (en) Semiconductor device
JP2017045911A (ja) 半導体装置およびその製造方法
US8530953B2 (en) Power MOS transistor device and switch apparatus comprising the same
TWI521692B (zh) 抗重複突崩崩潰之電晶體電源切換裝置
JP2023112212A (ja) 半導体装置
JP7302285B2 (ja) 半導体装置
CN112219277A (zh) 具有温度传感器的功率半导体器件
US11688732B2 (en) Short circuit protection structure in MOS-gated power devices
JP2024115232A (ja) 半導体装置およびその製造方法
CN118507515A (zh) 半导体器件及其制造方法
KR20240126815A (ko) 반도체 장치 및 그 제조 방법