DE102015112502B4 - Halbleiterbauelemente - Google Patents

Halbleiterbauelemente Download PDF

Info

Publication number
DE102015112502B4
DE102015112502B4 DE102015112502.1A DE102015112502A DE102015112502B4 DE 102015112502 B4 DE102015112502 B4 DE 102015112502B4 DE 102015112502 A DE102015112502 A DE 102015112502A DE 102015112502 B4 DE102015112502 B4 DE 102015112502B4
Authority
DE
Germany
Prior art keywords
transistor
gate
transistor cell
cell
transistor cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015112502.1A
Other languages
English (en)
Other versions
DE102015112502A1 (de
Inventor
Christian Sandow
Franz-Josef Niedernostheide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015112502.1A priority Critical patent/DE102015112502B4/de
Priority to US15/223,581 priority patent/US9819341B2/en
Publication of DE102015112502A1 publication Critical patent/DE102015112502A1/de
Application granted granted Critical
Publication of DE102015112502B4 publication Critical patent/DE102015112502B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement (100, 200, 300, 500, 600), umfassend:eine erste Transistorzelle (101) aus einer Mehrzahl von Transistorzellen (111) einer Feldeffekttransistoranordnung, die in einem ersten Halbleiterchip gebildet ist;eine zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111);wobei die erste Transistorzelle (101) aus der Mehrzahl von Transistorzellen (111) und die zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111) elektrisch parallel geschaltet sind, undwobei ein Gate (106) der ersten Transistorzelle (101) und ein Gate (107) der zweiten Transistorzelle (104) durch unterschiedliche Gate-Steuerungssignale (108, 109) steuerbar sind; undein Steuerungsmodul (213) und eine Stromerfassungsstruktur, die sich in einem zweiten, unterschiedlichen Halbleiterchip als die Transistorzellen befinden, wobei das Steuerungsmodul (213) die unterschiedlichen Gate-Steuerungssignale basierend auf dem Strom der ersten Transistorzelle (101) oder eines Teilsatzes der Transistorzellen, der die erste Transistorzelle umfasst, erzeugt, wobei der Strom ein Bruchteil des Laststroms ist,und wobei die Stromerfassungsstruktur, die den Strom erfasst, in der Nähe zu einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) angeordnet ist, wobei die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) die erste Transistorzelle (101) bzw. den Teilsatz von Transistorzellen aus der Mehrzahl von Transistorzellen (111), der die erste Transistorzelle (101) umfasst, kontaktiert.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte für Leistungstransistorstrukturen und insbesondere auf Halbleiterbauelemente.
  • Hintergrund
  • Eine Leistungsklasse eines Leistungsschalters eines Halbleiterbauelements kann zugeschnitten sein, um maximale erwartete Lastströme unter Betriebsbedingungen aufzunehmen. Unter einigen Betriebsbedingungen stellen Halbleiterbauelemente möglicherweise nicht ihr volles potentielles Verhalten bereit.
  • Die Druckschrift DE 10 2008 044 411 B4 beschreibt eine integrierte Schaltung mit einem Leistungs-MOS-Transistor, der in eine Haupt-Transistorregion und mehrere Bond-Transistorregionen unterteilt ist, die separate Gate-Anschlüsse haben. Eine Schutzschaltung kann in Reaktion auf einen gemessenen Strom oder eine gemessene Temperatur die Bond-Transistorregionen abschalten. Die Druckschrift US 2007/0085187 A1 offenbart einen vertikalen MOSFET in einem ersten Chip, der durch einen Controller in einem zweiten Chip, der mit dem ersten mittels flip-chip-Verbindungen verbunden ist, gesteuert wird. Ferner beschreibt die Druckschrift US 7 242 113 B2 ein Leistungshalbleiterbauteil aus einer Mehrzahl von elektrisch parallel geschalteten Transistoren einer vertikalen Feldeffekttransistoranordnung. Ein Gate eines ersten der Transistoren und ein Gate eines zweiten der Transistoren sind durch unterschiedliche Gate-Steuerungssignale steuerbar. Eine Stromerfassungsstruktur bestimmt den Stroms durch den ersten Transistor. Basierend auf dem bestimmten Strom erzeugt ein Steuerungsmodul ein erstes Gate-Steuerungssignals zum Steuern des Gates des ersten Transistors.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten für Halbleiterbauelemente mit reduzierten Schaltverlusten und/oder einer verbesserten Anpassung an unterschiedliche Lastströme.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement. Das Halbleiterbauelement umfasst eine erste Transistorzelle aus einer Mehrzahl von Transistorzellen einer vertikalen Feldeffekttransistoranordnung. Das Halbleiterbauelement umfasst ferner eine zweite Transistorzelle aus der Mehrzahl von Transistorzellen. Die erste Transistorzelle aus der Mehrzahl von Transistorzellen und die zweite Transistorzelle aus der Mehrzahl von Transistorzellen sind elektrisch parallel geschaltet. Ein Gate der ersten Transistorzelle und ein Gate der zweiten Transistorzelle sind durch unterschiedliche Gate-Steuerungssignale steuerbar. Ferner umfasst das Halbleiterbauelement ein Steuerungsmodul und eine Stromerfassungsstruktur, die sich in einem zweiten, unterschiedlichen Halbleiterchip als die Transistorzellen befinden. Das Steuerungsmodul erzeugt die unterschiedlichen Gate-Steuerungssignale basierend auf dem Strom der ersten Transistorzelle oder eines Teilsatzes der Transistorzellen, der die erste Transistorzelle umfasst. Der Strom ist ein Bruchteil des Laststroms. Die Stromerfassungsstruktur, die den Strom erfasst, ist in der Nähe zu einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur angeordnet. Die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur kontaktiert die erste Transistorzelle bzw. den Teilsatz von Transistorzellen aus der Mehrzahl von Transistorzellen, der die erste Transistorzelle umfasst.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und unter Bezugnahme auf die beiliegenden Figuren beschrieben, in denen
    • 1 eine schematische Darstellung eines Halbleiterbauelements zur Erläuterung von Teilaspekten von Ausführungsformen der Erfindung zeigt;
    • 2 eine schematische Darstellung eines weiteren Halbleiterbauelements zeigt, das eine Stromerfassungsschaltung umfasst;
    • 3 eine schematische Darstellung eines weiteren Halbleiterbauelements zeigt, das eine Mehrzahl von Transistorzellen umfasst;
    • 4 eine schematische Darstellung eines nicht beanspruchten, weiteren Halbleiterbauelements zeigt, das ein Steuerungsmodul und zumindest eine Transistorzelle umfasst;
    • 5 eine schematische Darstellung eines Halbleiterbauelements zeigt, das eine Flip-Chip-Verbindungsstruktur umfasst, gemäß einer Ausführungsform der Erfindung;
    • 6A eine schematische Darstellung eines weiteren Halbleiterbauelements zeigt, das zwei Halbleiterchips und gemäß einer Ausführungsform der Erfindung umfasst;
    • 6B eine schematische Darstellung eines weiteren Halbleiterbauelements zeigt, das zwei Halbleiterchips und gemäß einer Ausführungsform der Erfindung umfasst;
    • 7 ein Flussdiagramm eines Verfahrens zum Steuern einer vertikalen Feldeffekttransistoranordnung eines Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • 1 zeigt eine schematische Darstellung eines Teils eines Halbleiterbauelements 100 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 100 umfasst eine erste Transistorzelle 101 aus einer Mehrzahl von Transistorzellen 111 einer vertikalen Feldeffekttransistoranordnung (FET-Anordnung; FET = field effect transistor).
  • Das Halbleiterbauelement 100 umfasst ferner eine zweite Transistorzelle 104 aus der Mehrzahl von Transistorzellen 111.
  • Die erste Transistorzelle 101 aus der Mehrzahl von Transistorzellen 111 und die zweite Transistorzelle 104 aus der Mehrzahl von Transistorzellen 111 sind elektrisch parallel geschaltet.
  • Ein Gate 106 der ersten Transistorzelle 101 und ein Gate 107 der zweiten Transistorzelle 104 sind durch unterschiedliche Gate-Steuerungssignale 108, 109 steuerbar.
  • Da das Gate 106 der ersten Transistorzelle 101 und das Gate 107 der zweiten Transistorzelle durch unterschiedliche Gate-Steuerungssignale 108, 109 steuerbar sind, können zum Beispiel Schaltverluste (z. B. aufgrund von Überspannung) reduziert werden. Zum Beispiel können die Transistorzellen an die unterschiedlichen Lastströme dynamisch angepasst werden.
  • Das Gate 106 der ersten Transistorzelle 101 kann durch ein erstes Gate-Steuerungssignal 108 gesteuert werden und das Gate 107 der zweiten Transistorzelle 104 kann durch ein zweites (unterschiedliches) Gate-Steuerungssignal 109 gesteuert werden. Zum Beispiel können die erste Transistorzelle 101 und die zweite Transistorzelle 104 zu unterschiedlichen Zeiten (z. B. zu unterschiedlichen Zeitintervallen) schaltbar sein oder können zum Beispiel unabhängig steuerbar sein.
  • Die unterschiedlichen Gate-Steuerungssignale 108, 109 können die Gates 106 der ersten Transistorzelle und die Gates 107 der zweiten Transistorzelle mit unterschiedlichen Gate-Spannungen steuern. Zum Beispiel können die unterschiedlichen Gate-Steuerungssignale 108, 109 unterschiedliche Gate-Spannungen an das Gate 106 der ersten Transistorzelle 101 und das Gate 107 der zweiten Transistorzelle 104 während eines (vordefinierten) Zeitintervalls (z. B. zu dem gleichen Zeitintervall) bereitstellen. Zum Beispiel kann während des gleichen Zeitintervalls (z. B. gleichzeitig) ein erstes Gate-Steuerungssignal 108, das durch ein Steuerungsmodul erzeugt wird, eine erste Gate-Spannung an das Gate 106 der ersten Transistorzelle 101 bereitstellen, und ein zweites Gate-Steuerungssignal 109, das durch das Steuerungsmodul erzeugt wird, kann eine zweite Gate-Spannung an das Gate der zweiten Transistorzelle bereitstellen. Die erste Gate-Spannung kann zum Beispiel gleich oder unterschiedlich zu der zweiten Gate-Spannung sein.
  • Zusätzlich oder optional können die unterschiedlichen Gate-Steuerungssignale 108, 109, die an das Gate 106 der ersten Transistorzelle 101 und das Gate 107 der zweiten Transistorzelle 104 bereitgestellt sind, die erste Transistorzelle 101 und die zweite Transistorzelle 104 zum Beispiel zu unterschiedlichen Zeiten (oder z. B. zu einem unterschiedlichen Zeitintervall) schalten (z. B. anschalten oder abschalten).
  • Die unterschiedlichen Gate-Steuerungssignale 108, 109 werden durch ein Steuerungsmodul erzeugt, basierend auf einem Strom der ersten Transistorzelle 101 oder auf einem Strom einer (ersten) Teilmenge von Transistorzellen aus der Mehrzahl von Transistorzellen 111, der die erste Transistorzelle 101 umfasst. Zum Beispiel kann das Steuerungsmodul ausgebildet sein (kann z. B. eine Steuerungslogikschaltungsanordnung umfassen) zum Erzeugen der unterschiedlichen Steuerungssignale 108, 109 basierend auf einem Strom durch die erste Transistorzelle 101 oder auf einem Strom durch den (ersten) Teilsatz (z. B. eine oder zwei oder mehr Transistorzellen) der Mehrzahl von Transistorzellen 111, der die erste Transistorzelle 101 umfasst. Zusätzlich oder optional kann das Steuerungsmodul ausgebildet sein zum Erzeugen der unterschiedlichen Steuerungssignale 108, 109 basierend auf einem Strom durch die zweite Transistorzelle 104 oder auf einem Strom durch eine Teilmenge (z. B. eine oder zwei oder mehr Transistorzellen) der Mehrzahl von Transistorzellen 111, der die zweite Transistorzelle 104 umfasst. Zum Beispiel kann das Steuerungsmodul ausgebildet sein zum Erzeugen der unterschiedlichen Steuerungssignale 108, 109 zum Beispiel basierend auf (oder unter Verwendung von) einem Abschnitt des Laststroms zum Steuern der Gate-Spannungen (oder Gate-Potentiale) der unterschiedlichen Steuerungssignale 108, 109.
  • Die unterschiedlichen Gate-Steuerungssignale 108, 109 können durch das Steuerungsmodul erzeugt werden, basierend auf einem Strom durch eine Emitter/Kollektor- oder Source/Drain-Kontaktstruktur, die die erste Transistorzelle 101 oder der (ersten) Teilmenge von Transistorzellen aus der Mehrzahl von Transistorzellen 111, der die erste Transistorzelle 101 umfasst, kontaktiert. Der Strom durch die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur oder die Temperatur der Transistorzelle 111 kann durch eine Erfassungsschaltung (z. B. eine Stromerfassungsschaltung oder eine Temperaturerfassungsschaltung) bestimmt werden, die in der Nähe (oder z. B. benachbart zu) der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur angeordnet ist. Zum Beispiel kann die Erfassungsschaltung eine Stromerfassungsstruktur (z. B. eine Ringelektrodenstruktur oder eine Shunt-Erfassungsschaltung) umfassen, die lateral um einen Abschnitt einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur herum angeordnet ist, die die erste zu überwachende Transistorzelle kontaktiert. Zum Beispiel kann die Ringelektrodenstruktur lateral um einen elektrisch leitfähigen (im Wesentlichen vertikalen) Abschnitt der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur herum angeordnet sein. Die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur kann (im Wesentlichen vertikale) elektrisch leitfähige Säulenstrukturen (z. B. Via-Strukturen) und/oder eine oder mehrere Metallisierungsschichten aufweisen, die zum Beispiel auf der ersten (oder Vorder-) Seitenoberfläche des Halbleiterchips gebildet sind. Zum Beispiel kann die Erfassungsschaltung den Strom durch individuelle Teilsätze von Transistorzellen durch ein Bestimmen eines Stroms durch individuelle, elektrisch leitfähige Säulenstrukturen (oder z. B. Via-Strukturen) bestimmen, die mit jeder Teilmenge von Transistorzellen verbunden sind.
  • Das Steuerungsmodul kann ausgebildet sein zum Erzeugen der unterschiedlichen Steuerungssignale 108, 109 während des Abschaltens (z. B. wenn das Steuerungsmodul die Mehrzahl von Transistorzellen 111 ausschaltet). Zum Beispiel kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines (globalen) Steuerungssignals zum Abschalten (oder Ausschalten) der Mehrzahl von Transistorzellen 111. Wenn ein Schaltstrom einer überwachten ersten Transistorzelle 101 oder einer überwachten ersten Teilmenge von Transistorzellen aus der Mehrzahl von Transistorzellen 111 einen vordefinierten Stromdichtenwert überschreitet, kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines ersten Gate-Steuerungssignals 108 zum Anschalten der ersten Transistorzelle 101, während die zweite Transistorzelle 104 abgeschaltet bleibt. Zusätzlich oder optional kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines zweiten Gate-Steuerungssignals 109 zum Anschalten der zweiten Transistorzelle 104. Zusätzlich oder optional kann das Steuerungsmodul ausgebildet sein zum Erzeugen des ersten Gate-Steuerungssignals 108 und des zweiten Gate-Steuerungssignals 109 zum Anschalten der ersten Transistorzelle 101 und der zweiten Transistorzelle 104 zu unterschiedlichen Zeitintervallen. Ein steuerbares Schalten von unterschiedlichen Teilsätzen von Transistorzellen aus der Mehrzahl von Transistorzellen 111 kann zum Beispiel Stromdichten verhindern, die zu hoch sind zum Bilden eines Filaments in dem Halbleiterbauelement 100. Im Fall eines bipolaren Schalters kann zum Beispiel eine aktive Plasmaentsättigung jeder n-ten Zelle (oder jeder n-ten Untereinheit von Transistorzellen) Abschaltverluste reduzieren.
  • Das Steuerungsmodul kann ausgebildet sein zum Erzeugen der unterschiedlichen Steuerungssignale 108, 109 während des Anschaltens (z. B. wenn das Steuerungsmodul die Mehrzahl von Transistorzellen 111 einschaltet). Zum Beispiel kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines (globalen) Steuerungssignals zum Anschalten der Mehrzahl von Transistorzellen 111. Wenn ein Schaltstrom einer überwachten ersten Transistorzelle 101 oder einer überwachten ersten Teilmenge von Transistorzellen unter einen vordefinierten Stromdichtenwert fällt, kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines ersten Gate-Steuerungssignals 108 zum Abschalten der ersten Transistorzelle 101, während die zweite Transistorzelle 104 angeschaltet bleibt. Während des Anschaltens kann die Anzahl von aktiven Zellen abhängig von der Stromdichte in der überwachten einen oder den überwachten mehreren ersten Transistorzellen 101 erhöht (oder verringert) werden.
  • Das Steuerungsmodul kann zum Beispiel eine Zustandsmaschine (oder ein Zustandsmodul) umfassen, die ausgebildet ist zum Unterscheiden zwischen unterschiedlichen Zuständen des Schaltprozesses.
  • Das Halbleiterbauelement 100 kann zum Beispiel eine erste Gate-Kontaktstruktur zum Verbinden von zumindest dem Gate 106 der ersten Transistorzelle 101 mit einer ersten Gate-Treiberschaltung des Steuerungsmoduls (oder Schaltung) umfassen, die die unterschiedlichen Gate-Steuerungssignale 108, 109 bereitstellt. Das Halbleiterbauelement 100 kann zum Beispiel ferner eine zweite Gate-Kontaktstruktur zum Verbinden von zumindest dem Gate 107 der zweiten Transistorzelle mit einer zweiten Gate-Treiberschaltung des Steuerungsmoduls (oder Schaltung) umfassen.
  • Die erste Gate-Kontaktstruktur und die zweite Gate-Kontaktstruktur können jeweils eine elektrisch leitfähige Struktur sein oder umfassen, die jeweils mit dem ersten Gate 106 der ersten Transistorzelle 101 und dem zweiten Gate 107 der zweiten Transistorzelle elektrisch verbunden ist. Zum Beispiel können die erste Gate-Kontaktstruktur und die zweite Gate-Kontaktstruktur jeweils elektrisch leitfähige Säulenstrukturen (z. B. Via-Strukturen) und/oder eine oder mehrere Metallisierungsschichten aufweisen, die auf (oder an) der ersten (oder Vorder-) Seitenoberfläche eines Halbleitersubstrats gebildet sind.
  • Die erste Gate-Treiberschaltung kann zum Beispiel ausgebildet sein zum Bereitstellen der ersten Gate-Spannung an das Gate 106 der ersten Transistorzelle 101 (oder an Gates einer ersten Teilmenge von Transistorzellen, der die erste Transistorzelle 101 umfasst) basierend auf dem ersten Gate-Steuerungssignal, das durch das Steuerungsmodul erzeugt werden. Die zweite Gate-Treiberschaltung kann zum Beispiel ausgebildet sein zum Bereitstellen der zweiten Gate-Spannung an das Gate 107 der zweiten Transistorzelle 104 (oder an Gates einer zweiten Teilmenge von Transistorzellen) basierend auf dem (unabhängigen oder unterschiedlichen) zweiten Gate-Steuerungssignal, das durch das Steuerungsmodul erzeugt werden.
  • Das Steuerungsmodul (z. B. die erste Gate-Treiberschaltung, die zweite Gate-Treiberschaltung und/oder die Erfassungsschaltung) kann sich gemäß nicht beanspruchten Beispielen in oder auf dem gleichen Halbleitersubstrat befinden wie die Transistorzellen. Zum Beispiel können die erste Gate-Treiberschaltung, die zweite Gate-Treiberschaltung, die Erfassungsschaltung und zum Beispiel die Transistorzellen Teil des gleichen Halbleiterchips sein. Zum Beispiel können die erste Gate-Treiberschaltung und die zweite Gate-Treiberschaltung des Steuerungsmoduls zum Beispiel auf der ersten Seitenoberfläche des Halbleitersubstrats (oder -chips) angeordnet sein.
  • Das Steuerungsmodul kann sich in nicht beanspruchten Beispielen in einer Halbleiterschicht zwischen einer lateralen Seite (z. B. einer ersten oder Vorder-Seitenoberfläche) des Halbleiterchips (oder -substrats) befinden, die die Mehrzahl von Transistorzellen 111 und eine Metallisierungsschicht, die auf der lateralen Seite (z. B. ersten oder Vorder-Seitenoberfläche) des Halbleiterchips angeordnet ist, umfasst. Zum Beispiel können die erste Gate-Treiberschaltung und die zweite Gate-Treiberschaltung zwischen den Gates der Transistorzellen und den sich auf der ersten Seitenoberfläche des Halbleitersubstrats befindlichen Metallisierungsschichtstapeln angeordnet sein. Zum Beispiel können die erste Gate-Treiberschaltung und die zweite Gate-Treiberschaltung zwischen den Gates der Transistorzellen und einem Abschnitt einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur, der die Transistorzellen der vertikalen FET-Anordnung kontaktiert, angeordnet sein. Der Abschnitt der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur kann zum Beispiel eine oder mehrere Metallisierungsschichten in elektrischer Verbindung mit Emitter/Kollektor- oder Source/Drain-Dotierungsregionen der Transistorzellen sein oder umfassen. Alternativ oder optional kann sich das Steuerungsmodul in dem Halbleiterchip (421) befinden (z. B. kann das Steuerungsmodul Teil des Bulk-Substrats des Halbleiterchips sein).
  • Nicht beansprucht alternativ oder optional kann sich das Steuerungsmodul in einem elektrisch isolierten Bereich des Halbleiterchips befinden. Zum Beispiel kann ein Isolierungsbereich durch ein Ätzen und Oxidieren oder Abscheiden eines Isolierungsmaterials in oder um den Isolierungsbereich herum gebildet sein. Ferner kann eine Siliziumabscheidung oder eine Abscheidung in einer auf Silizium basierenden Aussparung durchgeführt werden, um zum Beispiel das Steuerungsmodul in dem Isolierungsbereich zu bilden.
  • Erfindungsgemäß befindet sich das Steuerungsmodul (z. B. die erste Gate-Treiberschaltung, die zweite Gate-Treiberschaltung und/oder die Erfassungsschaltung) zum Beispiel in (oder auf) einem unterschiedlichen (z. B. einen zweiten) Halbleiterchip als die Transistorzellen. Zum Beispiel können sich die erste Gate-Treiberschaltung, die zweite Gate-Treiberschaltung und zum Beispiel die Erfassungsschaltung in einem unterschiedlichen Halbleiterchip als die Transistorzellen befinden. Der zweite Halbleiterchip kann zum Beispiel mit dem (ersten) Halbleiterchip verbunden sein, in dem sich die Transistorzellen befinden, über zumindest eine (oder z. B. eine oder mehrere) Flip-Chip-Verbindungsstrukturen. Die zumindest eine Flip-Chip-Verbindungsstruktur kann zum Beispiel eine Lötkugel (solder bump) umfassen, die Lötmaterial umfasst zum Bereitstellen einer Lötverbindung zwischen dem ersten Halbleitersubstrat und dem zweiten Halbleiterchip, der das Steuerungsmodul umfasst. Alternativ oder optional kann die zumindest eine Flip-Chip-Verbindungsstruktur einen Goldstift oder anderen Typ von Flip-Chip-Verbindungsmaterialien oder Verfahren umfassen. Optional kann eine Flip-Chip-Verbindungsstruktur Teil einer Gate-Kontaktstruktur sein, die zum Beispiel mit den Gates der Transistorzellen elektrisch verbunden ist. Zusätzlich oder optional kann eine Flip-Chip-Verbindungsstruktur zum Beispiel Teil einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur sein, die mit den Emitter/Kollektor- oder Source/Drain-Dotierungsregionen der Transistorzellen elektrisch verbunden ist.
  • Jeder weitere Halbleiterchip (z. B. der zweite Halbleiterchip) kann eine elektrisch leitfähige Via-Struktur umfassen. Die elektrisch leitfähige Via-Struktur kann sich zum Beispiel von einer ersten Seitenoberfläche des zweiten Halbleitersubstrats (des zweiten Halbleiterchips) in Richtung (oder zu) einer zweiten Seitenoberfläche des zweiten Halbleitersubstrat (des zweiten Halbleiterchips) erstrecken.
  • Die elektrisch leitfähige Via-Struktur kann mit dem ersten Halbleiterchip über eine (erste) Flip-Chip-Verbindungsstruktur verbunden sein, die sich zum Beispiel an der ersten Seitenoberfläche des zweiten Halbleiterchips befindet. Zum Beispiel kann die elektrisch leitfähige Via-Struktur mit einer Emitter/Kollektor- oder Source/Drain-Dotierungsregion der ersten Transistorzelle in dem ersten Halbleiterchip elektrisch verbunden sein.
  • Die elektrisch leitfähige Via-Struktur kann Teil einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur sein, die sich in dem zweiten Halbleiterchip befindet oder in demselben angeordnet ist. Die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur kann ferner zum Beispiel einen Metallisierungsschichtabschnitt aufweisen, der auf einer zweiten Seitenoberfläche des zweiten Halbleiterchips angeordnet ist. Der Metallisierungsschichtabschnitt kann zum Beispiel in elektrischer Verbindung mit der elektrisch leitfähigen Via-Struktur sein. Zum Beispiel kann der Metallisierungsschichtabschnitt eine oder mehrere Metallschichten aufweisen, die sich auf der zweiten Seitenoberfläche des zweiten Halbleiterchips befinden.
  • Die erste Gate-Treiberschaltung des Steuerungsmoduls, die sich in dem zweiten Halbleiterchip befindet, kann mit einem Gate der ersten Transistorzelle durch eine weitere (zweite) Flip-Chip-Verbindungsstruktur verbunden sein. Die erste Gate-Treiberschaltung kann sich an der ersten Seite des zweiten Halbleitersubstrats befinden. Die erste Gate-Treiberschaltung des Steuerungsmoduls kann zum Beispiel mit dem Gate 106 der ersten Transistorzelle 101 oder mit einer Gate-Kontaktstruktur, die das Gate der ersten Transistorzelle 101 kontaktiert, Flip-Chip-gebondet (oder -gelötet) sein.
  • Die zweite Gate-Treiberschaltung, die sich an der ersten Seite des zweiten Halbleitersubstrats befindet, kann mit dem Gate 107 der zweiten Transistorzelle 104 oder mit einer Gate-Kontaktstruktur, die das Gate der zweiten Transistorzelle 104 kontaktiert, zum Beispiel Flip-Chip-gebondet (oder -gelötet) sein.
  • Das Steuerungsmodul ist ausgebildet zum Erzeugen eines ersten Gate-Steuerungssignals zum Steuern eines Gates der ersten Transistorzelle basierend auf einem durch eine Sensorschaltung bereitgestellten Sensorsignal. Die Sensorschaltung ist oder umfasst eine Stromsensorschaltung. Das Sensorsignal kann zum Beispiel Information bezogen auf einen Strom (z. B. einen Schaltstrom) umfassen, der in einer elektrisch leitfähigen Via-Struktur gemessen wird. Der Strom wird durch die Stromerfassungsschaltung gemessen, die sich in (oder auf) dem zweiten Halbleiterchip befindet. Die Stromerfassungsschaltung kann zum Beispiel eine Stromerfassungsstruktur (z. B. eine Ringelektrodenstruktur oder einen Shunt) umfassen, die zum Beispiel in der Nähe zu der (oder lateral um die) elektrisch leitfähige Via-Struktur (herum) angeordnet ist. Zum Beispiel kann sich die Stromerfassungsschaltung an der ersten Seitenoberfläche des zweiten Halbleiterchips befinden. Alternativ kann die Sensorschaltung eine Temperaturerfassungsschaltung sein oder umfassen (z. B. eine Temperaturdiode oder ein PTC-Element (Element mit positivem Temperaturkoeffizienten; PTC = positive temperature coefficient). Die Temperaturerfassungsschaltung kann zum Beispiel verwendet werden, um einen Strom in der elektrisch leitfähigen Via-Struktur zu bestimmen oder herzuleiten.
  • Die Anzahl von Gate-Treiberschaltungen der vertikalen FET-Anordnung kann zum Beispiel gleich sein zu der Anzahl von Transistorzellen der vertikalen FET-Anordnung. Zum Beispiel kann jede Transistorzelle durch ihre eigene Gate-Treiberschaltung zum Beispiel individuell gesteuert werden. Alternativ oder optional kann eine erste Gate-Treiberschaltung ein (erstes) Gate-Steuerungssignal zum Steuern eines ersten Teilsatzes der Mehrzahl von Transistorzellen bereitstellen und eine zweite Gate-Treiberschaltung kann ein (zweites oder unterschiedliches) Gate-Steuerungssignal zum Steuern einer zweiten Mehrzahl von Transistorzellen bereitstellen.
  • Die Erfassungsschaltung kann eine Anzahl von Erfassungsstrukturen umfassen. Die Anzahl von Erfassungsstrukturen der vertikalen FET-Anordnung kann zum Beispiel gleich sein zu der Anzahl von Transistorzellen der vertikalen FET-Anordnung. Zum Beispiel kann der Strom, der durch jede Transistorzelle hindurchfließt, durch eine Erfassungsstruktur individuell überwacht werden. Alternativ oder optional kann ein Strom, der durch eine oder mehrere Transistorzellen eines ersten Teilsatzes der Mehrzahl von Transistorzellen hindurchfließt, durch eine erste Erfassungsstruktur der Erfassungsschaltung überwacht werden, und ein Strom, der durch eine oder mehrere Transistorzellen eines zweiten Teilsatzes der Mehrzahl von Transistorzellen hindurchfließt, kann durch eine zweite Erfassungsstruktur der Erfassungsschaltung überwacht werden.
  • Jede Transistorzelle der vertikalen FET-Anordnung kann zum Beispiel eine vertikale Transistorzelle sein. Eine vertikale Transistorzelle kann zum Beispiel eine Transistorzelle (oder Transistorstruktur) sein, wobei ein größter Strom der Transistorzelle in einer vertikalen Richtung (z. B. in einer Richtung im Wesentlichen perpendikulär zu einer lateralen Hauptseite oder -oberfläche des Halbleitersubstrats) hindurchfließt. Zum Beispiel kann der größte Strom der Transistorzelle in einer vertikalen Richtung zwischen einer Bauelement-Dotierungsregion, die sich an einer ersten (oder Vorder-) Seitenoberfläche des Halbleitersubstrats befindet, und einer Bauelement-Dotierungsregion, die sich an einer gegenüberliegenden zweiten (oder Rück-) Seitenoberfläche des Halbleitersubstrats befindet, hindurchfließen.
  • Jede Transistorzelle der vertikalen FET-Anordnung kann zum Beispiel eine vertikale Metall-Oxid-Halbleiter-Feldeffekttransistorstruktur (eine MOSFET-Struktur; MOSFET = metal oxide semiconductor field effect transistor), eine vertikale Bipolartransistorstruktur mit isoliertem Gate (IGBT-Struktur; IGBT = insulated gate bipolar transistor) oder eine vertikale Thyristorstruktur sein. Zum Beispiel kann jede Transistorzelle eine RC-IGBT-Struktur, eine Superjunction-MOSFET-Struktur oder eine Superjunction-IGBT-Struktur sein.
  • Für eine vertikale FET-Anordnung, die vertikale MOSFET-Transistorzellen umfasst, kann eine erste Source/Drain-Dotierungsregion und ein Gate einer MOSFET-Transistorzelle (oder -struktur) sich an einer ersten (oder vorderen) lateralen Seitenoberfläche des Halbleitersubstrats befinden. Eine zweite Source/Drain-Dotierungsregion der MOSFET-Transistorzelle kann sich an einer zweiten (oder Rück-) lateralen Seitenoberfläche des Halbleitersubstrats befinden.
  • Für eine vertikale FET-Anordnung, die vertikale IGBT-Transistorzellen umfasst, können sich eine erste Kollektor/Emitter-Dotierungsregion und ein Gate einer IGBT-Transistorzelle an der ersten (oder vorderen) lateralen Seitenoberfläche des Halbleitersubstrats befinden. Eine zweite Kollektor/Emitter-Dotierungsregion der IGBT-Transistorzelle kann sich an der zweiten (oder hinteren) lateralen Seitenoberfläche des Halbleitersubstrats befinden.
  • Die Mehrzahl von Transistorzellen 111 der vertikalen FET-Anordnung kann zum Beispiel mehr als zwanzig Transistorzellen, oder mehr als 100 Transistorzellen oder mehr als 1000 Transistorzellen umfassen.
  • Die erste Transistorzelle 101 kann zum Beispiel Teil einer ersten Teilmenge von Transistorzellen aus der Mehrzahl von Transistorzellen 111 sein. Der erste Teilsatz von Transistorzellen kann sich zum Beispiel auf eine erste Gruppe von einer oder mehreren Transistorzellen aus der Mehrzahl von Transistorzellen 111 beziehen. Zum Beispiel kann der erste Teilsatz von Transistorzellen durch ein erstes Gate-Steuerungssignal steuerbar sein. Zum Beispiel können alle Transistorzellen in dem ersten Teilsatz von Transistorzellen durch das gleiche (erste) Gate-Steuerungssignal gemeinsam steuerbar sein.
  • Die zweite Transistorzelle 104 kann zum Beispiel Teil einer zweiten (unterschiedlichen) Teilmenge von Transistorzellen aus der Mehrzahl von Transistorzellen 111 sein. Der zweite Teilsatz von Transistorzellen kann sich zum Beispiel auf eine zweite Gruppe von einer oder mehreren Transistorzellen aus der Mehrzahl von Transistorzellen 111 beziehen. Die Transistorzellen in dem zweiten Teilsatz von Transistorzellen können sich zum Beispiel von den Transistorzellen in dem ersten Teilsatz von Transistorzellen unterscheiden. Der zweite Teilsatz von Transistorzellen kann zum Beispiel durch ein zweites Gate-Steuerungssignal steuerbar sein. Zum Beispiel können alle Transistorzellen in dem zweiten Teilsatz von Transistorzellen durch das gleiche (zweite) Gate-Steuerungssignal gemeinsam steuerbar sein.
  • Die Mehrzahl von Transistorzellen 111 der vertikalen FET-Anordnung kann den ersten Teilsatz von Transistorzellen, den zweiten Teilsatz von Transistorzellen und zusätzlich oder optional einen oder mehrere weitere Teilsätze (z. B. mehr als zwei Teilsätze, oder mehr als fünf Teilsätze, oder mehr als hundert Teilsätze) von Transistorzellen umfassen. Ein Teilsatz der Mehrzahl von Transistorzellen (oder einer Gesamtzahl von Transistorzellen) kann so verstanden werden, dass er sich auf eine Anzahl von Transistorzellen bezieht, die weniger sind als die Gesamtzahl von Transistorzellen (z. B. ein Bruchteil der Gesamtzahl von Transistorzellen, wobei der Bruchteil weniger als 1 ist). Jeder Teilsatz von Transistorzellen der Gesamtzahl von Transistorzellen der vertikalen FET-Anordnung kann weniger als 50 % (oder z. B. weniger als 20 % oder z. B. weniger als 10 % oder z. B. weniger als 5 %) der Gesamtzahl von Transistorzellen der vertikalen FET-Anordnung umfassen. Zum Beispiel kann der erste Teilsatz (oder zweite Teilsatz) von Transistorzellen zwischen 20 % und 50 % einer Gesamtzahl der Mehrzahl von Transistorzellen der vertikalen FET-Anordnung umfassen. Die Teilsätze von Transistorzellen können durch unterschiedliche Gate-Steuerungssignale gesteuert werden. Es kann zum Beispiel möglich sein, einen oder mehr (z. B. mehrere) Teilsätze von Transistorzellen aus der Gesamtzahl von Transistorzellen mit identischen (oder unterschiedlichen) Gate-Steuerungssignalen bereitzustellen. Zum Beispiel kann es möglich sein, eine einzelne Transistorzelle (oder eine ausgewählte oder mehrere ausgewählte Transistorzellen) aus der Gesamtzahl von Transistorzellen der vertikalen FET-Anordnung mit identischen Gate-Steuerungssignalen zu steuern.
  • Der erste Teilsatz von Transistorzellen und der zweite Teilsatz von Transistorzellen können jeweils zumindest eine (z. B. eine) Transistorzelle umfassen. Der erste Teilsatz von Transistorzellen und der zweite Teilsatz von Transistorzellen können jeweils zum Beispiel mehr als zehn (oder z. B. mehr als fünf) Transistorzellen umfassen. Zum Beispiel kann die Anzahl von Transistorzellen in dem ersten Teilsatz von Transistorzellen mehr als zehn (oder z. B. mehr fünf) Transistorzellen sein. Zum Beispiel kann die Anzahl von Transistorzellen in dem ersten Teilsatz von Transistorzellen mehr als zehn (oder z. B. mehr als fünf) sein. Zum Beispiel kann die Mehrzahl von Transistorzellen 111 der vertikalen FET-Anordnung mehr als fünf Teilsätze von weniger als fünf Transistorzellen oder mehr als zehn Teilsätze von weniger als fünf Transistorzellen umfassen.
  • Der erste Teilsatz von Transistorzellen (der die erste Transistorzelle 101 umfasst) kann in einer ersten Region eines Halbleitersubstrats angeordnet sein. Zum Beispiel kann der erste Teilsatz von Transistorzellen vier Transistorzellen umfassen, die in einem 2 × 2-Array in der ersten Region des Halbleitersubstrats angeordnet sind. Ein zweiter Teilsatz von Transistorzellen (der die zweite Transistorzelle umfasst) kann in einer zweiten unterschiedlichen Region des Halbleitersubstrats angeordnet sein.
  • Die erste Region des Halbleitersubstrats kann einen (ersten) lateralen Halbleitersubstratbereich von weniger als 30 µm × 30 µm cm2 umfassen (oder kann denselben einnehmen). Der laterale Halbleitersubstratbereich der ersten Region des Halbleitersubstrats kann einen lateralen Oberflächenbereich einer lateralen Seitenoberfläche des Halbleitersubstrats umfassen (oder kann derselbe sein). Die erste Region kann den (ersten) lateralen Halbleitersubstratbereich und zum Beispiel Abschnitte des Halbleitersubstrats, die sich unter dem (ersten) Halbleitersubstratbereich befinden) umfassen.
  • Die zweite Region des Halbleitersubstrats kann lateral um die erste Region des Halbleitersubstrats herum angeordnet sein. Zum Beispiel kann die zweite Region des Halbleitersubstrats einen lateralen Halbleitersubstratbereich umfassen, der die erste Region des Halbleitersubstrats lateral umgibt.
  • Der erste Teilsatz von Transistorzellen (der die erste Transistorzelle 101 umfasst) und der zweite Teilsatz von Transistorzellen (der die zweite Transistorzelle 104 umfasst) können elektrisch parallel geschaltet sein. Zum Beispiel können Transistorzellen des ersten Teilsatzes von Transistorzellen und Transistorzellen des zweiten Teilsatzes von Transistorzellen elektrisch parallel geschaltet sein. Zum Beispiel können die ersten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des ersten Teilsatzes von Transistorzellen mit den ersten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des zweiten Teilsatzes von Transistorzellen über zumindest eine elektrisch leitfähige (z. B. Metallisierungsschicht-) Struktur elektrisch verbunden sein. Die ersten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des ersten Teilsatzes von Transistorzellen 101 und die ersten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des zweiten Teilsatzes von Transistorzellen können sich an einer ersten (z. B. einer Vorder-) Seitenoberfläche des Halbleiterchips oder (-substrats) befinden. Zusätzlich können die zweiten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des ersten Teilsatzes von Transistorzellen 101 mit den zweiten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des zweiten Teilsatzes von Transistorzellen über zumindest eine elektrisch leitfähige (z. B. Metallisierungsschicht-) Struktur elektrisch verbunden sein. Die zweiten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des ersten Teilsatzes von Transistorzellen und die zweiten Emitter/Kollektor- oder Source/Drain-Dotierungsregionen des zweiten Teilsatzes von Transistorzellen können sich zum Beispiel an einer zweiten (z. B. einer Rück-) Seitenoberfläche des Halbleiterchips (oder -substrats) befinden.
  • Die Vorder- (oder z. B. eine erste) Seitenoberfläche des Halbleitersubstrats kann eine Oberfläche des Halbleitersubstrat in Richtung von Metallschichten, Isolierungsschichten und/oder Passivierungsschichten oben auf der Hauptoberfläche des Halbleitersubstrats oder auf einer Oberfläche von einer dieser Schichten sein. Zum Beispiel kann die Vorderseitenoberfläche des Halbleitersubstrats eine laterale Oberfläche des Halbleitersubstrats sein, an der mehr (oder eine Mehrheit von) aktive(n) Elemente(n) der Halbleiterbauelementstrukturen gebildet sind. Zum Beispiel können sich mehr komplexe Strukturen an der Vorderseitenoberfläche des Halbleitersubstrats befinden als an einer gegenüberliegenden Rückseitenoberfläche des Halbleitersubstrats.
  • Die Rück- (oder z. B. eine zweite) Seitenoberfläche des Halbleitersubstrats kann eine Oberfläche sein, an der eine Rückseitenmetallisierungsstruktur angeordnet ist. Die Rückseitenmetallisierungsstruktur kann zum Beispiel eine einzelne durchgängige Metallisierungsstruktur sein, die auf (z. B. direkt auf) der Rückseitenoberfläche angeordnet ist. Die Rückseitenmetallisierungsstruktur kann zum Beispiel die gesamte Rückseitenoberfläche des Halbleitersubstrats oder mehr als 80 % der Rückseitenoberfläche des Halbleitersubstrats abdecken.
  • Eine laterale (Vorder- oder Rück-)Seitenoberfläche des Halbleitersubstrats kann eine im Wesentlichen ebenflächige Ebene sein (z. B. unter Vernachlässigung einer Unebenheit des Halbleitersubstrats aufgrund des Herstellungsprozesses und von Gräben). Im Vergleich zu einem prinzipiell vertikalen Rand des Halbleitersubstrats können die Vorderseitenoberfläche und die Rückseitenoberfläche jeweils eine prinzipiell horizontale Oberfläche sein, die sich lateral erstreckt. Zum Beispiel kann eine laterale Abmessung (z. B. ein Durchmesser oder eine Länge) der (Vorder- oder Rück-)Seitenoberfläche des Halbleitersubstrats mehr als 100 Mal größer (oder mehr als 1000 Mal oder mehr als 10000 Mal) sein als eine Distanz zwischen der Vorderseitenoberfläche 105 des Halbleitersubstrats und der gegenüberliegenden Rückseitenoberfläche des Halbleitersubstrats. Zum Beispiel kann eine laterale Abmessung (z. B. ein Durchmesser) der Hauptoberfläche des Halbleitersubstrats mehr als 100 Mal (oder mehr als 1000 Mal oder mehr als 10000 Mal) größer sein als eine maximale Höhe von Strukturen auf der Haupt- (oder Vorder-) Oberfläche.
  • Das Halbleitersubstrat kann zum Beispiel eine maximale Dicke zwischen 10 µm und 1500 µm (oder z. B. zwischen 20 µm und 700 µm oder z. B. zwischen 50 µm und 350 µm oder z. B. zwischen 50 µm und 150 µm) aufweisen. Die maximale Dicke des Halbleitersubstrats kann eine größte Höhe des Halbleitersubstrats sein, die in einer Richtung zwischen der Vorderseitenoberfläche und Rückseitenoberfläche des Halbleitersubstrats gemessen ist.
  • Das Halbleitersubstrat kann zum Beispiel ein Halbleitersubstratmaterial (z. B. einen Halbleitersubstratwafer) umfassen. Zum Beispiel kann das Halbleitersubstratmaterial ein auf Silizium basierendes Halbleitersubstratmaterial, ein auf Siliziumcarbid basierendes Halbleitersubstratmaterial, ein auf Galliumarsenid basierendes Halbleitersubstratmaterial oder ein auf Galliumnitrid basierendes Halbleitersubstratmaterial sein.
  • Das Halbleiterbauelement 100 kann ein Leistungshalbleiterbauelement sein. Anders ausgedrückt, ein Halbleiterbauelement gemäß dem beschriebenen Konzept oder einem oder mehreren vor- oder nachstehend beschriebenen Ausführungsbeispielen kann zum Beispiel eine Sperrspannung von mehr als 10 V (z. B. zwischen 10 V und 20000 V, oder z. B. mehr als 40 V oder z. B. mehr als 200 V, oder z. B. mehr als 400 V oder z. B. mehr als 1000 V) aufweisen.
  • Transistor- (Halbleiter-) Bauelemente (z. B. MOSFET- und/oder IGBT-Bauelemente) können für bestimmte typische Betriebsbedingungen optimiert werden. Die Leistungsklasse eines solchen Leistungsschalters kann zugeschnitten sein, um maximale erwartete Lastströme aufzunehmen. Die tatsächlichen Betriebsbedingungen können erheblich variieren. Daher kann der Schalter für einen großen Bruchteil seiner Lebensdauer ein reduziertes Verhalten liefern. Wenn der aktive Chipbereich eines IGBT an den Schaltstrom dynamisch angepasst wird, kann der Kompromiss (trade-off) erheblich verbessert werden. Eine Zerstörung im sicheren Betriebsbereich für Sperrvorspannung (RBSOA-Zerstörung; RBSOA = reverse bias safe operating area = sicherer Betriebsbereich für Sperrvorspannung) von IGBTs kann auf einen inhomogenen Stromfluss bezogen sein.
  • Mehrere Gate-Steuerungen können den Chipbereich in kleinere Abschnitte unterteilen, die abhängig von den Schaltbedingungen getrennt gesteuert werden können. Die Granularität kann grob sein und die Steuerungslogik kann vor dem tatsächlichen Strompuls programmiert werden, um zum Beispiel den aktiven Bereich des Chips zu modifizieren. Ein dynamisches Ausgleichen der Stromverteilung kann sich auf ein lokales chipintegriertes Potential oder kapazitive oder induktive Kopplungen stützen. Allerdings können diese Techniken ein Kompromiss zwischen Verhalten und Robustheit sein.
  • Die hierin beschriebenen Beispiele können ein Gate-Treiber-Schema mit hoher (oder höherer) Granularität umfassen. Zum Beispiel kann das Gate einer jeden Transistor- (IGBT-) Zelle individuell gesteuert werden und der Strom der entsprechenden Zelle kann auch auf einer Einzelzellebene überwacht werden. Alternativ oder optional können die Gates eines Teilsatzes von Transistorzellen zum Beispiel basierend auf einem überwachten Strom durch eine einzelne Zelle oder durch einen Teilsatz von Transistorzellen überwacht werden.
  • Bei einem Beispiel kann eine Flip-Chip-Technik mit einem geeigneten Fein-Abstand (fine pitch) verwendet werden. Die Zwischenverbindung (z. B. die Flip-Chip-Verbindung) kann zum Beispiel unter Verwendung von Kugelbonds (bump bonds) realisiert werden. Jede Transistor- (IGBT-) Zelle kann zwei Flip-Chip-Verbindungen aufweisen (oder benötigen): zum Beispiel eine für den Emitter und eine für den Gate-Kontakt. Der Gate-Treiber-Chip kann den Laststrom zu seiner Rückseite hindurchfließen lassen, z. B. durch ein Verwenden von Silizium-Vias (Through-Silicon-Vias, TSVs). Ein Bruchteil (oder ein Abschnitt) des Laststroms (Stromüberwacher) kann zum Beispiel verwendet werden, um das durch den Gate-Treiber gelieferte Gate-Potential zu steuern.
  • Eine Zustandsmaschine kann in dem Halbleiterbauelement 100 implementiert sein, um zum Beispiel zwischen unterschiedlichen Zuständen des Schaltprozesses zu unterscheiden.
  • Während dem Anschalten kann zum Beispiel die Anzahl von aktiven Zellen abhängig von dem Strompegel erhöht werden. Wenn nur ein kleiner Strom geschaltet wird, kann der aktive Bereich zum Beispiel kleiner sein und Abschaltverluste können reduziert werden. Im Fall von Kurzschlüssen kann der Ausfall durch den Stromüberwacher einfach und schnell detektiert werden und eine schnelle Antwort ist möglich. Während des Abschaltens können zum Beispiel die Ströme überwacht und verglichen werden, und wenn eine bestimmte Stromdichte überschritten ist, kann die entsprechende Transistor- (IGBT-) Zelle angeschaltet werden. Zusätzlich können auch eine oder mehrere benachbarte Zellen angeschaltet werden, um zum Beispiel zu hohe Stromdichten in einem Filament zu verhindern.
  • Die beschriebenen Beispiele können ein weiches Abschalten (soft tum-off) sicherstellen durch ein Abschalten individueller Bereiche des IGBT in einem gut definierten Zeitraum (z. B. durch ein Abschalten von Transistorzellen, die sich in unterschiedlichen Dotierungsregionen des Halbleitersubstrats befinden, in unterschiedlichen definierten Zeitintervallen). Zum Beispiel kann jeder (each) (z. B. jeder einzelne (every)) Transistorzellkontakt individuell von anderen Transistorzellen gesteuert werden. Alternativ können mehrere (oder z. B. eine Mehrzahl von) Zellen zusammen als eine Untereinheit (oder ein Teilsatz) gleichzeitig gesteuert werden. Unterschiedliche Untereinheiten (oder Teilsätze) von Transistorzellen können zum Beispiel nacheinander abgeschaltet werden. Auf diese Weise kann ein effizienter aktiver Bereich während des Abschaltzeitraums zum Beispiel dynamisch reduziert werden und eine Überspannung kann erheblich reduziert werden. Um Abschaltverluste zu reduzieren, kann zum Beispiel eine aktive Plasmaentsättigung einer jeden n-ten Zelle (oder jeden n-ten Untereinheit von Transistorzellen) möglich sein.
  • Ein Ausfallspeicher kann in dem Steuerungsmodul 213 des Halbleiterbauelements 100 für eine einfache Rückverfolgbarkeit von Fehlerbedingungen implementiert sein. Ein Verwenden eines hochgradig granularen Gate-Treiberschemas in Verbindung mit granularen Strommessungen kann zum Beispiel eine lastspezifische Verhaltensoptimierung und Überlastdetektion mit einer sehr niedrigen Eingriffsschwelle ermöglichen.
  • 2 zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 200 umfasst eine Mehrzahl von Transistorzellen 111.
  • Das Halbleiterbauelement 200 umfasst ferner eine Erfassungsschaltung 212, die ausgebildet ist zum Bestimmen eines Stroms, I, oder einer Temperatur, T, durch zumindest eine Transistorzelle 201 aus der Mehrzahl von Transistorzellen 111.
  • Das Halbleiterbauelement 200 umfasst ferner ein Steuerungsmodul 213, das ausgebildet ist zum Erzeugen eines Gate-Steuerungssignals 209 zum Steuern eines Teilsatzes der Mehrzahl von Transistorzellen 111 basierend auf dem bestimmten Strom, I, durch die zumindest eine Transistorzelle 201.
  • Da das Steuerungsmodul 213 ausgebildet ist zum Erzeugen eines Gate-Steuerungssignals zum Steuern eines Teilsatzes 204 der Mehrzahl von Transistorzellen 111 basierend auf dem bestimmten Strom durch die zumindest eine Transistorzelle 201, können zum Beispiel Schaltverluste (z. B. aufgrund von Überspannung) reduziert werden. Zum Beispiel können die Transistorzellen an die unterschiedlichen Lastströme zum Beispiel dynamisch angepasst werden.
  • Die Erfassungsschaltung 212 (z. B. ein Stromüberwacher) kann ausgebildet sein zum Bestimmen eines Stroms durch die zumindest eine Transistorzelle 201 (oder z. B. eine oder mehrere Transistorzellen). Die Erfassungsschaltung 212 kann ausgebildet sein zum Bestimmen des Stroms durch eine Emitter/Kollektor- oder Source/Drain-Kontaktstruktur, die zumindest eine zu überwachende Transistorzelle 201 kontaktiert. Zum Beispiel kann die Erfassungsschaltung 212 benachbart zu oder in der Nähe der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur der zumindest einen zu überwachenden Transistorzelle 201 angeordnet sein.
  • Die Erfassungsschaltung 212 kann eine Stromerfassungsstruktur (z. B. eine Ringelektrodenstruktur oder Shunt-Erfassungsstruktur) umfassen, die in der Nähe eines (oder lateral um einen) Abschnitt(s) der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (herum) angeordnet ist, der die zumindest eine zu überwachende Transistorzelle 201 kontaktiert. Zum Beispiel kann die Erfassungsschaltung 212 eine Ringelektrodenstruktur umfassen, die lateral um einen im Wesentlichen vertikalen elektrisch leitfähigen Via- (oder Säulen-) Abschnitt der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur herum angeordnet ist.
  • Alternativ, zusätzlich oder optional kann die Erfassungsschaltung 212 eine Temperaturerfassungsstruktur (z. B. eine Temperaturdiodenstruktur oder eine Schaltung, die ein Element mit positivem Temperaturkoeffizienten umfasst) umfassen, die ausgebildet ist zum Bestimmen der Temperatur durch die zumindest eine Transistorzelle 201.
  • Das Steuerungsmodul 213 kann ausgebildet sein zum Erzeugen des Gate-Steuerungssignals 209 zum Steuern eines Teilsatzes 204 der Mehrzahl von Transistorzellen 111. Der Teilsatz der Mehrzahl von Transistorzellen 111 kann zum Beispiel ein Teilsatz von Transistorzellen sein, der die überwachte zumindest eine Transistorzelle 201 umfasst, oder kann ein Teilsatz von Transistorzellen ohne die überwachte zumindest eine Transistorzelle 201 sein.
  • Die Mehrzahl von Transistorzellen 111 kann laterale (oder planare) Transistorzellen (z. B. planare IGBT- oder planare MOSFET-Transistorzellen), oder zum Beispiel vertikale Transistorzellen oder Graben-Transistorzellen umfassen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optional zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1) oder nachstehend (z. B. 3 bis 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 3 zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 300 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 300 umfasst eine Mehrzahl von Transistorzellen 111 einer vertikalen Feldeffekttransistoranordnung.
  • Ein Gate 106 einer ersten Transistorzelle 101 aus der Mehrzahl von Transistorzellen 111 und ein Gate 107 einer zweiten Transistorzelle 104 aus der Mehrzahl von Transistorzellen 111 sind durch unterschiedliche Gate-Steuerungssignale 108, 109 steuerbar.
  • Eine Sperrspannung der vertikalen Feldeffekttransistoranordnung ist zumindest 10 V.
  • Da das Gate 106 der ersten Transistorzelle 101 und das Gate 107 der zweiten Transistorzelle 104 durch unterschiedliche Gate-Steuerungssignale 108, 109 steuerbar sind, können zum Beispiel Schaltverluste (z. B. aufgrund von Überspannung) in Transistorzellen (z. B. Leistungstransistorzellen) reduziert werden. Zum Beispiel können die Transistorzellen an die unterschiedlichen Lastströme dynamisch angepasst werden.
  • Das Halbleiterbauelement 300 kann ähnlich sein zu dem in Verbindung mit 1 und 2 beschriebenen Halbleiterbauelementen.
  • Die Mehrzahl von Transistorzellen können zum Beispiel Leistungstransistorzellen sein. Zum Beispiel kann die vertikale Feldeffekttransistoranordnung oder zum Beispiel das Halbleiterbauelement 300 eine Sperrspannung von mehr als 10 V (z. B. zwischen 10 V und 20000 V oder z. B. mehr als 40 V oder z. B. mehr als 200 V oder z. B. mehr als 400 V oder z. B. mehr als 1000 V) aufweisen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 2) oder nachstehend (z. B. 5 bis 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4 zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 400 gemäß eines nicht beanspruchten Beispiels.
  • Das Halbleiterbauelement 400 umfasst eine erste Transistorzelle, ein Steuerungsmodul 213 und eine Erfassungsschaltung 212, die sich in (oder auf) dem gleichen Halbleiterchip befinden. Die erste Transistorzelle kann Teil eines ersten Teilsatzes von Transistorzellen aus einer Mehrzahl von Transistorzellen sein, die in dem Halbleiterchip gebildet sind oder sich in demselben befinden.
  • Das Steuerungsmodul 213 (z. B. die erste Gate-Treiberschaltung und/oder weitere Gate-Treiberschaltungen), die Erfassungsschaltung 212 und die Mehrzahl von Transistorzellen 111 können Teil des gleichen Halbleiterchips 421 sein. Zum Beispiel können sich die erste Gate-Treiberschaltung, die Erfassungsschaltung und die erste Transistorzelle in (oder auf) dem gleichen Halbleiterchip befinden oder zum Beispiel auf demselben angeordnet sein. Das Steuerungsmodul 213 und die Erfassungsschaltung 212 können in einer Halbleiterschicht 428, die sich auf dem Halbleiterbauelement 400 befindet, herstellbar (oder gebildet) sein.
  • Die Halbleiterschicht 428 kann sich zwischen einer lateralen Seite 415 (z. B. einer ersten oder Vorder-Seitenoberfläche) des Halbleiterchips 421 (oder -substrats), der die erste Transistorzelle umfasst, und einer Metallisierungsschicht 416C (z. B. einer Metallisierungsschicht einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416), die auf der lateralen Seite 415 (z. B. ersten oder Vorder-Seitenoberfläche) des Halbleiterchips angeordnet ist, befinden. Alternativ oder optional kann die Halbleiterschicht 428 Teil des Bulk-Substrats des Halbleiterchips sein. Zum Beispiel kann sich die erste Gate-Treiberschaltung des Steuerungsmoduls 213 (und/oder des Steuerungsmoduls 213) in der Halbleiterschicht 428 (z. B. einer Gate-Treiberschicht oder -region) befinden. Zum Beispiel kann das Halbleiterbauelement 400 die Gate-Treiberschaltung (z. B. das Steuerungsmodul 213) und eine Stromüberwacher- (z. B. die Erfassungsschaltung 212) Funktionalität auf (oder in) einer (separaten) Siliziumschicht umfassen, die sich zum Beispiel oben auf einem IGBT-Chip 421 befindet und durch die Isolierungsschicht 417 isoliert ist.
  • Das Halbleiterbauelement 400 kann das Steuerungsmodul 213 umfassen, das ausgebildet ist zum Steuern eines Gate-Steuerungssignals zum Steuern eines Gates von zumindest einer Transistorzelle aus einer Mehrzahl von Transistorzellen, die sich zum Beispiel in dem Halbleitersubstrat befinden. Das Halbleiterbauelement 400 kann zum Beispiel eine erste Gate-Kontaktstruktur 414 zum Verbinden von zumindest dem Gate der ersten Transistorzelle mit einer ersten Gate-Treiberschaltung des Steuerungsmoduls 213 (oder Schaltung) umfassen.
  • Die erste Gate-Kontaktstruktur 414 kann eine elektrisch leitfähige Struktur sein oder umfassen, die jeweils mit einem Gate (das z. B. eine Gate-Metallschicht und eine Gate-Oxidschicht umfasst) der ersten Transistorzelle elektrisch verbunden ist. Zum Beispiel kann die erste Gate-Kontaktstruktur 414 eine Elektrodenschicht 414A (z. B. Gate-Elektrode) umfassen, die benachbart (z. B. direkt benachbart) zu einer Gate-Region der ersten Transistorzelle angeordnet ist. Die erste Gate-Kontaktstruktur 416 kann ferner zum Beispiel eine elektrisch leitfähige Via-Struktur 414B und/oder eine oder mehrere Metallisierungsschichten umfassen, die auf der ersten (oder Vorder-) Seitenoberfläche des Halbleitersubstrats angeordnet sind.
  • Das Halbleiterbauelement 400 kann ferner eine Erfassungsschaltung 212 (z. B. einen Stromüberwacher) umfassen, die ausgebildet ist zum Bestimmen eines Stroms durch die erste Transistorzelle. Die Erfassungsschaltung 212 kann ausgebildet sein zum Bestimmen des Stroms durch eine Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 (oder einen Abschnitt der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416), die die erste Transistorzelle kontaktiert. Zum Beispiel kann die Erfassungsschaltung 212 benachbart zu oder in der Nähe der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 angeordnet sein. Die Erfassungsschaltung kann zum Beispiel den gesamten oder einen Abschnitt des Stromfluss-Vias 416B zum Bestimmen des Stroms durch die erste Transistorzelle verwenden.
  • Die Erfassungsschaltung 212 kann eine Erfassungsstruktur (z. B. eine Ringelektrodenstruktur oder einen Shunt) umfassen, die lateral um einen Abschnitt der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 herum angeordnet ist, der die erste Transistorzelle kontaktiert. Zum Beispiel kann die Erfassungsschaltung 212 eine Ringelektrodenstruktur umfassen, die lateral um die im Wesentlichen vertikale elektrisch leitfähige Via-Struktur 416B der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 herum angeordnet ist.
  • Die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 kann zum Beispiel eine Elektrodenschicht 416A (z. B. Emitter-Elektrode) umfassen, die benachbart (z. B. direkt benachbart) zu einer Emitter/Kollektor- oder Source/Drain-Dotierungsregion der ersten Transistorzelle angeordnet ist. Die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 kann ferner zum Beispiel die elektrisch leitfähige Via-Struktur 416B und/oder die eine oder die mehreren Metallisierungsschichten 416C (z. B. Emitter-Metall), die auf der ersten (oder Vorder-) Seitenoberfläche des Halbleitersubstrats angeordnet sind, umfassen. Zum Beispiel können sich die eine oder die mehreren Metallisierungsschichten 416C (z. B. Emitter-Metall) auf elektrisch isolierendem Material 417 befinden, das zum Beispiel die Stromsensorschaltung 212 und das Steuerungsmodul 213 (z. B. die Gate-Treiberschaltung) abdeckt (oder einbettet).
  • Das Halbleiterbauelement 400 kann ferner das elektrisch isolierende Material 417 (z. B. eine oder mehrere Isolierungsschichten) umfassen, das auf der ersten Seitenoberfläche 415 des Halbleiterchips 421 (oder -substrats) angeordnet ist. Zum Beispiel kann sich ein Abschnitt des elektrisch isolierenden Materials 417 zum Beispiel zwischen der Gate-Kontaktstruktur 414 und der ersten Gate-Treiberschaltung des Steuerungsmoduls 213 befinden. Zum Beispiel kann sich ein Abschnitt des elektrisch isolierenden Materials 417 benachbart zu der Gate-Kontaktstruktur 414 befinden (oder dieselbe lateral umgeben). Zum Beispiel kann sich ein Abschnitt des elektrisch isolierenden Materials 417 zwischen der Gate-Kontaktstruktur 414 und der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 befinden. Zum Beispiel kann sich ein Abschnitt des elektrisch isolierenden Materials 417 benachbart zu der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur 416 befinden (oder dieselbe lateral umgeben). Zum Beispiel kann sich ein Abschnitt des elektrisch isolierenden Materials 417 benachbart zu der Erfassungsschaltung 212 befinden (oder dieselbe lateral umgeben).
  • Das Steuerungsmodul 213 kann ausgebildet sein zum Erzeugen eines ersten Gate-Steuerungssignals zum Steuern eines Gates der ersten Transistorzelle 101 (oder von Gates des ersten Teilsatzes von Transistorzellen, der die erste Transistorzelle 101 umfasst) basierend auf einem gemessenen Strom durch die erste Transistorzelle 101. Zusätzlich oder optional kann das Steuerungsmodul ausgebildet sein zum Erzeugen eines zweiten unterschiedlichen Gate-Steuerungssignals zum Steuern eines Gates einer zweiten Transistorzelle (oder von Gates eines zweiten Teilsatzes von Transistorzellen, der die zweite Transistorzelle umfasst) basierend auf dem in der ersten Transistorzelle 101 bestimmten Strom.
  • Die Erfassungsschaltung 212 kann eine Mehrzahl von Erfassungsstrukturen aufweisen. Jede Erfassungsstruktur der Erfassungsschaltung 212 kann zum Beispiel ausgebildet sein zum Bestimmen eines Stroms durch eine Transistorzelle (oder einen Teilsatz von Transistorzellen) aus der Mehrzahl von Transistorzellen. Das Steuerungsmodul 213 kann ausgebildet sein zum Erzeugen des ersten Gate-Steuerungssignals und des unterschiedlichen zweiten Gate-Steuerungssignals zum Beispiel basierend auf den durch die Mehrzahl von Erfassungsstrukturen bestimmten Strömen.
  • Die Mehrzahl von Transistorzellen 111 kann zum Beispiel laterale (oder planare) Transistorzellen oder vertikale Transistorzellen oder Graben-Transistorzellen umfassen. Zum Beispiel kann jede Transistorzelle eine Metall-Oxid-Halbleiter-Feldeffekttransistorstruktur (MOSFET-Struktur), eine Bipolartransistorstruktur mit isoliertem Gate (IGBT-Struktur) oder zum Beispiel eine Thyristorstruktur sein.
  • Falls die Mehrzahl von Transistorzellen 111 laterale (oder planare) Transistorzellen sind (z. B. wenn die erste Emitter/Kollektor- oder Source/Drain-Region und die zweite Emitter/Kollektor- oder Source/Drain-Region an der gleichen lateralen Seitenoberfläche des Halbleitersubstrats gebildet sind), können die ersten Emitter/Kollektor- oder Source/Drain-Regionen mit einer ersten Metallisierungsschicht über eine Mehrzahl von ersten elektrisch leitfähigen Säulen- (oder Via-) Strukturen verbunden sein, und die zweiten Emitter/Kollektor- oder Source/Drain-Regionen können zum Beispiel mit einer zweiten (unterschiedlichen) Metallisierungsschicht über eine Mehrzahl von zweiten elektrisch leitfähigen Säulen- oder Via-Strukturen verbunden sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4 gezeigten Beispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 3) oder nachstehend (z. B. 5 bis 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 5 zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 500 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 500 umfasst einen Halbleiterchip 521, der zumindest eine Transistorzelle 101 umfasst.
  • Das Halbleiterbauelement 500 umfasst ferner einen zweiten Halbleiterchip 522, der ein Steuerungsmodul 213 zum Steuern eines Gates der zumindest einen Transistorzelle 101 umfasst.
  • Der zweite Halbleiterchip 522 umfasst eine elektrisch leitfähige Via-Struktur 523, die sich zwischen einer ersten Seitenoberfläche 524 eines Halbleitersubstrats des zweiten Halbleiterchips 522 in Richtung einer zweiten Seitenoberfläche 525 des Halbleitersubstrats des zweiten Halbleiterchips 522 erstreckt.
  • Die elektrisch leitfähige Via-Struktur 523 ist mit der zumindest einen Transistorzelle 101 des Halbleiterchips 521 durch eine Flip-Chip-Verbindungsstruktur 526 verbunden.
  • Da die elektrisch leitfähige Via-Struktur 523 mit der zumindest einen Transistorzelle 101 des ersten Halbleiterchips 521 verbunden ist, kann ein Steuerungsmodul 213, das sich in dem zweiten Halbleiterchip 522 befindet, eine elektrische Charakteristik der zumindest einen Transistorzelle 101 einfach messen.
  • Der erste Halbleiterchip 521 (z. B. ein IGBT- oder MOSFET-Chip) kann zum Beispiel ein erstes Halbleitersubstrat sein oder dasselbe umfassen. Der erste Halbleiterchip 521 kann zum Beispiel die zumindest eine Transistorzelle 101 (oder z. B. eine Mehrzahl von Transistorzellen einer vertikalen FET-Anordnung) umfassen, die zumindest teilweise in oder auf dem ersten Halbleitersubstrat gebildet ist.
  • Der zweite Halbleiterchip 522 kann zum Beispiel ein zweites Halbleitersubstrat sein oder umfassen. Der zweite Halbleiterchip 522 kann zumindest eine Gate-Treiberschaltung des Steuerungsmoduls 213 zum Steuern des Gates der zumindest einen Transistorzelle 101 umfassen. Das Steuerungsmodul 213 kann zumindest teilweise in oder auf zum Beispiel dem zweiten Halbleitersubstrat gebildet sein.
  • Die elektrisch leitfähige Via-Struktur 523 kann zum Beispiel ein Silizium-Via sein oder umfassen. Zum Beispiel kann die elektrisch leitfähige Via-Struktur 523 sich (im Wesentlichen vertikal) von der ersten Seitenoberfläche 524 des zweiten Halbleiterchips 522 zu einer zweiten Seitenoberfläche 525 des zweiten Halbleiterchips 522 erstrecken.
  • Die elektrisch leitfähige Via-Struktur 523 kann Teil einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur sein, die eine Emitter/Kollektor- oder Source/Drain-Dotierungsregion der zumindest einen Transistorzelle 101 kontaktiert. Zum Beispiel kann die elektrisch leitfähige Via-Struktur 523 mit der Emitter/Kollektor- oder Source/Drain-Dotierungsregion der zumindest einen Transistorzelle durch die Flip-Chip-Verbindungsstruktur 526 elektrisch verbunden sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 5 gezeigten Ausführungsbeispiele können eine oder mehrere zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 4) oder nachstehend (z. B. 6 bis 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 6A zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 600 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 600 kann zum Beispiel ähnlich sein zu dem in Verbindung mit 1 bis 5 beschriebenen Halbleiterbauelement.
  • Ein Abschnitt der elektrisch leitfähigen Via-Struktur 523, der an der ersten Seitenoberfläche 524 des zweiten Halbleiterchips 522 (z. B. einem Gate-Treiberchip) freigelegt ist, kann mit einem Elektrodenschichtabschnitt 616A einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur zum Beispiel über die (erste) Flip-Chip-Verbindungsstruktur 526 elektrisch verbunden sein. Der Elektrodenschichtabschnitt 616A (z. B. Emitter-Unterkugelmetall (under bump metal)) der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur kann sich zum Beispiel an oder auf einer ersten (oder Vorder-) Seitenoberfläche 415 des Halbleitersubstrats des ersten Halbleiterchips 521 befinden. Ein zweiter Abschnitt der elektrisch leitfähigen Via-Struktur 523, der an der zweiten Seitenoberfläche 525 des Halbleitersubstrats des zweiten Halbleiterchips 522 freigelegt ist, kann zum Beispiel mit einer oder mehreren Metallisierungsschichten 616C (z. B. Emitter-Metall), die auf der zweiten Seitenoberfläche 525 des Halbleitersubstrats des zweiten Halbleiterchips 522 gebildet sind, elektrisch verbunden sein. Zum Beispiel können die elektrisch leitfähige Via-Struktur 523 und die eine oder die mehreren Metallisierungsschichten 616C Teil der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur sein.
  • Der zweite Halbleiterchip 522 umfasst die Erfassungsschaltung 212. Die Erfassungsschaltung 212 kann zum Beispiel eine Erfassungsstruktur (z. B. eine Ringelektrodenstruktur) umfassen, die lateral um einen Abschnitt einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur herum angeordnet ist, der zumindest die zumindest eine Transistorzelle kontaktiert. Zum Beispiel kann die Ringelektrodenstruktur lateral um die elektrisch leitfähige Via-Struktur 523 herum angeordnet sein. Zum Beispiel kann sich die Erfassungsschaltung 212 an der ersten Seitenoberfläche 524 des Halbleitersubstrats des zweiten Halbleiterchips 522 befinden.
  • Das Steuerungsmodul 213 ist ausgebildet zum Erzeugen eines Gate-Steuerungssignals zum Steuern eines Gates der zumindest einen Transistorzelle basierend auf einem Strom, der zum Beispiel in der elektrisch leitfähigen Via-Struktur 523 (durch die Erfassungsschaltung) gemessen wird.
  • Zum Beispiel kann das Steuerungsmodul 213 mit dem Gate der zumindest einen Transistorzelle 101 durch eine weitere Flip-Chip-Verbindungsstruktur 627 (elektrisch) verbunden sein.
  • Das Steuerungsmodul 213 kann zum Beispiel mit dem Gate (oder einer Gate-Kontaktstruktur 414) der zumindest einen Transistorzelle 101 durch (oder über) eine weitere (zweite) Flip-Chip-Verbindungsstruktur 627 (elektrisch) verbunden sein. Zum Beispiel kann das Steuerungsmodul 213 mit dem Gate der zumindest einen Transistorzelle 101, die sich in dem ersten Halbleiterchip 521 befindet, über die weitere Flip-Chip-Verbindungsstruktur 627 elektrisch verbunden sein. Zum Beispiel kann das Steuerungsmodul 213 mit der Gate-Kontaktstruktur 414, die mit dem Gate der sich in dem ersten Halbleiterchip 521 befindlichen, zumindest einen Transistorzelle 101 elektrisch verbunden ist, über die weitere Flip-Chip-Verbindungsstruktur 627 elektrisch verbunden sein. Das Steuerungsmodul 213 ist zum Beispiel ausgebildet zum Erzeugen oder Bereitstellen eines Gate-Steuerungssignals zum Steuern des Gates der zumindest einen Transistorzelle 101 basierend auf einem Strom, der in der elektrisch leitfähigen Via-Struktur 523 gemessen wird.
  • Die Gate-Treiberschaltung (die eine separate Schaltung oder Teil des Steuerungsmoduls 213 sein kann) kann mit einem Gate (oder einer Gate-Kontaktstruktur) einer ersten Transistorzelle (oder eines ersten Teilsatzes einer Mehrzahl von Transistorzellen, die sich in dem ersten Halbleiterchip 521 befinden) durch eine Flip-Chip-Verbindungsstruktur verbunden sein. Die Gate-Treiberschaltung kann sich an der ersten Seitenoberfläche 524 des Halbleitersubstrats des weiteren Halbleiterchips 522 befinden. Zum Beispiel kann die Gate-Treiberschaltung mit der Gate-Kontaktstruktur 414, die das Gate der ersten Transistorzelle 101 (oder den ersten Teilsatz der Mehrzahl von Transistorzellen) kontaktiert, zum Beispiel Flip-Chip-gebondet (oder -gelötet) sein.
  • Der erste Halbleiterchip 521 (z. B. der IGBT-Chip) kann zum Beispiel mit dem zweiten Halbleiterchip 522 (z. B. dem Gate-Treiberchip) mit zwei Kugeln (bumps) pro Transistorzelle Kugel-gebondet sein. Die Gate-Kontaktstruktur 414 der Transistorzelle 101 kann mit einer Gate-Treiberregion des Gate-Treiberchips 522 kontaktiert sein, während der Emitter zum Beispiel mit der Silizium-Via-Struktur (TSV-Struktur) 523 kontaktiert sein kann. Eine Ringelektrodenstruktur der Erfassungsschaltung 212, die sich um die TSV-Struktur 523 herum befindet, kann verwendet werden, um den Strom durch die Transistorzelle 101 zu überwachen. Der Stromüberwacher (z. B. die Erfassungsschaltung 212) kann zum Beispiel mit der Gate-Treiberschicht 528, die sich an der ersten Seitenoberfläche 524 des zweiten Halbleiterchips 522 befindet, verbunden sein.
  • Falls die Transistorzelle 101 eine laterale Transistorzelle ist, können die ersten Emitter/Kollektor- oder Source/Drain-Regionen optional mit einer ersten Metallisierungsschicht, die sich auf dem weiteren (zweiten) Halbleiterchip 522 befindet, über die erste elektrisch leitfähige Via-Struktur 523 verbunden sein. Die zweite Emitter/Kollektor- oder Source/Drain-Region kann zum Beispiel mit einer zweiten (unterschiedlichen) Metallisierungsschicht, die sich auf dem gleichen Halbleiterchip befindet, über eine zweite elektrisch leitfähige Via-Struktur verbunden sein.
  • Elektrisch isolierendes Material 634 kann die Gate-Treiberschicht 528 und/oder die Stromerfassungsschaltung 212 zum Beispiel von der einen oder den mehreren Metallisierungsschichten 616C, die auf der zweiten Seitenoberfläche 525 des Halbleitersubstrats des Halbleiterchips 522 gebildet sind, elektrisch isolieren.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 6A gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren (z. B. 1 bis 5) oder nachstehend (z. B. 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 6B zeigt eine schematische Darstellung eines weiteren Halbleiterbauelements 650 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 650 kann ähnlich sein zu dem in Verbindung mit 6A beschriebenen Halbleiterbauelement 600.
  • Optional oder alternativ können sich die Gate-Treiberschaltung (oder das Steuerungsmodul 213) und/oder die Erfassungsschaltung 212 an der zweiten Seitenoberfläche 525 des Halbleitersubstrats des weiteren Halbleiterchips 522 statt an der ersten Seitenoberfläche 524 befinden. Zumindest eine weitere elektrisch leitfähige Via-Struktur 633 (z. B. eine TSV-Struktur), die sich von der ersten Seitenoberfläche 524 in Richtung der zweiten Seitenoberfläche 525 des weiteren Halbleiterchips 522 erstreckt, kann das Steuerungsmodul 213 zum Beispiel mit der weiteren Flip-Chip-Verbindungsstruktur 627 verbinden. Die Gate-Treiberschaltung (oder das Steuerungsmodul 213) und/oder die Erfassungsschaltung 212 können von einer oder mehreren Metallisierungsschichten 616C (z. B. Emitter-Metall), die auf der zweiten Seitenoberfläche 525 des Halbleitersubstrats des zweiten Halbleiterchips 522 gebildet sind, durch elektrisch isolierendes Material 634 elektrisch isoliert sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 6B gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 6A) oder nachstehend (z. B. 7) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 7 zeigt ein Flussdiagramm eines Verfahrens 700 zum Steuern einer vertikalen Feldeffekttransistoranordnung eines Halbleiterbauelements.
  • Das Verfahren 700 kann ein Bilden 710 einer Mehrzahl von Transistorzellen einer vertikalen Feldeffekttransistoranordnung umfassen, wobei ein Gate einer ersten Transistorzelle und ein Gate einer zweiten Transistorzelle aus der Mehrzahl von Transistorzellen durch unterschiedliche Gate-Steuerungssignale gleichzeitig steuerbar sind.
  • Da ein Gate einer ersten Transistorzelle und ein Gate einer zweiten Transistorzelle aus der Mehrzahl von Transistorzellen durch unterschiedliche Gate-Steuerungssignale gleichzeitig steuerbar sind, können zum Beispiel Schaltverluste (z. B. aufgrund von Überspannung) reduziert werden. Zum Beispiel können die Transistorzellen an die unterschiedlichen Lastströme dynamisch angepasst werden.
  • Die erste Transistorzelle aus der Mehrzahl von Transistorzellen und die zweite Transistorzelle aus der Mehrzahl von Transistorzellen sind elektrisch parallel geschaltet.
  • Zusätzlich oder optional können zum Beispiel das Gate der ersten Transistorzelle und das Gate der zweiten Transistorzelle durch unterschiedliche Gate-Steuerungssignale während eines vorbestimmten Zeitintervalls steuerbar sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 7 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 6B) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Verschiedene Beispiele beziehen sich zum Beispiel auf zelluläre Leistungsbauelemente und/oder IGBT-Transistorzellen mit granulärer Steuerungslogik. Verschiedene Beispiele beziehen sich zum Beispiel auf eine Echtzeitsteuerung der Stromverteilung in IGBT-Transistorzellen oder MOSFET-Transistorzellen. Verschiedene Beispiele beziehen sich zum Beispiel auf einen granularen Gate-Treiber, wo jede (Transistor-)Zelle ihre eigene Gate-Treiber-Zelle aufweist. Verschiedene Beispiele beziehen sich ferner auf eine Mehrzahl von Transistor- (z. B. IGBT-) Zellen, die parallel geschaltet sind. Zum Beispiel können eine Gate-Treiber-Zelle und ein Stromüberwacher für die Steuerung einer einzelnen Transistorzelle oder für die Steuerung eines Teilsatzes (von einer oder mehreren) Transistor-(IGBT-) Zellen zugewiesen sein.
  • Aspekte und Merkmale (z. B. die vertikale Feldeffekttransistoranordnung, die Mehrzahl von Transistorzellen, die erste Transistorzelle, der Teilsatz von Transistorzellen, der die erste Transistorzelle umfasst, die zweite Transistorzelle, der Teilsatz von Transistorzellen, der die zweite Transistorzelle umfasst, das Steuerungsmodul, die erste Gate-Treiberschaltung, die zweite Gate-Treiberschaltung, die Erfassungsschaltung, Flip-Chip-Verbindung, der erste Halbleiterchip und der zweite Halbleiterchip), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt sind, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind.
  • Weiterhin kann in einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (10)

  1. Ein Halbleiterbauelement (100, 200, 300, 500, 600), umfassend: eine erste Transistorzelle (101) aus einer Mehrzahl von Transistorzellen (111) einer Feldeffekttransistoranordnung, die in einem ersten Halbleiterchip gebildet ist; eine zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111); wobei die erste Transistorzelle (101) aus der Mehrzahl von Transistorzellen (111) und die zweite Transistorzelle (104) aus der Mehrzahl von Transistorzellen (111) elektrisch parallel geschaltet sind, und wobei ein Gate (106) der ersten Transistorzelle (101) und ein Gate (107) der zweiten Transistorzelle (104) durch unterschiedliche Gate-Steuerungssignale (108, 109) steuerbar sind; und ein Steuerungsmodul (213) und eine Stromerfassungsstruktur, die sich in einem zweiten, unterschiedlichen Halbleiterchip als die Transistorzellen befinden, wobei das Steuerungsmodul (213) die unterschiedlichen Gate-Steuerungssignale basierend auf dem Strom der ersten Transistorzelle (101) oder eines Teilsatzes der Transistorzellen, der die erste Transistorzelle umfasst, erzeugt, wobei der Strom ein Bruchteil des Laststroms ist, und wobei die Stromerfassungsstruktur, die den Strom erfasst, in der Nähe zu einer Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) angeordnet ist, wobei die Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216) die erste Transistorzelle (101) bzw. den Teilsatz von Transistorzellen aus der Mehrzahl von Transistorzellen (111), der die erste Transistorzelle (101) umfasst, kontaktiert.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei, während des gleichen Zeitintervalls, ein erstes Gate-Steuerungssignal (108), das durch das Steuerungsmodul erzeugt wird, eine erste Gate-Spannung an das Gate (106) der ersten Transistorzelle (101) bereitstellt und wobei ein zweites Gate-Steuerungssignal (109), das durch das Steuerungsmodul erzeugt wird, eine zweite Gate-Spannung an das Gate (107) der zweiten Transistorzelle (104) bereitstellt.
  3. Das Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei das Steuerungsmodul zusätzlich ausgebildet ist zum Erzeugen eines ersten Gate-Steuerungssignals und eines zweiten Gate-Steuerungssignals zum Anschalten der ersten Transistorzelle und der zweiten Transistorzelle zu unterschiedlichen Zeitintervallen.
  4. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei die unterschiedlichen Gate-Steuerungssignale (108, 109) durch das Steuerungsmodul (213) erzeugt werden, basierend auf dem Strom der Emitter/Kollektor- oder Source/Drain-Kontaktstruktur (216), die die erste Transistorzelle (101) oder einen Teilsatz von Transistorzellen aus der Mehrzahl von Transistorzellen (111), der die erste Transistorzelle (101) umfasst, kontaktiert.
  5. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei die Stromerfassungsstruktur eine Ringelektrodenstruktur oder eine Shunt-Struktur ist.
  6. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, wobei die erste Transistorzelle (101) Teil eines ersten Teilsatzes der Mehrzahl von Transistorzellen (111) ist, der durch ein erstes Gate-Steuerungssignal (108) steuerbar ist, und wobei die zweite Transistorzelle (104) Teil eines zweiten Teilsatzes der Mehrzahl von Transistorzellen (111) ist, der durch ein zweites Gate-Steuerungssignal (109) steuerbar ist.
  7. Das Halbleiterbauelement gemäß Anspruch 6, wobei der erste Teilsatz der Mehrzahl von Transistorzellen (111) und der zweite Teilsatz der Mehrzahl von Transistorzellen (111) jeweils mehr als fünf Transistorzellen umfassen.
  8. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, umfassend eine erste Gate-Kontaktstruktur (414) zum Verbinden von zumindest dem Gate (104) der ersten Transistorzelle (101) mit einer ersten Gate-Treiberschaltung des Steuerungsmoduls (213), das die unterschiedlichen Gate-Steuerungssignale (108, 109) bereitstellt, und eine zweite Gate-Kontaktstruktur zum Verbinden von zumindest dem Gate der zweiten Transistorzelle mit einer zweiten Gate-Treiberschaltung des Steuerungsmoduls (213).
  9. Das Halbleiterbauelement gemäß Anspruch 8, wobei die erste Gate-Kontaktstruktur (414) und die zweite Gate-Kontaktstruktur jeweils zumindest eine Flip-Chip-Verbindungsstruktur (627) zum Bereitstellen einer Flip-Chip-Verbindung mit dem zweiten Halbleiterchip (522) umfassen, der das Steuerungsmodul (213) umfasst.
  10. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 9, wobei jede Transistorzelle der Feldeffekttransistoranordnung eine vertikale Metall-Oxid-Halbleiter-Feldeffekttransistorstruktur, eine vertikale Bipolartransistorstruktur mit isoliertem Gate oder eine vertikale Thyristorstruktur umfasst.
DE102015112502.1A 2015-07-30 2015-07-30 Halbleiterbauelemente Active DE102015112502B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015112502.1A DE102015112502B4 (de) 2015-07-30 2015-07-30 Halbleiterbauelemente
US15/223,581 US9819341B2 (en) 2015-07-30 2016-07-29 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015112502.1A DE102015112502B4 (de) 2015-07-30 2015-07-30 Halbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE102015112502A1 DE102015112502A1 (de) 2017-02-02
DE102015112502B4 true DE102015112502B4 (de) 2021-11-04

Family

ID=57795804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015112502.1A Active DE102015112502B4 (de) 2015-07-30 2015-07-30 Halbleiterbauelemente

Country Status (2)

Country Link
US (1) US9819341B2 (de)
DE (1) DE102015112502B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636874B2 (en) 2018-08-29 2020-04-28 International Business Machines Corporation External resistance reduction with embedded bottom source/drain for vertical transport FET
CN113270046B (zh) * 2020-02-14 2023-07-07 群创光电股份有限公司 电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085187A1 (en) 2005-09-07 2007-04-19 Alpha & Omega Semiconductor, Ltd Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US7242113B2 (en) 2003-06-12 2007-07-10 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20110198587A1 (en) 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus
DE102008044411B4 (de) 2008-01-30 2015-06-11 Infineon Technologies Ag Integrierte Schaltung mit einem Leistungs-MOS-Transistor, System und Verfahren zum Schalten einer Last

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
GB0128351D0 (en) 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US8604560B2 (en) * 2008-11-27 2013-12-10 Freescale Semiconductor, Inc. Power MOS transistor device
US20120126313A1 (en) * 2010-11-23 2012-05-24 Microchip Technology Incorporated Ultra thin die to improve series resistance of a fet
US9343507B2 (en) * 2014-03-12 2016-05-17 Sandisk 3D Llc Dual channel vertical field effect transistor including an embedded electrode
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242113B2 (en) 2003-06-12 2007-07-10 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20070085187A1 (en) 2005-09-07 2007-04-19 Alpha & Omega Semiconductor, Ltd Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
DE102008044411B4 (de) 2008-01-30 2015-06-11 Infineon Technologies Ag Integrierte Schaltung mit einem Leistungs-MOS-Transistor, System und Verfahren zum Schalten einer Last
US20110198587A1 (en) 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus

Also Published As

Publication number Publication date
US9819341B2 (en) 2017-11-14
US20170033794A1 (en) 2017-02-02
DE102015112502A1 (de) 2017-02-02

Similar Documents

Publication Publication Date Title
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE102008064686B4 (de) Halbleitervorrichtung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102014109846B4 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE102018131999B4 (de) Leistungsmodul und leistungwandler
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE112010002754T5 (de) Halbleitervorrichtung
DE102014211903B4 (de) Halbleitervorrichtung mit breiter Bandlücke
DE102017107174A1 (de) IGBT mit dV/dt-Steuerbarkeit
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102015112305B4 (de) Intelligenter Halbleiterschalter
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102014116773A1 (de) Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
DE102012106473A1 (de) Struktur und Verfahren für das Kontakthügel-Anlagespur-Verhältnis
DE102015112502B4 (de) Halbleiterbauelemente
DE102014111981A1 (de) Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102016113846A1 (de) Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
EP2815430B1 (de) Halbleiteranordnung für einen stromsensor in einem leistungshalbleiter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027088000

Ipc: H01L0025160000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative