JP4556255B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4556255B2 JP4556255B2 JP19634899A JP19634899A JP4556255B2 JP 4556255 B2 JP4556255 B2 JP 4556255B2 JP 19634899 A JP19634899 A JP 19634899A JP 19634899 A JP19634899 A JP 19634899A JP 4556255 B2 JP4556255 B2 JP 4556255B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- type silicon
- substrate
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は情報通信用途等の半導体装置において、とくにRF帯域以上で使用するオンチップインダクタや、その他RFデバイスを同一基板上に一体化したMMIC(Monolithic Microwave Integrated Circuit)等に有効な技術である。
【0002】
【従来の技術】
情報通信機器の電子回路は、例えば数GHzの電波信号の受信、送信と低周波数への変換に用いられており、アナログスイッチ、アンプ、ミキサ、発振器等からなるRF部と、主にデジタル化された信号を処理するCPU、DSP、メモリ等からなるベースバンド部から構成されている。
【0003】
RF部は超高速動作が要求されるためにその電子移動度が高いGaAs基板等を用いて製造される一方、高集積の要求されるベースバンド部はシリコン基板1で製造されることが一般的であったが、近年、小型軽量化、低価格化のために、RF部も含めてすべてのLSIをシリコンで作製し、これらの素子を1チップ上に搭載しようとする要望が有る。
【0004】
このような場合、高周波を扱うRFデバイスにおいては配線を電気信号が伝播する際に基板表面に電荷が誘起されてしまうため、電気信号のエネルギー損失を生じさせる。このため、無駄な電力を消費することとなり、消費電力の増大の原因となる。基板表面への電荷の誘起は、特に、図24(a)、(b)に示すようなスパイラルインダクタ50において重要な問題となり、誘起された電荷が自己誘電現象によって逆方向の磁束Bを発生させるためにインダクタの特性を著しく劣化させる。
【0005】
これらの問題を回避するために基板を高抵抗化し、電荷の誘起を抑制することが有効である。しかし、通常のバルク基板では、トランジスタの性能を得るために基板の高抵抗化は困難であることから、絶縁膜を介してトランジスタを形成するシリコン層と基板(以下、支持基板という)を分離したSOI(Silicon On Insulator)構造を用い、その支持基板を石英基板や高抵抗なシリコン基板1等で形成することが提案されている。例えば、石英基板の場合にはウエハ直接接合法によってSOI基板を形成している。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来のSOI基板の製造方法では、石英とシリコンとの熱膨張係数の差から接合が難しく、歩留まりや再現性等が悪いという生産上の問題が大きい。
【0007】
なお、高抵抗なシリコン基板1の場合にはFZ(Floating Zone)基板へのSIMOX法が比較的容易であり、実験としては多く採用されているが、FZ基板の抵抗値を5kΩ程度とするのが限界であり、十分高抵抗な基板を得ることができないと同時に、高コストなSIMOX法に加えて高価なFZ基板を用いることによって相当な高コストとなることが避けられない。
【0008】
本発明は上記問題に鑑みて成され、電送線路のエネルギ損失や、オンチップインダクタの特性向上を図ることを目的とする。
【0009】
【課題を解決するための手段】
上記問題を解決するために、請求項1に記載の発明においては、支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによってP型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)のキャリア濃度を低濃度にする工程を含むことを特徴としている。
【0010】
このように支持基板としてP型シリコン基板(1)を用意し、熱処理を施すことによってP型シリコン基板(1)内に熱ドナーを発生させることができる。これによりP型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)のキャリア濃度を低濃度にすることができ、支持基板を高抵抗にすることができる。
さらに、請求項1に記載の発明では、P型シリコン基板(1)のP型不純物の不純物濃度と格子間酸素濃度の面内分布が同一のプロファイルである基板を用いると共に、P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分にN型不純物をイオン注入することを特徴としている。
このようにP型シリコン基板(1)内のP型不純物の不純物濃度と格子間酸素濃度の面内分布が同一のプロファイルであれば、P型シリコン基板(1)の表面層での抵抗を面内で一定にすることができる。具体的には、P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分にN型不純物をイオン注入すればよい。
請求項2に記載の発明では、P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分に酸素をイオン注入することを特徴としている。このように、P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分に酸素をイオン注入するようにしてもよい。
請求項3に記載の発明では、P型シリコン基板(1)の不純物濃度が熱ドナーの飽和発生密度と等しいことを特徴としている。このように、P型シリコン基板(1)の不純物濃度が熱ドナーの飽和発生密度と等しくすることにより、熱処理時間を制御して発生する熱ドナー数を制御する必要性をなくすことができる。
請求項4に記載の発明では、P型シリコン基板(1)内のアクセプタを熱ドナーによって補償したのち、N型に反転したP型シリコン基板(1)を熱ドナーを減少させる熱処理を施すことにより高抵抗化することを特徴としている。このように、熱ドナーを過剰に発生させてP型シリコン基板(1)をN型に反転させてしまった場合には、熱ドナーを減少させる熱処理を施すことにより、P型シリコン基板(1)を高抵抗にすることが可能である。例えば、約600℃の熱処理を行えばよい。
請求項5に記載の発明では、P型シリコン基板(1)内のアクセプタを熱ドナーによって補償したのち、P型シリコン基板(1)がN型に反転した直後に熱処理を完了することを特徴としている。このように、P型シリコン基板(1)がN型に反転した直後に熱処理を完了することで、P型シリコン基板(1)の表面層でPN接合を形成することができ、このPN接合によってP型シリコン基板(1)を高抵抗にすることができる。
請求項6又は15に記載の発明においては、熱処理は、表面保護膜(9)を形成した後に行うことを特徴としている。
【0011】
このように、表面保護膜(9)を形成した後、すなわち、すべてのデバイス形成工程終了後に熱処理を施すようにすることで、デバイス形成工程中に実施される高温の熱処理によって、先に形成された熱ドナーが消滅させられることを防止することができる。
【0012】
請求項7又は16に記載の発明においては、P型シリコン基板(1)の表面に、結晶欠陥層を形成する工程を含み、熱処理工程は、結晶欠陥層を形成した後に行うことを特徴としている。
【0013】
このようにP型シリコン基板(1)の表面に結晶欠陥層を形成しておくことにより、P型シリコン基板(1)の表面近傍にも熱ドナーが形成されるようにすることができる。
【0014】
請求項8又は17に記載の発明においては、単結晶シリコン層として、P型シリコン基板(1)とは異なる単結晶シリコン基板を用意する工程と、単結晶シリコン基板の表面に絶縁膜(2)を形成する工程と、結晶欠陥層が形成されたP型シリコン基板(1)の結晶欠陥層が形成された面と、単結晶シリコン基板の絶縁膜(2)が形成された面をウェハ直接接合法によって貼り合わせたことを特徴としている。
【0015】
このように、P型シリコン基板(1)の表面に結晶欠陥層を形成する場合においては、単結晶シリコン基板上に絶縁膜(2)を形成し、単結晶シリコン基板の絶縁膜(2)が形成された面とP型シリコン基板(1)の結晶欠陥層が形成された面とをウェハ直接接合法によって貼り合わせることにより、結晶欠陥層が形成されたP型シリコン基板(1)の上に絶縁膜(2)及び単結晶シリコン層(3)が形成された構成とすることができる。
【0016】
なお、請求項9又は18に示すように、P型シリコン基板(1)の表面をラッピング加工することによって結晶欠陥層を形成することができる。
また、請求項10又は19に示すように、P型シリコン基板(1)に、元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによって結晶欠陥層を形成することができる。
また、請求項11又は20に示すように、絶縁膜(2)にSIMOX法によって単結晶シリコン層(3)を形成し、P型シリコン基板(1)に元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによってP型のシリコン基板(1)の表面に結晶欠陥層を形成することもできる。
【0017】
請求項12に記載の発明においては、熱処理温度を360℃もしくは450℃で行うことを特徴としている。
【0018】
このように、360℃で熱処理を行えば、P型シリコン基板(1)内の酸素濃度に関わらず熱ドナー発生密度を略一定にすることができる、450℃で熱処理を行うことにより、熱ドナーの密度が飽和状態となるようにすることができる。
【0019】
請求項13に記載の発明においては、素子の電気配線(8)の配線材料の融点温度が650℃以上である場合においては、熱処理の温度を650℃以下とすればよい。
【0049】
このように電気配線(8)を形成する工程の前に上記熱処理を行うことで、電気配線(8)が断線する等の熱処理による影響をなくすことができる。
【0050】
請求項14に記載の発明においては、熱処理を、P型シリコン基板(1)内のアクセプタを熱ドナーによって完全に補償し終わる前までは450℃で行い、P型シリコン基板(1)内のアクセプタを熱ドナーによって完全に補償する時には約400℃〜約500℃のうち450℃を除く温度で行われるようにすることを特徴としている。
【0051】
このように、P型シリコン基板(1)内のアクセプタを熱ドナーによって完全に補償する時には約400℃〜約500℃のうち450℃を除く温度で行われるようにすることで、熱ドナー発生数がピーク時(450℃の時)よりも少なくなるため、熱ドナー数とアクセプタ数を容易に一致させられるようにできる。
【0065】
【発明の実施の形態】
(第1実施形態)
図1に本発明を適用して形成した半導体装置を示す。本半導体装置はMMICなどに適用される。以下、図1に基づき本半導体装置の構成を説明する。
【0066】
支持基板としての高抵抗なシリコン基板1の上面に酸化膜2が形成されており、この酸化膜2の所定領域には単結晶シリコン層からなるSOI層3が形成されている。
【0067】
シリコン基板1は非常に高抵抗のもので構成されており、このSOI層3の上部にはゲート絶縁膜4を介してゲート電極5が形成されている。SOI層3は、ゲート電極5の両側に位置する部分に不純物が注入されており、ソース・ドレイン領域6となっている。ゲート電極5を含む酸化膜2の上面には層間絶縁膜7が形成されている。この層間絶縁膜7の所定位置にはコンタクトホール7aが形成されている。
【0068】
また、コンタクトホール7a内は接続配線としてのタングステン8aで埋め込まれており、層間絶縁膜7上に形成された電気配線(アルミ配線)8とソース・ドレイン領域6との電気的な接合が図られている。そして、電気配線8の上には配線保護膜9として例えば窒化膜もしくは酸化膜が形成されている。
【0069】
このように構成された半導体装置の製造方法について説明する。図2及び図3に、図1に示す半導体装置の製造工程を示し、この図に基づいて上記説明を行う。
【0070】
[図2(a)に示す工程]
まず、酸素濃度の明らかなP型のCZ(Czochralski)シリコン基板1を準備する。このシリコン基板1を支持基板として、例えば100nm程度、酸化膜2の上に単結晶シリコンからなるSOI層3を有するSOI基板を用意する。そして、熱処理を施す。
【0071】
例えば、シリコン基板1の初期のウエハ規格が37PPMAの酸素濃度、1×1016/cm3のアクセプタ濃度を持つP型のシリコン基板1の場合には窒素雰囲気中で22時間の熱処理を施す。これによって1×1016/cm3の熱ドナーとよばれる新たなドナーが支持基板中に発生し、アクセプタと補償しあうことによってシリコン基板1内には見かけ上アクセプタもドナーも存在しない状態、すなわち高抵抗な状態となる。この熱処理についての詳細は後述する。
【0072】
[図2(b)に示す工程]
次に、SOI層3上に窒化膜10をデポジションした後、フォトリソグラフィ工程にて将来的にSOI領域とする部分上に窒化膜10を残す。
【0073】
[図2(c)に示す工程]
そして、1150℃程度の温度で熱処理を行いLOCOS酸化させてSOI領域以外のSOI層3を酸化することによって素子分離を行う。その後、窒化膜10を除去する。
【0074】
[図3(a)に示す工程]
その後、熱酸化によってゲート絶縁膜4を形成し、B原子等のP型不純物をイオン注入する。さらにポリシリコンをデポジションした後、このポリシリコンに気相中でリンをドーピングし、低抵抗とした後、所望の形状を残してエッチングし、ゲート電極5を形成する
[図3(b)に示す工程]
この後、ゲート電極5をマスクとしてP型不純物をイオン注入することにより、ソース・ドレイン領域6を形成する。
【0075】
[図3(c)に示す工程]
この後、例えば400nm程度の層間絶縁膜7としての酸化膜をデポジションし、ソース・ドレイン領域6の上及びゲート電極5上において層間絶縁膜7を開口し、コンタクトホール7aを形成する。そして、コンタクトホール7aをタングステン8aで埋め込んだ後、配線材料としてアルミニウムを堆積し、電気配線8をパターニングする。この後、電気配線8を含む層間絶縁膜7の上面全面に表面保護膜9としての窒化膜又は酸化膜をデポジションすることにより図1に示す半導体装置が完成する。なお、コンタクトホール7aの埋め込みは、タングステン8aで行わなくてもアルミニウムを堆積する際におこなってもいい。
【0076】
ここで、シリコン基板1の高抵抗化のための熱処理の詳細について説明する。
上述したように、熱処理は450℃程度で行われる。この温度で、種々の初期酸素濃度を持つシリコン基板1の熱処理を施した場合に発生したドナー密度の熱処理時間依存性を図4に示す。[V.Cazcarra and P.Zunino J.Appl Phys.51(8),Aug.1980]
この図に示されるように、約100時間以上の熱処理において熱ドナーの密度は飽和する傾向にあり、熱処理後の基板抵抗値を所望の値に合わせるためには勾配の緩やかな飽和領域の熱処理時間とするのが有効である。
【0077】
また、飽和傾向に達する時間は初期酸素濃度が低いほど短いため、熱処理時間を短くして全工程時間を短くするためには酸素濃度の低いシリコン基板1を用いることが有効である。このとき、図から明らかなように飽和熱ドナー濃度は初期酸素濃度によって異なるため、最初のシリコン基板1のアクセプタ濃度は初期酸素濃度に応じた濃度とする必要がある。
【0078】
ただし、シリコン基板1の酸素濃度がわからない場合には、以下に示すように、熱処理温度を360℃程度で行うとよい。
【0079】
図5に、種々の初期酸素濃度を持つシリコン基板1に360℃で200時間の熱処理を施した場合に発生したドナー密度を示す。[V.Cazcarra and P.Zunino J.Appl Phys.51(8),Aug.1980]
この図に示されるように、ドナー密度は初期の酸素濃度に依存しておらず、種々の酸素濃度のシリコン基板1に同等に約2.5×1015/cm3のドナーが形成される。このため、初期酸素濃度が不明なシリコン基板1を用いる場合には360℃の熱処理が望ましいのである。
【0080】
このように、熱ドナー形成用の熱処理を、熱ドナー密度が基板中の酸素濃度に依存しない360℃または熱ドナー発生率の高い450℃とするのが好適である。
【0081】
また、シリコン基板1の抵抗値の制御をより正確に行うためには、仮に、22時間の熱処理によって高抵抗なシリコン基板1を得ようとする場合、例えば、まず17時間程度の熱処理を施したのちに、30分程度間隔で基板の抵抗値を評価し、所望の抵抗値が得られた時点で熱処理を終了するようにすることが好ましい。
【0082】
例えば、シリコン基板1の抵抗値評価を4端針法のようにシリコン基板1の表面に直接プローブを立てて評価する場合には、10mm□程度シリコン基板1の表面が露出した状態とすればよい。この露出表面の面積は計測器のプローブ間隔等、仕様に合ったサイズで良く、その位置は例えばウエハ中央部、上部、下部、右部、左部等いずれの位置においても可能である。また、熱処理中に薄い自然酸化膜または窒化膜が形成されるが、これらは特に除去しなくてもプローブの圧力によってシリコン基板1との接触が可能であるため、除去する必要はない。
【0083】
この表面を露出するための加工プロセスについて以下に簡単に説明する。
【0084】
一般的なSOIデバイス製造プロセスにおいては、シリコン基板1の電位を固定するために表面からのドライエッチングによって、単結晶半導体層からなるSOI層3と、その下部の絶縁膜2を貫通した開口部を形成する。この工程は通常ソース・ドレイン領域6の形成用のイオン注入工程前に行われ、シリコン基板1も高濃度のP+領域を形成することによってシリコン基板1と電気配線8とのコンタクトを形成可能としている。
【0085】
ここでは、この電位固定用の開口部の形成と共にシリコン基板1の測定用の開口部を形成し、その後、P+領域を構成するソース・ドレイン領域6の形成用のフォトリソグラフィ工程時には、該開口部をフォトレジストで保護し、P型不純物がイオン注入されないようにする。また、この後開口部上に形成される薄膜のうち、層間絶縁膜7についてはコンタクトホール7a、ビア形成時にエッチング除去し、アルミ等の配線材料はパターン形成用のエッチング時に同時にエッチングし、表面保護膜9はパッド形成用のエッチング時にエッチングすることによって開口部が埋まらないようにする。これによってプロセスの増加無く目的の開口領域を形成することが可能である。
【0086】
また、シリコン基板1の抵抗値を評価するための専用パターンを形成するようにしてもよい。つまり、上述の製造工程において、シリコン基板1とのコンタクト形成と同一工程にてシリコン基板1の抵抗値を評価可能なパターン(例えば、TMLパターン)を形成するようにしてもよい。
【0087】
このように、電位固定用の開口部と共に抵抗値評価用の開口部を形成することにより、比較的簡便に基板の抵抗値を評価することができ、専用パターンを形成することにより、正確に基板の抵抗値を評価するこが可能にできる。
【0088】
これに対して、シリコン基板1の不純物濃度(アクセプタ濃度)と、熱処理によって発生する熱ドナーの飽和発生数とを合わせるようにすれば、熱処理時間の制御をなくすこともできる。
【0089】
例えば、熱処理(アニール)時間に対するシリコン基板1の比抵抗のプロファイルは図6のように示される。この図からも分かるように、アクセプタを熱ドナーで補償していくと、シリコン基板1の比抵抗が一旦は非常に増加するが、その後、急激に減少していくという特性を示す。これは、熱ドナーがアクセプタ量よりも大きくなってシリコン基板1がN型に反転するためである。
【0090】
そして、シリコン基板1の比抵抗が非常に大きくなるというアニール時間の時間幅が非常に短く(具体的には1〜2分程度)、時間制御が困難であるといえる。
【0091】
このため、予め、シリコン基板1の不純物濃度と熱処理によって発生する熱ドナーの飽和発生数とを合わせるようにすれば、上記熱処理時間の制御を行う必要性をなくすことができる。
【0092】
一方、熱処理によって発生した熱ドナーによってアクセプタの補償が完了し、シリコン基板1がN型に反転してしまってシリコン基板1の比抵抗が減少してしまった場合であっても、以下のようにして再びシリコン基板1の比抵抗を増加させることが可能である。
【0093】
すなわち、熱処理によって発生させた熱ドナーは、熱処理の条件次第で消滅させることも可能である。図7に、450℃の熱処理を20時間施した後に、600℃の熱処理を行った場合の熱ドナー密度の変化を示す。この図に示されるように、450℃を超える熱処理を行うと、熱処理開始後から熱ドナーが減少した状態となっている。これは、ドナー消滅の現象を示しており、この現象を利用することによって過剰な熱ドナーを消滅させ、アクセプタ量に相応する熱ドナー量とすることができる。具体的には、図7に示されるように、高温の熱処理開始後に熱ドナーが減少したのち、所定時間経過すると再び熱ドナーが増加するようになるため、減少時もしくは増加時において、アクセプタ量に相応する熱ドナー量となる時間を選択して熱処理を行うようにすればよい。
【0094】
また、本実施形態では、熱ドナー発生率の高い450℃の熱処理を行うようにしてシリコン基板1の高抵抗化を図っているが、熱処理温度と熱ドナーの発生率との関係は図8のように示される。
【0095】
この図にも示されているように、熱ドナーは熱処理温度が450℃の時を発生のピークとしている。しかしながら、ピークの450℃においては、急激に熱ドナーが発生するようになるため、上記したように熱処理時間の制御が容易ではない。
【0096】
このため、熱ドナーの発生ピークとなる450℃を除いた、比較的熱ドナーが多く発生する400〜500℃の温度を熱処理を行うようにすれば、上記図6で示された比抵抗が最大となる熱処理時間の時間間隔を長くすることができる。例えば、図9に示すように、435℃の熱処理の場合には、450℃の熱処理と比べてキャリア発生数(熱ドナー発生数)が約半分程度に小さくなる。従って、熱処理の初期には熱処理温度を450℃として熱ドナー発生数を大きくし、熱ドナー数とアクセプタ数が一致する時の近傍においては、熱処理温度を435℃とすることで、熱処理時間の時間制御の容易化を図ることができる。例えば、21時間まで450℃で熱処理を行い、その後2時間を435℃で熱処理を行うようにするばよい。これにより、所望の抵抗値となる熱処理時間の許容範囲が450℃の場合に5分間であったとすると、435℃の場合には10分間と倍増する。
【0097】
なお、本実施形態では、キャリア濃度を低濃度にする工程の後に電気配線8を形成する工程を行っている。このようにすることにより、450℃の熱処理によって電気配線8が断線するなどの影響を避けることができる。
(第2実施形態)
本実施形態は、第1実施形態と異なる構造の半導体装置において、本発明の一実施形態を適用した場合を示している。図10に、本実施形態における半導体装置を示し、この図に基づいて半導体装置の構造について説明する。ただし、第1実施形態と異なる部分のみ説明を行う。
【0098】
図10に示すように、本実施形態における半導体装置は、ほぼ図1に示す半導体装置を反転させた構成に成っている。具体的には、第1実施形態では、高抵抗なシリコン基板1が表面保護膜9の反対側に形成されていたが、本実施形態では、表面保護膜9が形成されている側に高抵抗シリコン基板11が形成されている。
【0099】
この半導体装置の製造工程を図11及び図12に示し、これらの図に基づいて半導体装置の製造方法について説明する。
【0100】
[図11(a)に示す工程]
まず、シリコン基板1を用意し、熱処理工程を除いて第1実施形態と同様の工程を行い、SOI層3、ゲート電極5、電気配線8、表面保護膜9を形成する。このとき用いるシリコン基板1としては、高抵抗である必要はなく、通常のものでよい。これにより、シリコン基板11が高抵抗でない半導体装置が完成する。
【0101】
[図11(b)に示す工程]
次に、CMP(Chemical Mechanical Polishing)法等による研磨工程を行って、表面保護膜9の表面を平坦化する。
【0102】
[図12(a)に示す工程]
平坦化されたウェハを第1の基板12として、この第1の基板12の表面保護膜9に第2の基板としてのP型のシリコン基板1を貼り付ける。このP型のシリコン基板1は、予め第1実施形態に示した高抵抗にするための熱処理を施して、高抵抗化がなされているものである。
【0103】
このとき、第1の基板12の表面と、第2の基板としてのシリコン基板1の表面とを直接接合にて接合する。
【0104】
[図12(b)に示す工程]
第1の基板12のシリコン基板11側(裏面)から、絶縁膜2が露出するまでシリコン基板11を研磨する。ここでの研磨は選択研磨法によって、すなわちシリコンと酸化膜の研磨レートの差を利用して行い、この選択研磨によって絶縁膜2の表面が完全に露出した状態とする。
【0105】
この時、形成した半導体デバイスは上下が反転した状態であり、100nm程度の絶縁膜2を通してそのレイアウトが観察可能である。そこで、最終的にフォトリソ工程を用いてパッド電極位置を開口したのち、ウエハ表面より電気配線8が接続可能な状態として、図10に示した半導体装置が完成する。なお、このときの電気配線8の露出部分(パッド電極)の大きさは通常100μm□と十分大きく、目視による位置合わせも十分可能である。
【0106】
このような反転型の半導体装置においてもシリコン基板1を高抵抗にすることにより、第1実施形態と同様の効果が得られる。
(第3実施形態)
本実施形態では、第1実施形態に対してP型のシリコン基板1に発生させる熱ドナーの形成深さ制御を行う。なお、半導体装置の主な構造及び製造方法は第1実施形態と同様であるため、第1実施形態に対して異なる部分のみ説明する。
【0107】
まず、第1実施形態と同様に、支持基板となるP型のシリコン基板1を用意する。そして、このP型シリコン基板1の表面近傍に結晶欠陥を形成する。例えば、結晶欠陥の形成方法としては、ラッピング加工(参考文献:Mat.Res.Soc.Symp.Proc.Vol.59,1986)によって可能である。
【0108】
そして、熱処理を施し、熱ドナーを発生させる。シリコン基板1の表面の結晶性が良好である場合には、シリコン基板1の表面近傍では熱ドナーが発生しないが、このようにシリコン基板1の表面近傍に結晶欠陥を形成しておくことにより、シリコン基板1の表面近傍にも熱ドナーを発生させることができる。
【0109】
この後、シリコン基板1上に絶縁膜を介してSOI層3となる単結晶シリコン層を形成する。これによりSOI基板が形成される。
【0110】
このSOI基板の形成は、SOI層3となる単結晶シリコン層として単結晶シリコン基板1を用意すると共に、この単結晶シリコン基板1の表面に熱酸化若しくはデポジションによって厚さ100nm程度の絶縁膜2を形成し、この絶縁膜表面と支持基板となるシリコン基板1の結晶欠陥が形成された面とをウェハ直接接合法によって接合することにより行うことができる。
【0111】
この後、第1実施形態と同様の工程を実施して、SOI層3の形成、ゲート電極5、ソース・ドレイン領域6の形成、電気配線8の形成、表面保護膜9の形成などを行うと、半導体装置が完成する。
【0112】
このように、支持基板となるP型のシリコン基板1の表面に結晶欠陥を形成しておき、シリコン基板1の表面近傍に熱ドナーを発生させるようにしてもよい。
【0113】
なお、上記説明では、結晶欠陥の形成をラッピング加工によって行っているが、イオン注入ダメージによって形成してもよい。この場合、Si、C等の同族元素やAr等の不活性な元素をイオン注入に用いることができる。
【0114】
また、SIMOX法によって結晶欠陥を形成してもよい。例えば、SIMOXウェハ形成用の高ドーズの酸素イオン注入と埋め込み酸化膜形成用の熱処理後に埋め込み酸化膜下の支持基板中をRpとする加速エネルギーをもって、Si、C等の同族元素やAr等の不活性な元素をイオン注入を行うようにすればよい。
【0115】
(第4実施形態)
第1実施形態では、シリコン基板1をP型半導体で構成し、熱処理によって発生する熱ドナーをアクセプタと補償させ合うことによって、シリコン基板1の高抵抗化を図っているが、シリコン基板1に水素イオンを注入しておくことによって、シリコン基板1のさらなる高抵抗化を図ることができる。
【0116】
一般的に、P型半導体に電極を形成する際、シリコン表面近傍に水素が残留しているとコンタクト抵抗が増大するという現象が知られている。これは水素原子によってボロンが不活性化するためであるといわれている。このため、シリコン基板1にの水素イオンを注入することによって、電極形成時にシリコン基板1の高抵抗化を図ることができる。
【0117】
なお、この水素イオンの注入をイオン注入法によって行い、水素を加速エネルギーを変えて数回に分けてイオン注入することによって深さ方向に均一な水素のプロファイルを形成しておけば、基板の抵抗を広範囲にわたって高抵抗化することができる。
【0118】
(第5実施形態)
第4実施形態と同様に、本実施形態に示す方法によってシリコン基板1の高抵抗化を図るようにしてもよい。すなわち、第1実施形態と同様に支持基板としてのシリコン基板1を用意した後、シリコン基板1の裏面よりシリコン基板1中に固溶度に応じた適当な数のAu原子を蒸着させ、さらにAu原子を熱拡散させることによってもシリコン基板1の高抵抗化を図ることができる。
【0119】
このAu拡散による高抵抗化の原理は、以下のように説明できる。
【0120】
Au原子を拡散させるときにおけるシリコン基板1のエネルギーバンド図を図13に示す。この図に示されるようにシリコンのエネルギーギャップの中央にAuによる深い準位が形成される。この準位は再結合中心となり、少数キャリアを捕獲する割合が大きくなる。このため、少数キャリアの寿命が極端に短くなってシリコン基板1の高抵抗化が図れるのである。
【0121】
例えば、シリコン基板1中のAu濃度を1×1014から1×1018個/cm3に増加すると、少数キャリアの寿命は10μsから0.1nsに減少する。そして、少数キャリアの寿命が短くなると多数キャリアとの再結合が増加し、電気伝導率が低くなって比抵抗が大きくなるのである。
【0122】
この効果は特にN型半導体基板で効果が大きいため、本実施形態をN型半導体基板に適用すると好適である。これは室温でもN型シリコンの少数キャリアの寿命は0.3μsであり、P型シリコンの寿命1.0μsに比べて短いからである。なお、Auの準位は深い準位と浅い準位があり、P型シリコンの場合は浅い準位により高抵抗化の効果が小さくなる。
【0123】
また、この場合、Au原子を蒸着させる前にシリコン基板1の裏面を研削しておくことによって、シリコン基板1の接着面積を大きくし、拡散後に基板内にAuを一様に分布させることも可能である。そして、シリコン基板1を薄くすることによりAuの拡散領域が減るので熱処理時間を短縮することができる。
【0124】
さらに、Au原子の熱拡散を行う際の熱処理温度を上げることにより、シリコン基板1中のAu原子の固溶度を上げ、高抵抗化することができる。
【0125】
図14に、不純物原子の固溶度を示す。Au原子の固溶度は1300℃でのピークで、1.1×1017個/cm3、1100℃で3×1016個/cm3の固溶度になる。
【0126】
また、図15にAuの固溶度に対するシリコン基板1の抵抗値を示す。この図からも分かるように、Auの固溶度が3×1016個以上でシリコン基板は10kΩ−cm以上に高抵抗化される。
【0127】
このように、Au原子を熱拡散させる際の熱処理温度を高温度(例えば1100℃以上1300℃以下)とすることにより、さらにシリコン基板1の高抵抗化を図ることができる。
【0128】
さらに、Au原子を熱拡散させた後にシリコン基板1を急冷すれば、熱処理以降にAuが移動して局所的に密集してしまう時間をなくし、Au原子が小さな固まりとなってシリコン基板1内から析出することを防止することも可能である。
実験では、シリコン基板1を熱処理後、約5分以内に熱処理装置から外に出して室温雰囲気にさらしておいたが、上記効果が得られた。
【0129】
なお、このようにシリコン基板1の裏面を研削する前に、1200℃以下の熱処理によってシリコン基板1の表面、裏面、側面に2μm以上のdry酸化膜を形成しておくことが望ましい。これは、酸化膜中ではAu原子の拡散係数がシリコン中のそれと比べて非常に小さいからであり、特にdry酸化膜中ではその差が顕著に現れるからである。参考として、図16にdry酸化膜、wet酸化膜、シリコン中におけるAu原子の拡散係数を調べた結果を示す。
【0130】
さらに、本実施形態では、支持基板としてのシリコン基板1を上記方法で高抵抗化させたたのち、第1実施形態と同様に、SOI基板を構成し、半導体装置を製造するが、上記dry酸化膜をSOI基板の埋め込み酸化膜として使用することも可能である。この場合には、図17に示す酸化膜厚に対するAu原子の拡散状態図に表わされるように、dry酸化膜の膜厚が2μm以上となれば、dry酸化膜によってSOI層へのAu原子の拡散を防止することができる。なお、酸化膜の応力によるウェハの反りを考慮すると、dry酸化膜の限界の厚さは3μmとなる。
【0131】
また、上記方法によてシリコン基板1を高抵抗化させたのち、表面に絶縁膜が形成されたシリコン基板を用意し、シリコン基板1に貼り合わせてもよい。
【0132】
このように絶縁膜が形成されたシリコン基板を貼り合わせ、この貼り合わせたシリコン基板をSOI層形成領域とすることで、シリコン基板1中のAu原子が拡散しても絶縁膜によって拡散が抑制されるため、SOI層内にAu原子が拡散することを防止することができる。
【0133】
なお、この場合、図18に示すように、シリコン基板1の表面にポリシリコン層31を形成しておき、このポリシリコン層31に絶縁膜32が形成されたシリコン基板33を貼り合わせるようにしたり、図19に示すように、シリコン基板1の表層部にシリコン又は水素のイオン注入を行うことによって結晶欠陥層34を形成したのち、絶縁膜32が形成されたシリコン基板33を貼り合わせるようにしてもよい。さらに、図20に示すように、シリコン基板1の表面にSi−Ge層35を例えばエピタキシャル成長させたりしたのち、この層を介して絶縁膜32が形成されたシリコン基板33を貼り合わせるようにしてもよい。
【0134】
(他の実施形態)
上記実施形態では、第2の基板として、高抵抗にしたシリコン基板1を第1の基板に直接接合しているが、第2の基板のうち、第1の基板に接合される面(以下、表面という)の反対側の面(以下、裏面という)に、埋込絶縁膜と同等の厚みを有する絶縁膜を形成した後に、第1の基板に直接接合するようにしてもよい。
【0135】
これは、厚い絶縁膜を含む基板を接合する場合、熱膨張係数の差によって接合後の基板に反りを発生させてしまい、接合強度を劣化させ、装置の信頼性や歩留まりに悪影響を及ぼすからである。このように、第2の基板の裏面側にも表面と同様の厚みの絶縁膜を形成することにより、上記反りを抑制することができ、上記問題を低減することができる。
【0136】
また、上記実施形態では、支持基板となるP型のシリコン基板1を熱処理した後にSOI基板を形成したり、SOI基板を構成した直後に熱処理を施すようにしているが、この熱処理はいつ行っても熱ドナーを発生させるという効果を得ることができる。ただし、熱ドナーはさらに高温の熱処理によって急速に消滅するため、デバイス形成の全行程完了後に熱ドナーを形成する熱処理を行うのが好ましい。
【0137】
なお、工程初期もしくは工程途中の熱処理によって形成された熱ドナーはその後の熱処理によってその密度が変化し、基板の抵抗率が変化する可能性があるが、熱ドナー密度の変化分が比較的少ない場合には、必要に応じて工程初期もしくは工程途中に熱ドナー形成用の熱処理を行い、全行程終了後に変化分の熱処理密度を追加するだけの時間に相当する熱処理を追加して行うようにしても良い。これは、たとえば一つのロットが炉を占有的に使用することによって同時期に同工場の製造ラインを流れる他のロットへの影響を抑止するものであり、結果的に各ロットのスループット向上に寄与するものである。
【0138】
さらに、半導体デバイスの配線材料に高融点を持つ材料であるCu等を用いた際に、例えば750℃程度の比較的高温の熱処理を行っても良い。これは、通常の半導体工場において熱処理に用いられる炉は600℃程度で保持されていることが多く、熱処理を450℃で使用することは装置の保守上あまり好ましくない場合があるためであり、これにより熱ドナー形成に要する装置の稼働率を向上することができる。
【0139】
また、上記実施形態において、シリコン基板1中における酸素濃度の面内分布を均一にした上で上記熱処理を行い、熱ドナーを発生させるようにすれば、シリコン基板1全体として均一に熱ドナーを発生させることができる。例えば、MCZ法(磁界引き下げ法)によってシリコン基板1を形成することで、シリコン基板1中における酸素濃度の面内分布を均一にすることができる。参考として、図21にMCZ法の引き下げ回転速度を30rpmにした時のシリコン基板1の酸素濃度の面内分布を示す。
【0140】
これは、熱処理において、熱ドナーの形成はシリコン基板1中の酸素濃度に依存しているからである。シリコン基板1中の初期酸素濃度の面内分布のバラツキが基板平均に対して1%以上あると抵抗値の面内バラツキも増大し、シリコン基板1全面に渡って高抵抗な基板を得ることができくなり、製品歩留まりが低下するが、このように酸素濃の面内分布を均一にすることで、このような問題をなくすことができる。
【0141】
また、同様の理由により、シリコン基板1の表面層の抵抗を面内で一定にすることが可能である。図22に450℃、5時間40分の熱処理後の基板面内の抵抗率変化を示す。この図に示されているように、シリコン基板1の最外周において抵抗率が低いことが分かる。これは、シリコン基板1の表面層の抵抗値においても同様の傾向となる。このため、シリコン基板1中の酸素濃度を面内分布とシリコン基板1の表面層での不純物濃度の面内分布の傾向を一致させれば、シリコン基板1の表面相の抵抗を面内で一定にすることができる。
【0142】
例えば、P型のシリコン基板1のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分にPなどのN型イオンを注入するようにすることで、アクセプタ量を減らし、シリコン基板1中の酸素濃度を面内分布とシリコン基板1の表面層での不純物濃度の面内分布の傾向を一致させることができる。
【0143】
また、シリコン基板の最外周部分に酸素をイオン注入し、シリコン基板1内の表面層の酸素濃度を一様にすることでも、シリコン基板1中の酸素濃度を面内分布とシリコン基板1の表面層での不純物濃度の面内分布の傾向を一致させることができる。
【0144】
なお、この時イオン注入するN型イオンや酸素の深さプロファイルは初期酸素濃度のプロファイルと同様、または補償し合う形のものとすれば、面内で一様な低効率が分布されるため好適である。その為に注入エネルギーを換えた複数回のイオン注入及び拡散処理を行ってもよい。
【0145】
また、上記実施形態では、P型のシリコン基板1のアクセプタを、そのアクセプタ量に相応する熱ドナーによって補償するようにし、補償が完了したら熱処理を終了するようにしているが、熱ドナーによってアクセプタを補償し、シリコン基板1がN型に反転した直後に熱処理を終了するようにしてもよい。このようにした場合について実験を行ったところ、シリコン基板1の表面からの深さに対する比抵抗の関係が図23のようになった。
【0146】
この図に示されるように、深さ2〜15μmの深さで比抵抗の勾配が反転するように変化している。これは、この深さにおいてPN接合が形成されていることを示している。このPN接合部では空乏層が形成されるため、この空乏層によってシリコン基板1を高抵抗にすることができるのである。このように、シリコン基板1の表層部にPN接合を形成することによってシリコン基板1を高抵抗にしてもよい。
【図面の簡単な説明】
【図1】本発明の一実施形態を適用して形成した半導体装置の断面構成を示す図である。
【図2】図1に示す半導体装置の製造方法を説明するための図である。
【図3】図2に続く半導体装置の製造方法を説明するための図である。
【図4】熱ドナー密度の熱処理温度依存性を示す図である。
【図5】360℃で熱処理を行った場合における熱ドナーの発生量を示す図である。
【図6】熱処理時間とシリコン基板1の比抵抗との関係を示す図である。
【図7】600℃での熱処理を行った場合の熱処理時間と熱ドナー量との関係を示す図である。
【図8】熱処理温度と熱ドナーの発生量との関係を示す図である。
【図9】450℃の熱処理と435℃の熱処理との熱処理時間とキャリア(熱ドナー)発生数との関係を示す比較図である。
【図10】第2実施形態における半導体装置の断面構成を示す図である。
【図11】図10に示す半導体装置の製造方法を説明するための図である。
【図12】図11に続く半導体装置の製造方法を説明するための図である。
【図13】シリコン内にAu原子が拡散したときのエネルギーバンド図である。
【図14】熱処理温度と不純物原子の固溶度との関係を示す図である。
【図15】Au原子の固溶度に対するシリコン基板1の抵抗を示す図である。
【図16】シリコン中とdry酸化膜及びwet酸化膜の間におけるAu原子の拡散係数特性を示す図である。
【図17】埋め込み酸化膜の膜厚に対するSOI層内のAu原子の濃度を示す図である。
【図18】支持基板としてのシリコン基板1に絶縁膜32を形成したシリコン基板33を貼り合わせる一例を示す図である。
【図19】支持基板としてのシリコン基板1に絶縁膜32を形成したシリコン基板33を貼り合わせる一例を示す図である。
【図20】支持基板としてのシリコン基板1に絶縁膜32を形成したシリコン基板33を貼り合わせる一例を示す図である。
【図21】MCZ法を適用して形成したウェハの面内格子酸素分布を示す図である。
【図22】シリコン基板1の中心からの距離に対する比抵抗を示す図である。
【図23】シリコン基板1の深さと比抵抗との関係を示す図である。
【図24】スパイラルインダクタにおける自己誘電現象を説明するための図である。
【符号の説明】
1…シリコン基板、2…絶縁膜、3…SOI層、4…ゲート絶縁膜、
5…ゲート電極、6…ソース・ドレイン領域、7…層間絶縁膜、8…電気配線、
9…表面保護膜、11…シリコン基板。
Claims (20)
- 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記P型シリコン基板(1)のP型不純物の不純物濃度と格子間酸素濃度の面内分布が同一のプロファイルである基板を用いると共に、
前記P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分にN型不純物をイオン注入することを特徴とする半導体装置の製造方法。 - 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記P型シリコン基板(1)のP型不純物の不純物濃度と格子間酸素濃度の面内分布が同一のプロファイルである基板を用いると共に、
前記P型シリコン基板(1)のP型不純物濃度のプロファイルと比較して格子間酸素濃度の低い部分に酸素をイオン注入することを特徴とする半導体装置の製造方法。 - 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記P型シリコン基板(1)の不純物濃度が熱ドナーの飽和発生密度と等しいことを特徴とする半導体装置の製造方法。 - 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記P型シリコン基板(1)内のアクセプタを熱ドナーによって補償したのち、N型に反転した前記P型シリコン基板(1)を600℃で熱処理することにより高抵抗化することを特徴とする半導体装置の製造方法。 - 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記P型シリコン基板(1)内のアクセプタを熱ドナーによって補償したのち、前記P型シリコン基板(1)がN型に反転した直後に熱処理を完了することを特徴とする半導体装置の製造方法。 - 前記熱処理は、表面保護膜(9)を形成した後に行うことを特徴とする請求項1乃至5のいずれか1つに記載の半導体装置の製造方法。
- 前記P型のシリコン基板(1)の表面に、結晶欠陥層を形成する工程を含み、前記熱処理工程は、前記結晶欠陥層を形成した後に行うことを特徴とする請求項1乃至6のいずれか1つに記載の半導体装置の製造方法。
- 前記単結晶シリコン層(3)として、前記P型シリコン基板(1)とは異なる単結晶シリコン基板を用意する工程と、前記単結晶シリコン基板の表面に前記絶縁膜(2)を形成する工程と、前記結晶欠陥層が形成された前記P型シリコン基板(1)の結晶欠陥層が形成された面と、前記単結晶シリコン基板の前記絶縁膜(2)が形成された面とをウェハ直接接合法によって貼り合わせる工程とを有することを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記結晶欠陥層の形成工程では、前記P型シリコン基板(1)の表面をラッピング加工することによって前記結晶欠陥層を形成することを特徴とする請求項7又は8に記載の半導体装置の製造方法。
- 前記結晶欠陥層の形成工程では、前記P型シリコン基板(1)に、元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによって前記結晶欠陥層を形成していることを特徴とする請求項7又は8に記載の半導体装置の製造方法。
- 前記絶縁膜(2)にSIMOX法によって前記単結晶シリコン層(3)を形成する工程と、前記P型のシリコン基板(1)の表面に、結晶欠陥層を形成する工程を含み、前記結晶欠陥の形成工程では前記P型シリコン基板(1)に、元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによって前記結晶欠陥を形成していることを特徴とする請求項7又は8に記載の半導体装置の製造方法。
- 前記熱処理温度を360℃もしくは450℃で行うことを特徴とする請求項1乃至11のいずれか1つに記載の半導体装置の製造方法。
- 前記素子を形成する工程として、該素子の電気配線(8)を形成する工程を含み、前記電気配線形成工程で形成する前記電気配線(8)の配線材料の融点温度が650℃以上である場合において、前記熱処理の温度を650℃以下とすることを特徴とする請求項1乃至11のいずれか1つに記載の半導体装置の製造方法。
- 支持基板上に、絶縁膜(2)を介して単結晶シリコン層(3)を配置したSOI基板を有してなり、前記単結晶シリコン層(3)が配置された領域に素子を形成して成る半導体装置の製造方法において、
前記支持基板としてP型シリコン基板(1)を用意する工程と、熱処理を施すことにより、前記P型シリコン基板(1)内に熱ドナーを発生させ、該熱ドナーによって前記P型シリコン基板(1)中のアクセプタを補償して、該P型シリコン基板(1)の実効的なキャリア濃度を低濃度にする工程を含み、
前記熱処理を、前記P型シリコン基板(1)内のアクセプタを熱ドナーによって完全に補償し終わる前までは450℃で行い、前記P型シリコン基板(1)内のアクセプタを熱ドナーによって完全に補償する時には400〜500℃のうち450℃を除く温度で行われるようにすることを特徴とする半導体装置の製造方法。 - 前記熱処理は、表面保護膜(9)を形成した後に行うことを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記P型のシリコン基板(1)の表面に、結晶欠陥層を形成する工程を含み、前記熱処理工程は、前記結晶欠陥層を形成した後に行うことを特徴とする請求項14又は15に記載の半導体装置の製造方法。
- 前記単結晶シリコン層(3)として、前記P型シリコン基板(1)とは異なる単結晶シリコン基板を用意する工程と、前記単結晶シリコン基板の表面に前記絶縁膜(2)を形成する工程と、前記結晶欠陥層が形成された前記P型シリコン基板(1)の結晶欠陥層が形成された面と、前記単結晶シリコン基板の前記絶縁膜(2)が形成された面とをウェハ直接接合法によって貼り合わせる工程とを有することを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記結晶欠陥層の形成工程では、前記P型シリコン基板(1)の表面をラッピング加工することによって前記結晶欠陥層を形成することを特徴とする請求項16又は17に記載の半導体装置の製造方法。
- 前記結晶欠陥層の形成工程では、前記P型シリコン基板(1)に、元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによって前記結晶欠陥層を形成していることを特徴とする請求項16又は17に記載の半導体装置の製造方法。
- 前記絶縁膜(2)にSIMOX法によって前記単結晶シリコン層(3)を形成する工程と、前記P型のシリコン基板(1)の表面に、結晶欠陥層を形成する工程を含み、前記結晶欠陥の形成工程では前記P型シリコン基板(1)に、元素の周期表における4族の元素、若しくは不活性な元素のいずれかをイオン注入することによって前記結晶欠陥を形成していることを特徴とする請求項16又は17に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19634899A JP4556255B2 (ja) | 1998-12-07 | 1999-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-347286 | 1998-12-07 | ||
JP34728698 | 1998-12-07 | ||
JP19634899A JP4556255B2 (ja) | 1998-12-07 | 1999-07-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232212A JP2000232212A (ja) | 2000-08-22 |
JP4556255B2 true JP4556255B2 (ja) | 2010-10-06 |
Family
ID=26509696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19634899A Expired - Fee Related JP4556255B2 (ja) | 1998-12-07 | 1999-07-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4556255B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319658A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
FR2860341B1 (fr) * | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
FR2886051B1 (fr) * | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
JP6099553B2 (ja) * | 2013-12-18 | 2017-03-22 | 住重試験検査株式会社 | 半導体装置の製造方法 |
JP7125257B2 (ja) * | 2016-12-02 | 2022-08-24 | 住重アテックス株式会社 | 半導体装置および半導体装置の製造方法 |
-
1999
- 1999-07-09 JP JP19634899A patent/JP4556255B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000232212A (ja) | 2000-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6825532B2 (en) | Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone | |
KR101379885B1 (ko) | 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법 | |
US10283401B2 (en) | Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer | |
KR101870476B1 (ko) | 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 | |
US4229502A (en) | Low-resistivity polycrystalline silicon film | |
US8466538B2 (en) | SOI wafer, semiconductor device, and method for manufacturing SOI wafer | |
JP7527425B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造 | |
US8084829B2 (en) | Semiconductors device and method of manufacturing such a device | |
CN110199375A (zh) | 用于半导体结构的支撑件 | |
KR102652250B1 (ko) | 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법 | |
US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US5897362A (en) | Bonding silicon wafers | |
US20090173939A1 (en) | Hybrid Wafers | |
JP4556255B2 (ja) | 半導体装置の製造方法 | |
JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
EP4002430A1 (en) | Bonded wafer and method of producing bonded wafer | |
TWI781529B (zh) | 高電阻率半導體層中的富陷阱層 | |
JP3262190B2 (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
US20210305097A1 (en) | Low-temperature method for transfer and healing of a semiconductor layer | |
KR0137552B1 (ko) | 쌍극자 트랜지스터의 제조방법 | |
TW202147400A (zh) | 用於製作射頻應用之絕緣體上半導體底材之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |