TWI503891B - 溝渠式蕭基二極體及其製作方法 - Google Patents
溝渠式蕭基二極體及其製作方法 Download PDFInfo
- Publication number
- TWI503891B TWI503891B TW100144909A TW100144909A TWI503891B TW I503891 B TWI503891 B TW I503891B TW 100144909 A TW100144909 A TW 100144909A TW 100144909 A TW100144909 A TW 100144909A TW I503891 B TWI503891 B TW I503891B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- layer
- trench
- semiconductor substrate
- metal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 29
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- KKOUKWCYNKZCMJ-UHFFFAOYSA-N [B].[P]=O Chemical compound [B].[P]=O KKOUKWCYNKZCMJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052810 boron oxide Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000008433 xiaoji Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000007499 fusion processing Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明係為一種溝渠式蕭基二極體及其製作方法，尤指以一製作方法以提供出一種具有較低的反向電壓漏電流、較低的正向偏置電壓(Vf
)、較高的反向耐電壓值以及較短的反向回復時間(tRR
)等特性之溝渠式蕭基二極體。
蕭基二極體(Schottky Diode)為以電子作為載子之單極性元件，其特性為速度快，且於加入較低的正向偏置電壓(Forward Bias Voltage；Vf
)時，便可有較大的順向電流與較短的反向回復時間(Reverse Recovery Time；tRR
)，但若加入持續增加的反向偏壓時，則會有較大的漏電流(與金屬功函數及半導體摻雜濃度所造成之蕭基能障(Schottky Barrier)有關)。而後，有溝渠式之蕭基能障二極體之提出，係藉由於溝渠中填入金屬材料來夾止反向漏電流，使元件的漏電流能大幅降低。
關於溝渠式之蕭基能障二極體，其代表性前案可參閱美國專利第5365102號(專利名稱：SCHOTTKY BARRIER RECTIFIER WITH MOS TRENCH)中所揭露之元件結構與技術；並請參閱如第1A圖至第1F圖所示之主要製程步驟。首先在第1A圖中，提供有一磊晶層(epitaxial layer)厚度之半導體基板12，且此基板12具有兩表面12a、12b，其中高摻雜濃度(N+型)之陰極區域12c鄰近其表面12a，而低摻雜濃度(N型)之漂移區域12d則從高掺雜濃度(N+型)之陰極區域12c伸展至表面12b；並進而於其上成長一二氧化矽層(SiO2
)13，以降低接著要成長的一氮化矽層(Si3
N4
)15之沉積應力，並再於氮化矽層15上形成一光阻層17。
而接著在第1B圖中，利用該光阻層17進行一微影製程(lithography)及蝕刻製程(etching)，以移除部分的氮化矽層15、二氧化矽層13以及基板12，從而將其基板12的漂移區域12d蝕刻出多個分離平台14，且形成為具有一特定深度與寬度之一溝渠結構22。接著在第1C圖中，分別於其溝渠結構22之側壁22a及底部22b上成長出絕緣性質之一熱氧化層16。並在第1D圖中，移除剩下的氮化矽層15和二氧化矽層13，以及於第1E圖中，在其整體結構之上方鍍上一陽極金屬層23，使其多個分離之平台14能接觸陽極金屬層23。並接著在第1F圖中，於背面之表面12a處同樣進行金屬鍍製，而於其背面之表面12a處則能形成出一陰極金屬層20；使其陽極金屬層23與平台14之接觸便因所謂的蕭基能障(Schottky Barrier)而成為蕭基接面，從而完成晶圓之製程。
由上述之方法製作之溝渠式蕭基二極體(Trench MOS Barrier Schottky Rectifier，簡稱為TMBS)，具有極低之正向偏置電壓(Vf
)，反向漏電流則受到溝渠結構之夾止，會比無溝渠結構者有更低的漏電流。然而，由於溝渠結構內係填入金屬之材質，會因熱膨脹係數之差異與結構的些微不同，於可靠度測試時，易因循環的熱脹冷縮測試而產生破裂的問題。換句話說，由於在矽晶圓上挖溝渠等製程所製造出之應力未能有效的得到適當之處理，使得產品在可靠度測試時較容易故障；於實際產品應用時亦偶有故障產生。其原因即為應力導致之微細裂痕，最後造成元件故障。
本發明係為一種溝渠式蕭基二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板上形成一第一氧化層；根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成一多溝渠結構，其中該多溝渠結構包括一寬溝渠結構形成於該半導體基板的一第一側，以及複數個窄溝渠結構形成於該半導體基板的一第二側；於該多溝渠結構之表面上形成一閘極氧化層；於該閘極氧化層上與該第一氧化層上形成一多晶矽結構；對該多晶矽結構進行蝕刻，以露出該第一氧化層之頂面與部份側面以及該寬溝渠結構底部之部分該閘極氧化層；形成一第二氧化層覆蓋於該多晶矽結構上與該第一氧化層上，並以微影及蝕刻製程將該半導體基板、該多晶矽結構和該閘極氧化層之部份表面加以露出；於該第二氧化層上與該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第二氧化層之部份表面加以露出。
本發明另一方面係為一種溝渠式蕭基二極體，包含有：一半導體基板，其內部係具有複數個溝渠結構，其中該些溝渠結構包括一寬溝渠結構形成於該半導體基板的一第一側，以及複數個窄溝渠結構形成於該半導體基板的一第二側；一第一氧化層，形成於該半導體基板之表面上該寬溝渠結構的二側；一閘極氧化層，形成於該些溝渠結構之表面上，該閘極氧化層並凸出於該半導體基板之表面；一多晶矽結構，形成於該些窄溝渠結構的該閘極氧化層上以及該寬溝渠結構的側邊以及部份底部的該閘極氧化層上，該多晶矽結構並凸出於該半導體基板之表面；一第二氧化層，形成於該第一氧化層上與部份之該多晶矽結構以及部份之該閘極氧化層上；以及一金屬濺鍍層，形成於該第二氧化層、該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱第2A圖至第2P圖，係為本發明所提出之溝渠式蕭基二極體之製作方法，其較佳實施例的製作流程示意圖。如第2A圖所示，首先係先提供一半導體基板30；在此實施例中，該半導體基板30包含了有一高摻雜濃度(N+型)之矽基板31與一低掺雜濃度(N型)之磊晶層32此兩部份；而其中低掺雜濃度之磊晶層32係形成於高掺雜濃度之矽基板31之上，且其低掺雜濃度之磊晶層32係具有一定的厚度，以提供本發明後續所需之多溝渠結構(Multi-Trench)之蝕刻形成。
接著便於該半導體基板30之表面32a上，也就是對其中的低掺雜濃度之磊晶層32所在之表面32a，先進行一熱氧化(Thermal Oxidation)製程，而於該半導體基板30之表面32a上形成一第一氧化層41。
如第2B圖所示，再於該第一氧化層41上形成定義有一第一光阻圖案的一第一光阻層B1，用以使該第一氧化層41蝕刻出該第一光阻圖案；因而根據所述之該第一光阻圖案對該第一氧化層41進行蝕刻，使得該第一光阻圖案能轉移至該第一氧化層41上。而在此實施例中，所述之該第一光阻圖案係和後續待形成的多溝渠結構(Multi-Trench)之樣式相對應。因此如第2C圖中所示，蝕刻後的該第一氧化層41便能成為用以提供蝕刻出溝渠的硬遮罩(Hard Mask)。在此實施例中，係採用的乾式蝕刻法蝕刻該第一氧化層41形成所述之該硬遮罩。之後，除去完成蝕刻後的該第一光阻層B1，而呈現出如第2D圖所示之結果。
接著，如第2E圖所示，便根據該第一氧化層41上的圖案對該半導體基板30進行溝渠之蝕刻(Trench Etching)，以於該半導體基板30中形成本發明之一多溝渠結構，其包括一寬溝渠結構43以及複數個窄溝渠結構45。根據本發明的實施例，在半導體基板的第一側(例如右側)形成寬溝渠結構43，此區域將形成溝渠式蕭基二極體之防護環區域(guard ring area)；而在半導體基板的第二側(例如左側)形成複數個窄溝渠結構45，此區域將形成溝渠式蕭基二極體之元件區域(device area)。
而當該多溝渠結構形成了之後，便是接著對其包含有底部與側壁之表面進行一粗糙度之修飾(Trench Rounding)，以使其表面因前述之蝕刻過程所產生的粗糙邊角能加以去除，而讓後續之相關氧化層的形成有較佳的環境。
在此一步驟中，其修飾之處理係包含有幾個程序。其一係為先對該多溝渠結構進行其表面向下厚度約達數百個大小的乾式蝕刻，使得此一較薄之蝕刻處理能修飾其表面；另一方面則是接著前述處理後，於該多溝渠結構之表面(包含了其底部與側壁)上形成一犧牲氧化層(Sacrificial Oxide)46。此犧牲氧化層46其厚度不大，也就是藉由其形成之後便接著加以除去的過程，來達到修飾該多溝渠結構之表面的目的。而第2F圖中所示的，係為修飾過程中所形成犧牲氧化層46之示意。
接著，再次將該犧牲氧化層46加以除去，並再於該多溝渠結構之表面上，也就是包含了於其底部與側壁上，形成如第2G圖中所示的一閘極氧化層(Gate Oxide)47。而在此實施例中，該閘極氧化層47之形成係能凸出於前述之該半導體基板30之表面32a的高度，也就是說，該多溝渠結構上的該閘極氧化層47能和所述之該第一氧化層41之部份側面相接觸。
承上所述，當該閘極氧化層47於該多溝渠結構之表面上形成之後，便接著於該閘極氧化層47上與該第一氧化層41上形成如第2H圖中所示的一多晶矽結構50。在此實施例中，該多晶矽結構50係以一化學氣相沉積(Chemical Vapor Deposition，簡稱為CVD)製程之方式於該閘極氧化層47上與該該第一氧化層41上完成，使得該多晶矽結構50能填滿該些窄溝渠結構上的該閘極氧化層47中所呈現的空間外，還能從該第一氧化層41之頂面與其部份側面上加以整個覆蓋。
接著，便是將所形成的該多晶矽結構50加以除去所不需要的部份。在此實施例中，所使用的除去方式係為一回蝕刻(Etch Back)製程，也就是仍以乾式蝕刻的方式但不使用任何的光阻圖案，而是依所設定的時間來均勻地對該多晶矽結構50進行向下的蝕刻。其蝕刻之結果係如第2I圖中所示。經過蝕刻之後該寬溝渠結構底部上部份之閘極氧化層47能夠加以露出，同時該第一氧化層41之頂面與其一部份的側面也能夠加以露出；而該第一氧化層41之另一部份的側面，則仍舊和該閘極氧化層47以及所剩下的該多晶矽結構50相接觸。換句話說，該多晶矽結構50仍填滿於該些窄溝渠結構中的閘極氧化層47上，而該多晶矽結構50僅覆蓋該寬溝渠結構的側邊以及部份底部的閘極氧化層47。
接著，便是於該多晶矽結構50上與該第一氧化層41上，先進行一化學氣相沉積(CVD)製程，以形成如第2J圖所示的一硼磷氧化層55；在此實施例中，該硼磷氧化層55係以加入硼、磷雜質之氧化物為材質，以使其熔點能降低，因而在經過加熱後(較佳方式係加熱到約攝氏800度)，即可使得此種含硼、磷雜質之氧化物具有較軟之易流動性質。因此，進而在進行化學氣相沉積製程時，對於如所述之該多晶矽結構50與該第一氧化層41所呈現的凹陷不一之表面，便能有效地完成其硼磷氧化層55的覆蓋，以及形成其硼磷氧化層55表面的平坦外觀。
接著，如第2K圖所示，便再於該硼磷氧化層55上形成定義有一第二光阻圖案的一第二光阻層B2，用以根據該第二光阻圖案來對該硼磷氧化層55及第一氧化層41進行蝕刻；進而再除去完成蝕刻後的該第二光阻層B2，而結果即如第2L圖所示。在此一步驟中，利用該第二光阻層B2所採用的蝕刻方式係為一接觸蝕刻(Contact Etching)製程。
其中，此種接觸蝕刻製程係針對未被該第二光阻層B2覆蓋的所有氧化層，包括了該第一氧化層41以及此處該硼磷氧化層55進行全部的蝕刻；因此，使得該半導體基板30、該多晶矽結構50和該閘極氧化層47之部份表面能加以露出，也就是露出如第2L圖中所示之的左側區域。
接著便是於該硼磷氧化層55、該半導體基板30、該多晶矽結構50和該閘極氧化層47之部份表面上進行一金屬濺鍍(Metal Sputtering)製程，以形成如第2M圖中所示的第一金屬層61。接著，如第2N圖中所示，於該第一金屬層61上再形成第二金屬層62，而第一金屬層61與第二金屬層62即為金屬濺鍍層60。
在本發明的實施例中，該金屬濺鍍層60係由一第一金屬層61和一第二金屬層62這兩部份所構成。而該第一金屬層61係可採用一鈦金屬(Ti)之材質；該第二金屬層62的採用係為鋁、矽、銅(Al/Si/Cu)之合金。是故，該金屬濺鍍層60(即其中的第一金屬層61)與該半導體基板30(即其中的低摻雜濃度(N型)之磊晶層32)之表面32a相接觸時，便能形成所謂的一蕭基接面或蕭基能障(Schottky Barrier)。此外，在此實施例中，於此一步驟後還可包含進行一快速熱製程(Rapid Thermal Processing，簡稱為RTP)，如此便可有效地修正該金屬濺鍍製程之結果。
承上所述，如第2O圖所示，便是再於該金屬濺鍍層60上形成定義有一第三光阻圖案的一第三光阻層B3，用以根據該第三光阻圖案來對部份之該金屬濺鍍層60，也就是針對如第2O圖中所示之右側區域進行蝕刻；進而再除去完成蝕刻後的該第三光阻層B3，而成為如第2P圖中所示的結構。
在此步驟中，利用該第三光阻層B3所採用的蝕刻方式係為一金屬蝕刻(Metal Etching)製程，從而能在該第三光阻圖案下，對包含了該第一金屬層61與該第二金屬層62的該金屬濺鍍層60進行蝕刻，以將所述之該硼磷氧化層55位於其晶圓右側區域的部份表面加以露出。此外，在此實施例中，於此一步驟後還可包含進行一熱融合(Sintering)製程，以加強該金屬濺鍍層60於該硼磷氧化層55上與該半導體基板30、該多晶矽結構50和該閘極氧化層47之部份表面上的密合。最後，進行一晶圓允收測試(Wafer Acceptance Test，簡稱為WAT)，來對完成所有製程後的晶圓進行結構之電性測試。
是故，第2P圖中所示即為本發明完成之結構，便為利用本發明所提出之溝渠式蕭基二極體製作方法，所完成的一溝渠式蕭基二極體。由該圖所示可知，其結構係包含有：一半導體基板30、一第一氧化層41、一閘極氧化層47、一多晶矽結構50、一硼磷氧化層55(第二氧化層)以及一金屬濺鍍層60。其中該半導體基板30內部係具有一多溝渠結構，包括第一側的一寬溝渠結構以及第二側的複數個窄溝渠結構；而所示之該第一氧化層41則形成於和該半導體基板30該寬溝渠結構相鄰之表面32a上；而該閘極氧化層47則以凸出於該半導體基板30之表面32a的方式，形成於該溝渠結構之表面上；同樣的，該多晶矽結構50亦以凸出於該半導體基板30之表面32a的方式，形成於窄溝渠結構中該閘極氧化層47上以及覆蓋該寬溝渠結構的側邊以及部份底部的閘極氧化層47。而該硼磷氧化層55(第二氧化層)係形成於該第一氧化層41上與部份之該多晶矽結構50上；而包含該第一金屬層61和該第二金屬層62的該金屬濺鍍層60，則便形成於該硼磷氧化層55(第二氧化層)、該半導體基板30、該多晶矽結構50和該閘極氧化層47之部份表面上，且該硼磷氧化層55(第二氧化層)部份位於其晶圓右側區域之表面係呈現為露出。
綜上所述，利用本發明所述之製作方法所完成的溝渠式蕭基二極體之結構，其第一側(I)形成溝渠式蕭基二極體之防護環區域(guard ring area)；而第二側(II)形成形成溝渠式蕭基二極體之元件區域(device area)。
換句話說，其結構於第一側(I)之區域係可成為有效阻絕電流的一種防護環(guard ring)結構，使其漏電流的現象得以有效改善。而在本發明中，所述之多晶矽結構50和閘極氧化層47之樣式係凸出於其半導體基板30之表面32a，使得和所覆蓋於其上的金屬濺鍍層60之間便能加強其彼此的結合程度，使產品的可靠度測試結果較習用的溝渠式蕭基二極體結構更為優異。其次，經由相關技術之電性測試後，本發明所提出之溝渠式蕭基二極體係具有較低的反向電壓漏電流、較低的正向偏置電壓(Vf
)、較高的反向耐電壓值以及較短的反向回復時間(tRR
)等特性。如此一來，本發明所提出之溝渠式蕭基二極體及其製作方法，便能有效地解決如先前技術中所述之相關缺失，進而成功地達成了本案發展之主要目的。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
12．．．半導體基板
12a、12b．．．表面
12c．．．陰極區域
12d．．．漂移區域
13．．．二氧化矽層
15．．．氮化矽層
14．．．平台
16．．．熱氧化層
17．．．光阻層
20．．．陰極金屬層
22．．．溝渠結構
22a‧‧‧側壁
22b‧‧‧底部
23‧‧‧金屬層
30‧‧‧半導體基板
31‧‧‧高掺雜濃度之矽基板
32‧‧‧低掺雜濃度之磊晶層
32a‧‧‧表面
41‧‧‧第一氧化層
46‧‧‧犧牲氧化層
47‧‧‧閘極氧化層
50‧‧‧多晶矽結構
55‧‧‧硼磷氧化層
B1‧‧‧第一光阻層
B2‧‧‧第二光阻層
B3‧‧‧第三光阻層
60‧‧‧金屬濺鍍層
61‧‧‧第一金屬層
62‧‧‧第二金屬層
第1A圖至第1F圖，係為習用的溝渠式之蕭基能障二極體的主要製程步驟示意圖。
第2A圖至第2P圖，係為本發明所提出之溝渠式蕭基二極體之製作方法，其較佳實施例的製作流程示意圖。
30．．．半導體基板
31．．．高摻雜濃度之矽基板
32．．．低摻雜濃度之磊晶層
32a．．．表面
41．．．第一氧化層
47．．．閘極氧化層
50．．．多晶矽結構
55．．．硼磷氧化層
60．．．金屬濺鍍層
61．．．第一金屬層
62．．．第二金屬層
Claims (19)
- 一種溝渠式蕭基二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板上形成一第一氧化層；根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成一多溝渠結構，其中該多溝渠結構包括一寬溝渠結構形成於該半導體基板的一第一側，以及複數個窄溝渠結構形成於該半導體基板的一第二側；於該多溝渠結構之表面上形成一閘極氧化層；於該閘極氧化層上與該第一氧化層上形成一多晶矽結構；對該多晶矽結構進行蝕刻，以露出該第一氧化層之頂面與部份側面，並使得該多晶矽結構覆蓋該寬溝渠結構的側邊以及部分底部的該閘極氧化層上；形成一第二氧化層覆蓋於該多晶矽結構上與該第一氧化層上，並以微影及蝕刻製程將該半導體基板、該多晶矽結構和該閘極氧化層之部份表面加以露出；於該第二氧化層上與該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第二氧化層之部份表面加以露出。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該半導體基板係包含一高掺雜濃度(N+型)之矽基板與一低掺雜濃度(N型)之磊晶層。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中形成該第一氧化層係包含下列步驟：進行一熱氧化製程，而於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上而形成一蝕刻硬罩幕層；以及除去蝕刻後的該第一光阻層。
- 如申請專利範圍第3項所述之溝渠式蕭基二極體製作方法，其中該第一光阻圖案係和該多溝渠結構之樣式相對應。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中形成該閘極氧化層係包含下列步驟：對該多溝渠結構進行蝕刻，以將該多溝渠結構之表面進行修飾；於該多溝渠結構之表面上形成一犧牲氧化層；以及除去該犧牲氧化層，並再於該多溝渠結構之表面上形成該閘極氧化層。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該多晶矽結構係以一化學氣相沉積製程於該閘極氧化層上與該第一氧化層上完成。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中形成該第二氧化層係包含下列步驟：進行一化學氣相沉積製程，而於該多晶矽結構上與該第一氧化層上形成一硼磷氧化層，該硼磷氧化層即為該第二氧化層；於該硼磷氧化層上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；根據該第二光阻圖案對該硼磷氧化層及該第一氧化層進行一接觸蝕刻製程後留下部份該硼磷氧化層，而將該半導體基板、該多晶矽結構和該閘極氧化層之部份表面加以露出；以及除去蝕刻後的該第二光阻層。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中形成該金屬濺鍍層係包含下列步驟：於該第二氧化層、該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上進行一金屬濺鍍製程，以形成一第一金屬層；以及於該第一金屬層上進行該金屬濺鍍製程，以形成一第二金屬層，而該第一金屬層與該第二金屬層係構成為該金屬濺鍍層。
- 如申請專利範圍第8項所述之溝渠式蕭基二極體製作方法，其中該第一金屬層係以一鈦金屬而完成，而該第二金屬層係為鋁、矽、銅之合金。
- 如申請專利範圍第8項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：進行一快速熱製程，以修正該金屬濺鍍製程之結果。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；根據該第三光阻圖案對部份之該金屬濺鍍層進行一金屬蝕刻製程，以將該第二氧化層之部份表面加以露出；以及除去蝕刻後的該第三光阻層。
- 如申請專利範圍第1項所述之溝渠式蕭基二極體製作方法，其中該方法包含下列步驟：進行一熱融合製程，以加強該金屬濺鍍層於該第二氧化層上與該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上的密合。
- 一種溝渠式蕭基二極體，包含有：一半導體基板，其內部係具有複數個溝渠結構，其中該些多溝渠結構包括一寬溝渠結構形成於該半導體基板的一第一側，以及複數個窄溝渠結構形成於該半導體基板的一第二側；一第一氧化層，形成於該半導體基板之表面上該寬溝渠結構的二側；一閘極氧化層，形成於該些溝渠結構之表面上，該閘極氧化層並凸出於該半導體基板之表面；一多晶矽結構，形成於該些窄溝渠結構的該閘極氧化層上以及該寬溝渠結構的側邊以及部份底部的該閘極氧化層上，該多晶矽結構並凸出於該半導體基板之表面；一第二氧化層，形成於該第一氧化層上與部份之該多晶矽結構以及部份之該閘極氧化層上；以及一金屬濺鍍層，形成於該第二氧化層、該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該半導體基板係包含一高摻雜濃度(N+型)之矽基板與一低摻雜濃度(N型)之磊晶層。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該第一氧化層之形成，係為先於該半導體基板之表面上進行一熱氧化製程以形成一熱氧化層，並再對該熱氧化層進行蝕刻而產生該硬罩幕層。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該閘極氧化層之形成，係為先對該多溝渠結構進行蝕刻，以於該多溝渠結構之表面上形成一犧牲氧化層，並於除去該犧牲氧化層後再加以形成。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該多晶矽結構之形成，係為於該閘極氧化層上進行一化學氣相沉積製程與對應之蝕刻而產生。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該第二氧化層之形成，係為先於該多晶矽結構上與該第一氧化層上進行一化學氣相沉積製程以形成一硼磷氧化層，並再對該硼磷氧化層進行一接觸蝕刻製程而產生該第二氧化層。
- 如申請專利範圍第13項所述之溝渠式蕭基二極體，其中該金屬濺鍍層包含有：一第一金屬層，形成於該第二氧化層、該半導體基板、該多晶矽結構和該閘極氧化層之部份表面上；以及一第二金屬層，形成於該第一金屬層上；其中該第一金屬層係以一鈦金屬而完成，而該第二金屬層係為鋁、矽、銅之合金。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100144909A TWI503891B (zh) | 2011-12-06 | 2011-12-06 | 溝渠式蕭基二極體及其製作方法 |
| CN201210001792.5A CN103151261B (zh) | 2011-12-06 | 2012-01-05 | 沟槽式萧基二极管及其制作方法 |
| US13/691,989 US8981465B2 (en) | 2011-12-06 | 2012-12-03 | Trench schottky diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100144909A TWI503891B (zh) | 2011-12-06 | 2011-12-06 | 溝渠式蕭基二極體及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201324619A TW201324619A (zh) | 2013-06-16 |
| TWI503891B true TWI503891B (zh) | 2015-10-11 |
Family
ID=48523381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100144909A TWI503891B (zh) | 2011-12-06 | 2011-12-06 | 溝渠式蕭基二極體及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981465B2 (zh) |
| CN (1) | CN103151261B (zh) |
| TW (1) | TWI503891B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| CN104538299B (zh) * | 2014-12-09 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽超级势垒整流器的制造方法 |
| TWI574323B (zh) * | 2015-12-24 | 2017-03-11 | The Method of Power Rectifier Diode | |
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| US10770599B2 (en) | 2016-09-03 | 2020-09-08 | Champion Microelectronic Corp. | Deep trench MOS barrier junction all around rectifier and MOSFET |
| US10153162B2 (en) * | 2016-10-04 | 2018-12-11 | Globalfoundries Inc. | Shrink process aware assist features |
| CN106952960B (zh) * | 2017-04-26 | 2019-07-19 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
| CN107195693A (zh) * | 2017-05-12 | 2017-09-22 | 广微集成技术（深圳）有限公司 | 半导体器件及制造方法 |
| TWI743818B (zh) * | 2020-06-02 | 2021-10-21 | 台灣半導體股份有限公司 | 具有多保護環結構之蕭特基二極體 |
| CN113764433A (zh) * | 2020-06-02 | 2021-12-07 | 合晶科技股份有限公司 | 半导体基板及其形成方法 |
| EP4075518A1 (en) * | 2021-04-14 | 2022-10-19 | Nexperia B.V. | Semiconductor device trench termination structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| GB0002235D0 (en) * | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
| US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| US7078780B2 (en) * | 2004-04-19 | 2006-07-18 | Shye-Lin Wu | Schottky barrier diode and method of making the same |
| CN101533804B (zh) * | 2009-04-02 | 2011-09-14 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n结萧基二极管结构及其制作方法 |
| CN101609801B (zh) * | 2009-07-03 | 2011-05-25 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
| CN101699616B (zh) * | 2009-10-23 | 2011-11-16 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n 结肖特基二极管结构及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| TWI497602B (zh) * | 2011-02-15 | 2015-08-21 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| CN102254819B (zh) * | 2011-02-25 | 2014-07-09 | 陈自雄 | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 |
-
2011
- 2011-12-06 TW TW100144909A patent/TWI503891B/zh active
-
2012
- 2012-01-05 CN CN201210001792.5A patent/CN103151261B/zh active Active
- 2012-12-03 US US13/691,989 patent/US8981465B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103151261A (zh) | 2013-06-12 |
| TW201324619A (zh) | 2013-06-16 |
| CN103151261B (zh) | 2016-06-22 |
| US8981465B2 (en) | 2015-03-17 |
| US20130140630A1 (en) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI503891B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| TWI469221B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| TWI497602B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| TWI422043B (zh) | 直立式金氧半整流二極體及其製作方法 | |
| TWI590383B (zh) | 半導體裝置結構與其形成方法 | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| US8940607B2 (en) | Manufacturing method of trench type power transistor device with super junction | |
| JP2019046834A (ja) | 半導体装置の製造方法 | |
| CN102789977B (zh) | 直立式金属氧化物半导体整流二极管及其制作方法 | |
| JP2005294872A (ja) | 半導体装置及びその製造方法 | |
| US8586444B2 (en) | Creating deep trenches on underlying substrate | |
| JP2009224660A (ja) | 半導体装置の製造方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JP2011155290A (ja) | 半導体素子の製造方法 | |
| TWI466294B (zh) | 用於半導體元件之多溝渠終端結構及其製作方法 | |
| CN117613002B (zh) | 一种半导体器件的互连层的制作方法及半导体器件 | |
| WO2021200238A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2016174044A (ja) | 半導体装置の製造方法 | |
| CN116259540A (zh) | 一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管 | |
| JP5171996B2 (ja) | パワーデバイス | |
| KR20050048946A (ko) | 트랜지스터 문턱 전압 조절 방법 | |
| KR20080089019A (ko) | 반도체 소자의 제조 방법 |