JP5171996B2 - パワーデバイス - Google Patents
パワーデバイス Download PDFInfo
- Publication number
- JP5171996B2 JP5171996B2 JP2011133597A JP2011133597A JP5171996B2 JP 5171996 B2 JP5171996 B2 JP 5171996B2 JP 2011133597 A JP2011133597 A JP 2011133597A JP 2011133597 A JP2011133597 A JP 2011133597A JP 5171996 B2 JP5171996 B2 JP 5171996B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- layer
- power device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical class [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 35
- 229910002601 GaN Inorganic materials 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000007774 longterm Effects 0.000 description 11
- 239000011368 organic material Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 229910016570 AlCu Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 GaN Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
この発明は、パワーデバイスに関し、特にＧaＮ系ＦＥＴの配線構造に関する。
窒化ガリウムなどの化合物半導体は、シリコン半導体に比べて、電子移動度が高く、また、高温動作においても特性の変化が少なく、高耐圧の特性を有しているので、スイッチング装置などに用いられるパワーデバイスの材料として注目されている。特に、高耐圧、大電流動作が可能な小型半導体素子としての活用が望まれている。
このような小型で、大電流動作が可能なＧaＮ系ＦＥＴ(Field Effect Transistor：電界効果トランジスタ)において、ソース電極とドレイン電極およびゲート電極を接続する内部配線層では、高い信頼性を確保して、かつ、低コストで形成されるものが望まれている。
従来、パワーデバイスとしては、層間絶縁膜をポリイミドで形成し、コンタクト領域にコンタクトホールを形成して、そのコンタクトホール内にＡuなどのプラグを形成したものがある(例えば、特開２００３−１４２５０１号公報(特許文献１)参照)。
上記従来のパワーデバイスでは、コンタクトホール部での電流が集中する上に、高移動度を用いたＧaＮにおいては、ソース・ドレイン間の距離も短いことから多くのコンタクトホールを設けざるを得ず、コストが掛かることになる。
また、ポリイミドなどの有機絶縁膜を層間絶縁膜として用いる場合には、有機材料であるために変質が避けられず、長期信頼性が得られないという問題がある。
また、本発明者らが鋭意検討したところ、有機材料と絶縁膜との密着性や有機材料と金属配線との密着性が悪く、膜剥がれの問題を引き起こすことがあることが明らかになった。このような有機材料と絶縁膜との密着性や有機材料と金属配線との密着性を上げるために、通常用いられる逆スパッタにより密着面の表面積を増加させる方法は、有機材料が変質してしまうので使用することができない。
また、上記従来のパワーデバイスにおいてＳiＯ２膜を層間絶縁膜として用いる場合には、図１０に示すように、層間絶縁膜１１０に形成されたコンタクトホール部１１０aは、基板平面に対して略垂直な側壁Ｗを有する。このようなコンタクトホール部１１０a内および層間絶縁膜１１０上にスパッタリングにより金属(ＡlまたはＡlＣuなど)を堆積して配線層１１２を形成するとき、コンタクトホール部１１０aの側壁Ｗに金属が堆積しにくいため、側壁Ｗ部分の配線層１１２の膜厚が薄くなる。このため、配線層の膜厚の薄い部分は、エレクトロマイグレーションが生じやすいウィークポイントとなり、エレクトロマイグレーションの耐性が低下して長期信頼性が劣るという問題がある。
そこで、この発明の課題は、膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できるパワーデバイスを提供することにある。
上記課題を解決するため、この発明のパワーデバイスは、
基板と、
上記基板上に形成されたＧaＮ系半導体層と、
上記ＧaＮ系半導体層上に形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように形成された電極と、
上記ＧaＮ系半導体層上に形成された酸化シリコンまたは酸窒化シリコンからなる層間絶縁膜と、
上記電極の少なくとも一部の領域上かつ上記層間絶縁膜に形成され、上記基板平面に対して略垂直な第１の側壁を有する第１コンタクトホール部と、
上記第１コンタクトホール部の上記第１の側壁の上縁から上側に向かって徐々に広がるように上記層間絶縁膜に形成され、上記基板平面に対して傾斜した第２の側壁を有する第２コンタクトホール部と、
上記第１コンタクトホール部内と上記第２コンタクトホール部内および上記層間絶縁膜上に形成された配線層と
を備え、
上記配線層は、上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いと共に、
上記配線層は、第１バリア層と第１配線層と第２バリア層と第２配線層および第３バリア層が上記第１バリア層から順に積層された多層構造の配線層であり、
上記第１配線層は、少なくとも上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いことを特徴とする。
基板と、
上記基板上に形成されたＧaＮ系半導体層と、
上記ＧaＮ系半導体層上に形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように形成された電極と、
上記ＧaＮ系半導体層上に形成された酸化シリコンまたは酸窒化シリコンからなる層間絶縁膜と、
上記電極の少なくとも一部の領域上かつ上記層間絶縁膜に形成され、上記基板平面に対して略垂直な第１の側壁を有する第１コンタクトホール部と、
上記第１コンタクトホール部の上記第１の側壁の上縁から上側に向かって徐々に広がるように上記層間絶縁膜に形成され、上記基板平面に対して傾斜した第２の側壁を有する第２コンタクトホール部と、
上記第１コンタクトホール部内と上記第２コンタクトホール部内および上記層間絶縁膜上に形成された配線層と
を備え、
上記配線層は、上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いと共に、
上記配線層は、第１バリア層と第１配線層と第２バリア層と第２配線層および第３バリア層が上記第１バリア層から順に積層された多層構造の配線層であり、
上記第１配線層は、少なくとも上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いことを特徴とする。
ここで、ＧaＮ系半導体層とは、ＧaＮ(窒化ガリウム)をベースとした混晶材料からなる半導体層であり、ＧaＮ、ＡlＧaＮ、ＩnＧaＮ、ＡlＩnＧaＮ等の化合物を含むものである。
上記構成によれば、第１,第２コンタクトホール部内および層間絶縁膜上に、少なくとも第１コンタクトホール部において第１の側壁の基板厚さ方向の寸法よりも膜厚が厚い配線層を形成することによって、膜厚の厚い層間絶縁膜にできると共に、均一な厚さの配線層にすることができ、第１コンタクトホール部の第１の側壁および第２コンタクトホール部の第２の側壁において、配線層に膜厚の薄い部分が形成されないので、膜厚の薄い配線層部分に生じやすいエレクトロマイグレーションを効果的に抑制できる。したがって、膜剥がれの要因となる有機材料を層間絶縁膜に用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる。
特に、パワーデバイスとして、高耐圧で大電流,高温動作が可能なＧaＮ系半導体を用いたＦＥＴでは、ソース電極やドレイン電極に接続される配線層の電流密度が高くかつ高温動作となるので、エレクトロマイグレーションが発生しやすくなるが、この発明の効果が極めて有効である。
また、第１バリア層と第１配線層と第２バリア層と第２配線層および第３バリア層が第１バリア層から順に積層された多層構造の配線層を、第１,第２コンタクトホール部内および層間絶縁膜上に形成することによって、第１コンタクトホール部内から第２コンタクトホール部を介して層間絶縁膜上に急な段差なしに配線層が引き出されるので、配線層の多層構造が乱れてバリア層が途切れたり薄くなったりすることがなく、第１配線層および第２配線層において上方向または下方向への配線層材料の拡散を第１〜第３バリア層により確実に抑制でき、エレクトロマイグレーションの耐性と長期信頼性をさらに向上できる。
また、一実施形態のパワーデバイスでは、
上記第１コンタクトホール部の上記第１の側壁の上記基板厚さ方向の寸法は、上記第２コンタクトホール部の上記第２の側壁の上記基板厚さ方向の寸法よりも小さい。
上記第１コンタクトホール部の上記第１の側壁の上記基板厚さ方向の寸法は、上記第２コンタクトホール部の上記第２の側壁の上記基板厚さ方向の寸法よりも小さい。
上記実施形態によれば、第１コンタクトホール部の第１の側壁の基板厚さ方向の寸法を、第２コンタクトホール部の第２の側壁の基板厚さ方向の寸法よりも小さくすることによって、基板平面に対して略垂直な第１コンタクトホール部の第１の側壁において配線層に膜厚の薄い部分が形成されないように確実にできる。
また、一実施形態のパワーデバイスでは、
上記電極は、上記ＧaＮ系半導体層上に互いに間隔をあけて形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記ＧaＮ系半導体層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極を含み、
上記ソース電極に上記第１,第２コンタクトホール部を介して接続された上記配線層は、上記ソース電極側から上記ゲート電極側に向かって上記ゲート電極の上方かつ上記層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねる。
上記電極は、上記ＧaＮ系半導体層上に互いに間隔をあけて形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記ＧaＮ系半導体層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極を含み、
上記ソース電極に上記第１,第２コンタクトホール部を介して接続された上記配線層は、上記ソース電極側から上記ゲート電極側に向かって上記ゲート電極の上方かつ上記層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねる。
上記実施形態によれば、ソース電極に第１,第２コンタクトホール部を介して接続された配線層において、ソース電極側からドレイン電極側に向かってゲート電極の上方かつ層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねることによって、エレクトロマイグレーションの耐性と長期信頼性を向上しつつ、ＧaＮ系半導体層における電界強度を緩和することで耐圧を向上できる。
また、一実施形態のパワーデバイスでは、
上記第２コンタクトホール部の略中央を通りかつ上記基板平面に対して垂直な平面による切断面において、上記第２コンタクトホール部の上記第２の側壁の傾斜面の上記基板厚さ方向の寸法よりも上記第２の側壁の傾斜面の上記基板平面に沿った方向の寸法が長い。
上記第２コンタクトホール部の略中央を通りかつ上記基板平面に対して垂直な平面による切断面において、上記第２コンタクトホール部の上記第２の側壁の傾斜面の上記基板厚さ方向の寸法よりも上記第２の側壁の傾斜面の上記基板平面に沿った方向の寸法が長い。
上記実施形態によれば、第２コンタクトホール部の略中央を通りかつ基板平面に対して垂直な平面による切断面において、第２コンタクトホール部の第２の側壁の傾斜面の基板厚さ方向の寸法よりも第２の側壁の傾斜面の基板平面に沿った方向の寸法を長くすることによって、第２の側壁がゆるやかに傾斜するので、第１コンタクトホール部内から第２コンタクトホール部を介して層間絶縁膜上に段差なくスムーズに配線層を引き出すことができ、エレクトロマイグレーションが生じやすい膜厚の薄い部分が配線層に形成されるのを確実に防ぐことができる。
例えば、基板平面に対して第２の側壁の傾斜角度は４５度以下が好ましく、より好ましくは３０度以下であり、これにより、配線層をより均一な厚さにすることができる。
以上より明らかなように、この発明のパワーデバイスによれば、膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる大電流動作,高温動作に適したパワーデバイスを実現することができる。
以下、この発明のパワーデバイスを図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１はこの発明の第１実施形態のパワーデバイスの断面図を示している。この第１実施形態のパワーデバイスは、ＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
図１はこの発明の第１実施形態のパワーデバイスの断面図を示している。この第１実施形態のパワーデバイスは、ＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
この第１実施形態のパワーデバイスは、図１に示すように、Ｓi基板１上に、ＧaＮ系半導体層の一例として、超格子バッファ層２(ＡlＧaＮ／ＧaＮ)と、チャネル層３(ＧaＮ)と、バリア層４(ＡlＧaＮ)とを順に形成している。上記バリア層４上に間隔をあけてソース電極５とドレイン電極６を形成している。このソース電極５とドレイン電極６との間の領域かつバリア層４上にゲート電極７を形成している。ソース電極５とドレイン電極６はＨf／Ａlからなる合金であり、ゲート電極７はＷＮからなる。
なお、Ｓi基板１の代わりにサファイア基板でもよいし、ＧaＮ基板を用いてもよい。また、超格子バッファ層２として、ＡlＧaＮ多層構造でＡl組成を異ならせた２層を積層してもよく、低温バッファ層でも構わない。
上記パワーデバイスにおいて、チャネル層３とバリア層４のバンドギャップ差により、ＧaＮからなるチャネル層３側の表面近傍に２ＤＥＧ(２次元電子ガス)が形成される。
ゲート電極７は、バリア層４に対してショットキー障壁が形成される材料を選択して形成する。ゲート電極材料として、Ｎi／ＡuやＴiＮなども用いることができる。
なお、ソース電極５とドレイン電極６を形成する前に、ゲート電極７が形成されたバリア層４上に表面保護膜８として窒化シリコン(ＳiＮ)からなる絶縁膜を形成している。この表面保護膜８は、コラプスを抑制するための膜としても機能する。また、表面保護膜は、単層である必要はなく、多層膜であってもよく、多層膜の場合には、酸化シリコン(ＳiＯ２)膜を上層にしてもよい。
そして、表面保護膜８のソース電極とドレイン電極が形成されるべき領域に開口を設けた後、その開口内にソース電極５とドレイン電極６を形成する。
このソース電極６およびドレイン電極７は、２ＤＥＧ(２次元電子ガス)とのオーミック接合が形成されればよいので、例えば、バリア層を除去したリセス構造や、バリア層にドープを行なってｎ型バリア層としたところにオーミック電極を形成しても構わない。
次に、図２〜図５に従って配線層を形成する工程について説明する。なお、図２〜図５では、ソース電極５に配線層が電気的に接続されているが、図示しないドレイン電極７も同様にして他の配線層が電気的に接続されている。
まず、図２に示すソース電極５とドレイン電極６とゲート電極７および表面保護膜８が形成されたバリア層４(ＡlＧaＮ)上に、プラズマＣＶＤを用いて層間絶縁膜１０として酸化シリコン(ＳiＯ２)膜を厚さ１０００ｎｍ形成する。
次に、図３に示すように、フォトレジスト１１を堆積し、フォトレジスト１１を露光,現像して、フォトレジスト１１のソース電極５(オーミック電極)が形成されるべき領域に開口部１１aを形成する。
次に、バッファフッ酸を用いたウェットエッチング(等方性エッチング)により層間絶縁膜１０に６００ｎｍの深さの開口部を第２コンタクトホール部１０bとして形成する。この層間絶縁膜１０の第２コンタクトホール部１０bとなる開口部は、フォトレジスト１１の下部に一部入り込む形で形成される。
次に、図４に示すように、ドライエッチング(異方性エッチング)により、フォトレジスト１１をマスクにして層間絶縁膜１０に４００ｎｍの深さの開口部を第１コンタクトホール部１０aとして形成することによって、ソース電極５(オーミック電極)を露出させる。
上記ウェットエッチングおよびドライエッチングの条件を適切に選ぶことによって、等方性エッチングと異方性エッチングの特性を生かして、基板平面に対して略垂直な第１の側壁Ｗ１を有する第１コンタクトホール部１０aと、基板平面に対して傾斜した第２の側壁Ｗ２を有する第２コンタクトホール部１０bを形成する。実際には、第１コンタクトホール部１０aの第１の側壁Ｗ１は、基板平面に対して９０〜８０度の傾きで形成し、第２コンタクトホール部１０bの第２の側壁Ｗ２は、基板平面に対して４５〜２０度の傾きに形成することができる。
なお、次の工程における配線層を形成するスパッタの均一性を向上させるには、第２コンタクトホール部１０bの第２の側壁Ｗ２の基板平面に対する傾きを３０度以下の構造にすることが好ましい。
次に、図５に示すように、スパッタ法によりＳi基板１上にＴiＮ／Ａl／ＴiＮを１５００ｎｍ堆積させる。次に、フォト工程を用いて、配線領域(コンタクト領域を含む)を残してエッチングすることによって、配線層１２を形成する。
以上の工程によって、厚い酸化シリコン(ＳiＯ２)からなる層間絶縁膜１０を有した均一な厚さの配線構造を形成することができる。
なお、層間絶縁膜として、耐圧を確保する観点から酸化シリコン(ＳiＯ２)が好ましいが、Ｎを含んだ酸窒化シリコンでもよく、また微量であればＢやＰを含んでいてもよい。また、配線層としては、ＡlＣuを用いてもよい。
上記構成のパワーデバイスおよびパワーデバイスの製造方法によれば、第１,第２コンタクトホール部１０a,１０b内および層間絶縁膜１０上に、少なくとも第１コンタクトホール部１０aにおいて第１の側壁Ｗ１のＳi基板１厚さ方向の寸法よりも膜厚が厚い配線層１２を形成することによって、膜厚の厚い層間絶縁膜１０にできると共に、均一な厚さの配線層１２にすることができ、第１コンタクトホール部１０aの第１の側壁Ｗ１および第２コンタクトホール部１０bの第２の側壁Ｗ２において、配線層１２に膜厚の薄い部分が形成されないので、膜厚の薄い配線層部分に生じやすいエレクトロマイグレーションを効果的に抑制できる。したがって、膜剥がれの要因となる有機材料を層間絶縁膜に用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる。
また、上記パワーデバイスの製造方法によれば、第１,第２コンタクトホール部１０a,１０bの大きさを均一にすることが可能となり、同一ウェハ内の素子間の特性バラツキを抑えることができる。
上記第１実施形態のパワーデバイスでは、配線層１２の電流密度の設計値は１.３９×１０５[Ａ／ｃｍ２]とし、大電流動作に適した設計条件としている。このような大電流動作に対応し、かつ、高耐圧で高温動作が可能なＧaＮ系半導体を用いたパワーデバイスにおいて、ソース電極やドレイン電極に接続される配線層の電流密度が高くかつ高温動作となってエレクトロマイグレーションが発生しやすい条件でも、エレクトロマイグレーションの耐性と長期信頼性が向上するという高い効果が得られる。
また、上記第１コンタクトホール部１０aの第１の側壁Ｗ１の基板厚さ方向の寸法を、第２コンタクトホール部１０bの第２の側壁Ｗ２の基板厚さ方向の寸法よりも小さくすることによって、基板平面に対して略垂直な第１コンタクトホール部１０aの第１の側壁Ｗ１において配線層１２に膜厚の薄い部分が形成されるのを確実に防止できる。
また、上記第２コンタクトホール部１０bの略中央を通りかつ基板平面に対して垂直な平面による切断面において、第２コンタクトホール部１０bの第２の側壁Ｗ２の傾斜面の基板厚さ方向の寸法よりも第２の側壁Ｗ２の傾斜面の基板平面に沿った方向の寸法を長くすることによって、第２の側壁Ｗ２がゆるやかに傾斜するので、第１コンタクトホール部１０a内から第２コンタクトホール部１０bを介して層間絶縁膜１０上に段差なくスムーズに配線層１２を引き出すことができ、エレクトロマイグレーションが生じやすい膜厚の薄い部分が配線層１２に形成されるのを確実に防ぐことができる。
なお、上記ソース電極５に第１,第２コンタクトホール部１０a,１０bを介して接続された配線層１２において、ソース電極５側からドレイン電極６側に向かってゲート電極７の上方かつ層間絶縁膜１０上に延在するように形成された部分がフィールドプレート部を兼ねるようにすることによって、エレクトロマイグレーションの耐性と長期信頼性を向上しつつ、チャネル層３とバリア層４における電界強度を緩和することで耐圧を向上できる。
〔第２実施形態〕
図６はこの発明の第２実施形態のパワーデバイスの断面図を示している。この第２実施形態のパワーデバイスは、配線層を除いて第１実施形態のパワーデバイスと同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
図６はこの発明の第２実施形態のパワーデバイスの断面図を示している。この第２実施形態のパワーデバイスは、配線層を除いて第１実施形態のパワーデバイスと同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
この第２実施形態のパワーデバイスは、図４の第１,第２コンタクトホール部１０a,１０bを形成する工程までは、上記第１実施形態のパワーデバイスと同じである。
第１,第２コンタクトホール部１０a,１０bの形成工程の次に、図６に示すように、スパッタ法によりＳi基板１上にＴiＮ／ＡlＣu／ＴiＮ／ＡlＣu／ＴiＮを１５００ｎｍ堆積させる。
次に、フォト工程を用いて、配線領域(コンタクト領域を含む)を残してエッチングすることによって、２層構造の配線層２０を形成する。
図７は上記パワーデバイスの要部の平面図を示しており、ソース電極５(図１に示す)またはドレイン電極６(図１に示す)の少なくとも一部の領域上に形成された長方形状のトレンチ構造の第１,第２コンタクトホール部１０a,１０bを形成し、その第１,第２コンタクトホール部１０a,１０b内および層間絶縁膜１０(図１に示す)上に配線層２０を形成している。
上記配線層２０は、図８に示すように、第１バリア層の一例としてのバリアメタル層２１(厚さ１００ｎｍのＴiＮ)と、第１配線層２２(厚さ６００ｎｍのＡlＣu)と、第２バリア層の一例としてのバリアメタル層２３(厚さ１００ｎｍのＴiＮ)と、第１配線層２４(厚さ６００ｎｍのＡlＣu)と、第３バリア層の一例としてのバリアメタル層２５(厚さ１００ｎｍのＴiＮ)が下側から順に積層された構造をしている。
上記第２実施形態のパワーデバイスは、第１実施形態のパワーデバイスと同様の効果を有する。
また、上記バリアメタル層２１と第１配線層２２とバリアメタル層２３と第２配線層２４およびバリアメタル層２５がバリアメタル層２１から順に積層された多層構造の配線層２０を、第１,第２コンタクトホール部１０a,１０b内および層間絶縁膜１０上に形成することによって、第１コンタクトホール部１０a内から第２コンタクトホール部１０bを介して層間絶縁膜１０上に急な段差なしに配線層２０が引き出されるので、配線層２０の多層構造が乱れてバリアメタル層２１,２３,２５が途切れたり薄くなったりすることがない。この場合、第１配線層２２および第２配線層２４において上方向または下方向への配線層材料(この第２実施形態では主にＡl)の拡散をバリアメタル層２１,２３,２５により確実に抑制でき、エレクトロマイグレーションの耐性と長期信頼性をさらに向上できる。
図９は上記パワーデバイスの要部の拡大断面の模式図を示しており、図９において、Ｈ１は２層構造の配線層２０のうちの第１配線層２２の厚さ、Ｈ２は２層構造の配線層２０のうちの第２配線層２４の厚さ、ＨＷ１は第１コンタクトホール部１０aの第１の側壁Ｗ１の基板厚さ方向の寸法、ＨＷ２は第２コンタクトホール部１０bの第２の側壁Ｗ２の基板厚さ方向の寸法、θは第２コンタクトホール部１０bの第２の側壁Ｗ２の基板平面に対する傾斜角度である。なお、図９では、バリアメタル層２１,２３,２５を省略している。
上記第１配線層２２の厚さＨ１と、第１コンタクトホール部１０aの第１の側壁Ｗ１の基板厚さ方向の寸法ＨＷ１との関係は、
Ｈ１ ＞ ＨＷ１
の条件を満足している。
Ｈ１ ＞ ＨＷ１
の条件を満足している。
このような２層構造の配線層２０にすることによって、寿命を飛躍的に向上させることができる。
表１は、加速度試験を行って、第１実施形態の１層構造の配線層および第２実施形態の２層構造の配線層の寿命を算出した結果を示している。
この加速度試験では、環境温度を２５０℃とし、試験対象となる配線層に１.３３×１０６[Ａ／ｃｍ２]の一定電流を定電流源から流して配線層の両端電圧の経時変化を測定し、上記配線層に流れる一定電流と配線層の両端電圧に基づいて配線層の抵抗の経時変化を求めて、配線層の抵抗が初期値から１０％変動したところで不良と判定することにより各配線層の寿命を求めた。
そして、上記加速度試験の結果から得られた各配線層の寿命に基づいて、配線層の材質,構造などに関係する定数である形状因子Ａを次の(式１)により求める。
寿命 ＝ ＡJ−２exp(Ｅa／ｋＴ) ……… (式１)
ここで、Ａは形状因子、Ｊは電流密度、Ｅaは活性化エネルギー(Ａl配線固有)、ｋはボルツマン定数、Ｔは絶対温度である。また、絶対温度Ｔは、事前に温度特性を測定して、１.３３×１０６[Ａ／ｃｍ２]で電流を流した時に見積もられた絶対温度である。
ここで、Ａは形状因子、Ｊは電流密度、Ｅaは活性化エネルギー(Ａl配線固有)、ｋはボルツマン定数、Ｔは絶対温度である。また、絶対温度Ｔは、事前に温度特性を測定して、１.３３×１０６[Ａ／ｃｍ２]で電流を流した時に見積もられた絶対温度である。
そうして、得られた形状因子Ａを用いて、Ｔを４２３.１５[ｋ](＝２７３.１５[℃]＋１５０[℃])、Ｊを１.４×１０５[Ａ／ｃｍ２]の条件で上記(式１)により寿命を算出すると、第１実施形態の１層構造の配線層では７１年となり、第２実施形態の２層構造の配線層では２６１年となった。２層構造の配線層は、１層構造の配線層よりも寿命が約３.６倍延びる。
上記第２実施形態では、１層目の第１配線層２２(ＡlＣu)を厚さ６００ｎｍとして、第１の側壁Ｗ１の高さよりも厚くすることで、均一な配線とすることができる。これにより、エレクトロマイグレーション特性を十分に改善することができた。
上記第２実施形態のパワーデバイスにおいて、２層構造の配線層２０とする場合には、コンタクトホールを２段階とし、第１配線層２２の厚さを１段階目の第１コンタクトホール部の深さより大きくすることによって、配線層に膜厚の薄い部分が生じるのを効果的に抑制することができる。
上記第１,第２実施形態では、パワーデバイスとしてバリア層４上にソース電極５とドレイン電極６およびゲート電極７が形成されたＧaＮ系ＨＦＥＴについて説明したが、ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極,ドレイン電極を有するパワーデバイスにこの発明を適用してもよい。
すなわち、この発明のパワーデバイスでは、ＧaＮ系半導体層上に互いに間隔をあけてソース電極,ドレイン電極の全部が形成されている場合と、ＧaＮ系半導体層をエッチングすることにより互いに間隔をあけて２つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の全部が形成されている場合と、さらに、ＧaＮ系半導体層をエッチングすることにより互いに間隔をあけて２つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の下側の一部が埋め込まれるように、ソース電極,ドレイン電極が形成されている場合がある。なお、ソース電極またはドレイン電極の一方は、ＧaＮ系半導体層上に全部が形成され、ソース電極またはドレイン電極の他方は、ＧaＮ系半導体層内に少なくとも一部が形成されていてもよい。
この発明のパワーデバイスのＧaＮ系半導体層は、ＡlxＩnyＧa1-x-yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。すなわち、ＧaＮ系半導体層は、ＧaＮに限らず、ＡlＧaＮ、ＩnＧaＮ、ＡlＩnＧaＮでもよい。
また、この発明のパワーデバイスは、上記第１,第２実施形態のＨＦＥＴに限らず、他の構成の電界効果トランジスタであってもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１…Ｓi基板
２…超格子バッファ層
３…チャネル層
４…バリア層
５…ソース電極
６…ドレイン電極
７…ゲート電極
８…表面保護膜
１０…層間絶縁膜
１０a…第１コンタクトホール部
１０b…第２コンタクトホール部
１１…フォトレジスト
１２,２０…配線層
２１,２３,２５…バリアメタル層
２２…第１配線層
２４…第２配線層
２…超格子バッファ層
３…チャネル層
４…バリア層
５…ソース電極
６…ドレイン電極
７…ゲート電極
８…表面保護膜
１０…層間絶縁膜
１０a…第１コンタクトホール部
１０b…第２コンタクトホール部
１１…フォトレジスト
１２,２０…配線層
２１,２３,２５…バリアメタル層
２２…第１配線層
２４…第２配線層
Claims (4)
- 基板と、
上記基板上に形成されたＧaＮ系半導体層と、
上記ＧaＮ系半導体層上に形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように形成された電極と、
上記ＧaＮ系半導体層上に形成された酸化シリコンまたは酸窒化シリコンからなる層間絶縁膜と、
上記電極の少なくとも一部の領域上かつ上記層間絶縁膜に形成され、上記基板平面に対して略垂直な第１の側壁を有する第１コンタクトホール部と、
上記第１コンタクトホール部の上記第１の側壁の上縁から上側に向かって徐々に広がるように上記層間絶縁膜に形成され、上記基板平面に対して傾斜した第２の側壁を有する第２コンタクトホール部と、
上記第１コンタクトホール部内と上記第２コンタクトホール部内および上記層間絶縁膜上に形成された配線層と
を備え、
上記配線層は、上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いと共に、
上記配線層は、第１バリア層と第１配線層と第２バリア層と第２配線層および第３バリア層が上記第１バリア層から順に積層された多層構造の配線層であり、
上記第１配線層は、少なくとも上記第１コンタクトホール部において上記第１の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いことを特徴とするパワーデバイス。 - 請求項１に記載のパワーデバイスにおいて、
上記第１コンタクトホール部の上記第１の側壁の上記基板厚さ方向の寸法は、上記第２コンタクトホール部の上記第２の側壁の上記基板厚さ方向の寸法よりも小さいことを特徴とするパワーデバイス。 - 請求項１または２に記載のパワーデバイスにおいて、
上記電極は、上記ＧaＮ系半導体層上に互いに間隔をあけて形成されているか、または、上記ＧaＮ系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記ＧaＮ系半導体層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極を含み、
上記ソース電極に上記第１,第２コンタクトホール部を介して接続された上記配線層は、上記ソース電極側から上記ゲート電極側に向かって上記ゲート電極の上方かつ上記層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねることを特徴とするパワーデバイス。 - 請求項１から３までのいずれか１つに記載のパワーデバイスにおいて、
上記第２コンタクトホール部の略中央を通りかつ上記基板平面に対して垂直な平面による切断面において、上記第２コンタクトホール部の上記第２の側壁の傾斜面の上記基板厚さ方向の寸法よりも上記第２の側壁の傾斜面の上記基板平面に沿った方向の寸法が長いことを特徴とするパワーデバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011133597A JP5171996B2 (ja) | 2011-06-15 | 2011-06-15 | パワーデバイス |
| PCT/JP2012/062316 WO2012172904A1 (ja) | 2011-06-15 | 2012-05-14 | パワーデバイスおよびパワーデバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011133597A JP5171996B2 (ja) | 2011-06-15 | 2011-06-15 | パワーデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013004691A JP2013004691A (ja) | 2013-01-07 |
| JP5171996B2 true JP5171996B2 (ja) | 2013-03-27 |
Family
ID=47356899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011133597A Active JP5171996B2 (ja) | 2011-06-15 | 2011-06-15 | パワーデバイス |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5171996B2 (ja) |
| WO (1) | WO2012172904A1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216062A (ja) * | 1992-11-26 | 1994-08-05 | Sony Corp | 半導体装置の製造方法 |
| JPH07201991A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003152075A (ja) * | 2001-11-09 | 2003-05-23 | Sony Corp | 半導体装置の製造方法 |
| JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
-
2011
- 2011-06-15 JP JP2011133597A patent/JP5171996B2/ja active Active
-
2012
- 2012-05-14 WO PCT/JP2012/062316 patent/WO2012172904A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012172904A1 (ja) | 2012-12-20 |
| JP2013004691A (ja) | 2013-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI663698B (zh) | 半導體裝置 | |
| JP6280796B2 (ja) | ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 | |
| JP5396369B2 (ja) | 半導体基板構造および半導体素子 | |
| US8963203B2 (en) | Nitride semiconductor device and method for manufacturing same | |
| US9543391B2 (en) | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same | |
| JP5353735B2 (ja) | 半導体装置およびその製造方法 | |
| TWI735938B (zh) | 半導體裝置及其製造方法 | |
| US11600708B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2015050390A (ja) | 半導体装置 | |
| US20130140630A1 (en) | Trench schottky diode and manufacturing method thereof | |
| US20200357905A1 (en) | Iii-nitride transistor device with a thin barrier | |
| JP2014072528A (ja) | ノーマリーオフ高電子移動度トランジスタ | |
| JP6834546B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008311269A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2011192834A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201607035A (zh) | 半導體裝置 | |
| CN114586175B (zh) | 半导体器件以及制造半导体器件的方法 | |
| US20200381538A1 (en) | Manufacturing method of semiconductor device | |
| JP2009212472A (ja) | 窒化物半導体素子 | |
| CN112531025A (zh) | 高电子迁移率晶体管 | |
| TWI624872B (zh) | 氮化物半導體元件 | |
| US10872967B2 (en) | Manufacturing method of semiconductor device | |
| JP2009152462A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| CN114975614A (zh) | 高电子迁移率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5171996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |