TWI422043B - 直立式金氧半整流二極體及其製作方法 - Google Patents

直立式金氧半整流二極體及其製作方法 Download PDF

Info

Publication number
TWI422043B
TWI422043B TW100113255A TW100113255A TWI422043B TW I422043 B TWI422043 B TW I422043B TW 100113255 A TW100113255 A TW 100113255A TW 100113255 A TW100113255 A TW 100113255A TW I422043 B TWI422043 B TW I422043B
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
semiconductor substrate
forming
mask
Prior art date
Application number
TW100113255A
Other languages
English (en)
Other versions
TW201242035A (en
Inventor
Kou Liang Chao
Mei Ling Chen
Hung Hsin Kuo
Original Assignee
Pfc Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pfc Device Corp filed Critical Pfc Device Corp
Priority to TW100113255A priority Critical patent/TWI422043B/zh
Priority to US13/446,327 priority patent/US8664701B2/en
Publication of TW201242035A publication Critical patent/TW201242035A/zh
Application granted granted Critical
Publication of TWI422043B publication Critical patent/TWI422043B/zh
Priority to US14/150,236 priority patent/US8853748B2/en
Priority to US14/496,135 priority patent/US8993427B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

直立式金氧半整流二極體及其製作方法
本發明係為一種直立式金氧半整流二極體及其製作方法，尤指以一製作方法以提供出一種具有較低的反向電壓漏電流、較低的正向偏置電壓(Vf )、較高的反向耐電壓值以及較短的反向回復時間(tRR )等特性之直立式金氧半整流二極體。
蕭基二極體(Schottky Diode)為以電子作為載子之單極性元件，其特性為速度快，且於加入較低的正向偏壓(Forward Bias Voltage；Vf )時，便可有較大的順向電流與較短的反向回復時間(Reverse Recovery Time；tRR )，但若加入持續增加的反向偏壓時，則會有較大的漏電流(與金屬功函數及半導體摻雜濃度所造成之蕭基能障(Schottky Barrier)有關)。而後，有溝渠式之蕭基能障二極體之提出，係藉由於溝渠中填入多晶矽或金屬來夾止反向漏電流，使元件的漏電能大幅降低。
關於溝渠式之蕭基能障二極體，其代表性前案可參閱美國專利第5365102號(專利名稱：SCHOTTKY BARRIER RECTIFIER WITH MOS TRENCH)中所揭露之元件結構與技術；並請參閱如第一圖(a)至(f)所示之主要製程步驟。首先在第一圖(a)中，提供有一磊晶層(epitaxial layer)厚度之半導體基板12，且此基板12具有兩表面12a、12b，其中高掺雜濃度(N+ 型)之陰極區域12c鄰近其表面12a，而低 掺雜濃度(N型)之漂移區域12d則從高掺雜濃度(N+ 型)之陰極區域12c伸展至表面12b；並進而於其上成長一二氧化矽層(SiO2 )13，以降低接著要成長的一氮化矽層(Si3 N4 )15之沉積應力，並再於氮化矽層15上形成一光阻層17。
而接著在第一圖(b)中，利用該光阻層17進行一微影製程(lithography)及蝕刻製程(etching)，以移除部分的氮化矽層15、二氧化矽層13以及基板12，從而將其基板12的漂移區域12d蝕刻出多個分離平台14，且形成為具有一特定深度與寬度之一溝渠結構22。接著在第一圖(c)中，分別於其溝渠結構22之側壁22a及底部22b上成長出絕緣性質之一熱氧化層16。並在第一圖(d)中，移除剩下的氮化矽層15和二氧化矽層13，以及於第一圖(e)中，在其整體結構之上方鍍上一金屬層23。並接著在第一圖(f)中，於背面之表面12a處同樣進行金屬鍍製，使其多個分離之平台14能將所接觸之金屬層23平行連接出單一個陽極金屬層18，而於其背面之表面12a處則能形成出一陰極金屬層20；使陽極金屬層18與平台14之接觸便因所謂的蕭基能障(Schottky Barrier)而成為蕭基接面，從而完成晶圓之製程。
由上述之方法製作之溝渠式金氧半能障蕭基整流二極體(Trench MOS Barrier Schottky Rectifier，簡稱為TMBR；或Trench MOS Barrier Schottky Diode，簡稱為TMBS Diode)，具有極低之正向偏置電壓(Vf )，反向漏電流 則受到溝渠結構之夾止，會比無溝渠結構者有更低的漏電流。然而，由於在矽晶圓上挖溝渠等製程所製造出之應力未能有效的得到適當之處理，使得產品在可靠度測試時較容易故障；於實際產品應用時亦偶有故障產生。其原因即為應力導致之微細裂痕，最後造成元件故障。
本發明係為一種直立式金氧半整流二極體(Vertical MOS Rectifier，簡稱為VMOS Rectifier)製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板之第一側形成一第一多溝渠結構和一第一罩幕層；於該半導體基板之第二側和該第一罩幕層上形成一第二罩幕層；根據該第二罩幕層對該半導體基板進行蝕刻，以於該半導體基板之第二側形成一第二多溝渠結構；於該第二多溝渠結構之表面上形成一閘極氧化層；於該閘極氧化層和該第二罩幕層上形成一多晶矽結構；對該多晶矽結構進行蝕刻，並對該第二罩幕層進行濕浸漬；於該半導體基板內和該第二多溝渠結構間進行一離子佈植製程，而形成一離子佈植層；對該第二罩幕層進行蝕刻；於該離子佈植層、該閘極氧化層、該多晶矽結構和該第一罩幕層上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第一罩幕層之部份表面加以露出。
本發明另一方面係為一種直立式金氧半整流二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板之第一側形成一第一多溝渠結構和一第一 罩幕層；於該半導體基板之第二側和該第一罩幕層上形成一第二罩幕層；根據該第二罩幕層對該半導體基板進行蝕刻，以於該半導體基板之第二側形成一第二多溝渠結構；於該第二多溝渠結構之表面上形成一第一閘極氧化層；於該第一閘極氧化層和該第二罩幕層上形成一閘極介電層；於該閘極介電層上形成一第一多晶矽結構；對該第一多晶矽結構進行蝕刻，並於該第二多溝渠結構中的該第一多晶矽結構上形成一多晶矽氧化層；對露出的該閘極介電層進行蝕刻，並進而對露出的該第一閘極氧化層進行蝕刻，以於對應該第一閘極氧化層之蝕刻處上形成一第二閘極氧化層；於該第二罩幕層、該第二多溝渠結構中的該閘極介電層和該多晶矽氧化層上形成一第二多晶矽結構；對該第二多晶矽結構進行蝕刻；於該半導體基板內和該第二多溝渠結構間進行一離子佈植製程，而形成一離子佈植層；對該第二罩幕層進行蝕刻；於該離子佈植層、該第二閘極氧化層、該第二多晶矽結構和該第一罩幕層上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第一罩幕層之部份表面加以露出。
本發明另一方面係為一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一第一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側上；一濕式氧化層，對應該第一多溝渠結構之外緣而形成於該半導體基板之內部；一第二罩幕層，對應該第一多溝渠結構而形成於該第一罩幕層和該濕 式氧化層之側壁上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一多晶矽結構，其第一部份對應該第一多溝渠結構而形成於該第二罩幕層之側壁上，而其第二部份對應該第二多溝渠結構而形成於該閘極氧化層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該第一罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和第二部份之該多晶矽結構上，並對應該第一多溝渠結構而形成於該第一罩幕層、該第二罩幕層、第一部份之該多晶矽結構和該濕式氧化層上，且使該第一罩幕層之部份表面加以露出。
本發明另一方面係為一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一濕式氧化層，對應該第一多溝渠結構而形成於該半導體基板之內部；一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側和該濕式氧化層上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一多晶矽結構，形成於該閘極氧化層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該多晶矽結構上，並對應該第一多溝渠結構而形成於該罩幕層上，且使該罩幕層之部份表面加以露出。
本發明另一方面係為一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一濕式氧化層，對應該第一多溝渠結構而形成於該半導體基板之內部；一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側和該濕式氧化層上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一閘極介電層，形成於該閘極氧化層之部份表面上；一第一多晶矽結構，形成於該閘極介電層上；一多晶矽氧化層，形成於該第一多晶矽結構上；一第二多晶矽結構，形成於該閘極介電層和該多晶矽氧化層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該第二多晶矽結構上，並對應該第一多溝渠結構而形成於該罩幕層上，且使該罩幕層之部份表面加以露出。
本發明另一方面係為一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一第一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側上；一濕式氧化層，對應該第一多溝渠結構之外緣而形成於該半導體基板之內部；一第二罩幕層，對應該第一多溝渠結構而形成於該第一罩幕層和該濕式氧化層之側壁上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一閘極介電層，其第一部份對應該第一多 溝渠結構而形成於該第二罩幕層之側壁上，而其第二部份對應該第二多溝渠結構而形成於該閘極氧化層之部份表面上；一第一多晶矽結構，其第一部份對應該第一多溝渠結構而形成於第一部份之該閘極介電層之側壁上，而其第二部份對應該第二多溝渠結構而形成於第二部份之該閘極介電層上；一多晶矽氧化層，形成於第二部份之該第一多晶矽結構上；一第二多晶矽結構，形成於該多晶矽氧化層和第二部份之該閘極介電層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該第一罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該第二多晶矽結構上，並對應該第一多溝渠結構而形成於該第一罩幕層、該第二罩幕層、第一部份之該閘極介電層、第一部份之該第一多晶矽結構和該濕式氧化層上，且使該第一罩幕層之部份表面加以露出。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱第二圖(a)至(p)，係為本發明所提出之直立式金氧半整流二極體之製作方法其第一實施例的製作流程示意圖。如第二圖(a)所示，首先係先提供一半導體基板30；在此實施例中，該半導體基板30包含了有一高掺雜濃度(N+ 型)之矽基板301與一低掺雜濃度(N型)之磊晶層302此兩部份；而其中低掺雜濃度之磊晶層302係形成於高掺 雜濃度之矽基板301之上，且其低掺雜濃度之磊晶層302係具有一定的厚度，以提供本發明後續所需之多溝渠結構(Multi-Trench)之蝕刻形成。
承上所述，接著便於該半導體基板30之表面上，也就是對其中的低掺雜濃度之磊晶層302所在之表面先進行一熱氧化(Thermal Oxidation)製程，而於該半導體基板30之表面上形成一第一氧化層31；在此實施例中，該第一氧化層31所具有的厚度可為6000Å；而該第一氧化層31除了將成為後續之罩幕層(Mask)的設計與應用外，係亦為一種與矽基材間的墊氧化層(Pad Oxide)而能增加附著力和減少應力。待該第一氧化層31形成後，並進行一退火(Annealing)製程，以使材料於高溫下慢慢冷卻。其次，如第二圖(b)所示，再於該第一氧化層31上形成定義有一第一光阻圖案的一第一光阻層B11，用以使該第一氧化層31蝕刻出該第一光阻圖案；是以，根據所述之該第一光阻圖案對該第一氧化層31進行蝕刻，使得該第一光阻圖案能轉移至該第一氧化層31上，使得蝕刻後的該第一氧化層31能成為提供蝕刻出溝渠的一種成長蝕刻硬遮罩(Hard Mask)。
承上所述，於該第一光阻圖案轉移至該第一氧化層31上後便除去蝕刻後的該第一光阻層B11，並根據此時的該第一氧化層31對該半導體基板30進行溝渠之蝕刻(Trench Etching)，以於該半導體基板30中形成一第一多溝渠結構C11而呈現出如第二圖(c)所示之結果。在此實施例中，所 述之第一光阻圖案係位於該半導體基板30之第一側上，也就是位於如第二圖(b)、(c)所示右側的相對位置上；是以，所形成的該第一多溝渠結構C11是在該半導體基板30右側(即第一側)之內部。而於此實施例中，所示的該第一多溝渠結構C11係以兩個相同尺寸之溝渠作舉例說明。接著，以一濕式氧化(Wet Oxidation)方式而於該第一多溝渠結構C11之外緣向該半導體基板30之內部形成如第二圖(d)所示的一濕式氧化層34；也就是從該第一多溝渠結構C11與該半導體基板30的交界上向內而將部份的該半導體基板30進行濕式氧化，進而形成該濕式氧化層34。在此實施例中，該濕式氧化層34所具有的厚度可為4000Å。
承上所述，如第二圖(e)所示，再於該第一氧化層31和該濕式氧化層34上形成定義有一第二光阻圖案的一第二光阻層B12，並根據該第二光阻圖案對該第一氧化層31進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層31上，進而再接著除去蝕刻後的該第二光阻層B12後，便形成如第二圖(f)所示的一第一罩幕層A11。在此實施例中，將該第一氧化層31形成所述之該第一罩幕層A11之過程係採用濕式蝕刻的蝕刻方式。其次，如第二圖(g)所示，於該半導體基板30之表面、該第一罩幕層A11和該濕式氧化層34上形成一第二氧化層32；在此實施例中，該第二氧化層32所具有的厚度可為2000Å。接著，再於該第二氧化層32上形成定義有一第三光阻圖案的一第三光阻層B13，並根據該第三光阻圖案對該第二氧化層32進行蝕刻，以將該第三光阻圖案轉移至該第二氧化層32上，進 而再接著除去蝕刻後的該第三光阻層B13後，便形成如第二圖(h)所示的一第二罩幕層A12。在此實施例中，形成該第二罩幕層A12所採用的蝕刻方式係為乾式蝕刻。
承上所述，根據此時的該第二罩幕層A12對該半導體基板30進行溝渠之蝕刻，以於該半導體基板30中形成如第二圖(i)所示的一第二多溝渠結構C12，並再於該第二多溝渠結構C12之表面上，也就是於該第二多溝渠結構C12所包含的底部與側壁之表面上形成如第二圖(i)所示的一閘極氧化層(Gate Oxide)35。在此實施例中，所述之第三光阻圖案係位於該半導體基板30之第二側上，也就是位於如第二圖(g)、(h)所示左側的相對位置上；是以，所形成的該第二多溝渠結構C12是在該半導體基板30左側(即第二側)之內部。而於此實施例中，所示的該第二多溝渠結構C12係以五個相同尺寸之溝渠作舉例說明，且該第二多溝渠結構C12所具有的深度可為5000Å。接著，如第二圖(j)所示，以一內摻雜(in-situ doping)方式而於該閘極氧化層35和該第二罩幕層A12上形成一多晶矽結構36，使得該多晶矽結構36並不會填滿該第一多溝渠結構C11上所呈現的空間，但該多晶矽結構36則會填滿該第二多溝渠結構C12上的該閘極氧化層35中所呈現的空間，並還能將第二側上之第二罩幕層A12整個覆蓋。而於此實施例中，該多晶矽結構36所具有的厚度可為3000Å。
承上所述，接著便再以一反蝕刻(Etch Back)製程對形成於該閘極氧化層35和該第二罩幕層A12上的該多晶矽 結構36進行蝕刻，以將該第二罩幕層A12之部份表面加以露出；也就是使得在右側(第一側)之該第一多溝渠結構C11中的該多晶矽結構36僅剩餘一部份於該第二罩幕層A12之側壁上，而在左側(第二側)之該第二罩幕層A12、以及其他在該第一罩幕層A11上方之該第二罩幕層A12上所形成的多晶矽結構36則皆被除去。其次，再以一濕浸漬(Wet Dip)方式對該第二罩幕層A12進行蝕刻，以使其厚度減少、變薄而呈現如第二圖(k)所示之結果。在此實施例中，由於所述之反蝕刻方式能將該第二罩幕層A12之部份表面於該第一多溝渠結構C11中加以露出，使得在以濕浸漬方式進行蝕刻時，於該第一多溝渠結構C11中的該第二罩幕層A12所外露的部份也會相對地變薄。之後，再於該半導體基板30內和該第二多溝渠結構C12間進行一離子佈植(Ion Implantation)製程，而形成如第二圖(l)所示的一離子佈植層37，最右側的該離子佈植層37並和該第一罩幕層A11相鄰。在此實施例中，係利用硼離子來進行此一離子佈植，而此步驟於所形成的該離子佈植層37係為在區域上作相對位置較為深層(Deep)之分佈與佈植。
承上所述，再以乾式蝕刻方式對該第二罩幕層A12進行蝕刻，也就是對所露出的該第二罩幕層A12進行蝕刻和除去，以露出該離子佈植層37、該閘極氧化層35、該第一罩幕層A11和該濕式氧化層34而呈現出如第二圖(m)所示之結果。在此實施例中，上述之乾式蝕刻係除去第二圖(l)中所示該第二罩幕層A12的露出部份，因此，在該第一多溝渠結構C11中兩側之多晶矽結構36與該第一罩幕 層A11、該濕式氧化層34之間的該第二罩幕層A12的此部份便被保留；而於該第一多溝渠結構C11中間底部的部份該第二罩幕層A12則因外露而被除去，使得下方的該濕式氧化層34之部份表面便會於乾式蝕刻後露出。此外，在第二圖(m)所示之步驟中，係還進一步以硼離子(例如BF2 )於該離子佈植層37中進行相對位置較為淺層(Shallow)的離子佈植(如其陰影處所示)，使該離子佈植層37之表面在與後續之金屬層相接觸時，能形成較低之接觸電阻。
承上所述，如第二圖(n)所示，再於該離子佈植層37、該閘極氧化層35、該多晶矽結構36和該第一罩幕層A11上形成一金屬濺鍍層39；而所述之該金屬濺鍍層39係同時形成在對應於該第一多溝渠結構C11和該第二多溝渠結構C12中之多晶矽結構36上，並亦形成在對應於該第一多溝渠結構C11中之該第二罩幕層A12和該濕式氧化層34所外露之表面上。在此實施例中，該金屬濺鍍層39包含有一第一金屬層391和一第二金屬層392兩層；而此步驟係能以一金屬濺鍍(Metal Sputtering)製程先將該第一金屬層391形成於所述相關構造之表面上，並在進行一快速熱製程(Rapid Thermal Processing，簡稱為RTP)以有效修正其濺鍍之結果後，再於該第一金屬層391上形成該第二金屬層392。在此實施例中，其中的該第一金屬層391係可採用鈦金屬(Ti)之材質或氮化鈦(TiN)之薄膜來完成，而該第二金屬層392可採用鋁、矽、銅(Al/Si/Cu)之合金。是故，該金屬濺鍍層39與該離子佈植層37之表面相接觸時，便能形成一歐姆接面。
承上所述，如第二圖(o)所示，接著於該金屬濺鍍層39上形成定義有一第四光阻圖案的一第四光阻層B14，並根據該第四光阻圖案以一金屬蝕刻(Metal Etching)製程對該金屬濺鍍層39進行蝕刻，以將該第四光阻圖案轉移至該金屬濺鍍層39上而將該第一罩幕層A11之部份表面加以露出；也就是針對如第二圖(n)中所示的對應該第一多溝渠結構C11之兩溝渠間以及其右側邊緣的部份該金屬濺鍍層39進行蝕刻，以露出該第一罩幕層A11。接著，除去蝕刻後的該第四光阻層B14而形成如第二圖(p)中所示的最後晶圓樣式。而在此實施例中，於金屬蝕刻後還包含進行一熱融合(Sintering)製程，以加強該金屬濺鍍層39於所述相關構造之表面上的密合。最後，進行一晶圓允收測試(Wafer Acceptance Test，簡稱為WAT)，來對完成所有製程後的晶圓進行結構之電性測試。
是故，第二圖(p)中所示的最後晶圓樣式，便為利用本發明之第一實施例所提出的直立式金氧半整流二極體製作方法所完成的一直立式金氧半整流二極體。如圖所示可知，其結構包含有：一半導體基板30、一第一罩幕層A11、一濕式氧化層34、一第二罩幕層A12、一閘極氧化層35、一多晶矽結構36、一離子佈植層37以及一金屬濺鍍層39。其中該半導體基板30於其右側(第一側)和左側(第二側)之內部係分別具有一第一多溝渠結構C11和一第二多溝渠結構C12；該第一罩幕層A11係對應該第一多溝渠結構C11而形成於該半導體基板30之右側上，該濕式氧化層34則對應該第一多溝渠結構C11之外緣而形成於該半 導體基板30之內部，而該第二罩幕層A12則對應地形成於該第一罩幕層A11和該濕式氧化層34之側壁上。另外，該閘極氧化層35係形成於該第二多溝渠結構C12之表面上；而該多晶矽結構36其中係有一第一部份對應該第一多溝渠結構C11而形成於該第二罩幕層A12之側壁上，而其餘的第二部份則對應該第二多溝渠結構C12而形成於該閘極氧化層35上。再者，該離子佈植層37係形成於該半導體基板30內和該第二多溝渠結構C12間，並相鄰於該第一罩幕層A11；而該金屬濺鍍層39則對應該第二多溝渠結構C12而形成於該離子佈植層37、該閘極氧化層35和第二部份之多晶矽結構36上，並對應該第一多溝渠結構C11而形成於該第一罩幕層A11、該第二罩幕層A12、第一部份之多晶矽結構36和該濕式氧化層34上，且使該第一罩幕層A11之部份表面加以露出。
相較於習用的溝渠式蕭基二極體結構，以本發明上述之第一實施例的製作方法所完成之直立式金氧半整流二極體，其晶圓上位於其上侧金屬接面這一側之裝置(device)或晶胞(Cell)的設置區域，也就是於相關圖式中和對應實施說明所述半導體基板之左側(第二側)處，便能有效地和外在環境作隔絕；換句話說，其結構於罩幕層這一側之區域，也就是於相關圖式中和對應實施說明所述半導體基板之右側(第一側)處，係能成為可有效阻絕電流的一種保護環(Guard Ring)結構或邊緣終端(Termination)結構，使其漏電流的現象得以有效改善。
本發明還可根據上述所完成的直立式金氧半整流二極體所具有晶胞、保護環或邊緣終端結構的概念，將第一實施例之部份製程加以變化，使得以此製作方法所完成的直立式金氧半整流二極體亦具有類似之特徵和功效。現分別以一第二、第三和第四實施例來進行本發明之變化說明。
請參閱第三圖(a)至(p)，係為本發明所提出之直立式金氧半整流二極體之製作方法其第二實施例的製作流程示意圖。如第三圖(a)所示，首先係先提供一半導體基板40，而此實施例之該半導體基板40亦包含有一高掺雜濃度(N+ 型)之矽基板401與一低掺雜濃度(N型)之磊晶層402，其矽基板401與磊晶層402的厚度設計與形成關係係可和第一實施例相同。此外，此實施例之第三圖(a)至(d)的步驟係亦類似於第一實施例之第二圖(a)至(d)，也就是於該半導體基板40之表面上以熱氧化製程形成一第一氧化層41，並於形成後進行退火製程；其次，如第三圖(b)所示，再於該第一氧化層41上形成定義有一第一光阻圖案的一第一光阻層B21，並根據該第一光阻圖案對該第一氧化層41進行蝕刻以進行圖案轉移；其次，除去蝕刻後的該第一光阻層B21，並根據此時的該第一氧化層41對該半導體基板40進行溝渠之蝕刻，以於該半導體基板40中形成如第三圖(c)所示的一第一多溝渠結構C21。在此實施例中，該第一光阻圖案係位於該半導體基板40之第一側上，即位於如第三圖(b)、(c)所示右側的相對位置上；是以，該第一多溝渠結構C21係形成在該半導體基板40右側(即第一側)之內 部。而於此實施例中，該第一多溝渠結構C21係以三個相同尺寸之溝渠作舉例說明。接著於此實施例中，以濕式氧化方式而於該第一多溝渠結構C21中向該半導體基板40之內部形成如第三圖(d)所示的一濕式氧化層44，也就是使該濕式氧化層44之形成除了會向內部而將部份的該半導體基板40進行濕式氧化之外，亦會於該第一多溝渠結構C21之表面上加以形成，從而呈現如第三圖(d)所示之縮小了該第一多溝渠結構C21中之空間的結果。在此實施例中，該濕式氧化層44所具有的厚度可為4000Å。
承上所述，如第三圖(e)所示，再於該第一氧化層41和該濕式氧化層44上形成一第二氧化層42；在此實施例中，該第二氧化層42之形成係以一化學氣相沉積(Chemical Vapor Deposition，簡稱為CVD)製程之方式於該第一氧化層41和該濕式氧化層44上形成，使得該第二氧化層42除了能填滿對應於該第一多溝渠結構C21之該濕式氧化層44中所呈現的空間外，還能將該第一氧化層41加以整個覆蓋。該第二氧化層42所具有的厚度可為4000Å。而於該第二氧化層42形成後，便再於該第二氧化層42上形成定義有一第二光阻圖案的一第二光阻層B22；進而根據該第二光阻圖案對該第一氧化層41和該第二氧化層42進行蝕刻以進行圖案轉移，並再接著除去蝕刻後的該第二光阻層B22後，便形成如第三圖(f)所示的一第一罩幕層A21。在此實施例中，將該第一氧化層41和該第二氧化層42共同形成所述之該第一罩幕層A21之過程係採用濕式蝕刻的蝕刻方式。其次，如第三圖(g)所示， 於該半導體基板40之表面和該第一罩幕層A21上形成一第三氧化層43；在此實施例中，該第三氧化層43所具有的厚度可為2000Å。接著，再於該第三氧化層43上形成定義有一第三光阻圖案的一第三光阻層B23，並根據該第三光阻圖案對該第三氧化層43進行蝕刻以進行圖案轉移，進而再接著除去蝕刻後的該第三光阻層B23後，便形成如第三圖(h)所示的一第二罩幕層A22。在此實施例中，形成該第二罩幕層A22所採用的蝕刻方式係為乾式蝕刻。
承上所述，根據此時的該第二罩幕層A22對該半導體基板40進行溝渠之蝕刻，以於該半導體基板40中形成如第三圖(i)所示的一第二多溝渠結構C22。在此實施例中，於該第二多溝渠結構C22形成後，並接著再於該第二多溝渠結構C22底部與側壁之表面上，形成如第三圖(i)所示的一閘極氧化層45。在此實施例中，該第三光阻圖案係位於該半導體基板30之第二側上，即位於如第三圖(g)、(h)所示左側的相對位置上；是以，該第二多溝渠結構C22係形成於該半導體基板40左側(即第二側)之內部。進一步來說，此一實施例於所述之該半導體基板40左側上的該第二多溝渠結構C22之設計以及後續相關構造於其上或其間之形成，係皆和第一實施例相同。接著，如第三圖(j)所示，再以化學氣相沉積製程之方式而於該閘極氧化層45和該第二罩幕層A22上形成一多晶矽結構46，使得該多晶矽結構46除能填滿該第二多溝渠結構C22上的該閘極氧化層45中所呈現的空間外，並還能將第一、第二側上之第二罩幕層A22整個覆蓋。
承上所述，接著亦以反蝕刻製程對所形成的該多晶矽結構46進行蝕刻，以露出該第二罩幕層A22，也就是使得在右側(第一側)以及在左側(第二側)之該第二罩幕層A22上所形成的多晶矽結構46皆被除去；其次，再以濕浸漬方式對該第二罩幕層A22進行蝕刻，以使其厚度減少、變薄而呈現如第三圖(k)所示之結果。之後，再於該半導體基板40內和該第二多溝渠結構C22間進行離子佈植製程，而形成如第三圖(l)所示的一離子佈植層47；在此實施例中，該離子佈植層47的形成除亦相鄰該第一罩幕層A21外，此步驟之硼離子的使用與相對位置為深層佈植之方式係亦和第一實施例相同。
承上所述，再以乾式蝕刻方式對所露出的該第二罩幕層A22進行蝕刻和除去，以露出該離子佈植層47、該閘極氧化層45和該第一罩幕層A21而呈現出如第三圖(m)所示之結果。在此實施例中，由於如第三圖(l)所示的該第二罩幕層A22係全部呈現外露，所以上述之乾式蝕刻係將全部的該第二罩幕層A22皆加以除去。此外，如同第一實施例，在第三圖(m)所示之步驟中，係亦進一步以硼離子(例如BF2 )於該離子佈植層47中進行相對位置較為淺層(Shallow)的離子佈植。其次，如第三圖(n)所示，再於該離子佈植層47、該閘極氧化層45、該多晶矽結構46和該第一罩幕層A21上以金屬濺鍍製程形成包含有一第一金屬層491和一第二金屬層492的一金屬濺鍍層49；如同第一實施例，在此實施例中係亦先形成該第一金屬層491，並在進行快速熱製程後再於該第一金屬層491上形成該第二 金屬層492，且所採用的材質亦可和第一實施例相同，使得該金屬濺鍍層49與該離子佈植層47之表面相接觸時能形成一歐姆接面。
承上所述，如第三圖(0)所示，接著於該金屬濺鍍層49上形成定義有一第四光阻圖案的一第四光阻層B24，並根據該第四光阻圖案以金屬蝕刻製程對該金屬濺鍍層49進行蝕刻以進行圖案轉移，從而將該第一罩幕層A21之部份表面加以露出；也就是僅針對如第三圖(n)中所示的該半導體基板40右側邊緣的部份該金屬濺鍍層49進行蝕刻，以露出該第一罩幕層A21。接著，除去蝕刻後的該第四光阻層B24而形成如第三圖(p)中所示的最後晶圓樣式。同樣的，在此實施例中亦可於此階段時進行如第一實施例中所述之熱融合製程以及晶圓允收測試。
是故，第三圖(p)中所示的最後晶圓樣式，便為利用本發明之第二實施例所提出的直立式金氧半整流二極體製作方法所完成的一直立式金氧半整流二極體。如圖所示可知，其結構包含有：一半導體基板40、一第一罩幕層A21、一濕式氧化層44、一閘極氧化層45、一多晶矽結構46、一離子佈植層47以及一金屬濺鍍層49。其中該半導體基板40於其右側(第一側)和左側(第二側)之內部係分別具有一第一多溝渠結構C21和一第二多溝渠結構C22；該第一罩幕層A21係對應該第一多溝渠結構C21而形成於該半導體基板40之右側和該濕式氧化層44上，且該濕式氧化層44則對應該第一多溝渠結構C21而形成於該半導體基板 40之內部。另外，該閘極氧化層45係形成於該第二多溝渠結構C22之表面上；而該多晶矽結構46則對應該第二多溝渠結構C22而形成於該閘極氧化層45上。再者，該離子佈植層47係形成於該半導體基板40內和該第二多溝渠結構C22間，並相鄰於該第一罩幕層A21；而該金屬濺鍍層49則對應該第二多溝渠結構C22而形成於該離子佈植層47、該閘極氧化層45和該多晶矽結構46上，並對應該第一多溝渠結構C21而形成於該第一罩幕層A21上，且使該第一罩幕層A21之部份表面加以露出。
請參閱第四圖(a)至(k)，係為本發明所提出之直立式金氧半整流二極體之製作方法其第三實施例的製作流程示意圖。於此實施例中，在包含有一高掺雜濃度(N+ 型)之矽基板501與一低掺雜濃度(N型)之磊晶層502的一半導體基板50之右側(即第一側)形成一第一多溝渠結構C31、一濕式氧化層54和一第一罩幕層A31，以及在該半導體基板50之左側(即第二側)形成一第二罩幕層A32的流程步驟與詳細內容設計，係皆和第二實施例中的第三圖(a)至(h)之圖式示意及其對應之實施說明相同，因而於此實施例之實施說明中便不多加贅述。
承上所述，在此實施例中，係參考第二實施例中的第三圖(h)之示意，而根據此時的該第二罩幕層A32對該半導體基板50進行溝渠之蝕刻，以於該半導體基板50中形成如第四圖(a)所示的一第二多溝渠結構C32；在此實施例中，當該第二多溝渠結構C32形成了之後，係可對該第二 多溝渠結構C32所包含底部與側壁之表面進行一粗糙度之修飾(Trench Rounding)，以使其表面因前述之蝕刻過程所產生的粗糙邊角能加以去除，而讓後續之相關氧化層有較佳的形成環境。其次，並接著再於該第二多溝渠結構C32底部與側壁之表面上，形成如第四圖(a)所示的一第一閘極氧化層551。類似於第一、第二實施例之設計，在此實施例中，該第二多溝渠結構C32係亦形成於該半導體基板50左側(即第二側)之內部。接著，如第四圖(b)所示，先以化學氣相沉積製程之方式而於該第一閘極氧化層551和該第二罩幕層A32上形成一閘極介電層581，再以化學氣相沉積製程之方式而於該閘極介電層581上形成一第一多晶矽結構561，使得該第一多晶矽結構561除能填滿該第二多溝渠結構C32上的該閘極介電層581中所呈現的空間外，並還能將第一、第二側之第二罩幕層A32上的該閘極介電層581整個覆蓋。在此實施例中，該閘極介電層581係可採用氮化矽(SiN)之薄膜來完成，且其所具有的厚度可為300Å；而將氮化矽之該閘極介電層581以薄膜方式形成與沉積覆蓋在該第一閘極氧化層551之設計，係可提供了更低的漏電流以及更低的硼離子擴散之效果。此外，該第一多晶矽結構561所具有的厚度可為4000Å。
承上所述，接著亦以反蝕刻製程對所形成的該第一多晶矽結構561進行蝕刻，以露出該閘極介電層581，也就是僅保留對應於該第二多溝渠結構C32中的部份該第一多晶矽結構561，而呈現如第四圖(c)所示之結果。其次，並再於該第二多溝渠結構C32中的該第一多晶矽結構561上 進行氧化形成一多晶矽氧化層582，再以濕式蝕刻方式對所露出的該閘極介電層581進行蝕刻，而呈現如第四圖(d)所示之結果。而於第四圖(d)所示之步驟中，當該多晶矽氧化層582形成之後，係還進一步以濕式蝕刻方式對所露出的該第一閘極氧化層551進行蝕刻，以於對應該第一閘極氧化層551之蝕刻處上形成一第二閘極氧化層552；換句話說，在此實施例中，此時所外露的係為該第二閘極氧化層552，而下方的仍為先前未被蝕刻的該第一閘極氧化層551。
承上所述，如第四圖(e)所示，再以化學氣相沉積製程之方式而於該第二罩幕層A32、該第二多溝渠結構C32中的該閘極介電層581和該多晶矽氧化層582上形成一第二多晶矽結構562，使其除能填滿對應於該第二多溝渠結構C32之該多晶矽氧化層582上所呈現的空間外，並還能將第一、第二側處之該第二罩幕層A32整個覆蓋；而該第二多晶矽結構562所具有的厚度可為4000Å。其次，再以反蝕刻製程對所形成的該第二多晶矽結構562進行蝕刻，以露出該第二罩幕層A32，並再同樣以反蝕刻製程對該第二罩幕層A32進行蝕刻，以使其厚度減少、變薄而呈現如第四圖(f)所示之結果。之後，再於該半導體基板50內和該第二多溝渠結構C32間進行離子佈植製程，而形成如第四圖(g)所示的一離子佈植層57；在此實施例中，該離子佈植層57的形成除亦相鄰該第一罩幕層A31外，此步驟之硼離子的使用與相對位置之佈植，係可依序包含了有深層佈植以及淺層佈植。其次，再對所露出的剩餘的該第二罩 幕層A32進行蝕刻和全部除去，以露出該離子佈植層57、該第二閘極氧化層552和該第一罩幕層A31而呈現出如第四圖(h)所示之結果。
承上所述，如第四圖(i)所示，再於該離子佈植層57、該第二閘極氧化層552、該第二多晶矽結構562和該第一罩幕層A31上以金屬濺鍍製程形成包含有一第一金屬層591、一第二金屬層592和一第三金屬層593的一金屬濺鍍層59；如同第一、第二實施例，在此實施例中係先形成鈦金屬(Ti)之該第一金屬層591，並在進行快速熱製程後於該第一金屬層591上形成氮化鈦(TiN)之該第二金屬層592，以及再於該第二金屬層592上形成鋁、矽、銅(Al/Si/Cu)之合金的該第三金屬層593，使得該金屬濺鍍層59與該離子佈植層57之表面相接觸時能形成一蕭基接面或蕭基能障(Schottky Barrier)。其次，如第四圖(j)所示，再於該金屬濺鍍層59上形成定義有一第四光阻圖案的一第四光阻層B34，並根據該第四光阻圖案以金屬蝕刻製程對該金屬濺鍍層59進行蝕刻以進行圖案轉移，從而將該第一罩幕層A31之部份表面加以露出；也就是僅針對如第四圖(i)中所示的該半導體基板50右側邊緣的部份該金屬濺鍍層59進行蝕刻，以露出該第一罩幕層A31。接著，除去蝕刻後的該第四光阻層B34而形成如第四圖(k)中所示的最後晶圓樣式。同樣的，在此實施例中亦可於此階段時進行如第一、第二實施例中所述之熱融合製程以及晶圓允收測試。
是故，第四圖(k)中所示的最後晶圓樣式，便為利用本發明之第三實施例所提出的直立式金氧半整流二極體製作方法所完成的一直立式金氧半整流二極體。如圖所示可知，其結構包含有：一半導體基板50、一第一罩幕層A31、一濕式氧化層54、一閘極氧化層(包含第一閘極氧化層551和第二閘極氧化層552)、一第一多晶矽結構561、一第二多晶矽結構562、一離子佈植層57、一閘極介電層581、一多晶矽氧化層582以及一金屬濺鍍層59。其中該半導體基板50於其右側(第一側)和左側(第二側)之內部係分別具有一第一多溝渠結構C31和一第二多溝渠結構C32；該第一罩幕層A31係對應該第一多溝渠結構C31而形成於該半導體基板50之右側和該濕式氧化層54上，且該濕式氧化層54則對應該第一多溝渠結構C31而形成於該半導體基板50之內部。另外，該閘極氧化層(包含第一閘極氧化層551和第二閘極氧化層552)係形成於該第二多溝渠結構C32之表面上；該閘極介電層581係形成於所述之閘極氧化層的部份表面上；該第一多晶矽結構561係形成於該閘極介電層581上；該多晶矽氧化層582係形成於該第一多晶矽結構561上；該第二多晶矽結構562係形成於該閘極介電層581和該多晶矽氧化層582上。再者，該離子佈植層57係形成於該半導體基板50內和該第二多溝渠結構C32間，並相鄰於該第一罩幕層A31；而該金屬濺鍍層59則對應該第二多溝渠結構C32而形成於該離子佈植層57、該第二閘極氧化層552和該第二多晶矽結構562上，並對應該第一多溝渠結構C31而形成於該第一罩幕層A31 上，且使該第一罩幕層A31之部份表面加以露出。
請參閱第五圖(a)至(k)，係為本發明所提出之直立式金氧半整流二極體之製作方法其第四實施例的製作流程示意圖。於此實施例中，在包含有一高掺雜濃度(N+ 型)之矽基板601與一低掺雜濃度(N型)之磊晶層602的一半導體基板60之右側(即第一側)形成一第一多溝渠結構C41、一濕式氧化層64和一第一罩幕層A41，以及在該半導體基板60之左側(即第二側)形成一第二罩幕層A42的流程步驟與詳細內容設計，係皆和第一實施例中的第二圖(a)至(h)之圖式示意及其對應之實施說明相同，因而於此實施例之實施說明中便不多加贅述。
承上所述，在此實施例中，係參考第一實施例中的第二圖(h)之示意，而根據此時的該第二罩幕層A42對該半導體基板60進行溝渠之蝕刻，以於該半導體基板60中形成如第五圖(a)所示的一第二多溝渠結構C42；同樣的，在此實施例中，當該第二多溝渠結構C42形成了之後，係可對該第二多溝渠結構C42所包含底部與側壁之表面進行粗糙度之修飾。進一步來說，此一實施例於該半導體基板60左側(即第二側)內部的該第二多溝渠結構C42之設計以及後續相關構造於其上或其間之形成，係皆和第三實施例相同。在此實施例中，係即接著於該第二多溝渠結構C42底部與側壁之表面上，形成如第五圖(a)所示的一第一閘極氧化層651；接著，如第五圖(b)所示，以化學氣相沉積製程而於該第一閘極氧化層651和該第二罩幕層A42上形成氮 化矽之一閘極介電層681，再以內摻雜方式於該閘極介電層681上形成一第一多晶矽結構661，使其並不會填滿該第一多溝渠結構C41及對應之該閘極介電層681上所呈現的空間，但會填滿該第二多溝渠結構C42及對應之該第一閘極氧化層651、該閘極介電層681中所呈現的空間，並還能將第二側上之第二罩幕層A42整個覆蓋。
承上所述，接著亦以反蝕刻製程對所形成的該第一多晶矽結構661進行蝕刻，以露出該閘極介電層681，也就是保留對應於該第一多溝渠結構C41和該第二多溝渠結構C42中的部份該第一多晶矽結構661，而呈現如第五圖(c)所示之結果。其次，並再於該第二多溝渠結構C42中的該第一多晶矽結構661上形成一多晶矽氧化層682，再以濕式蝕刻方式對所露出的該閘極介電層681進行蝕刻，而呈現如第五圖(d)所示之結果。而於第五圖(d)所示之步驟中，和第三實施例相同，係還進一步以濕式蝕刻方式對所露出的該第一閘極氧化層651進行蝕刻，以於對應該第一閘極氧化層651之蝕刻處上形成一第二閘極氧化層652，也就是此時所外露的係為該第二閘極氧化層652，而下方的仍為先前未被蝕刻的該第一閘極氧化層651。
承上所述，如第五圖(e)所示，在此實施例中仍再以內摻雜方式而於該第二罩幕層A42、該第二多溝渠結構C42中的該閘極介電層681和該多晶矽氧化層682上形成一第二多晶矽結構662，使得該第二多晶矽結構662能填滿對應於該第二多溝渠結構C42之該多晶矽氧化層682上所呈 現的空間，但並不會填滿對應於第一側處之該第一多溝渠結構C41及該第二罩幕層A42上所呈現的空間。而在此實施例中，所採用的該第一多晶矽結構661和該第二多晶矽結構662可為同一材質。其次，再以反蝕刻製程對所形成的該第二多晶矽結構662進行蝕刻，以露出該第二罩幕層A42；其中對應於該第一多溝渠結構C41上的該第二多晶矽結構662可被除去而只保留該第一多晶矽結構661；並再以濕浸漬方式對該第二罩幕層A42進行蝕刻，以使其厚度減少、變薄而呈現如第五圖(f)所示之結果。之後，再於該半導體基板60內和該第二多溝渠結構C42間進行離子佈植製程，而形成如第五圖(g)所示的一離子佈植層67；在此實施例中，該離子佈植層67的形成除亦相鄰該第一罩幕層A41外，此步驟之硼離子的使用與相對位置之佈植，係可依序包含了有深層佈植以及淺層佈植。其次，再對所露出的該第二罩幕層A42進行蝕刻和除去，而僅保留在該第一多溝渠結構C41中兩側之閘極介電層681與該第一罩幕層A41、該濕式氧化層64之間的該第二罩幕層A42的此部份，以露出下方的該濕式氧化層64之部份表面，並露出第二側之該離子佈植層67、該第二閘極氧化層652和第一側之該第一罩幕層A41而呈現出如第五圖(h)所示之結果。
承上所述，如第五圖(i)所示，再於該離子佈植層67、該第二閘極氧化層652、該第二多晶矽結構662和該第一罩幕層A41上，以及該濕式氧化層64、對應於該第一多溝渠結構C41中的該第二罩幕層A42、該閘極介電層681 和該第一多晶矽結構661所外露之表面上，以金屬濺鍍製程形成包含有一第一金屬層691和一第二金屬層692的一金屬濺鍍層69；如同上述各實施例，在此實施例中係先形成鈦金屬(Ti)或氮化鈦(TiN)之該第一金屬層691，並在進行快速熱製程後於該第一金屬層591上形成鋁、矽、銅(Al/Si/Cu)之合金的該第二金屬層692，使得該金屬濺鍍層69與該離子佈植層67之表面相接觸時能形成一歐姆接面。其次，如第五圖(j)所示，再於該金屬濺鍍層69上形成定義有一第四光阻圖案的一第四光阻層B44，並根據該第四光阻圖案以金屬蝕刻製程對該金屬濺鍍層69進行蝕刻以進行圖案轉移，從而將該第一罩幕層A41之部份表面加以露出；也就是針對如第五圖(i)中所示的對應該第一多溝渠結構C41之兩溝渠間以及其右側邊緣的部份部份該金屬濺鍍層69進行蝕刻，以露出該第一罩幕層A41。接著，除去蝕刻後的該第四光阻層B44而形成如第五圖(k)中所示的最後晶圓樣式。同樣的，在此實施例中亦可於此階段時進行如第一、第二、第三實施例中所述之熱融合製程以及晶圓允收測試。
是故，第五圖(k)中所示的最後晶圓樣式，便為利用本發明之第四實施例所提出的直立式金氧半整流二極體製作方法所完成的一直立式金氧半整流二極體。如圖所示可知，其結構包含有：一半導體基板60、一第一罩幕層A41、一第二罩幕層A42、一濕式氧化層64、一閘極氧化層(包含第一閘極氧化層651和第二閘極氧化層652)、一第一多晶矽結構661、一第二多晶矽結構662、一離子佈植層67、 一閘極介電層681、一多晶矽氧化層682以及一金屬濺鍍層69。其中該半導體基板60於其右側(第一側)和左側(第二側)之內部係分別具有一第一多溝渠結構C41和一第二多溝渠結構C42；該第一罩幕層A41係對應該第一多溝渠結構C41而形成於該半導體基板60之右側上，該濕式氧化層64則對應該第一多溝渠結構C41之外緣而形成於該半導體基板60之內部，而該第二罩幕層A42係對應地形成於該第一罩幕層A41和該濕式氧化層64之側壁上。另外，該閘極氧化層(包含第一閘極氧化層651和第二閘極氧化層652)係形成於該第二多溝渠結構C42之表面上；而該閘極介電層681其中係有一第一部份對應該第一多溝渠結構C41而形成於該第二罩幕層A42之側壁上，而其餘的第二部份則對應該第二多溝渠結構C42而形成於該第一閘極氧化層651的表面上；另外，該第一多晶矽結構661其中係有一第一部份對應該第一多溝渠結構C41而形成於第一部份之該閘極介電層681之側壁上，而其餘的第二部份則對應該第二多溝渠結構C42而形成於第二部份之該閘極介電層681上；另外，該多晶矽氧化層682係形成於第二部份之該第一多晶矽結構661上，而該第二多晶矽結構662則形成於該多晶矽氧化層682和第二部份之該閘極介電層681上。再者，該離子佈植層67係形成於該半導體基板60內和該第二多溝渠結構C42間，並相鄰於該第一罩幕層A41；而該金屬濺鍍層69則對應該第二多溝渠結構C42而形成於該離子佈植層67、該第二閘極氧化層652和該第二多晶矽結構662上，並對應該第一多溝渠結構C41而形 成於該第一罩幕層A41、該第二罩幕層A42、第一部份之該閘極介電層681、第一部份之該第一多晶矽結構661和該濕式氧化層64上，且使該第一罩幕層A41之部份表面加以露出。
綜上所述，相較於習用的溝渠式蕭基二極體結構，以本發明上述之第一至第四實施例的製作方法所完成之直立式金氧半整流二極體，其晶圓上位於其歐姆接面這一側之裝置(device)或晶胞(Cell)的設置區域，也就是於相關圖式中和對應實施說明所述半導體基板之左側(第二側)處，便能有效地和外在環境作隔絕；換句話說，其結構於罩幕層這一側之區域，也就是於相關圖式中和對應實施說明所述半導體基板之右側(第一側)處，係能成為可有效阻絕電流的一種保護環(Guard Ring)結構或邊緣終端(Termination)結構，使其漏電流的現象得以有效改善。
其次，經由相關技術之電性測試後，本發明所提出之直立式金氧半整流二極體係具有較低的反向電壓漏電流、較低的正向偏置電壓(Vf )、較高的反向耐電壓值以及較短的反向回復時間(tRR )等特性。如此一來，本發明所提出之直立式金氧半整流二極體及其製作方法，便能有效地解決如先前技術中所述之相關缺失，進而成功地達成了本案發展之主要目的。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
12‧‧‧半導體基板
12a、12b‧‧‧表面
12c‧‧‧陰極區域
12d‧‧‧漂移區域
13‧‧‧二氧化矽層
14‧‧‧平台
15‧‧‧氮化矽層
16‧‧‧熱氧化層
17‧‧‧光阻層
18‧‧‧陽極金屬層
20‧‧‧陰極金屬層
22‧‧‧溝渠結構
22a‧‧‧側壁
22b‧‧‧底部
23‧‧‧金屬層
30、40、50、60‧‧‧半導體基板
301、401、501、601‧‧‧高掺雜濃度之矽基板
302、402、502、602‧‧‧低掺雜濃度之磊晶層
31、41‧‧‧第一氧化層
32、42‧‧‧第二氧化層
43‧‧‧第三氧化層
34、44、54、64‧‧‧濕式氧化層
35、45‧‧‧閘極氧化層
551、651‧‧‧第一閘極氧化層
552、652‧‧‧第二閘極氧化層
36、46‧‧‧多晶矽結構
561、661‧‧‧第一多晶矽結構
562、662‧‧‧第二多晶矽結構
37、47、57、67‧‧‧離子佈植層
581、681‧‧‧閘極介電層
582、682‧‧‧多晶矽氧化層
39、49、59、69‧‧‧金屬濺鍍層
391、491、591、691‧‧‧第一金屬層
392、492、592、692‧‧‧第二金屬層
593‧‧‧第三金屬層
A11、A21、A31、A41‧‧‧第一罩幕層
A12、A22、A32、A42‧‧‧第二罩幕層
B11、B21‧‧‧第一光阻層
B12、B22‧‧‧第二光阻層
B13、B23‧‧‧第三光阻層
B14、B24、B34、B44‧‧‧第四光阻層
C11、C21、C31、C41‧‧‧第一多溝渠結構
C12、C22、C32、C42‧‧‧第二多溝渠結構
第一圖(a)至(f)，係為習用的溝渠式之蕭基能障二極體的主要製程步驟示意圖。
第二圖(a)至(p)，係為本發明所提出之直立式金氧半整流二極體之製作方法，其第一實施例的製作流程示意圖。
第三圖(a)至(p)，係為本發明所提出之直立式金氧半整流二極體之製作方法，其第二實施例的製作流程示意圖。
第四圖(a)至(k)，係為本發明所提出之直立式金氧半整流二極體之製作方法，其第三實施例的製作流程示意圖。
第五圖(a)至(k)，係為本發明所提出之直立式金氧半整流二極體之製作方法，其第四實施例的製作流程示意圖。
30‧‧‧半導體基板
34‧‧‧濕式氧化層
35‧‧‧閘極氧化層
36‧‧‧多晶矽結構
37‧‧‧離子佈植層
39‧‧‧金屬濺鍍層
A11‧‧‧第一罩幕層
A12‧‧‧第二罩幕層
C11‧‧‧第一多溝渠結構
C12‧‧‧第二多溝渠結構

Claims (24)

  1. 一種直立式金氧半整流二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板之第一側形成一第一多溝渠結構和一第一罩幕層；於該半導體基板之第二側和該第一罩幕層上形成一第二罩幕層；根據該第二罩幕層對該半導體基板進行蝕刻，以於該半導體基板之第二側形成一第二多溝渠結構；於該第二多溝渠結構之表面上形成一閘極氧化層；於該閘極氧化層和該第二罩幕層上形成一多晶矽結構；對該多晶矽結構進行蝕刻，並對該第二罩幕層進行濕浸漬；於該半導體基板內和該第二多溝渠結構間進行一離子佈植製程，而形成一離子佈植層；對該第二罩幕層進行蝕刻；於該離子佈植層、該閘極氧化層、該多晶矽結構和該第一罩幕層上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第一罩幕層之部份表面加以露出。
  2. 如申請專利範圍第1項所述之直立式金氧半整流二極體製作方法，其中該半導體基板係包含一高掺雜濃度(N+ 型) 之矽基板與一低掺雜濃度(N型)之磊晶層。
  3. 如申請專利範圍第1項所述之直立式金氧半整流二極體製作方法，其中形成該第一罩幕層係包含下列步驟：進行一熱氧化製程，而於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上；除去蝕刻後的該第一光阻層，並根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成該第一多溝渠結構；於該第一多溝渠結構之外緣向該半導體基板之內部形成一濕式氧化層；於該第一氧化層和該濕式氧化層上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；根據該第二光阻圖案對該第一氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層上而形成該第一罩幕層；以及除去蝕刻後的該第二光阻層。
  4. 如申請專利範圍第3項所述之直立式金氧半整流二極體製作方法，其中形成該第二罩幕層係包含下列步驟：於該半導體基板之表面、該第一罩幕層和該濕式氧化層上形成一第二氧化層； 於該第二氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；根據該第三光阻圖案對該第二氧化層進行蝕刻，以將該第三光阻圖案轉移至該第二氧化層上而形成該第二罩幕層；以及除去蝕刻後的該第三光阻層。
  5. 如申請專利範圍第4項所述之直立式金氧半整流二極體製作方法，其中該方法包含下列步驟：對形成於該閘極氧化層和該第二罩幕層上的該多晶矽結構進行蝕刻，以將該第二罩幕層之部份表面加以露出；以及對所露出的該第二罩幕層進行蝕刻，以露出該離子佈植層、該閘極氧化層、該第一罩幕層和該濕式氧化層。
  6. 如申請專利範圍第4項所述之直立式金氧半整流二極體製作方法，其中該金屬濺鍍層係亦形成於該濕式氧化層之表面上。
  7. 如申請專利範圍第1項所述之直立式金氧半整流二極體製作方法，其中形成該第一罩幕層係包含下列步驟：進行一熱氧化製程，而於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上； 除去蝕刻後的該第一光阻層，並根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成該第一多溝渠結構；於該第一多溝渠結構中向該半導體基板之內部形成一濕式氧化層；於該第一氧化層和該濕式氧化層上形成一第二氧化層；於該第二氧化層上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；根據該第二光阻圖案對該第一氧化層和該第二氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層和該第二氧化層上而形成該第一罩幕層；以及除去蝕刻後的該第二光阻層。
  8. 如申請專利範圍第7項所述之直立式金氧半整流二極體製作方法，其中形成該第二罩幕層係包含下列步驟：於該半導體基板之表面和該第一罩幕層上形成一第三氧化層；於該第三氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；根據該第三光阻圖案對該第三氧化層進行蝕刻，以將該第三光阻圖案轉移至該第三氧化層上而形成該第二罩幕層；以及除去蝕刻後的該第三光阻層。
  9. 如申請專利範圍第8項所述之直立式金氧半整流二極體 製作方法，其中該方法包含下列步驟：對形成於該閘極氧化層和該第二罩幕層上的該多晶矽結構進行蝕刻，以露出該第二罩幕層；以及對該第二罩幕層進行蝕刻，以露出該離子佈植層、該閘極氧化層和該第一罩幕層。
  10. 如申請專利範圍第1項所述之直立式金氧半整流二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層上形成一第四光阻層，且定義該第四光阻層具有一第四光阻圖案；根據該第四光阻圖案對該金屬濺鍍層進行蝕刻，以將該第四光阻圖案轉移至該金屬濺鍍層上而將該第一罩幕層之部份表面加以露出；以及除去蝕刻後的該第四光阻層。
  11. 一種直立式金氧半整流二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板之第一側形成一第一多溝渠結構和一第一罩幕層；於該半導體基板之第二側和該第一罩幕層上形成一第二罩幕層；根據該第二罩幕層對該半導體基板進行蝕刻，以於該半導體基板之第二側形成一第二多溝渠結構；於該第二多溝渠結構之表面上形成一第一閘極氧化層； 於該第一閘極氧化層和該第二罩幕層上形成一閘極介電層；於該閘極介電層上形成一第一多晶矽結構；對該第一多晶矽結構進行蝕刻，並於該第二多溝渠結構中的該第一多晶矽結構上形成一多晶矽氧化層；對露出的該閘極介電層進行蝕刻，並進而對露出的該第一閘極氧化層進行蝕刻，以於對應該第一閘極氧化層之蝕刻處上形成一第二閘極氧化層；於該第二罩幕層、該第二多溝渠結構中的該閘極介電層和該多晶矽氧化層上形成一第二多晶矽結構；對該第二多晶矽結構進行蝕刻；於該半導體基板內和該第二多溝渠結構間進行一離子佈植製程，而形成一離子佈植層；對該第二罩幕層進行蝕刻；於該離子佈植層、該第二閘極氧化層、該第二多晶矽結構和該第一罩幕層上形成一金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第一罩幕層之部份表面加以露出。
  12. 如申請專利範圍第11項所述之直立式金氧半整流二極體製作方法，其中該半導體基板係包含一高掺雜濃度(N+ 型)之矽基板與一低掺雜濃度(N型)之磊晶層。
  13. 如申請專利範圍第11項所述之直立式金氧半整流二極體製作方法，其中形成該第一罩幕層係包含下列步驟：進行一熱氧化製程，而於該半導體基板之表面上形成 一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上；除去蝕刻後的該第一光阻層，並根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成該第一多溝渠結構；於該第一多溝渠結構之外緣向該半導體基板之內部形成一濕式氧化層；於該第一氧化層和該濕式氧化層上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；根據該第二光阻圖案對該第一氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層上而形成該第一罩幕層；以及除去蝕刻後的該第二光阻層。
  14. 如申請專利範圍第13項所述之直立式金氧半整流二極體製作方法，其中形成該第二罩幕層係包含下列步驟：於該半導體基板之表面、該第一罩幕層和該濕式氧化層上形成一第二氧化層；於該第二氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；根據該第三光阻圖案對該第二氧化層進行蝕刻，以將該第三光阻圖案轉移至該第二氧化層上而形成該第二罩 幕層；以及除去蝕刻後的該第三光阻層。
  15. 如申請專利範圍第14項所述之直立式金氧半整流二極體製作方法，其中該方法包含下列步驟：對形成於該閘極介電層、該多晶矽氧化層和該第二罩幕層上的該第二多晶矽結構進行蝕刻，以將該第二罩幕層之部份表面加以露出；以及對所露出的該第二罩幕層進行蝕刻，以露出該離子佈植層、該第二閘極氧化層、該第一罩幕層和該濕式氧化層。
  16. 如申請專利範圍第14項所述之直立式金氧半整流二極體製作方法，其中該金屬濺鍍層係亦形成於該濕式氧化層之表面上，並亦形成於該第一多溝渠結構中的該第二罩幕層、該閘極介電層和該第一多晶矽結構之表面上。
  17. 如申請專利範圍第11項所述之直立式金氧半整流二極體製作方法，其中形成該第一罩幕層係包含下列步驟：進行一熱氧化製程，而於該半導體基板之表面上形成一第一氧化層；於該第一氧化層上形成一第一光阻層，且定義該第一光阻層具有一第一光阻圖案；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上；除去蝕刻後的該第一光阻層，並根據該第一氧化層對該半導體基板進行蝕刻，以於該半導體基板中形成該第一多溝渠結構； 於該第一多溝渠結構中向該半導體基板之內部形成一濕式氧化層；於該第一罩幕層和該濕式氧化層上形成一第二氧化層；於該第二氧化層上形成一第二光阻層，且定義該第二光阻層具有一第二光阻圖案；根據該第二光阻圖案對該第一氧化層和該第二氧化層進行蝕刻，以將該第二光阻圖案轉移至該第一氧化層和該第二氧化層上而形成該第一罩幕層；以及除去蝕刻後的該第二光阻層。
  18. 如申請專利範圍第17項所述之直立式金氧半整流二極體製作方法，其中形成該第二罩幕層係包含下列步驟：於該半導體基板之表面和該第一罩幕層上形成一第三氧化層；於該第三氧化層上形成一第三光阻層，且定義該第三光阻層具有一第三光阻圖案；根據該第三光阻圖案對該第三氧化層進行蝕刻，以將該第三光阻圖案轉移至該第三氧化層上而形成該第二罩幕層；以及除去蝕刻後的該第三光阻層。
  19. 如申請專利範圍第18項所述之直立式金氧半整流二極體製作方法，其中該方法包含下列步驟：對形成於該閘極介電層、該多晶矽氧化層和該第二罩幕層上的該第二多晶矽結構進行蝕刻，以露出該第二罩幕 層；以及對該第二罩幕層進行蝕刻，以露出該離子佈植層、該第二閘極氧化層和該第一罩幕層。
  20. 如申請專利範圍第11項所述之直立式金氧半整流二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層上形成一第四光阻層，且定義該第四光阻層具有一第四光阻圖案；根據該第四光阻圖案對該金屬濺鍍層進行蝕刻，以將該第四光阻圖案轉移至該金屬濺鍍層上而將該第一罩幕層之部份表面加以露出；以及除去蝕刻後的該第四光阻層。
  21. 一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一第一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側上；一濕式氧化層，對應該第一多溝渠結構之外緣而形成於該半導體基板之內部；一第二罩幕層，對應該第一多溝渠結構而形成於該第一罩幕層和該濕式氧化層之側壁上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一多晶矽結構，其第一部份對應該第一多溝渠結構而形成於該第二罩幕層之側壁上，而其第二部份對應該第二多溝渠結構而形成於該閘極氧化層上； 一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該第一罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和第二部份之該多晶矽結構上，並對應該第一多溝渠結構而形成於該第一罩幕層、該第二罩幕層、第一部份之該多晶矽結構和該濕式氧化層上，且使該第一罩幕層之部份表面加以露出。
  22. 一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一濕式氧化層，對應該第一多溝渠結構而形成於該半導體基板之內部；一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側和該濕式氧化層上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一多晶矽結構，形成於該閘極氧化層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該多晶矽結構上，並對應該第一多溝渠結構而形成於該罩幕層上，且使該罩幕層之部份表面加以露出。
  23. 一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠 結構，並於其第二側之內部具有一第二多溝渠結構；一濕式氧化層，對應該第一多溝渠結構而形成於該半導體基板之內部；一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側和該濕式氧化層上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一閘極介電層，形成於該閘極氧化層之部份表面上；一第一多晶矽結構，形成於該閘極介電層上；一多晶矽氧化層，形成於該第一多晶矽結構上；一第二多晶矽結構，形成於該閘極介電層和該多晶矽氧化層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該第二多晶矽結構上，並對應該第一多溝渠結構而形成於該罩幕層上，且使該罩幕層之部份表面加以露出。
  24. 一種直立式金氧半整流二極體，包含有：一半導體基板，於其第一側之內部具有一第一多溝渠結構，並於其第二側之內部具有一第二多溝渠結構；一第一罩幕層，對應該第一多溝渠結構而形成於該半導體基板之第一側上；一濕式氧化層，對應該第一多溝渠結構之外緣而形成於該半導體基板之內部； 一第二罩幕層，對應該第一多溝渠結構而形成於該第一罩幕層和該濕式氧化層之側壁上；一閘極氧化層，形成於該第二多溝渠結構之表面上；一閘極介電層，其第一部份對應該第一多溝渠結構而形成於該第二罩幕層之側壁上，而其第二部份對應該第二多溝渠結構而形成於該閘極氧化層之部份表面上；一第一多晶矽結構，其第一部份對應該第一多溝渠結構而形成於第一部份之該閘極介電層之側壁上，而其第二部份對應該第二多溝渠結構而形成於第二部份之該閘極介電層上；一多晶矽氧化層，形成於第二部份之該第一多晶矽結構上；一第二多晶矽結構，形成於該多晶矽氧化層和第二部份之該閘極介電層上；一離子佈植層，形成於該半導體基板內和該第二多溝渠結構間，並相鄰於該第一罩幕層；以及一金屬濺鍍層，對應該第二多溝渠結構而形成於該離子佈植層、該閘極氧化層和該第二多晶矽結構上，並對應該第一多溝渠結構而形成於該第一罩幕層、該第二罩幕層、第一部份之該閘極介電層、第一部份之該第一多晶矽結構和該濕式氧化層上，且使該第一罩幕層之部份表面加以露出。
TW100113255A 2011-04-15 2011-04-15 直立式金氧半整流二極體及其製作方法 TWI422043B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100113255A TWI422043B (zh) 2011-04-15 2011-04-15 直立式金氧半整流二極體及其製作方法
US13/446,327 US8664701B2 (en) 2011-04-15 2012-04-13 Rectifier with vertical MOS structure
US14/150,236 US8853748B2 (en) 2011-04-15 2014-01-08 Rectifier with vertical MOS structure
US14/496,135 US8993427B2 (en) 2011-04-15 2014-09-25 Method for manufacturing rectifier with vertical MOS structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100113255A TWI422043B (zh) 2011-04-15 2011-04-15 直立式金氧半整流二極體及其製作方法

Publications (2)

Publication Number Publication Date
TW201242035A TW201242035A (en) 2012-10-16
TWI422043B true TWI422043B (zh) 2014-01-01

Family

ID=47005807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100113255A TWI422043B (zh) 2011-04-15 2011-04-15 直立式金氧半整流二極體及其製作方法

Country Status (2)

Country Link
US (3) US8664701B2 (zh)
TW (1) TWI422043B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
TWI422043B (zh) * 2011-04-15 2014-01-01 Pfc Device Corp 直立式金氧半整流二極體及其製作方法
CN103872143B (zh) * 2012-12-17 2016-09-21 节能元件控股有限公司 具有终端结构的金氧半二极管元件及其制法
KR20140085198A (ko) * 2012-12-27 2014-07-07 서울바이오시스 주식회사 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법
TWI514578B (zh) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd 雙溝渠式整流器及其製造方法
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
CN111092113B (zh) * 2018-10-24 2023-06-02 力士科技股份有限公司 金氧半场效应晶体管的终端区结构及其制造方法
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262678A1 (en) * 2003-06-26 2004-12-30 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
TW200903809A (en) * 2007-07-13 2009-01-16 Semiconductor Components Ind Vertical MOS transistor and method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
TWI422043B (zh) * 2011-04-15 2014-01-01 Pfc Device Corp 直立式金氧半整流二極體及其製作方法
US8680590B2 (en) * 2012-03-02 2014-03-25 Pfc Device Corp. Multi-trench termination structure for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262678A1 (en) * 2003-06-26 2004-12-30 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
TW200903809A (en) * 2007-07-13 2009-01-16 Semiconductor Components Ind Vertical MOS transistor and method therefor

Also Published As

Publication number Publication date
US8664701B2 (en) 2014-03-04
US20140131793A1 (en) 2014-05-15
US20120261751A1 (en) 2012-10-18
US20150050791A1 (en) 2015-02-19
US8853748B2 (en) 2014-10-07
TW201242035A (en) 2012-10-16
US8993427B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
TWI422043B (zh) 直立式金氧半整流二極體及其製作方法
TWI469221B (zh) 溝渠式蕭基二極體及其製作方法
TWI503891B (zh) 溝渠式蕭基二極體及其製作方法
TWI497602B (zh) 溝渠式蕭基二極體及其製作方法
TWI590383B (zh) 半導體裝置結構與其形成方法
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US8309448B2 (en) Method for forming buried word line in semiconductor device
JP2005532698A (ja) トレンチ型ショットキ・バリア・ダイオード
US20220319921A1 (en) Semiconductor Structure and Method for Manufacturing Semiconductor Structure
US8940607B2 (en) Manufacturing method of trench type power transistor device with super junction
TW201340210A (zh) 用於半導體元件之寬溝渠終端結構
CN102789977B (zh) 直立式金属氧化物半导体整流二极管及其制作方法
TWI578403B (zh) 溝渠式蕭基二極體及其製作方法
CN103219395B (zh) 用于半导体元件的多沟渠终端结构及其制作方法
TWI466294B (zh) 用於半導體元件之多溝渠終端結構及其製作方法
US11081556B2 (en) Silicon carbide semiconductor device
JP6375316B2 (ja) 半導体装置の製造方法、及び、半導体装置
CN116259540A (zh) 一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管
TWM643613U (zh) 二極體裝置
JP2017135428A (ja) 半導体装置の製造方法、及び、半導体装置
JPS63138768A (ja) シヨツトキバリア形半導体装置の製造方法
TW201724267A (zh) 功率整流二極體的製法
JP2015046623A (ja) 半導体装置の製造方法、及び、半導体装置
KR20080089019A (ko) 반도체 소자의 제조 방법