TWI497670B - 基於鋁合金引線框架的半導體元件及製備方法 - Google Patents

基於鋁合金引線框架的半導體元件及製備方法 Download PDF

Info

Publication number
TWI497670B
TWI497670B TW101149217A TW101149217A TWI497670B TW I497670 B TWI497670 B TW I497670B TW 101149217 A TW101149217 A TW 101149217A TW 101149217 A TW101149217 A TW 101149217A TW I497670 B TWI497670 B TW I497670B
Authority
TW
Taiwan
Prior art keywords
pedestal
wafer
metal layer
semiconductor device
layer
Prior art date
Application number
TW101149217A
Other languages
English (en)
Other versions
TW201426943A (zh
Inventor
Yan Xun Xue
Yueh-Se Ho
Yongping Ding
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW101149217A priority Critical patent/TWI497670B/zh
Publication of TW201426943A publication Critical patent/TW201426943A/zh
Application granted granted Critical
Publication of TWI497670B publication Critical patent/TWI497670B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

基於鋁合金引線框架的半導體元件及製備方法
本發明一般涉及一種引線框架，更確切的說，本發明旨在提供一種應用在功率半導體元件中的鋁合金引線框架。
因傳統功率半導體元件的功耗較大，所以通常需要同時具備較小的尺寸和較好的散熱性能，所採用的引線框架Lead-frame大多數都是金屬銅或鐵鎳等合金材料所製備的。在一些與此對應的封裝方式中，有採用全塑封的元件(典型的如附第1A圖所示的TO220F或TO262F等，功率元件10的晶片和用於支撐晶片的引線框除了引腳其他的部分被完全密封在塑封體18內)，也有採用部分塑封的元件(如第1B圖所示的TO220，功率元件20的晶片被完全密封，但引線框21的一個底面裸露在塑封體28之外用於散熱)。因功率元件10這類封裝的散熱效果極差所以趨於淘汰，而功率元件20的引線框21雖然有暴露的底面作為散熱路徑，但卻不適宜應用在高壓場所，在引線框21上通常具有較大的電壓值，作為金屬材質的引線框21的底面直接暴露會對其周圍其他的元件帶來負面影響或造成潛在的人身危險。
在當前已經公開的技術條件下，利用鋁合金材質作為引線框架還很難批量應用於實際生產中。最大的問題在於，鋁及鋁合金在空氣環境中極易氧化，一旦鋁合金的表面存在著氧化物，就很容易導致電氣連接晶片的引線很難鍵合在引線框架上，或容易造成塑封料與引線框間出現分層而無法密封。正是基於這些棘手的問題，本發明提出了利用鋁合金引線框架來實 現生產半導體元件的方法。
是以，要如何解決上述習用之問題與缺失，即為本發明之發明人與從事此行業之相關廠商所亟欲研究改善之方向所在者。
故，本發明之發明人有鑑於上述缺失，乃搜集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始設計出此種發明專利者。
本發明之主要目的在於提供一種半導體元件的製備方法，提供一包含有多個晶片安裝單元的引線框架，並且每個晶片安裝單元至少包含一基座及設置在基座附近的多個引腳，包括以下步驟：在基座和引腳各自的表面上均形成一金屬層；將一晶片粘貼在基座的正面；利用互連結構將設置晶片正面的各焊墊分別相對應地電性連接到至少一部分引腳各自的靠近基座的端部；形成一至少包覆在基座正面的塑封體，並且該塑封體將晶片、互連結構和的端部包覆在內，其中基座背面帶有的金屬層暴露於塑封體之外；移除基座背面的金屬層；以及在基座的背面形成一層鈍化層。
在一較佳實施例中，更包括利用濕式蝕刻移除基座背面的金屬層的步驟，並在該步驟中避免引腳延伸到塑封體之外的部分的表面所覆蓋的金屬層接觸刻蝕液以防止其被刻蝕掉。
在一較佳實施例中，更包括利用濕式蝕刻移除基座背面的金屬層的步 驟，並在該步驟之前，先在引腳的延伸到塑封體之外的部分的表面上所覆蓋的金屬層上鍍一層抗蝕劑層，用以隔離該部分金屬層和刻蝕液。
在一較佳實施例中，在基座的背面形成一層的鈍化層之後，在引腳延伸至塑封體之外的部分的表面所覆蓋的金屬層之上再形成一層電鍍層。
在一較佳實施例中，基座上還連接有一散熱片，在形成金屬層的步驟中同時在散熱片的表面形成有金屬層；以及在形成塑封體的步驟中，散熱片未被塑封體包覆在內；並且在移除基座背面的金屬層的同時還將散熱片表面的金屬層一併移除；以及在基座背面形成鈍化層的同時還在散熱片的表面生成一層鈍化層。
在一較佳實施例中，引線框架的材質為鋁合金，以及鈍化層是利用鋁合金硬質陽極氧化法處理所形成的氧化鋁鈍化層。
為了達到上述之目的，本發明一種半導體元件的製備方法，提供一包含有多個晶片安裝單元的引線框架，並且每個晶片安裝單元至少包含一基座及設置在基座附近的多個引腳，包括以下步驟：在基座的除了背面以外的餘下表面和引腳的表面上形成金屬層；將一晶片粘貼在基座的正面；利用互連結構將設置晶片正面的各焊墊分別相對應地電性連接到至少一部分引腳各自的靠近基座的端部；以及形成一至少包覆在基座正面的塑封體，並且該塑封體同時將晶片、互連結構和各端部包覆在內，其中基座背面裸露於塑封體之外；在基座的背面形成一層鈍化層。
在一較佳實施例中，於形成金屬層之前，先在基座的背面粘貼一覆蓋膜，並在形成金屬層之後將該覆蓋膜移除。
為了達到上述之目的，本發明一種半導體元件的製備方法，半導體元件具有承載晶片的基座，並具有一塑封體，用以包覆該晶片和包覆部分基座，其特徵在於，包括以下步驟：至少使基座的背面外露於塑封體，並在基座的背面形成一層鈍化層。
在一較佳實施例中，在基座的表面覆蓋有一金屬層，並且基座的底面帶有的金屬層外露於塑封體；其中，在基座的背面形成的鈍化層之前，還包括先將基座背面的金屬層移除的步驟。
為了達到上述之目的，本發明一種半導半導體元件，包含一晶片安裝單元並且每個晶片安裝單元至少包含一基座及設置在基座附近的多個引腳，還包括：形成在基座背面的一鈍化層，以及形成在基座餘下的表面上和引腳的表面上的金屬層；一個粘貼在基座正面的晶片；多個將設置晶片正面的各焊墊分別相對應地電性連接到至少一部分引腳的靠近基座的端部的互連結構；至少包覆在基座正面的一塑封體，塑封體還將晶片、互連結構和各端部包覆在內，其中基座背面帶有的鈍化層暴露於塑封體之外。
在一較佳實施例中，晶片為一垂直式的功率元件，設置在晶片背面的一背部金屬層通過導電的粘合材料粘貼到基座上；以及至少一個引腳直接連接在該基座上，並且連接到基座上的引腳的一部分被塑封體包覆在內。
在一較佳實施例中，互連結構為金屬片或鍵合引線或帶狀的金屬導電帶。
在一較佳實施例中，基座上還連接有一表面覆蓋有一層鈍化層的散熱片。
在一較佳實施例中，引腳延伸到塑封體之外的部分的表面所形成的金 屬層上還鍍有另一層電鍍層。
在一較佳實施例中，的晶片安裝單元為鋁合金材質，以及鈍化層包含氧化鋁。
為了達到上述之目的，本發明為一種半導體元件，其具有承載晶片的基座，以及設置在基座附近的多個引腳，粘貼於基座正面的晶片與引腳間形成電性連接關係，並具有一塑封體，用以包覆各引腳的一部分，以及包覆該晶片和部分基座，其特徵在於，至少使基座的背面外露於塑封體，並且基座的背面形成有一層鈍化層。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
為達成上述目的及功效，本發明所採用之技術手段及構造，茲繪圖就本發明較佳實施例詳加說明其特徵與功能如下，俾利完全了解。
參見第2A-1圖所示，展示一條鋁合金材質的引線框架100，其通常包含有多個晶片安裝單元30，並且每個晶片安裝單元30至少包含有一個用於承載晶片的方形基座31和設置在基座31附近的多個引腳32a~32c或更多未示意出的引腳，引腳32a、32c分別位於引腳32b的兩側，引腳32a、32c分別包含了靠近基座31的作為內部鍵合區的端部32a-1和32c-1，而引腳32b則直接連接在基座31上，並且引腳32a~32c均沿著背離基座31的方向向外延伸。其中，晶片安裝單元30還包含一個連接在基座31上的帶有通孔的散熱片35，引腳32a~32c和散熱片35分別位於基座31的相對的兩側，第2A-2圖所示的是將一個晶片安裝單元30的進行放大的示意圖。
第2B圖是沿著第2A-1圖所示的虛線A-A對晶片安裝單元30所截取的豎截面示意圖。在第2B-2C圖中，先在引腳32a~32c和基座31以及散熱片35各自的表面形成一層金屬層33，可採取電鍍、沉積、蒸金、濺鍍等方式，金屬層33的結構及材質有多種選擇，但金屬層33的浸潤性要相對較好，其可以是一種金屬構成的單層結構，也可以是多種不同的金屬由內至外依次形成的多層結構(複合層)。譬如金屬層33可以選擇為Cu或Ni等或貴金屬Ag、Pd、Pt等，或者Ni/Pd/Au或Ni/Cu或Ni/Zn/Cu等。然後如第2D-2E圖所示，在每個基座31的正面相應粘貼一個晶片40，晶片40通常可以是一個垂直式的功率元件，工作電流由其正面流向背面或相反，因此設置在其背面的背部金屬層(未標注)可以通過導電的粘合材料34粘貼在基座31的正面，粘合材料34可為導電銀膠或焊錫膏等。除此之外，晶片40還可以通過共晶焊的方式焊接在基座31的正面。
在晶片安裝單元30中，平行排列構成一排的引腳32a~32c共面，但它們與彼此連接在一起的並共面的散熱片35、基座31分別位於上下兩個錯開的平面上。在該實施方式中，端部32a-1和32c-1分別較之引腳32a、32c各自的本體部分具有增大了的面積，所以設置在晶片40正面的各焊墊40a、40b可以通過一條/個或多條/個互連結構41分別電性連接到端部32a-1、32c-1上，雖然圖中示意出的互連結構41為鍵合引線，但其還可以被金屬片、帶狀結構的金屬導電帶等所替代。
參見第2F圖，利用環氧樹脂類的塑封料形成一塑封體38，塑封體38用以包覆晶片40、互連結構41，和包覆部分基座31和包覆引腳32a、32c各自的一部分，例如至少將各端部32a-1、32c-1包覆在內，以及將引腳32b 的一部分包覆在內。其中，塑封體38至少包覆在基座31正面，並至少使基座31的與其正面相對的背面外露出塑封體38，第2G圖展示從基座31的背面觀察的示意圖。正如第2G-2H圖所示，散熱片35作為散熱構件需要裸露在塑封體38之外，並且基座31背面帶有的金屬層33也暴露於塑封體38之外。
然後如第2I圖所示，利用濕式蝕刻的方式將散熱片35表面的和基座31背面的金屬層33刻蝕掉。金屬層33所採用的材質不同，其所對應的刻蝕液的種類也需要適應性的進行調整，而且刻蝕液不能對塑封體38有腐蝕性。在一個實施方式中，至少要讓整個散熱片35以及基座31的背面浸泡在一刻蝕槽(未示意出)內的刻蝕液之中，此時基座31背面的金屬層33和散熱片35表面的金屬層33需要充分接觸刻蝕液，而引腳32a~32c延伸至塑封體38外部的部分則必須遠離刻蝕液並極力避免接觸或浸入到刻蝕液中。如此一來，基座31背面的金屬層33以及散熱片35表面的金屬層33受到腐蝕時，引腳32a~32c各自延伸至塑封體38外部的部分的表面上的金屬層33將予以保留，可繼續用作防氧化層和與外部電路進行電接觸的接觸層。
鑒於無金屬層33的保護，基座31的背面將直接裸露於塑封體38之外，散熱片35的表面同樣也是暴露在空氣中，因為鋁的化學性質極其活潑，這將導致在它們裸露的表面迅速被氧化並生成一層稀薄和多孔的薄氧化層，從而降低元件的可靠性。因此，接下來還需要對基座31的背面和散熱片35的表面實施清洗以去除這些不期望的氧化層和其他污染物，例如通過脫脂、堿浸蝕和酸洗中和等工序獲得潔淨的鋁材表面。
之後如第2J圖所示，可在基座31的背面和散熱片35的表面生成一層緻密的並且相對較厚的氧化鋁的鈍化層39，利用鋁合金硬質陽極氧化法(Anodized Aluminum)可實現這一目的。例如，先提供另一容納有電解液的電解槽(未示意出)，一般來說酸性電解液、鹼性電解液、非水電解液等均適用，但濃度要適中以及其化學性質要保證電解液對塑封體38沒有腐蝕性，如低濃度的硫酸H2SO4溶液和各種輔助添加劑等。在該步驟中，要保障散熱片35的整個表面和基座31的背面完全浸泡在電解液中，而引腳32a~32c延伸至塑封體38之外的部分則要遠離電解液而不能接觸和浸泡在電解液浸泡中，以防止這部分的表面所覆蓋的金屬層33因接觸電解液而受到意外的損傷。典型的陽極氧化法，如在直流條件下，將基座31及散熱片35作為陽極，鉛或鉑作為陰極，在鋁合金的陽極氧化處理中相當於水的電解，在陰極上析出氫氣，在陽極上產生氧。在陽極上，鋁合金的基座31及散熱片35失去電子而與氧合成，獲得基座31背面及散熱片35表面的鋁的氧化膜即鈍化層39(第2J圖)。在一些特定的氧化條件下，該氧化膜為雙層結構，包含相對較薄但緻密無孔的內層和厚實而多孔的外層，其中內層為Al2O3，而外層是氧化物膜壁與水反應同時由於化學結合式吸附電解陰離子而形成的多孔層。
然後實施分割/成型(Trim/Form)的步驟，將一些圖中未標注的連筋切割斷，將引腳32a~32b從引線框架100上切割下來，並將引腳32a~32b延伸出的部分衝壓成各種預先設計好的形狀，形成例如第2L圖所示的半導體元件300，陰影部分代表鈍化層39。作為一種選擇，當晶片40為MOSFET時，焊墊40b為柵極端，焊墊40a為源極端，晶片40背面的背部金屬層為 漏極端，又如晶片40為IGBT時，焊墊40a、40b、背部金屬層分別為發射極、柵極、集電極，需強調的是，圖中示意出的焊墊40a、40b的形狀和位置不構成對本發明的限制。如此一來，在高壓電子電力元件中，與漏極端(或集電極)電性連接的基座31上往往有較大的壓降，如果基座31的背面及散熱片35的表面直接裸露在外，會有潛在的安全隱患，也會對其附近的其他電子元元件產生干擾，而所生成了鈍化層39則起到絕緣和抑制高壓的作用。另一個極大的優勢還在於，鈍化層39並非是絕熱材料，當基座31和散熱片35作為晶片40的散熱途徑時，鈍化層39並不影響熱量的消散。
在一些實施方式中，如第2K圖，還可以進一步在引腳32a~32c延伸至塑封體38之外的部分的表面所覆蓋的金屬層33上再鍍一層電鍍層36。例如當金屬層33不是貴金屬層或者其最外層不含貴金屬層，如為Ni/Cu或Ni/Zn/Cu等時，則可以額外的形成該電鍍層36，典型的如價格相對低廉的錫Sn的電鍍層，因為不採用貴金屬所以可最大程度的節省成本。電鍍層36的形成時機可以選取在獲得鈍化層39之後實施，一個便利之處在於，氧化鋁的鈍化層39不會沾錫料，杜絕了錫膏吸附在基座31的背面或散熱片35的表面的麻煩。反之，若是金屬層33本身就是一層貴金屬層，或者當金屬層33為複合層結構時其最外層為貴金屬層，就沒有必要再額外形成電鍍層36。
在一些實施方式中，考慮到在腐蝕基座31背面和散熱片35表面的金屬層33的步驟中，無法完全避免引腳32a~32c延伸至塑封體38之外的部分被局部或整體浸入到刻蝕液中，也即意味著它們表面所覆蓋的金屬層33會接觸刻蝕液而可能被腐蝕掉，所以有必要在引腳32a~32c延伸至塑封體 38之外的部分的表面所覆蓋的金屬層33上再形成一層抗蝕劑層37(如第3a圖)，用以將這些部位的金屬層33和刻蝕液隔絕來提供保護。通常，只要刻蝕液對金屬層33有腐蝕性(敏感)而對抗蝕劑層37沒有腐蝕性(不敏感)即可，抗蝕劑層37可作為刻蝕阻擋層(相當於一掩膜層)，譬如，金屬層33為Ni/Cu複合層，而抗蝕劑層37為貴金屬層。一個優勢在於，在後續步驟中可根據實際需要選擇是否剝離掉抗蝕劑層37，例如前述內容所揭示的貴金屬材質的蝕劑層37最終就可以予以保留而無需剝離。如第3B圖所示，其後才將基座31背面和散熱片35表面的金屬層33刻蝕掉，即便引腳32a~32c延伸至塑封體38之外的部分整體或局部浸泡在刻蝕液中，其表面的金屬層33由於抗蝕劑層37的隔離和抗腐蝕作用，這些部分上的金屬層也不會被刻蝕掉，之後如第3C圖所示形成鈍化層39。
上述內容是以典型的TO220系列的引線框架作為示例來闡明本申請的發明精神，但閱讀者需要明確注意的是：這絕非意味著本申請只限制於該封裝類型。
在如第4A圖所示的實施方式中，晶片安裝單元30’沒有刻意設置額外的散熱片，多個引腳32’a設置在基座31’的附近，這些引腳32’a圍繞在基座31’的周圍並向外延伸，每個引腳32’a包含的作為鍵合區的端部32’a-1靠近基座31’。第4B圖是晶片安裝單元30’的豎截面示意圖，在本實施方式中，先在每個基座31’的背面粘貼一覆蓋膜50，然後如第4C圖所示，在基座31’的除了被覆蓋膜50蓋住的背面以外，在餘下的表面和引腳32’a的表面鍍上一層金屬層33，其後移除覆蓋膜50，其實也可以在形成後續的塑封體38之後才移除覆蓋膜50，如第4D圖所示，這樣就保障了基座31’的 背面沒有覆蓋金屬層33。然後如第4E圖所示，利用粘合材料34將晶片40’粘貼在基座31’的正面，並將晶片40’正面的多個焊墊(未示意出)利用互連結構41分別相對應的連接到多個引腳32’a各自的端部32’a-1。以及形成一至少包覆在基座31正面的塑封體38’，用以包覆該晶片40’和互連結構41，以及包覆部分基座31’和包覆各引腳32’a的一部分，如至少將端部32’a-1包覆在內。其中，塑封體38’可以包覆在基座31’的側壁和正面，並至少使基座31’的與其正面相對的背面外露出塑封體38’。儘管揭去覆蓋膜50之後會迅速在基座31’的背面生成稀薄的氧化層，但只要在形成鈍化層39之前將其去除即可，該方法已經在前述內容中有所闡述，不再贅述，之後便可在基座31’的背面利用陽極氧化法獲得鈍化層39，獲得半導體元件300’。
在一些實施方式中，晶片40’的類型可以有多種，如晶片40’的背面無需設置背部金屬層，或者設置有背部金屬層但可以選擇是否將其與基座31’之間形成電性連接，此時粘合材料34也亦可選取導電或不導電的材料。在一些實施方式中，引腳32’a被衝壓成型為臺階狀的Z形結構，包括作為高臺面的端部32’a-1和作為低臺面的接觸端32’a-3，兩者通過連接部32’a-2連接，其中，基座31’與接觸端32’a-3分別位於兩個錯開的平面，以便基座31’的背面與接觸端32’a-3之間有一高度差，從而當接觸端32’a-3焊接到PCB上的焊盤時基座31’的背面不會緊貼PCB，利於基座31’背面熱量的消散。
在一些可選實施方式中，鋁合金材質的引線框架中，各材料所占的品質百分比大致為：矽Si的含量為0.20%~0.6%，鐵Fe的含量為0.3%~0.8%， 銅Cu的含量為0.1%~0.3%，錳Mn的含量為0.1%~1%，鎂Mg的含量為0.5%~5%，鉻Cr的含量為0.1%~0.5%，鋅Zn的含量為0.1%~0.4%，鈦Ti的含量為0.05%~0.3%，其他的材料為金屬鋁Al和極少量雜質物(此處公開的含量比僅作為示範而不構成限制)。
另外，在鈍化層39的生成步驟中，因高矽含量的鋁合金容易造成矽的晶向偏析，導致成膜困難而且膜的厚度均勻性也比較差，所以矽Si元素在整個鋁合金中的含量應當適宜，例如低於10%甚至低於1.00%，以使鈍化層39更容易生成並提高它的厚度均勻性。
由於鋁合金是低成本原材料，其硬度及柔韌性均適宜於引線框架的沖切、彎折、成型等需變形的工序，因此適用於大量生產，而且其重量要遠遠低於金屬銅或鐵鎳材質，這為實際生產帶來了極大的便利，這均是本申請所帶來的極大優勢。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
10‧‧‧功率元件
18‧‧‧塑封體
20‧‧‧功率元件
21‧‧‧引線框
100‧‧‧引線框架
30、30’‧‧‧晶片安裝單元
300、300’‧‧‧半導體元件
31、31’‧‧‧基座
32a、32’a、32b、32c‧‧‧引腳
32a-1、32’a-1、32c-1‧‧‧端部
32’a-3‧‧‧接觸端
33‧‧‧金屬層
34‧‧‧粘合材料
35‧‧‧散熱片
37‧‧‧抗蝕劑層
38、38’‧‧‧塑封體
39‧‧‧鈍化層
40、40’‧‧‧晶片
40a、40b‧‧‧焊墊
41‧‧‧互連結構
50‧‧‧覆蓋膜
第1A、1B圖 為習知技術之功率半導體元件封裝示意圖；第2A-1、2A-2至2L圖 為本發明較佳實施例之半導體元件製備流程示意圖； 第3A至3C圖 為本發明較佳實施例之抗蝕劑層的實施方式示意圖；以及第4A至4E圖 為本發明另一較佳實施例之半導體元件實施方式示意圖。
300‧‧‧半導體元件
31‧‧‧基座
32a、32b、32c‧‧‧引腳
35‧‧‧散熱片
38‧‧‧塑封體
39‧‧‧鈍化層

Claims (17)

  1. 一種半導體元件的製備方法，提供一包含複數個晶片安裝單元的引線框架，並且該些晶片安裝單元至少包含一基座及設置在該基座附近的複數個引腳，包括：在該基座和該些引腳各自的表面上均勻形成一金屬層；將一晶片粘貼在該基座的正面；利用一互連結構將設置在該晶片正面的該些焊墊分別相對應地電性連接到至少一部分引腳各自的靠近該基座的端部；形成一至少包覆在基座正面的塑封體，並且該塑封體將該晶片、該互連結構和該些端部包覆在內，其中該基座的背面帶有的該金屬層暴露於該塑封體之外；移除該基座背面的該金屬層；以及在該基座的背面形成一層鈍化層。
  2. 如申請專利範圍第1項所述之半導體元件的製備方法，更包括利用濕式蝕刻移除該基座背面的該金屬層的步驟，並在該步驟中避免該些引腳延伸到該塑封體之外的部分的表面所覆蓋的該金屬層接觸刻蝕液以防止其被刻蝕掉。
  3. 如申請專利範圍第1項所述之半導體元件的製備方法，更包括利用濕式蝕刻移除該基座背面的金屬層的步驟，並在該步驟之前，先在該些引腳的延伸到該塑封體之外的部分的表面上所覆蓋的該金屬層上鍍一層抗蝕劑層，用以隔離部分該金屬層和刻蝕液。
  4. 如申請專利範圍第1項所述之半導體元件的製備方法，其中在該基座的 背面形成一層該鈍化層之後，在該些引腳延伸至該塑封體之外的部分的表面所覆蓋的該金屬層之上再形成一層電鍍層。
  5. 如申請專利範圍第1項所述之半導體元件的製備方法，其中該基座上還連接有一散熱片，在形成該金屬層的步驟中同時在該散熱片的表面形成有金屬層；在形成該塑封體的步驟中，該散熱片未被該塑封體包覆在內；在移除該基座背面的該金屬層的同時還將該散熱片表面的該金屬層一併移除；以及在該基座背面形成該鈍化層的同時還在該散熱片的表面生成一層鈍化層。
  6. 如申請專利範圍第1項所述之半導體元件的製備方法，其中該引線框架的材質為鋁合金。
  7. 如申請專利範圍第6項所述之半導體元件的製備方法，其中該鈍化層是利用鋁合金硬質陽極氧化法處理所形成的氧化鋁鈍化層。
  8. 一種半導體元件的製備方法，提供一包含有多個晶片安裝單元的引線框架，並且每個晶片安裝單元至少包含一基座及設置在該基座附近的複數個引腳，包括：在該基座的除了背面以外的餘下表面和該些引腳的表面上形成金屬層；將一晶片粘貼在該基座的正面；利用互連結構將設置該晶片正面的各焊墊分別相對應地電性連接到至少一部分引腳各自的靠近該基座的端部；形成一至少包覆在基座正面的塑封體，並且該塑封體同時將該晶片、該互連結構和各端部包覆在內，其中該基座背面裸露於該塑封體之外；以及 在該基座的背面形成一層鈍化層。
  9. 一種半導體元件的製備方法，該半導體元件具有承載晶片的基座，並具有一塑封體，用以包覆該晶片和包覆部分基座，包括以下步驟：至少使該基座的背面外露於該塑封體，並在該基座的背面形成一層鈍化層。
  10. 如申請專利範圍第9項所述之半導體元件的製備方法，其中該基座的表面覆蓋有一金屬層，並且該基座的底面帶有的該金屬層外露於該塑封體，其中，在該基座的背面形成該鈍化層之前，更包括先將該基座背面的該金屬層移除的步驟。
  11. 一種半導體元件，包含一晶片安裝單元並且每一該晶片安裝單元至少包含一基座及設置在該基座附近的複數個引腳，包括：形成在該基座背面的一鈍化層，以及形成在該基座餘下的表面上和該些引腳的表面上的金屬層；一個粘貼在該基座正面的晶片；複數個將設置該晶片正面的各焊墊分別相對應地電性連接到至少一部分引腳的靠近該基座的端部的互連結構；以及至少包覆在該基座正面的一塑封體，該塑封體還將該晶片、該互連結構和該些端部包覆在內，其中該基座背面帶有的該鈍化層暴露於該塑封體之外。
  12. 如申請專利範圍第11所述之半導體元件，更包括晶片為一垂直式的功率元件，設置在該晶片背面的一背部金屬層通過導電的粘合材料粘貼到該基座上；以及至少一個引腳直接連接在該基座上，並且連接到該基座上的該引腳的一部分被該塑封體包覆在內。
  13. 如申請專利範圍第11所述之半導體元件，其中該互連結構為金屬片或鍵合引線或帶狀的金屬導電帶。
  14. 如申請專利範圍第11所述之半導體元件，其中該基座上還連接有一表面覆蓋有一層鈍化層的散熱片。
  15. 如申請專利範圍第11所述之半導體元件，其中該引腳延伸到該塑封體之外的部分的表面所形成的該金屬層上還鍍有另一層電鍍層。
  16. 如申請專利範圍第11所述之半導體元件，其中該晶片安裝單元為鋁合金材質，以及該鈍化層包含氧化鋁。
  17. 一種半導體元件，其具有承載晶片的基座，以及設置在基座附近的複數個引腳，粘貼於該基座正面的該晶片與該些引腳間形成電性連接關係，並具有一塑封體，用以包覆該些引腳的一部分，以及包覆該晶片和部分該基座，至少使該基座的背面外露於該塑封體，並且該基座的背面形成有一層鈍化層。
TW101149217A 2012-12-21 2012-12-21 基於鋁合金引線框架的半導體元件及製備方法 TWI497670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101149217A TWI497670B (zh) 2012-12-21 2012-12-21 基於鋁合金引線框架的半導體元件及製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101149217A TWI497670B (zh) 2012-12-21 2012-12-21 基於鋁合金引線框架的半導體元件及製備方法

Publications (2)

Publication Number Publication Date
TW201426943A TW201426943A (zh) 2014-07-01
TWI497670B true TWI497670B (zh) 2015-08-21

Family

ID=51725669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149217A TWI497670B (zh) 2012-12-21 2012-12-21 基於鋁合金引線框架的半導體元件及製備方法

Country Status (1)

Country Link
TW (1) TWI497670B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113584354B (zh) * 2021-08-03 2022-08-02 上杭县紫金佳博电子新材料科技有限公司 一种键合铝合金丝及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200639992A (en) * 2004-12-30 2006-11-16 Texas Instruments Inc Low cost lead-free preplated leadframe having improved adhesion and solderability
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TW201120970A (en) * 2009-12-01 2011-06-16 Alpha & Amp Omega Semiconductor Inc Process for packaging semiconductor device with external leads
TW201212193A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor A method of package with clip bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TW200639992A (en) * 2004-12-30 2006-11-16 Texas Instruments Inc Low cost lead-free preplated leadframe having improved adhesion and solderability
TW201120970A (en) * 2009-12-01 2011-06-16 Alpha & Amp Omega Semiconductor Inc Process for packaging semiconductor device with external leads
TW201212193A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor A method of package with clip bonding

Also Published As

Publication number Publication date
TW201426943A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
US8716069B2 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
WO2010052973A1 (ja) 半導体装置及びその製造方法
JP2023033351A (ja) 半導体装置
US20130127032A1 (en) Semiconductor device and manufacturing method thereof
US20110079887A1 (en) Lead frame and method of manufacturing the same
TWI221663B (en) Semiconductor device
CN103887225B (zh) 基于铝合金引线框架的半导体器件及制备方法
CN102931097B (zh) 半导体封装结构的形成方法
JP3879410B2 (ja) リードフレームの製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2014203958A (ja) 半導体装置および半導体装置の製造方法
JP6693642B2 (ja) リードフレーム
TWI497670B (zh) 基於鋁合金引線框架的半導體元件及製備方法
JP2023153348A (ja) 半導体装置および半導体パッケージ
TWI379396B (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP6694059B2 (ja) パワーモジュール用基板およびパワーモジュール
US20160056098A9 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
JP5494559B2 (ja) 半導体装置およびその製造方法
KR101030032B1 (ko) 반도체 패키지 및 그 제조방법
JP2022103594A (ja) リードフレーム、リードフレームの製造方法及び半導体装置
JPH06302756A (ja) 半導体装置用リードフレーム
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JPH04335558A (ja) 半導体装置