JP3879410B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法 Download PDFInfo
- Publication number
- JP3879410B2 JP3879410B2 JP2001029237A JP2001029237A JP3879410B2 JP 3879410 B2 JP3879410 B2 JP 3879410B2 JP 2001029237 A JP2001029237 A JP 2001029237A JP 2001029237 A JP2001029237 A JP 2001029237A JP 3879410 B2 JP3879410 B2 JP 3879410B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead
- lead frame
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical Treatment Of Metals (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路の実装に用いられるリードフレームに関し、特に多ピン、狭ピッチのリードを有するリードフレーム、BGA用及びLGA用のノンリードタイプのリードフレームに関する。
【0002】
【従来の技術】
近年の半導体装置は小型化、薄型化及び高密度化がより一層要求されるのに伴い、これらの半導体装置に用いられるパッケージ形態はQFP(クワッド・フラット・パッケージ)型やTCP(テープ・キャリア・パッケージ)からバンプ電極をエリアアレイ状に配置したBGA(ボール・グリッド・アレイ)及びLGA(ランド・グリッド・アレイ)を使ったCSP(チップ・サイズ・パッケージ)として大きく市場に展開されようとしている。
【0003】
これらのパッケージに用いられるリードフレームも多ピン化、狭ピッチ化が進んでおり、リードピン数が300ピン以上、リード間のピッチが200μm以下のリードフレームも実用化されている。また、半導体素子の高速化に伴い、高い電気伝導度を有する銅合金系の金属材料の使用も年々増加している。
【0004】
リードフレームの製造方法としては、金型による打ち抜きプレス法やレジストパターンを形成して塩化第二鉄液等のエッチング液を使用してリード等を加工するフォトエッチング法の二つに大別される。
フォトエッチング法は打ち抜きプレス法と比較して微細加工性に優れ、高価である金型を使用しないため、多品種少量の製造にも適しており、製品の多様化が進む昨今の状況に置いて広く採用されている方法である。
【0005】
フォトエッチング法では、まず、金属基材の両面に所定のレジストパターンを形成し、このレジストパターンをマスクにして塩化第二鉄液等により金属基材をエッチング加工し、レジストパターンを剥離して、リードフレームを形成する。次いで、マスクめっき法にて金、銀及びパラジウム等からなるめっき被膜をリードフレームの所定部位に形成して最終のリードフレームを作製している。
マスクめっき法は、開口部を形成したマスク用ゴム板及び平板状の押さえ用マスクゴム板で上記フォトエッチング法で作製したリードフレームを密着・狭持させた上で、マスク用ゴム板側よりめっき液を噴射し、マスクゴム板の開口部より露出したリードフレーム部位にめっき被膜を形成する方法である。
【0006】
めっき被膜は半導体チップとリードフレームとの電気的接続を行う際に必要となることが多く、本来リードの上面もしくは下面に形成すべきものである。なお、以下の記述で本来めっきを行うべきリードの面を仮にリード上面と記す。
このマスクめっき法でリードフレームの所定位置にめっき被膜を形成するにあたり、リードフレームの多ピン化によりリード幅及びリード間隔が巾狭となているため、マスク用の開口部を形成したマスク用ゴム板とリードの間で密着不良が生じ、リードの側面にめっき液が浸透し、リードの側面にめっき被膜が形成されるということが起こる。このリードの側面のめっき被膜はリード間のショートを引き起こしたり、樹脂封止の際の樹脂封止不良を引き起こす等の問題を有している。
【0007】
以下に、マスクめっき法で生じるリードの側面へのめっき付着現象について説明する。
例えば、半導体チップを搭載するダイバッドを有し、ダイバッドの周囲に配置されたリードフレームにおいて、マスクめっき法にてインナーリード先端部にめっきを行う場合、半導体チップを搭載するダイバッド部へのめっき被膜の有無により以下に記すリングマスクを用いたリングめっき法、もしくはスポットマスクを用いたスポットめっき法と呼称されるマスクめっき法を行うことが主流となっている。図3にスポットめっき法の、図4にリングメッキ法のダイバッド及びインナーリード先端部の一部を摸式的に示す部分構成断面図をそれぞれ示す。
ダイバット部にもめっき被膜が必要な場合スポットめっき法を用いるもので、図3に示すように、ダイパッド112及びインナーリード111先端部を露出した開口部を有するスポットマスク用ゴム板121及び押さえ用マスクゴム板122でリードフレームを覆う。この状態でめっきを行うと、ダイバッド112上面及びインナーリード111先端部の上面にめっき被膜131が形成される。しかし、ダイバッド112の側面及びインナーリード111先端部を含むリードの側面もめっき液に曝されることになり、ダイバッド112の側面及びインナーリード111先端部を含むリードの側面に不要なめっき被膜131aが形成される。
【0008】
ダイバッド部にめっき被膜が不要でインナーリード先端部にのみめっき被膜が必要な場合、図4に示すリングめっき法にて行なわれる、リングめっき法ではダイバッド112及びインナーリード111先端部を露出したリングマスク用ゴム板123及び押さえ用マスクゴム板122でリードフレームを覆う。この状態でめっきを行うと、ダイパッド112上面にはめっきがされず、インナーリード111先端部の上面にめっき被膜131が形成される。しかし、この場合でも、ダイバッド112の側面及びインナーリード111先端部を含むリードの側面はめっき液にさらされることになり、ダイバッド112の側面及びインナーリード111先端部を含むリードの側面にも不要なめっき被膜131aが形成されるという問題を有している。
ダイバッド112の側面及びインナーリード111先端部を含むりリードの側面に付着した不要なめっき被膜131aは、樹脂封止不良やショートの原因となり半導体装置の信頼性を低下させるため望ましいものではない。
しかし、マスクめっき法を用いる限りダイパッドの側面及びインナーリード先端部の側面へのめっき付着は避けられない現象である。
【0009】
また近年、半導体装置の小型化の要求に伴い、LGA(ランドグリッドアレイ)、BGA(ボールグリッドアレイ)用のノンリードタイプの半導体装置用リードフレームが開発されている。ノンリードタイプのリードフレームでは、外部との電気的接続を行うランド部(端子電極部とも言う)は金属基材の板厚のままとし、その他の部位を板厚より薄くした薄肉部とすることが主流となっている。
ハーフエッチング部(薄肉部)を有するBGA及びLGA用のノンリードタイプのリードフレームでは薄肉部があるため、図5に示すように、リングめっき法等のマスクめっき法では押さえ用マスクゴム板122と薄肉部リード111a間で密着不良が生じ易い。すなはち、押さえ用マスクゴム板122と薄肉部リード111aとの間に隙間ができ、めっき液がまわりこみやすいため、不要部の中でも特に、薄肉部へ不要なめっき被膜131aが形成され易いという問題を有している。
【0010】
このため、BGA及びLGA用のノンリードタイプのリードフレームにおいて、不要なめっき被膜の形成を防止するため、マスクめっき法に変えて電着レジストめっき等の他のめっき法を用いることが主流になっている。これは、電着レジストめっきにて所定の開口部を有するマスクレジストを形成した後通常の電解めっきにて開口部位に金めっき被膜等を形成し、しかる後、マスクレジストを剥膜する方法である。しかし、電着レジストめっきを用いたリードフレームの製造方法ではめっき設備、製造工程が繁雑になり、生産コストが上がるという問題を有している。
【0011】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、従来のマスクめっき法を用いたリードフレームの製造方法が適用でき、しかも製造効率を落とすことなく、生産コストを上げないで、高密度実装に対応した信頼性の高いBGA及びLGA用のノンリードタイプの半導体装置用リードフレームの製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項1においては、以下の工程を少なくとも備えることを特徴とする、ICチップ搭載後に樹脂モールドされるリードフレームの製造方法としたものである。
(a)銅及び銅合金からなる金属基材の両面に所定部位の金属基材表面を露出させたレジストパターンを形成する工程。
(b)前記レジストパターンをマスクにして前記金属基材をエッチングして、前記金属基材に所定のエッチングパターンを形成する工程。
(c)前記レジストパターンはそのまま残した状態で酸化性のアルカリ溶液に浸漬し、前記金属基材を黒化処理し、前記レジストパターンより露出したエッチング部位の側面に酸化銅からなる酸化皮膜を形成する工程。
(d)前記レジストパターンを剥離する工程。
(e)マスクめっき法にてめっき被膜を形成する工程。
【0014】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図1(a)に、本発明のリードフレームの製造方法を用いて作製したBGA及びLGA用のノンリードタイプの半導体装置用リードフレームの部分平面図を、図1(b)に、図1(a)の平面図をA−A’線で切断したリードフレームの部分構成断面図をそれぞれ示す。
図2(a)〜(f)に、本発明のリードフレームの製造方法の一実施例を工程順に示す部分構成断面図を示す。
本発明のリードフレームの製造方法は、図2(a)〜(f)に示すように、
まず、金属基材11の両面に感光性樹脂を塗布して感光層を形成し、所定のパターンを露光、現像等の一連のパターニング処理を行って、レジストパターン21a及びレジストパターン21bを形成する(図2(a)参照)。
【0015】
次に、レジストパターン21a及びレジストパターン21bをマスクにして、金属基材11を両面エッチングして、貫通部31及び端子電極部を形成するためのハーフエッチ(薄肉)領域32を形成する(図2(b)参照)。
【0016】
次に、レジストパターン21a及びレジストパターン21bはそのままの状態で、金属基材11の黒化処理を行う。これによりレジストパターン21a及びレジストパターン21bより露出した部位、すなはち貫通部31の金属基材の側面及びハーフエッチ(薄肉)領域32上に酸化皮膜41を形成する(図2(c)参照)。
金属基材11は黒化処理を行うことから銅及び銅合金からなる金属材が好ましい。
この酸化皮膜41は電気的に絶縁性の膜であるため、後記するマスクめっきの際のめっき付着防止の役目を果たし、金属基材の側面すなわち、エッチングで形成された貫通部31の側面及びハーフエッチ領域32へのめっき付着を防止できる。さらに、半導体パッケージの樹脂封止の際モールド樹脂の酸化皮膜41への食い付きがよくなり、パッケージの信頼性が向上する。特に、BGA用及びLGA用のノンリードタイプのリードフレームで有効である。
【0017】
金属基材の黒化処理は、まず、65〜80℃に加熱されたアルカリ性の溶液に3〜10分浸漬して金属基材の脱脂を行う。
次に、酸性の溶液に1〜3分浸漬して金属基材の表面のソフトエッチ及び活性化処理を行う。
次に、70〜80℃に加熱された亜塩素酸ナトリウムが添加された酸化性のアルカリ溶液に金属基材を3〜10分浸漬し、金属基材の表面を黒化処理して、所定厚の酸化皮膜を形成する。
【0018】
酸化皮膜の形成は、酸化性アルカリ溶液での酸化銅の生成という形でとられえられる。
反応式は、
2Cu+NaClO2+2H2O→2Cu(OH) 2+NaCl
2Cu(OH) 2→2CuO+H2O
となり、皮膜形成という点で見た場合次の様なメカニズムで酸化皮膜が形成される。まず、清浄な銅表面が酸化剤溶液と接すると、速やかに1価の酸化銅Cu2Oが生成される。このCu2Oがさらに酸化され中間化合物のCu(OH) 2になる。この中間化合物のCu(OH) 2の一部はCuOとなり、銅表面に密に結合し、酸化皮膜が形成される。
【0019】
次に、レジストパターン21a及びレジストパターン22bを剥離処理する(図2(d)参照)。さらに、マスクめっきを行うための、ダイバッド11bを覆い、インナーリード11a先端部を露出したリングマスク用ゴム板61及び押さえ用マスクゴム板62からなるマスク用ゴムでリードフレームを覆う(図2(e)参照)。この状態で電解めっきを行うとインナーリード11aの所定位置に金めっき被膜71がを形成されて、酸化皮膜41上にはめっきが付着しないBGA用及びLGA用のノンリードタイプの本発明のリードフレームを得ることができる(図2(f)参照)。
【0020】
なお、上述した説明ではBGA用及びLGA用のノンリードタイプのリードフレームにつき説明したが、インナーリードに薄肉部を有さない通常の多ピン、狭ピッチのリードフレームに本発明が適用できることは言うまでもない。
さらに、本発明のリードフレームにICチップを搭載して樹脂モールドすることにより、信頼性の高い半導体装置を得ることができる。
【0021】
【発明の効果】
上記したように、本発明のリードフレームの製造方法によれば、エッチングで形成された金属基材の貫通部の側面及びハーフエッチ部へあらかじめ黒化処理にて電気的絶縁性の酸化皮膜を形成している。このため、マスクめっき法にてインナーリードの所定位置にめっき被膜を形成する際、酸化皮膜が形成されている貫通部の金属基材の側面及びハーフエッチ部へのめっき付着を防止できる。
例えば、インナーリード先端部にめっきを行う際、前述したマスクめっき法の一種であるリングめっき、スポットめっきを行った場合でも、ダイバッドの側面及びインナーリード先端部を含めたリードの側面に酸化皮膜が形成されているため、めっきは行なわれず、リードの上面にのみめっき被膜が形成され、ダイバッドの側面およびインナーリード先端部を含むリードの側面には不要なめっき被膜は形成されない。
【0022】
また、通常の多ピン、狭ピッチのリードフレームはもちろん、薄肉部を有するBGA用及びLGA用のノンリードタイプのリードフレームであっても、従来のマスクめっき法の設備をそのまま使用できる。すなはち、本発明の製造方法を用いれば、金属基材の貫通部の側面及びハーフエッチ部へのめっき付着を防止するための電着レジスト設備等の余分な設備が不要となり、リードフレーム製造工程の工程数を削減でき、リードフレームのコスト削減を計ることができる。
【0023】
さらに、本発明のリードフレームにICチップ等を搭載し、電気的接続を行った後樹脂モールドする際モールド樹脂と酸化皮膜との接着性が良好なことから、信頼性の高い半導体パッケージを得ることができる効果がある。
特に、薄肉部を有するBGA用及びLGA用等のノンリードタイプの場合薄肉部の樹脂の膜厚が薄いことから、その効果は大なるものがある。
【0024】
これにより、従来のBGA用及びLGA用のリードフレームで問題となっている薄肉部での樹脂の剥離、クラックの発生を防止でき、半導体パッケージの信頼性を向上させることが可能となる。
以上述べたように、本発明のリードフレームの製造方法によれば、製造効率を落とすことなく、また、生産コストを上げることなく、不要なめっき被膜を原因とする樹脂封止不良、リードショートのない信頼性の高い多ピン、狭ピッチのリードフレーム及びBGA用及びLGA用のノンリードタイプの半導体装置用リードフレームを提供できる。
また、本発明のリードフレームを用いた半導体装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図1】(a)は、本発明のリードフレームの製造方法で作製されたリードフレームの一実施例を示す部分平面図である。
(b)は、(a)の平面図をA−A’線で切断したリードフレームの部分構成断面図である。
【図2】(a)〜(f)は、本発明のリードフレームの製造方法の一実施例を工程順に示す部分構成断面図である。
【図3】従来のリードフレームのスポットめっきによるマスクめっき法の一例を示すリードフレームの部分構成断面図である。
【図4】従来のリードフレームのリングめっきによるマスクめっき法の一例を示すリードフレームの部分構成断面図である。
【図5】従来のBGA用及びLGA用のノンリードタイプのリードフレームのリングめっきによるマスクめっき法の一例を示すリードフレームの部分構成断面図である。
【符号の説明】
11……金属基材
11a、111、111a……インナーリード
11b、112……ダイパッド
11c……吊りリード
21a、21b……レジストパターン
31……貫通部
32……ハーフエッチ(薄肉)領域
41……酸化皮膜
51……端子電極部
61……リングマスク用ゴム板
62……押さえ用マスクゴム板
71……金めっき被膜
121……スポットマスク用ゴム板
122……押さえ用マスクゴム板
123……リングマスク用ゴム板
131……めっき被膜
131a……不要なめっき被膜
Claims (1)
- 以下の工程を少なくとも備えることを特徴とするICチップ搭載後、樹脂モールドされるリードフレームの製造方法。
(a)銅及び銅合金からなる金属基材の両面に所定部位の金属基材表面を露出させたレジストパターンを形成する工程。
(b)前記レジストパターンをマスクにして前記金属基材をエッチングして、前記金属基材に所定のエッチングパターンを形成する工程。
(c)前記レジストパターンはそのまま残した状態で酸化性のアルカリ溶液に浸漬し、前記金属基材を黒化処理し、前記レジストパターンより露出したエッチング部位の側面に酸化銅からなる酸化皮膜を形成する工程。
(d)前記レジストパターンを剥離する工程。
(e)マスクめっき法にてめっき被膜を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029237A JP3879410B2 (ja) | 2001-02-06 | 2001-02-06 | リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029237A JP3879410B2 (ja) | 2001-02-06 | 2001-02-06 | リードフレームの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243765A Division JP4730262B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231871A JP2002231871A (ja) | 2002-08-16 |
JP3879410B2 true JP3879410B2 (ja) | 2007-02-14 |
Family
ID=18893607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001029237A Expired - Fee Related JP3879410B2 (ja) | 2001-02-06 | 2001-02-06 | リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3879410B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3883543B2 (ja) | 2003-04-16 | 2007-02-21 | 新光電気工業株式会社 | 導体基材及び半導体装置 |
US7208821B2 (en) | 2004-10-18 | 2007-04-24 | Chippac, Inc. | Multichip leadframe package |
JP4699793B2 (ja) * | 2005-04-08 | 2011-06-15 | 華陽技研工業株式会社 | 装飾板の製造方法 |
JP4730262B2 (ja) * | 2006-09-08 | 2011-07-20 | 凸版印刷株式会社 | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
WO2010137899A2 (en) * | 2009-05-27 | 2010-12-02 | Lg Innotek Co., Ltd. | Leadframe and method for manufacturing the same |
TWI557933B (zh) | 2010-03-30 | 2016-11-11 | Dainippon Printing Co Ltd | A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode |
WO2012060336A1 (ja) | 2010-11-02 | 2012-05-10 | 大日本印刷株式会社 | Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム |
JP5919087B2 (ja) | 2012-05-10 | 2016-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6362108B2 (ja) * | 2014-09-08 | 2018-07-25 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
JP6362111B2 (ja) * | 2014-12-01 | 2018-07-25 | 大口マテリアル株式会社 | リードフレームの製造方法 |
IT201900009585A1 (it) * | 2019-06-20 | 2020-12-20 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
-
2001
- 2001-02-06 JP JP2001029237A patent/JP3879410B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002231871A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
US7045906B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
US20090102063A1 (en) | Semiconductor package and method for fabricating the same | |
US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
US20110163435A1 (en) | Lead frame substrate and method of manufacturing the same, and semiconductor device | |
JP5626785B2 (ja) | 半導体素子搭載用リードフレームおよびその製造方法 | |
JP3879410B2 (ja) | リードフレームの製造方法 | |
JP3983930B2 (ja) | 回路部材の製造方法 | |
JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
US11764130B2 (en) | Semiconductor device | |
US20080233683A1 (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 | |
KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP2022103594A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置 | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR101070923B1 (ko) | 반도체 기판의 제조방법 | |
KR101036351B1 (ko) | 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법 | |
KR100800135B1 (ko) | 칩 사이즈 패키지 제조방법 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JPH08330472A (ja) | 半導体装置とその製造方法 | |
JPH0521695A (ja) | リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法 | |
JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |