TWI497511B - 具嵌入式非揮發性記憶體之晶片及其測試方法 - Google Patents

具嵌入式非揮發性記憶體之晶片及其測試方法 Download PDF

Info

Publication number
TWI497511B
TWI497511B TW101141614A TW101141614A TWI497511B TW I497511 B TWI497511 B TW I497511B TW 101141614 A TW101141614 A TW 101141614A TW 101141614 A TW101141614 A TW 101141614A TW I497511 B TWI497511 B TW I497511B
Authority
TW
Taiwan
Prior art keywords
test
volatile memory
address
tested
data
Prior art date
Application number
TW101141614A
Other languages
English (en)
Other versions
TW201419294A (zh
Inventor
Chun Yen Wu
Chi Chun Hsu
Po Sen Huang
li ren Huang
Wen Dar Hsieh
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101141614A priority Critical patent/TWI497511B/zh
Priority to US13/727,046 priority patent/US8867289B2/en
Publication of TW201419294A publication Critical patent/TW201419294A/zh
Application granted granted Critical
Publication of TWI497511B publication Critical patent/TWI497511B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

具嵌入式非揮發性記憶體之晶片及其測試方法
發明所屬之技術領域是有關於一種具嵌入式非揮發性記憶體之晶片及其測試方法。
隨著汽車工業的進步，內建(Built-in)嵌入式(Embedded)軟體已經廣泛地使用於汽車用之電子裝置中。在這些電子裝置中，通常使用非揮發性記憶體(Non-volatile memory,NVM)來儲存這些軟體。非揮發性記憶體的可靠度(reliability)對於車用嵌入式處理器來說，是一個非常重要的課題。如果非揮發性記憶體無法正常使用的話，會使得汽車的控制系統損壞，而可能因此使得汽車無法正常操作而導致人員的傷亡或財產的損失。汽車電子設備委員會(Automotive Electronics Council)提出了AEC-Q100標準，規範了車用晶片所必須達成的產品品質與可靠度。因此，如何正確且低成本地完成車用晶片的測試，以確保使用此車用晶片之車輛的使用安全，乃業界所努力的重要課題之一。
根據一實施範例，提出一種具嵌入式非揮發性記憶體之晶片，包括一處理器、一重新對映電路、一非揮發性記憶體與一邏輯電路。重新對映電路係與處理器及非揮發性 記憶體電性連接，邏輯電路係與處理器電性連接。非揮發性記憶體亦與處理器電性連接。非揮發性記憶體具有一測試區與一待測區，測試區儲存有一測試程式，待測區儲存有一待測資料。當處理器對晶片進行測試時，處理器輸出一原始指令位址，重新對映電路對原始指令位址進行重新對映，以產生一重新對映後指令位址。處理器根據重新對映後指令位址讀取測試區中之測試程式並執行測試程式，以對待測區所儲存之待測資料進行讀取並進行邏輯電路觸發測試。
根據實施範例，提出一種具嵌入式非揮發性記憶體之晶片之測試方法，包括下列步驟。提供一具有一處理器一非揮發性記憶體與一邏輯電路之晶片。非揮發性記憶體具有一測試區與一待測區，測試區儲存有一測試程式，待測區儲存有一待測資料。處理器讀取並執行測試程式，包括至少執行：初始化晶片。從待測區之起始位址開始讀取N個位元組的待測資料，並重複下述測試步驟直到該待測區之待測資料讀取完畢為止：觸發邏輯電路，從待測區讀取下N個位元組的待測資料。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第1圖，其繪示依照本揭露之具嵌入式(Embedded)非揮發性記憶體(Non-volatile memory,NVM)之晶片一實施例的方塊圖。晶片100包括一處理器 (processor)102、一重新對映(Remapping)電路104、一非揮發性記憶體106與一邏輯電路110。重新對映電路104係與處理器102及非揮發性記憶體106電性連接。非揮發性記憶體106亦與處理器102電性連接。非揮發性記憶體106具有一測試區(test area)與一待測區(area under test)。測試區儲存有一測試程式，待測區則儲存有一待測資料。
當處理器102對晶片100進行測試時，譬如說進行高溫生命週期(High temperature operation life,HTOL)以及/或早衰(Burn-in)的可靠度測試，但不以此為限，處理器102輸出一原始指令位址Ins_addr。重新對映電路104對原始指令位址Ins_addr進行重新對映，以產生一重新對映後指令位址RIns_addr。處理器102根據重新對映後指令位址RIns_addr讀取測試區中之測試程式並執行測試程式，以對待測區所儲存的待測資料進行讀取與邏輯觸發測試，藉以判斷晶片100的可靠度。
由於處理器102可以直接讀取非揮發性記憶體106之測試區之測試程式，並執行測試程式來對晶片100進行測試，故本實施例可以大幅減少測試晶片100時所需之晶片100外部的硬體設備，而可大幅地降低測試所需之成本。
進一步來說，晶片100更可包括一數位簽章檢查(signature check)電路108與非揮發性記憶體106及處理器102電性連接，及一邏輯電路110與處理器102電性連接。數位簽章檢查電路108用以檢查測試區所儲存之測試程式的程式碼是否正確，或判斷測試區所儲存之測試程式的資料完整性(integrity)或有效性(validation)。於處理器102執 行測試程式之時，讓處理器觸發(toggle)邏輯電路110，以使邏輯電路110處於不同的偏壓狀態。另外，亦可進一步使用一硬體配置元件112輸出一硬體配置設定訊號HC_in至重新對映電路104，以控制重新對映電路104。
請參照第2圖，其繪示第1圖之重新對映電路104之一實施例的方塊圖。硬體配置設定訊號HC_in例如包括一指向位址選擇訊號Pt_Slct與一模式選擇訊號Md_Slct。重新對映電路104包括一第一選擇器202、一第二選擇器204及一加法器206。第一選擇器202在指向位址選擇訊號Pt_Slct的控制之下，選擇性地輸出一指向位址Addr_Pt。第二選擇器204在模式選擇訊號Md_Slct的控制之下，接收指向位址Addr_Pt，並選擇性地以指向位址Addr_Pt作為一調整位址Adj_Pt輸出。加法器206則將原始指令位址Ins_addr與調整位址Adj_Pt相加，以產生重新對映後指令位址RIns_addr。
其中，第一選擇器202例如係在指向位址選擇訊號Pt_Slct的控制之下，從多個候選位址中，選擇其一作為指向位址Addr_Pt。上述之多個候選位址例如為候選位址A_Pt、B_Pt、C_Pt及D_Pt。而第二選擇器204則在模式選擇訊號Md_Slct的控制之下，從一預設位址Dflt_Pt與指向位址Addr_Pt二者中擇一，以作為調整位址Adj_Pt輸出。
也就是說，當硬體配置元件112被調整或被設定成對應至此時晶片100將要進行測試的狀態時，模式選擇訊號Md_Slct將被致能(enabled)，第二選擇器204將以指向位 址Addr_Pt作為調整位址Adj_Pt輸出。而指向位址選擇訊號Pt_Slct將會為對應至所要選擇之候選位址A_Pt、B_Pt、C_Pt及D_Pt之一的控制數值(例如為二進位數值00、01、10及11四者之一)，以控制第一選擇器202選擇候選位址A_Pt、B_Pt、C_Pt及D_Pt其中之一作為指向位址Addr_Pt輸出。候選位址A_Pt、B_Pt、C_Pt及D_Pt分別例如對應至非揮發性記憶體106的四個不同的記憶體位址。所選擇的候選位址係例如為測試區的起始位址，亦即是儲存有測試程式之非揮發性記憶體106的起始位址。
於對晶片100進行測試之前，測試程式與待測資料必須先分別下載至非揮發性記憶體106之測試區與待測區中。由於測試程式依其所使用之程式語言、編譯方式、或測試項目的不同而其程式碼的大小可能有所不同。藉由設定不同的測試區的起始位址，可以讓測試區具有不同的大小，而可針對不同測試程式所需之不同的記憶體儲存空間，來選擇不同的候選位址A_Pt、B_Pt、C_Pt及D_Pt作為測試區的起始位址。此外，可以選擇非揮發性記憶體106接近末端之區域作為測試區。
而當候選位址A_Pt、B_Pt、C_Pt及D_Pt之一被選擇以作為指向位址Addr_Pt輸出，指向位址Addr_Pt又被選擇以作為調整位址Adj_Pt輸出至加法器206之後，加法器206將原始指令位址Ins_addr與等同於所選擇之候選位址的調整位址Adj_Pt相加，以產生重新對映後指令位址RIns_addr。亦即，重新對映後指令位址RIns_addr之值係為原始指令位址Ins_addr與所選擇之候選位址的和。由於 進行測試時，處理器102所輸出之原始指令位址Ins_addr可為非揮發性記憶體106之記憶體起始位址(其位址值例如為0)，因此原始指令位址Ins_addr與所選擇之候選位址的和(亦即重新對映後指令位址RIns_addr)即為所選擇之候選位址(亦即非揮發性記憶體106之測試區的起始位址)，而處理器102即可根據此重新對映後指令位址RIns_addr來存取非揮發性記憶體106之測試區，以讀取測試程式。
而當硬體配置元件112被調整或被設定成對應至此時晶片100將要正常操作而非處於進行測試的狀態時，模式選擇訊號Md_Slct將被非致能(disabled)，第二選擇器204將以預設位址Dflt_Pt作為調整位址Adj_Pt輸出。而重新對映後指令位址RIns_addr將為原始指令位址Ins_addr與調整位址Adj_Pt(亦即預設位址Dflt_Pt)的和。於實務操作上，可以將預設位址Dflt_Pt設為0，如此重新對映後指令位址RIns_addr將等於原始指令位址Ins_addr，使得處理器102可以直接使用等於原始指令位址Ins_addr之重新對映後指令位址RIns_addr，來對非揮發性記憶體106具進行存取，以使晶片100處於正常操作之狀態。
上述候選位址A_Pt、B_Pt、C_Pt及D_Pt的設計亦可以為其他種設計，例如是候選位址的值分別對應至不同測試區之記憶體空間大小的值。只要能讓處理器102藉由此重新對映後指令位址RIns_addr可以讀取到儲存於測試區中之測試程式即可。
硬體配置元件112可透過開關設定接腳(pin)狀態來 達成。藉由切換不同接腳的狀態，可以改變指向位址選擇訊號Pt_Slct與模式選擇訊號Md_Slct之值。
嵌入式非揮發性記憶體晶片100之一應用可以是例如為車用嵌入式非揮發性記憶體晶片，但不以此為限。而待測資料可以是例如為棋盤式樣式(checkerboard pattern)資料或其他類似樣式，但不以此為限，其為內含十六進位數位值0x55AA之資料，如第3圖一實施例所示。待測區全部填滿此棋盤式樣式資料，以使處理器102藉由讀取這些棋盤式樣式資料來判斷待測區之每個記憶體儲存單元是否均能正常操作。而比對時，處理器102係將從待測區所讀取到的待測資料與比對樣式資料進行比對，以完成比對動作。於一實施例中，例如待測資料為一棋盤式樣式時，比對樣式則為一預期的棋盤式樣式。
接著介紹具嵌入式非揮發性記憶體之晶片之測試方法。依據本揭露一實施例，提供一具有一處理器一非揮發性記憶體與一邏輯電路之晶片。非揮發性記憶體具有一測試區與一待測區，測試區儲存有一測試程式，待測區儲存有一待測資料。處理器讀取並執行測試程式，執行至少包括：初始化晶片。從待測區之起始位址開始讀取N個位元組的待測資料，其中N為正整數。觸發邏輯電路。並重複下述測試步驟直到該待測區之待測資料讀取完畢為止：觸發邏輯電路，從待測區讀取下N個位元組的待測資料。
再者，若待測區之待測資料已經讀取完畢，則可選擇跳回上述“從待測區之起始位址開始讀取N個位元組的待測資料”的步驟，並重複該等測試步驟直到測試結束為 止。
茲舉實施例進一步說明之。請參照第4圖，其繪示依據本揭露之具嵌入式非揮發性記憶體之晶片之測試方法一實施例的流程圖。請同時參考第1圖實施例。首先，處理器102讀取並執行測試區所儲存之測試程式。於步驟402中，初始化晶片100。於步驟404中，處理器102從待測區之起始位址開始讀取N個位元組的待測資料。
於一實施例中，並可於步驟406，進一步與一比對樣式資料進行比對，以及於步驟408，處理器102判斷比對結果是否正確。若否，則執行步驟412，處理器102致能錯誤旗標訊號Err_flg，以指示測試結果為失敗。若是，則執行步驟410，觸發邏輯電路。於另一實施例中，則步驟404執行完直接執行步驟410，並無進行與一比對樣式資料進行比對。而於一實施例中，待測資料與比對樣式資料可選擇為一棋盤式樣式，但不以此為限。
於步驟414中，處理器102判斷待測區之資料是否已經讀取完畢。若否，則進入步驟416，處理器102從待測區讀取下N個位元組的待測資料。於進行與一比對樣式資料進行比對之實施例中，則回到步驟406。但於另一實施例並無進行與一比對樣式資料進行比對，則回到步驟410。另外於步驟414中，若處理器102判斷待測區之資料已經讀取完畢的話，則回到步驟404。如此重複執行直到預設測試時間終了為止。
於一實施例中，更可以數位簽章方式獨立地檢查非揮發性記憶體106之測試區中所儲存的測試程式之程式碼是 否正確，以確保處理器102所執行之測試程式的正確性，得到正確的測試結果。若判斷出測試區之內容不正確的話，可將另一個錯誤旗標訊號Err_flg2(圖內未顯示)轉為致能，以指示測試結果為失敗。
此外，其中處理器亦可根據一經重新對映後之指令位址讀取測試程式。於測試完畢之後，可以將測試區轉變換成待測區，並執行第二次的測試，以測試原來的非揮發性記憶體106之測試區的多個記憶體儲存單元是否均能正常操作。在進行第二次測試之前，可以先將原來的待測區之一部份規劃成新的測試區，而新的測試區以外的區域則作為新的待測區。測試前並將測試程式下載於此新的測試區中，並將一比對資料填滿新的待測區中，此時模式選擇訊號Md_Slct設定成預設位址Dflt_Pt。於重新執行上述之測試動作之後，即可讓整個非揮發性記憶體106的所有記憶體儲存單元均能完成測試。舉例來說，於第二次測試時，可將測試區規劃成位於非揮發性記憶體106的起始位置，此時模式選擇訊號Md_Slct將設定成使第二選擇器204選擇預設位址Dflt_Pt的狀態。
上述實施例所述之測試區與待測區於非揮發性記憶體中之位置僅為一例，於實務操作上，亦可依情況讓測試區與待測區位於非揮發性記憶體之其他位置上。
此外，非揮發性記憶體106亦可由多種不同的設計來達成。例如，非揮發性記憶體106可由一個快閃記憶體(flash memory)來達成，或者非揮發性記憶體106可由兩個快閃記憶體來達成，第一個快閃記憶體具有測試區，第二 個快閃記憶體具有待測區。或者，非揮發性記憶體106可包括一唯讀記憶體(Read-Only Memory,ROM)與一快閃記憶體，唯讀記憶體具有測試區，快閃記憶體具有待測區。
數位簽章檢查電路108例如使用以字元為基礎(word based)之互斥或(Exclusive-OR)運算來達成。數位簽章檢查電路108例如可執行簽章比對動作。而於對測試區進行簽章比對動作至最後一個字元時，會變成對內容值均為1的字元進行簽章比對，藉此可判斷出測試區所儲存的內容是否正確。
上述實施例之晶片與測試方法，僅須判斷處理器之錯誤旗標訊號之接腳的狀態，即可判斷出晶片是否通過測試，而不需要將晶片之眾多輸入輸出(I/O)接腳與外部之硬體設備連接，可省去外部硬體設備並使測試流程得以簡化，而可大幅地降低測試所需之成本。上述實施例可符合AEC-Q100規範之對於非揮發性記憶體之測試的要求，且具有良好的測試正確度。對於實現晶片之高安全性的需求，確有極高的貢獻，例如車用晶片，但不以此為限。
綜上所述，雖然本揭露已以若干實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片
102‧‧‧處理器
104‧‧‧重新對映電路
106‧‧‧非揮發性記憶體
108‧‧‧數位簽章檢查電路
110‧‧‧邏輯電路
112‧‧‧硬體配置元件
202‧‧‧第一選擇器
204‧‧‧第二選擇器
206‧‧‧加法器
402~414‧‧‧流程步驟
第1圖繪示繪示依照本揭露之之具嵌入式非揮發性記 憶體之晶片一實施例的方塊圖。
第2圖繪示第1圖之重新對映電路之一實施例的方塊圖。
第3圖為一實施例之棋盤式樣式資料之資料格式示意圖。
第4圖繪示依照本揭露之一種具嵌入式非揮發性記憶體之晶片之測試方法一實施例的流程圖。
100‧‧‧晶片
102‧‧‧處理器
104‧‧‧重新對映電路
106‧‧‧非揮發性記憶體
108‧‧‧數位簽章檢查電路
110‧‧‧邏輯電路
112‧‧‧硬體配置元件

Claims (18)

  1. 一種具嵌入式(Embedded)非揮發性記憶體(Non-volatile memory,NVM)之晶片，包括：一處理器(processor)；一邏輯電路，係與該處理器電性連接；一重新對映(Remapping)電路，係與該處理器電性連接；一非揮發性記憶體，係與該處理器及該重新對映電路電性連接，該非揮發性記憶體具有一測試區與一待測區，該測試區儲存有一測試程式，該待測區儲存有一待測資料；以及一數位簽章檢查(signature check)電路，係與該非揮發性記憶體及該處理器電性連接，用以檢查該測試區所儲存之該測試程式的程式碼是否正確；其中，當該處理器對該晶片進行測試時，該處理器輸出一原始指令位址，該重新對映電路對該原始指令位址進行重新對映，以產生一重新對映後指令位址，該處理器根據重新對映後指令位址讀取該測試區中之該測試程式並執行該測試程式，以對該待測區所儲存之該待測資料進行讀取並進行該邏輯電路觸發測試。
  2. 如申請專利範圍第1項所述之嵌入式非揮發性記憶體晶片，該重新對映電路係由一硬體配置元件所輸出之一硬體配置設定訊號所控制。
  3. 如申請專利範圍第2項所述之嵌入式非揮發性記憶體晶片，其中該硬體配置設定訊號包括一指向位址選擇訊號與一模式選擇訊號，該重新對映電路包括：一第一選擇器，用以在該指向位址選擇訊號的控制之下，選擇性地輸出一指向位址；一第二選擇器，用以在該模式選擇訊號的控制之下，接收該指向位址，並選擇性地以該指向位址作為一調整位址輸出；以及一加法器，用以將該原始指令位址與該調整位址相加，以產生該重新對映後指令位址。
  4. 如申請專利範圍第3項所述之嵌入式非揮發性記憶體晶片，其中第一選擇器係在該指向位址選擇訊號的控制之下，從複數個候選位址中，選擇其一作為該指向位址。
  5. 如申請專利範圍第4項所述之嵌入式非揮發性記憶體晶片，其中第二選擇器係在該模式選擇訊號的控制之下，從一預設位址與該指向位址二者中擇一，以作為該調整位址輸出。
  6. 如申請專利範圍第1項所述之嵌入式非揮發性記憶體晶片，其中，該非揮發性記憶體包括一第一快閃記憶體(flash memory)與一第二快閃記憶體，第一快閃記憶體具有該測試區，第二快閃記憶體具有該待測區。
  7. 如申請專利範圍第1項所述之嵌入式非揮發性記憶體晶片，其中，該非揮發性記憶體包括一唯讀記憶體(Read-Only Memory,ROM)與一快閃記憶體，唯讀記憶體具有該測試區，快閃記憶體具有該待測區。
  8. 如申請專利範圍第1項所述之嵌入式非揮發性記憶體晶片，其中該嵌入式非揮發性記憶體晶片係為車用嵌入式非揮發性記憶體晶片。
  9. 如申請專利範圍第1項所述之嵌入式非揮發性記憶體晶片，其中該待測資料係為棋盤式樣式(checkerboard pattern)資料。
  10. 一種具嵌入式非揮發性記憶體之晶片之測試方法，包括：提供一晶片，該晶片具有一處理器、一非揮發性記憶體與一邏輯電路，該非揮發性記憶體具有一測試區與一待測區，該測試區儲存有一測試程式，該待測區儲存有一待測資料，該處理器讀取並執行該測試程式，包括：初始化該晶片；從該待測區之起始位址開始讀取N個位元組的待測資料，其中N為正整數；重複下述測試步驟直到該待測區之待測資料讀取完畢為止：觸發(toggle)該邏輯電路； 從該待測區讀取下N個位元組的待測資料；以及使用一數位簽章方式檢查該測試區所儲存之測試程式的程式碼是否正確。
  11. 如申請專利範圍第10項所述之方法，更包括：將讀取之待測資料與一比對樣式資料進行比對，並判斷比對結果是否正確。
  12. 如申請專利範圍第11項所述之方法，更包括：當判斷比對結果為不正確時，致能一錯誤旗標訊號。
  13. 如申請專利範圍第10項所述之方法，其中該處理器係根據一經重新對映後之指令位址讀取該測試程式。
  14. 如申請專利範圍第11項所述之方法，其中該待測資料及該比對資料係為一棋盤式樣式(checkerboard pattern)資料。
  15. 如申請專利範圍第10項所述之方法，其中該嵌入式非揮發性記憶體晶片係為車用嵌入式非揮發性記憶體晶片。
  16. 如申請專利範圍第10項所述之方法，其中該非揮發性記憶體包括具有該測試區之一第一快閃記憶體與具有該待測區之一第二快閃記憶體。
  17. 如申請專利範圍第10項所述之方法，其中該非揮發性記憶體包括具有該測試區之一唯讀記憶體(Read-Only Memory,ROM)與具有該待測區之一快閃記憶體。
  18. 如申請專利範圍第10項所述之方法，更包括：若待測資料已經讀取完畢，則從待測區之起始位址開始讀取N個位元組的待測資料，並重複執行該等測試步驟。
TW101141614A 2012-11-08 2012-11-08 具嵌入式非揮發性記憶體之晶片及其測試方法 TWI497511B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101141614A TWI497511B (zh) 2012-11-08 2012-11-08 具嵌入式非揮發性記憶體之晶片及其測試方法
US13/727,046 US8867289B2 (en) 2012-11-08 2012-12-26 Chip with embedded non-volatile memory and testing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101141614A TWI497511B (zh) 2012-11-08 2012-11-08 具嵌入式非揮發性記憶體之晶片及其測試方法

Publications (2)

Publication Number Publication Date
TW201419294A TW201419294A (zh) 2014-05-16
TWI497511B true TWI497511B (zh) 2015-08-21

Family

ID=50622237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141614A TWI497511B (zh) 2012-11-08 2012-11-08 具嵌入式非揮發性記憶體之晶片及其測試方法

Country Status (2)

Country Link
US (1) US8867289B2 (zh)
TW (1) TWI497511B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276259B2 (en) * 2017-07-05 2019-04-30 Winbond Electronics Corp. Memory testing method and memory apparatus therefor
US20210011732A1 (en) 2019-07-09 2021-01-14 MemryX Inc. Matrix Data Reuse Techniques in Processing Systems
US11144223B2 (en) 2020-01-21 2021-10-12 Silicon Motion, Inc. Flash memory initialization scheme for writing boot up information into selected storage locations averagely and randomly distributed over more storage locations and correspondingly method for reading boot up information from selected storage locations
CN113448782B (zh) * 2020-03-27 2022-05-13 长鑫存储技术有限公司 存储器的测试方法、存储介质和计算机设备
US11443823B2 (en) 2020-10-29 2022-09-13 SambaNova Systems, Inc. Method and circuit for scan dump of latch array
CN112858876A (zh) * 2021-01-04 2021-05-28 北京智芯微电子科技有限公司 一种自适应的芯片自动化测试方法
TWI762332B (zh) * 2021-05-27 2022-04-21 大陸商北京集創北方科技股份有限公司 快閃記憶體的測試方法及裝置
WO2023283073A1 (en) * 2021-07-09 2023-01-12 SambaNova Systems, Inc. A processor unit with combined memory, logic, and bist
US11842059B2 (en) * 2021-09-01 2023-12-12 Micron Technology, Inc. Memory sub-system address mapping

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015754A1 (en) * 2002-07-18 2004-01-22 Callaway Brian P. Apparatus and method for dynamically repairing a semiconductor memory
TW200903504A (en) * 2007-07-03 2009-01-16 Mediatek Inc Integrity check method applied to electronic device and circuit for performing integrity check in electronic device
CN101872318A (zh) * 2009-04-22 2010-10-27 群联电子股份有限公司 用于快闪记忆体的资料存取方法及其储存***与控制器
CN101999123A (zh) * 2007-12-17 2011-03-30 先进微装置公司 用于片上装置管理的已知优良程序代码
TW201227297A (en) * 2010-12-10 2012-07-01 Sandisk Technologies Inc Method and system for hijacking writes to a non-volatile memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243293B1 (en) * 1992-01-29 2001-06-05 Interuniversitair Micro-Elektronica Centrum Contacted cell array configuration for erasable and programmable semiconductor memories
US6151693A (en) 1998-06-19 2000-11-21 Lucent Technologies, Inc. Automated method of burn-in and endurance testing for embedded EEPROM
US6472895B2 (en) 2000-12-06 2002-10-29 Advanced Micro Devices, Inc. Method and system for adapting burn-in boards to multiple burn-in systems
US6661719B1 (en) 2002-07-11 2003-12-09 Exrontechnology, Inc. Wafer level burn-in for memory integrated circuit
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
TWI227786B (en) 2002-09-10 2005-02-11 Semiconductor Mfg Int Shanghai Test during burn-in (TDBI) system
JP3788983B2 (ja) 2003-07-10 2006-06-21 松下電器産業株式会社 半導体集積回路装置
DE102004012279B3 (de) 2004-03-12 2005-06-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Speicherselbsttest von eingebetteten Speichern in Halbleiterchips
JP4889961B2 (ja) 2005-05-06 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路及びそのバーインテスト方法
TWI267861B (en) 2005-09-06 2006-12-01 Alcor Micro Corp Method and device for loading configuration values of nonvolatile memory
WO2007076492A2 (en) 2005-12-28 2007-07-05 Sandisk Corporation Methods and systems for writing non-volatile memories for increased endurance
TWI301617B (en) 2006-05-25 2008-10-01 Macronix Int Co Ltd Method and apparatus to improve nonvolatile memory data retention
US7843747B2 (en) * 2007-11-30 2010-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for better testability of OTP memory
US7872930B2 (en) 2008-05-15 2011-01-18 Qualcomm, Incorporated Testing a memory device having field effect transistors subject to threshold voltage shifts caused by bias temperature instability
US8405412B2 (en) 2009-04-28 2013-03-26 Lsi Corporation Integrated circuit self-monitored burn-in
US8954803B2 (en) 2010-02-23 2015-02-10 Mosys, Inc. Programmable test engine (PCDTE) for emerging memory technologies
US8468408B2 (en) 2010-09-16 2013-06-18 Advanced Micro Devices, Inc. Memory built-in self test (MBIST) circuitry configured to facilitate production of pre-stressed integrated circuits and methods
US8423846B2 (en) 2010-09-16 2013-04-16 Advanced Micro Devices, Inc. Integrated circuit with memory built-in self test (MBIST) circuitry having enhanced features and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015754A1 (en) * 2002-07-18 2004-01-22 Callaway Brian P. Apparatus and method for dynamically repairing a semiconductor memory
TW200903504A (en) * 2007-07-03 2009-01-16 Mediatek Inc Integrity check method applied to electronic device and circuit for performing integrity check in electronic device
CN101999123A (zh) * 2007-12-17 2011-03-30 先进微装置公司 用于片上装置管理的已知优良程序代码
CN101872318A (zh) * 2009-04-22 2010-10-27 群联电子股份有限公司 用于快闪记忆体的资料存取方法及其储存***与控制器
TW201227297A (en) * 2010-12-10 2012-07-01 Sandisk Technologies Inc Method and system for hijacking writes to a non-volatile memory

Also Published As

Publication number Publication date
US8867289B2 (en) 2014-10-21
US20140126313A1 (en) 2014-05-08
TW201419294A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
TWI497511B (zh) 具嵌入式非揮發性記憶體之晶片及其測試方法
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JPH01201736A (ja) マイクロコンピュータ
CN110120242B (zh) 存储器测试方法、装置、计算机设备以及存储介质
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
US7398439B2 (en) Semiconductor device with memory and method for memory test
JP2018082169A (ja) 自己テスト可能な集積回路装置及び集積回路を自己テストする方法
US7493519B2 (en) RRAM memory error emulation
US9256505B2 (en) Data transformations to improve ROM yield and programming time
JP2005332436A (ja) 半導体装置及びそのテスト方法
US20150095728A1 (en) Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
KR20140013893A (ko) 메모리 코어 트레이닝 방법 및 메모리 시스템
TWI677876B (zh) 應用於快閃記憶體控制器的編碼器自我測試電路及相關的方法
US20210249096A1 (en) Memory test apparatus and testing method thereof
CN115659883A (zh) 用于存储器控制器的验证装置、验证方法、存储介质及芯片
US20060090105A1 (en) Built-in self test for read-only memory including a diagnostic mode
KR100632338B1 (ko) 반도체 장치 및 그 시험 방법
JP7425839B2 (ja) フェイルセーフｉｃ製造テスト
TWI789137B (zh) 資料處理系統和從記憶體讀取指令的指令資料的方法
TWI697906B (zh) 應用於快閃記憶體控制器的編碼器自我測試電路及相關的方法
TWI801954B (zh) 晶片及其設計方法與故障分析方法
KR101212762B1 (ko) 반도체 장치 및 그의 테스트 방법
CN115376601A (zh) 检测闪存模块的方法及相关的***芯片
TWI553648B (zh) 具自我驗證功能的積體電路、其驗證方法及產生自我測試特徵值調整碼的方法