TWI494812B - 觸控積體電路裝置 - Google Patents

觸控積體電路裝置 Download PDF

Info

Publication number
TWI494812B
TWI494812B TW102120887A TW102120887A TWI494812B TW I494812 B TWI494812 B TW I494812B TW 102120887 A TW102120887 A TW 102120887A TW 102120887 A TW102120887 A TW 102120887A TW I494812 B TWI494812 B TW I494812B
Authority
TW
Taiwan
Prior art keywords
pads
signal
integrated circuit
terminal
circuit device
Prior art date
Application number
TW102120887A
Other languages
English (en)
Other versions
TW201447664A (zh
Inventor
Shih Feng Huang
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Priority to TW102120887A priority Critical patent/TWI494812B/zh
Priority to CN201310269117.5A priority patent/CN104238796B/zh
Publication of TW201447664A publication Critical patent/TW201447664A/zh
Application granted granted Critical
Publication of TWI494812B publication Critical patent/TWI494812B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Position Input By Displaying (AREA)
  • Combinations Of Printed Boards (AREA)

Description

觸控積體電路裝置
本發明是有關於一種積體電路裝置，且特別是有關於一種觸控積體電路裝置。
現今許多具有觸控螢幕(touch screen)的電子產品，例如平板電腦(tablet)、智慧手機(smart phone)與筆記型電腦，已採用觸控感測基板來作為輸入裝置(input device)。觸控感測基板一般具有多條感測走線、多條驅動走線以及感測陣列，而感測陣列具有多個感測電極。感測走線與驅動走線分別連接感測陣列中在第一方向與第二方向上之感測電極，其中第一方向與第二方向垂直。
目前有些電子產品需要較大尺寸的觸控感測基板。然而，觸控感測基板的尺寸越大，需要越長的感測走線及驅動走線，造成訊號傳輸的阻抗過高而影響準確性。對此，目前有些觸控感測基板的佈線(layout)會設計成第一方向上之感測電極的兩端透過感測走線而連接兩個接墊，第二方向上之感測電極的兩端透過驅動走線而連接其他兩個接墊。
用以電連接觸控感測基板的軟性印刷電路板(FPC)會在其內部設計短路線路，使第一方向上之感測電極的兩端彼此電連接，第二方向上之感測電極的兩端彼此電連接。然而，上述短路線路會佔據軟性印刷電路板較多面積，迫使增加軟性印刷電路板的尺寸，進而提高成本。
本發明提供一種觸控積體電路裝置，其應用於觸控感測基板，並用以改善上述短路線路佔據軟性印刷電路板較多面積的問題。
本發明其中一實施例提出一種觸控積體電路裝置，其用於電連接觸控感測基板(touch sensor substrate)。觸控感測基板具有多個第一接墊與多個第二接墊，而觸控積體電路裝置包括裸晶。此裸晶包括裸晶本體、多個第一信號墊以及多個第二信號墊。裸晶本體具有一平面。這些第一信號墊與這些第二信號墊裸露於平面。這些第二信號墊與這些第一信號墊相互電性絕緣，而這些第一信號墊形成多個第一端子組。這些第一信號墊的數量為這些第一端子組的數量的兩倍，其中各個第一端子組具有兩個第一信號墊，而同一個第一端子組中的兩個第一信號墊彼此電性導通。這些第一信號墊個別電連接這些第一接墊，而這些第二信號墊個別電連接這些第二接墊。
本發明另一實施例提出一種觸控積體電路裝置，其包括裸晶以及載板。裸晶具有多個第一信號墊與多個第二信號墊。載板包括基板、多個第一上接合墊、多個第二上接合墊、多個第一下接合墊以及多個第二下接合墊。基板具有第一結合面以及相對第一結合面的第二結合面，而裸晶裝設於第一結合面上。這些第一上接合墊與第二上接合墊皆裸露於第一結合面。這些第一上接合墊分別連接這些第一信號墊，而這些第二上接合墊分別連接這些第二信號墊。這些第一上接合墊與這些第二上接合墊相互電性絕緣。這些第一下接合墊與這些第二下接合墊皆裸露於第二結合面。這些第一下接合墊分別電連接這些第一上接合墊，而這些第二下接合墊分別電連接這些第二上接合墊。這些第一下接合墊的數量為這些第一上接合墊的數量的兩倍，而各個第一上接合墊與每兩個第一下接合墊電性導通。
本發明另一實施例提出一種觸控積體電路裝置，其用於連接上述觸控感測基板。觸控積體電路裝置包括多個第一端子墊與多個第二端子墊，其中第一端子墊與第二端子墊皆為信號墊。這些第一端子墊用於分別電連接這些第一接墊。這些第一端子墊的數量 與這些第一接墊的數量相同，而這些第一端子墊的數量為偶數，其中每兩個第一端子墊形成一個第一端子對，而同一個第一端子對中的兩個第一端子墊彼此電性導通。這些第二端子墊用於分別電連接這些第二接墊，且這些第二端子墊的數量與這些第二接墊的數量相同。
基於上述，利用每兩個彼此電性導通的信號墊(例如第一端子墊、第一信號墊或第一下接合墊)，本發明能在裸晶或載板內設計短路線路，以減輕觸控感測基板的電阻對觸控電路運作的影響，同時改善上述軟性印刷電路板之短路線路所造成的問題。相較於習知技術，本發明有助於縮小這類具觸控螢幕之電子產品的體積，並能降低成本。
10‧‧‧觸控感測基板
20‧‧‧異方向性導電膜
21‧‧‧導電粒子
40‧‧‧電路板
41、51、52‧‧‧接墊
50‧‧‧軟式電路基板
200、300、400a、400b‧‧‧觸控積體電路裝置
213a、442‧‧‧平面
225a、225b、431、432‧‧‧連線
210、310‧‧‧裸晶
211、311、410‧‧‧第一信號墊
212、312、420‧‧‧第二信號墊
213、440‧‧‧裸晶本體
220、320‧‧‧載板
221、B21‧‧‧第一下接合墊
222、B22‧‧‧第二下接合墊
223、B11‧‧‧第一上接合墊
224、B12‧‧‧第二上接合墊
226、322‧‧‧基板
226a‧‧‧第一結合面
226b‧‧‧第二結合面
324‧‧‧內連線結構
330‧‧‧模封塊
B1‧‧‧導電凸塊
I1、I2‧‧‧內層電路層
P1、P2、P3‧‧‧導電柱
P11‧‧‧第一接墊
S1‧‧‧焊料塊
圖1A是本發明另一實施例的觸控積體電路裝置的俯視示意圖。
圖1B是圖1A中沿線I-I剖面所繪製的剖面示意圖。
圖1C是圖1A中沿線II-II剖面所繪製的剖面示意圖。
圖2A是本發明另一實施例的觸控積體電路裝置的俯視示意圖。
圖2B是圖2A中沿線III-III剖面所繪製的剖面示意圖。
圖3是本發明另一實施例的觸控積體電路裝置的底視示意圖。
圖4是本發明另一實施例的觸控積體電路裝置的底視示意圖。
圖1A是本發明一實施例的觸控積體電路裝置的俯視示意圖。請參閱圖1A，觸控積體電路裝置200可以應用於觸控輸入裝置(touch input device)，其例如是觸控螢幕或觸控板(touchpad)。上述觸控板為不透光的觸控輸入裝置，其可以作為筆記型電腦的輸入裝置。另外，觸控積體電路裝置200也可以應用於圖形輸入板(graphics tablet)。
觸控積體電路裝置200連接觸控感測基板10，以使電信號能在觸控積體電路裝置200與觸控感測基板10之間傳輸。此外，觸 控感測基板10可為電容式觸控感測基板(capacitive touch sensor substrate)或電阻式觸控感測基板(resistive touch sensor substrate)。
圖1B是圖1A中沿線I-I剖面所繪製的剖面示意圖。請參閱圖1A與圖1B，觸控感測基板10具有多個第一接墊P11與多個第二接墊(未繪示)，其中第一接墊P11與第二接墊二者的結構係相同。此外，觸控感測基板10更具有多條感測走線、多條驅動走線以及感測陣列(感測走線、驅動走線及感測陣列皆未繪示)。第一接墊P11經由感測走線與感測陣列相連接，而第二接墊經由驅動走線與感測陣列相連接。其中，本實施例之感測陣列中在第一方向上的感測電極用以接收感測信號，且第一方向上之感測電極的兩端分別連接兩個第一接墊P11。在第二方向上的感測電極用以輸出驅動信號，且第二方向上之感測電極的兩端分別連接兩個第二接墊。
觸控積體電路裝置200係包括裸晶210與載板220，其中裸晶210裝設在載板220上，並電連接載板220。這裡及後續內容所說的裸晶皆是指經過切割(dicing)，但還沒有封裝(packaged)的晶圓(wafer)。載板220為單層電路板(single layer circuit board)，並且為軟膜基板(film)。所以，載板220具有可撓曲性。此外，裸晶210可利用晶粒軟模封裝(Chip On Film，COF)的方法裝設在載板220上。
載板220包括多個第一下接合墊221、多個第二下接合墊222、多個第一上接合墊223以及多個第二上接合墊224，其中第一下接合墊221與第二下接合墊222兩者的結構相同，而第一上接合墊223與第二上接合墊224兩者的結構相同。這些第一下接合墊221分別電連接這些第一上接合墊223，而這些第二下接合墊222分別電連接這些第二上接合墊224。
在本實施例中，第二下接合墊222的數量與第二上接合墊224的數量相等，而第一下接合墊221的數量為第一上接合墊223的 數量的兩倍，所以第一下接合墊221的數量為偶數。各個第一上接合墊223與每兩個第一下接合墊221電性導通，且第一上接合墊223可以與第二上接合墊224相互電性絕緣。此外，這些第一上接合墊223可以彼此電性絕緣，而這些第二上接合墊224可以彼此電性絕緣。
載板220更包括多條連線225a以及多條連線225b。各條連線225a連接每一個第一上接合墊223與每兩個第一下接合墊221，而利用連線225a能使載板220內形成短路線路，二個第一下接合墊221電連接一個第一上接合墊223。各條連線225b連接每一個第二上接合墊224與每一個第二下接合墊222，以使這些第二下接合墊222分別電連接這些第二上接合墊224。此外，連線225a與連線225b兩者的線寬介於0.01公厘至0.1公厘之間。
由於載板220為單層電路板，所以載板220只具有一層電路層，而連線225a、連線225b、第一下接合墊221、第二下接合墊222、第一上接合墊223以及第二上接合墊224為上述電路層的其中一部分。
載板220能連接觸控感測基板10。具體而言，載板220更包括基板226，而連線225a與連線225b皆位於基板226內，其中構成基板226的材料可為具有可撓性的高分子材料，例如聚醯亞胺(Polymide，PI)，且基板226可由兩層高分子材料層堆疊而形成。
基板226具有第一結合面226a與相對第一結合面226a的第二結合面226b，其中這些第一下接合墊221皆裸露於第二結合面226b，如圖1B所示。由於第一下接合墊221與第二下接合墊222兩者的結構相同，因此第二下接合墊222的剖面結構如同圖1B所示的第一下接合墊221，即第二下接合墊222也皆裸露於第二結合面226b。
第一下接合墊221係為用於電連接第一接墊P11的第一端子墊，而第二下接合墊222係為用於電連接第二接墊的第二端子墊， 其中每兩個第一端子墊(第一下接合墊221)形成一個第一端子對，而同一個第一端子對中的兩個第一端子墊彼此電性導通。此外，第一下接合墊221與第二下接合墊222彼此電性絕緣。
第一下接合墊221與第一接墊P11之間，以及第二下接合墊222與第二接墊之間的電連接方式有多種。例如，第一下接合墊221與第二下接合墊可利用焊料塊來分別電連接第一接墊P11與第二接墊。在本實施例中，這些第一下接合墊221與第二下接合墊222亦可採用異方向性導電膜(ACF)20來分別電連接第一接墊P11與第二接墊。利用異方向性導電膜20所含有的多個導電粒子21，使第一下接合墊221得以與第一接墊P11電性導通，第二下接合墊222得以與第二接墊電性導通。
圖1C是圖1A中沿線II-II剖面所繪製的剖面示意圖。請參閱圖1A與圖1C，裸晶210包括多個第一信號墊211、多個第二信號墊212以及裸晶本體213。裸晶本體213具有平面213a，本實施例中平面213a係為裸晶本體213之底面，而第一信號墊211與第二信號墊212皆裸露於平面213a。此外，第二信號墊212與第一信號墊211相互電性絕緣。
這些第一上接合墊223與這些第二上接合墊224皆裸露於第一結合面226a，而裸晶210裝設於第一結合面226a上。這些第一上接合墊223分別電性導通這些第一信號墊211，而這些第二上接合墊224分別電性導通這些第二信號墊212。
在本實施例中，第一上接合墊223以及第二上接合墊224可以利用多個導電凸塊(conductive bump)B1來電連接第一信號墊211與第二信號墊212，如圖1C所示，其中導電凸塊B1會凸出第一結合面226a，而構成導電凸塊B1的材料可以是金、銀或銅等具有高導電率的金屬材料。
不過，在其他實施例中，第一上接合墊223與第二上接合墊224也可不採用導電凸塊B1，而改用焊料塊、異方向性導電膜20 (請參閱圖1B)或金屬膠(例如銀膠或錫膏)來電連接第一信號墊211與第二信號墊212。
這些第一信號墊211可以是多個信號接收端，而這些第二信號墊212可以是多個信號發射端。因此，裸晶210能從這些第二信號墊212發出驅動信號，而此驅動信號能經由第二上接合墊224、連線225b以及第二下接合墊222輸入至觸控感測基板10的感測電極。此外，裸晶210能從這些第一信號墊211接收來自觸控感測基板10感測電極所輸出的感測信號。
在本實施例的觸控感測基板10中，上述感測電極條的兩端會經由感測走線而電連接兩個第一下接合墊221，其中這兩個第一下接合墊221連接同一條連線225a。因此，利用載板220內的這些連線225a，裸晶210能與這些感測走線並聯，以降低觸控積體電路裝置200與感測走線之間的電阻。
須說明的是，在本實施例中，第一信號墊211為信號接收端，而第二信號墊212為信號發射端。然而，在其他實施例中，第一信號墊211可以是信號發射端，而第二信號墊212可以是信號接收端。在第一信號墊211為信號發射端，而第二信號墊212為信號接收端的情況中，兩個第一信號墊211經由一條連線225a而電連接同一條驅動電極條。因此，利用連線225a，裸晶210可以從兩個第一信號墊211發出相同的驅動信號至其中一條驅動電極條的兩端，以增加驅動信號的功率，減少驅動信號失真的程度。
基於上述，連線225a能在載板220內形成短路線路，且連線225a與連線225b兩者的線寬介於0.01公厘至0.1公厘之間。這樣的線寬小於習知軟性印刷電路板的走線寬度，因而利於縮小載板220的尺寸。相較於習知軟性印刷電路板，載板220具有較小的尺寸以及較低的成本。如此，觸控積體電路裝置200不僅能減輕觸控感測基板10的電阻對觸控電路運作的影響，同時還有助於縮小電子產品的體積以及降低成本。
圖2A是本發明另一實施例的觸控積體電路裝置的俯視示意圖，而圖2B是圖2A中沿線III-III剖面所繪製的剖面示意圖。請參閱圖2A與圖2B，觸控積體電路裝置300包括裸晶310與載板320，而裸晶310裝設在載板320上，並電連接載板320。裸晶310包括多個第一信號墊311與多個第二信號墊312，而第一信號墊311可與第二信號墊312相互電性絕緣。
載板320包括多個第一下接合墊B21、多個第二下接合墊B22、多個第一上接合墊B11以及多個第二上接合墊B12，其中第一下接合墊B21與第一上接合墊B11電性導通，而第二下接合墊B22與第二上接合墊B12電性導通。此外，第一上接合墊B11可與第二上接合墊B12相互電性絕緣，而第一下接合墊B21可與第二下接合墊B22相互電性絕緣。
在裸晶310裝設在載板320上之後，第一信號墊311會電連接第一上接合墊B11，而第二信號墊312會電連接第二上接合墊B12，其中第一信號墊311與第二信號墊312可利用焊料塊S1或異方向性導電膜20(如圖1B所示)等方式來電連接第一上接合墊B11與第二上接合墊B12。
載板320可以裝設在電路板40上，其中第一下接合墊B21與第二下接合墊B22可以利用焊料塊S1或異方向性導電膜20等方式來電連接電路板40的接墊41。另外，觸控積體電路裝置300可以包括模封塊(molding compound)330，而模封塊330包覆並密封裸晶310。此外，裸晶310、模封塊330及載板320可以形成一塊封裝晶片(packaged chip)。
電路板40可為硬式電路基板，並電連接一片軟式電路基板50，其中電路板40與軟式電路基板50可以整合成一塊軟硬電路板(flexible rigid circuit board)。軟式電路基板50具有多個接墊51與52。接墊51係為用於電連接第一接墊P11的第一端子墊，而接墊52係為用於電連接第二接墊的第二端子墊，其中接墊51 與52二者數量皆為偶數。每兩個第一端子墊(接墊51)形成一個第一端子對，而同一個第一端子對中的兩個第一端子墊彼此電性導通。每兩個第二端子墊(接墊52)形成一個第二端子對，而同一個第二端子對中的兩個第二端子墊彼此電性導通。接墊51與接墊52可分別利用焊料塊S1、異方向性導電膜20或金屬膠來電連接觸控感測基板10的第一接墊P11(請參考圖1B)與第二接墊。此外，接墊51與接墊52彼此電性絕緣。
本實施例的觸控積體電路裝置300與前述實施例的觸控積體電路裝置200相似。例如，第一信號墊311的電性功能與第一信號墊211的電性功能相同，而第二信號墊312的電性功能與第二信號墊212的電性功能相同。因此，觸控積體電路裝置200與300兩者皆具備且已說明過的相同特徵以下不再重複贅述，而以下將針對兩者的主要差異進行說明。
觸控積體電路裝置200與300兩者的主要差異在於：載板320為多層電路板(multilayer circuit board)，且為硬式電路基板(rigid circuit substrate)。裸晶310可利用覆晶(flip chip，如圖2B所示)或打線(wire bonding)的方法裝設在載板320上。具體而言，載板320更包括基板322與內連線結構324，其中基板322例如是由多層絕緣層堆疊所形成(未標示)，而此絕緣層的主要材料例如是環氧樹脂(epoxy)。內連線結構324位於基板322內，並連接第一上接合墊B11、第二上接合墊B12、第一下接合墊B21與第二下接合墊B22，以使第一上接合墊B11電連接第一下接合墊B21，第二上接合墊B12電連接第二下接合墊B22。
在本實施例中，載板320為具有四層電路層的電路板。詳細而言，內連線結構324包括兩層內層電路層I1與I2以及多個導電柱P1、P2與P3，其中這些內層電路層I1與I2連接這些導電柱P1、P2與P3。這些導電柱P1分別連接這些第一上接合墊B11與這些第二上接合墊B12，而這些導電柱P3分別連接這些第一下接合墊 B21與這些第二下接合墊B22。導電柱P2連接在內層電路層I1與I2之間，其中內層電路層I1位在這些導電柱P1與這些導電柱P2之間，而內層電路層I2位在這些導電柱P2與這些導電柱P3之間。
內層電路層I1連接這些導電柱P2，並使每兩根導電柱P2能彼此電性導通，而這兩根彼此電性導通的導電柱P2會分別透過內層電路層I2與導電柱P3而電連接兩個第一下接合墊B21或兩個第二下接合墊B22。如此，利用導電柱P1、P2及P3與內層電路層I1及I2，每兩個第一下接合墊B21能彼此電性導通，或者每兩個第二下接合墊B22能彼此電性導通。
內層電路層I1連接導電柱P1，而各根導電柱P2經由內層電路層I2而電連接各根導電柱P3。由於導電柱P2連接在內層電路層I1與I2之間，因此利用導電柱P2、內層電路層I1、I2以及導電柱P3能使載板320內形成短路線路，使每一個第一上接合墊B11電連接每兩個第一下接合墊B21，而每一個第二上接合墊B12電連接每兩個第二下接合墊B22。
承上述，在第一信號墊311電連接第一上接合墊B11之後，每一個第一信號墊311會與兩個第一下接合墊B21電性導通。在第二信號墊312電連接第二上接合墊B12之後，每一個第二信號墊312會與兩個第二下接合墊B22電性導通。當裸晶310從第一信號墊311與第二信號墊312發出及接收觸控信號時，利用內連線結構324，可以降低觸控積體電路裝置300與觸控感測基板10的感測走線之間的電阻，而且也能增加驅動信號的功率，以減少驅動信號及感測信號兩者失真的程度。
此外，載板320利用內連線結構324能使其尺寸縮小。相較於習知軟性印刷電路板，載板320可具有較小的尺寸以及較低的成本。如此，觸控積體電路裝置300不僅能減輕觸控感測基板10的電阻對觸控電路運作的影響，同時還有助於縮小電子產品的體積以及降低成本。
須說明的是，在本實施例中，內連線結構324能讓每兩個第一下接合墊B21彼此電性導通，以及讓每兩個第二下接合墊B22彼此電性導通。然而，在其他實施例中，內連線結構324可以讓這些第一上接合墊B11彼此電性絕緣，或是讓這些第二上接合墊B12彼此電性絕緣。此外，內連線結構324可讓第一上接合墊B11與第一下接合墊B21一對一地電連接，第二上接合墊B12與第二下接合墊B22一對二地電連接；或是讓第二上接合墊B12與第二下接合墊B22一對一地電連接，第一上接合墊B11與第一下接合墊B21一對二地電連接。
在本實施例中，載板320為具有四層電路層的電路板，而導電柱P1、P2以及P3皆形成在導電盲孔(conductive via)內。然而，在其他實施例中，載板320可以是單層電路板、雙面電路板(double-sided circuit board)或具有三層或四層以上電路層的電路板，而內連線結構324可以更包括至少一根形成在導電通孔(conductive through hole)內的導電柱。或者，導電柱P2可以是形成在埋孔(buried hole)內。
圖3是本發明另一實施例的觸控積體電路裝置的底視示意圖。請參閱圖3，觸控積體電路裝置400a包括裸晶，並能電連接以上實施例中的觸控感測基板10(請參考圖1A與圖1B)。裸晶包括多個第一信號墊410、多個第二信號墊420以及裸晶本體440。第一信號墊410與第二信號墊420二者的電性功能分別相同於圖3D中第一信號墊211與第二信號墊212二者的電性功能，即第一信號墊410與第二信號墊420能發出驅動及接收觸控信號。
裸晶本體440具有平面442，本實施例中平面442係為裸晶本體440之底面，而這些第一信號墊410與這些第二信號墊420皆裸露於平面442。上述裸晶可裝設在載板(未繪示)上，而此載板能連接觸控感測基板10，其中載板可為軟膜基板或硬式電路基板。硬式電路板可以與軟式電路基板整合成一塊軟硬電路板，而 此軟式電路基板可以利用焊料塊、金屬膠或異方向性導電膜來電連接觸控感測基板10。此外，觸控積體電路裝置400a的裸晶也可以不利用任何載板，直接裝設在觸控感測基板10上。
在觸控積體電路裝置400a電連接觸控感測基板10，其中第一信號墊410與第二信號墊420兩者能利用上述載板來電連接第一接墊P11與第二接墊。或者，第一信號墊410與第二信號墊420兩者也可以利用焊料塊或金屬膠而電連接第一接墊P11與第二接墊(請參考圖1B)。
另外，第一信號墊410與第二信號墊420相互電性絕緣，而每兩個第一信號墊410彼此電性導通，其中這兩個彼此電性導通的第一信號墊410形成一個第一端子組，因此這些第一信號墊410的數量為這些第一端子組的數量的兩倍。具體而言，裸晶更包括多條連線431，而這些連線431可以配置於平面442上，其中連線431可以是平面442上的走線。
承上述，各條連線431連接兩個第一信號墊410，以使這兩個第一信號墊410彼此電連接，從而形成一個第一端子組。所以，在本實施例中，第一端子組不僅具有兩個第一信號墊410，而且還具有一條連線431，以至於連線431的數量等於第一端子組的數量。此外，在本實施例中，各個第一端子組中的兩個第一信號墊410與其他第一端子組中的第一信號墊410相互電性絕緣。
與圖1A中的觸控積體電路裝置200的功效相同，當第一信號墊410為信號接收墊時，觸控感測基板10之第一方向感測電極的兩端可分別電連接同一第一端子組的兩個第一信號墊410。如此，觸控積體電路裝置400a線路之間的電阻能降低，進而幫助減少感測信號失真的程度。
此外，當第一信號墊410為信號發射墊時，觸控感測基板10的其中一條驅動電極條的兩端可以分別經由兩條驅動走線而電連接同一第一端子組的兩個第一信號墊410，以使觸控積體電路裝置 400a可以經由兩個第一信號墊410發出相同的驅動信號至上述驅動電極條的兩端。如此，可以增加驅動信號的功率，從而減少驅動信號失真的程度。
須說明的是，在本實施例中，連線431為平面442上的走線，但是在其他實施例中，連線431可以不是走線，例如這些連線431可以是重新分佈層(RDL)，或是裸晶裡面的內部電路。因此，以上所述的連線431並不限定只能是走線。
圖4是本發明另一實施例的觸控積體電路裝置的底視示意圖。請參閱圖4，本實施例的觸控積體電路裝置400b與前述實施例的觸控積體電路裝置400a相似。例如，觸控積體電路裝置400b包括裸晶，而此裸晶也包括多個第一信號墊410、多個第二信號墊420、連線431以及裸晶本體440，且裸晶可裝設在載板(例如軟膜基板或硬式電路基板)上。因此，以下內容將著重在敘述觸控積體電路裝置400a與400b之間的差異。至於觸控積體電路裝置400a與400b兩者皆具備且已說明過的相同特徵，則不再重複贅述。
有別於前述實施例的觸控積體電路裝置400a，在本實施例中，不僅每兩個第一信號墊410彼此電性導通，而且每兩個第二信號墊420彼此電性導通，其中這兩個彼此電性導通的第二信號墊420形成一個第二端子組，因此這些第二信號墊420的數量為這些第二端子組的數量的兩倍。詳細而言，本實施例的裸晶更包括多條連線432，而連線432可為配置於平面442上的走線、重新分佈層或裸晶裡面的內部電路。
承上述，各條連線432連接兩個第二信號墊420，以使這兩個第二信號墊420彼此電連接，從而形成一個第二端子組。所以，在本實施例中，第二端子組不僅具有兩個第二信號墊420，而且還具有一條連線432。此外，在本實施例中各個第二端子組中的兩個第二信號墊420與其他第二端子組中的第二信號墊420相互電性絕緣。
由此可知，在觸控積體電路裝置400b中，由於每兩個第一信號墊410彼此電性導通，每兩個第二信號墊420彼此電性導通，因此觸控積體電路裝置400b能與觸控感測基板10的感測走線並聯，並能發出相同的驅動信號至其中一條驅動電極條的兩端。如此，不僅可降低感測信號的損耗，且還能增加驅動信號的功率，以幫助減少感測信號與驅動信號兩者失真的程度。此外，連線431與432能在裸晶內形成短路線路，因此相較於習知軟性印刷電路板，觸控積體電路裝置400a與400b更能有效地縮小電子產品的體積以及降低成本。
綜上所述，本發明利用每兩個彼此電性導通的信號墊(例如第一信號墊或第一下接合墊)能在裸晶或載板內設計短路線路，以減輕觸控感測基板的電阻對觸控電路運作的影響，同時還能具有縮小體積的功效，有利於幫助具觸控螢幕之電子產品的體積縮小，並且還能有效地降低成本。
為了能更進一步瞭解本發明的技術、方法及功效，請參閱以下有關本發明的詳細說明與圖式。相信以下內容應可讓本領域的通常知識者瞭解本發明的特徵與技術手段。然而，必須說明的是，以下內容以及所附圖式僅提供參考以及舉例說明，並非用來限制本發明的權利範圍。
10‧‧‧觸控感測基板
200‧‧‧觸控積體電路裝置
210‧‧‧裸晶
220‧‧‧載板
221‧‧‧第一下接合墊
222‧‧‧第二下接合墊
223‧‧‧第一上接合墊
224‧‧‧第二上接合墊
225a、225b‧‧‧連線

Claims (23)

  1. 一種觸控積體電路裝置，用於電連接一觸控感測基板，該觸控感測基板具有多個第一接墊與多個第二接墊，而該觸控積體電路裝置包括：一裸晶，包括：一裸晶本體，具有一平面；多個第一信號墊，裸露於該平面；以及多個第二信號墊，裸露於該平面，並與該些第一信號墊相互電性絕緣，該些第一信號墊形成多個第一端子組，而該些第一信號墊的數量為該些第一端子組的數量的兩倍，其中各該第一端子組具有兩個第一信號墊，而同一個第一端子組中的該兩個第一信號墊彼此電性導通，該些第一信號墊個別電連接該些第一接墊，而該些第二信號墊個別電連接該些第二接墊。
  2. 如申請專利範圍第1項所述之觸控積體電路裝置，其中各個第一端子組中的該兩個第一信號墊與其他該些第一信號墊相互電性絕緣。
  3. 如申請專利範圍第1項所述之觸控積體電路裝置，其中該裸晶更包括：多條連線，各條連線連接同一個第一端子組中的該兩個第一信號墊，該些連線配置於該平面上。
  4. 如申請專利範圍第1項所述之觸控積體電路裝置，其中該些第二信號墊形成多個第二端子組，而該些第二信號墊的數量為該些第二端子組的數量的兩倍，其中各該第二端子組具有兩個第二信號墊，而同一個第二端子組中的該兩個第二信號墊彼此電性導通。
  5. 如申請專利範圍第4項所述之觸控積體電路裝置，其中各個第二端子組中的該兩個第二信號墊與其他該些第二信號墊相互 電性絕緣。
  6. 如申請專利範圍第4項所述之觸控積體電路裝置，其中該裸晶更包括：多條連線，各條連線連接同一個第二端子組中的該兩個第二信號墊，該些連線配置於該平面上。
  7. 如申請專利範圍第1項所述之觸控積體電路裝置，其中該些第一信號墊為多個信號接收端，而該些第二信號墊為多個信號發射端。
  8. 如申請專利範圍第1項所述之觸控積體電路裝置，其中該些第一信號墊為多個信號發射端，而該些第二信號墊為多個信號接收端。
  9. 如申請專利範圍第1項所述之觸控積體電路裝置，更包括一載板，該裸晶裝設在該載板上。
  10. 如申請專利範圍第9項所述之觸控積體電路裝置，其中該載板為軟膜基板或硬式電路基板。
  11. 一種觸控積體電路裝置，包括：一裸晶，具有多個第一信號墊與多個第二信號墊；一載板，包括：一基板，具有一第一結合面以及一相對該第一結合面的第二結合面，而該裸晶裝設於該第一結合面上；多個第一上接合墊，裸露於該第一結合面，並分別連接該些第一信號墊；多個第二上接合墊，裸露於該第一結合面，並分別連接該些第二信號墊，其中該些第一上接合墊與該些第二上接合墊相互電性絕緣；多個第一下接合墊，裸露於該第二結合面，並且分別電連接該些第一上接合墊，其中該些第一下接合墊的數量為該些第一上接合墊的數量的兩倍，而各該第一上接合墊與每兩 個第一下接合墊電性導通；以及多個第二下接合墊，裸露於該第二結合面，並且分別電連接該些第二上接合墊。
  12. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該載板為多層電路板，並更包括一位於該基板內的內連線結構，該內連線結構連接該些第一上接合墊、該些第二上接合墊、該些第一下接合墊與該些第二下接合墊，並使該些第一上接合墊電連接該些第一下接合墊，以及使該些第二上接合墊電連接該些第二下接合墊。
  13. 如申請專利範圍第12項所述之觸控積體電路裝置，其中該內連線結構包括多層內層電路層與多個導電柱，該些導電柱分別連接該些第一上接合墊、該些第二上接合墊、該些第一下接合墊與該些第二下接合墊，而該些內層電路層連接該些導電柱，並使該些第一上接合墊電連接該些第一下接合墊，以及使該些第二上接合墊電連接該些第二下接合墊。
  14. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該些第一上接合墊彼此電性絕緣。
  15. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該載板為軟膜基板，並更包括多條位於該基板內的連線，各該第一上接合墊經由該連線連接兩個第一下接合墊。
  16. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該些第二上接合墊彼此電性絕緣。
  17. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該些第二下接合墊的數量為該些第二上接合墊的數量的兩倍，而各該第二上接合墊與每兩個第二下接合墊電性導通。
  18. 如申請專利範圍第17項所述之觸控積體電路裝置，其中該載板為軟膜基板，並更包括多條位於該基板內的連線，各該第二上接合墊經由該連線連接兩個第二下接合墊。
  19. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該些第一信號墊為多個信號接收端，而該些第二信號墊為多個信號發射端。
  20. 如申請專利範圍第11項所述之觸控積體電路裝置，其中該些第一信號墊為多個信號發射端，而該些第二信號墊為多個信號接收端。
  21. 一種觸控積體電路裝置，用於連接一觸控感測基板，其中該觸控感測基板具有多個第一接墊與多個第二接墊，該觸控積體電路裝置包括：多個第一端子墊，用於分別電連接該些第一接墊，該些第一端子墊的數量與該些第一接墊的數量相同，而該些第一端子墊的數量為偶數，其中每兩個第一端子墊形成一個第一端子對，而同一個第一端子對中的該兩個第一端子墊彼此電性導通；以及多個第二端子墊，用於分別電連接該些第二接墊，該些第二端子墊的數量與該些第二接墊的數量相同；其中該些第一端子墊為多個信號接收墊，而該些第二端子墊為多個信號發射墊；或者，該些第一端子墊為多個信號發射墊，而該些第二端子墊為多個信號接收墊。
  22. 如申請專利範圍第21項所述之觸控積體電路裝置，其中該些第二端子墊的數量為偶數，而每兩個第二端子墊形成一個第二端子對，而同一個第二端子對中的該兩個第二端子墊彼此電性導通。
  23. 如申請專利範圍第21項所述之觸控積體電路裝置，其中該些第一端子墊與該些第二端子墊相互電性絕緣。
TW102120887A 2013-06-13 2013-06-13 觸控積體電路裝置 TWI494812B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102120887A TWI494812B (zh) 2013-06-13 2013-06-13 觸控積體電路裝置
CN201310269117.5A CN104238796B (zh) 2013-06-13 2013-06-28 触控集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102120887A TWI494812B (zh) 2013-06-13 2013-06-13 觸控積體電路裝置

Publications (2)

Publication Number Publication Date
TW201447664A TW201447664A (zh) 2014-12-16
TWI494812B true TWI494812B (zh) 2015-08-01

Family

ID=52227022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120887A TWI494812B (zh) 2013-06-13 2013-06-13 觸控積體電路裝置

Country Status (2)

Country Link
CN (1) CN104238796B (zh)
TW (1) TWI494812B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964613B2 (en) 2018-04-09 2021-03-30 Invensense, Inc. Environmentally protected sensing device
US11027967B2 (en) 2018-04-09 2021-06-08 Invensense, Inc. Deformable membrane and a compensating structure thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102525875B1 (ko) * 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102543918B1 (ko) * 2018-06-08 2023-06-15 삼성디스플레이 주식회사 표시 장치
CN109976585B (zh) * 2019-03-28 2022-07-12 合肥鑫晟光电科技有限公司 电路板、触控显示装置
US11309246B2 (en) 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229464A1 (en) * 2006-03-30 2007-10-04 Apple Computer, Inc. Force Imaging Input Device and System
TWM369502U (en) * 2009-06-05 2009-11-21 Sitronix Technology Corp Touch panel apparatus
TWM381837U (en) * 2010-01-28 2010-06-01 He Wei Technology Co Ltd Touch control module
TW201044231A (en) * 2009-06-05 2010-12-16 Sitronix Technology Corp Touch panel
US20100320009A1 (en) * 2009-06-18 2010-12-23 Au Optronics Corporation Touch panel
TW201128480A (en) * 2010-02-10 2011-08-16 Cando Corp Electrostatic discharge protection structure for touch panel module
TW201200939A (en) * 2010-06-29 2012-01-01 Unidisplay Inc Touch panel
TW201205370A (en) * 2010-07-23 2012-02-01 Elan Microelectronics Corp Improved adhesion and curing manufacturing process for transparent touch panel
TW201232139A (en) * 2010-10-28 2012-08-01 E Ink Corp Electro-optic displays with touch sensors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313431B (en) * 2006-04-14 2009-08-11 Ritdisplay Corporatio Transparent touch panel
CN100495139C (zh) * 2007-10-10 2009-06-03 友达光电股份有限公司 触控面板及其制作方法
CN101706696B (zh) * 2009-11-05 2012-01-25 深超光电（深圳）有限公司 触控面板的制作方法以及母板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229464A1 (en) * 2006-03-30 2007-10-04 Apple Computer, Inc. Force Imaging Input Device and System
TWM369502U (en) * 2009-06-05 2009-11-21 Sitronix Technology Corp Touch panel apparatus
TW201044231A (en) * 2009-06-05 2010-12-16 Sitronix Technology Corp Touch panel
US20100320009A1 (en) * 2009-06-18 2010-12-23 Au Optronics Corporation Touch panel
TWM381837U (en) * 2010-01-28 2010-06-01 He Wei Technology Co Ltd Touch control module
TW201128480A (en) * 2010-02-10 2011-08-16 Cando Corp Electrostatic discharge protection structure for touch panel module
TW201200939A (en) * 2010-06-29 2012-01-01 Unidisplay Inc Touch panel
TW201205370A (en) * 2010-07-23 2012-02-01 Elan Microelectronics Corp Improved adhesion and curing manufacturing process for transparent touch panel
TW201232139A (en) * 2010-10-28 2012-08-01 E Ink Corp Electro-optic displays with touch sensors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964613B2 (en) 2018-04-09 2021-03-30 Invensense, Inc. Environmentally protected sensing device
US11027967B2 (en) 2018-04-09 2021-06-08 Invensense, Inc. Deformable membrane and a compensating structure thereof
TWI741277B (zh) * 2018-04-09 2021-10-01 美商伊凡聖斯股份有限公司 環境保護感測裝置

Also Published As

Publication number Publication date
CN104238796B (zh) 2017-07-11
CN104238796A (zh) 2014-12-24
TW201447664A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI494812B (zh) 觸控積體電路裝置
KR101726262B1 (ko) 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102041501B1 (ko) 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법
TW201248167A (en) Semiconductor device having chip crack detection structure
JP2006309161A5 (zh)
TW200950610A (en) Flat panel display
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
JP2009038112A (ja) プリント配線板構造および電子機器
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR101904926B1 (ko) 반도체 패키지
KR20140143056A (ko) 플렉시블 적층 패키지
JP5184740B2 (ja) 半導体チップパッケージ
KR20150024688A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102391249B1 (ko) 표시 장치
TWI588703B (zh) 觸控面板及其製造方法
CN110120387A (zh) 半导体封装
KR100686671B1 (ko) 도체 임피던스가 조립 중에 선택되는 반도체 패키지
WO2020156595A2 (zh) 柔性电路板及制作方法、显示装置、电路板结构及其显示面板
TWI502457B (zh) 觸控面板
KR101078744B1 (ko) 적층 반도체 패키지
TW201513747A (zh) 軟性電路板以及使用該軟性電路板的電子裝置
TWI773855B (zh) 薄膜基板結構、覆晶薄膜封裝以及封裝模組
KR102578797B1 (ko) 반도체 패키지
TWI536074B (zh) 電連接結構及陣列基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees