TWI485780B - 高崩潰電壓二極體及其形成方法 - Google Patents
高崩潰電壓二極體及其形成方法 Download PDFInfo
- Publication number
- TWI485780B TWI485780B TW096135161A TW96135161A TWI485780B TW I485780 B TWI485780 B TW I485780B TW 096135161 A TW096135161 A TW 096135161A TW 96135161 A TW96135161 A TW 96135161A TW I485780 B TWI485780 B TW I485780B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- conductivity type
- region
- protection device
- overvoltage protection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000015556 catabolic process Effects 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
本發明大體上係關於半導體裝置，特別是關於一種用以提供過電壓保護之多層半導體裝置。
使用小的電子元件製造通訊設備、電腦、家庭音響放大器、電視、及其他電子裝置有增加的趨勢，小的電子元件非常容易因為電氣能量的突然增加(例如瞬間的過電壓)而遭到損害。電力及傳輸線電壓的突波(surge)可以使電子裝置嚴重損傷或/且損壞。再者，修復及置換這些電子裝置可能非常昂貴。因此，在必要的時候能保護這些電子元件免於受到電力的突波是節省成本的有效方式。已經發展出如zener二極體及閘流電晶體(thyristor)等裝置來保護這些設備免於受到電力的突波或瞬間的過電壓。在電源供應器中，通常是使用類似於分立之參考電壓二極體(discrete voltage-reference diode)的分立裝置，被用來在瞬間高電壓危害到積體電路或類似結構之前抑制(suppress)瞬間高電壓。單純的pn接面一般而言並不能符合使崩潰運作逆向(reverse breakdown operation)的需求，因為實際上，在接觸到p及n區域的表面之接面處，無法預測逆向(reverse)崩潰發生的電壓。
圖1顯示揭示於UK專利申請Appl.2113907A中之兩層半導體接面二極體之類型，該二極體利用簡單的pn接
面，較能預測逆向崩潰電壓。此接面二極體包含n-型基板，及形成於n-型基板中之經擴散之p-型區域。此二極體具有習知之平面式接面，此平面式接面具有可選擇之平坦的中央區域及弧狀邊緣區域，中止於n-型基板之表面。埋入之n-型區域3位於n-型基板1中，鄰***面式接面的中央區域。p-型區域2具有較n-型基板1及埋入之n-型區域3更高的雜質濃度，而埋入之n-型區域3具有較基板1更高的雜質濃度。
圖2代表圖1之pn接面的雜質濃度曲線。如圖，p-型區域2從二極體的表面延展至約20微米深度，雜質濃度從1019
atom/cc變化至n-型基板1之雜質濃度，約為1015
atom/cc。埋入之n-型區域3從二極體的表面延展至約40微米深度，雜質濃度從1017
atom/cc變化至n-型基板1之雜質濃度。p-型區域2在15微米深度之處為主要(dominant)區域，較埋入之n-型區域3有較高的雜質濃度。從15至40微米深度之處為埋入之n-型區域3之主要區域。
埋入之n-型區域3之存在降低用於塊材中接面之逆向崩潰電壓。埋入之n-型區域3改變了接面的結構，以致於在逆向偏壓(bias)下，崩潰(breakdown)經由埋入區域3而發生。前述之專利申請亦同樣顯示，在4層二極體中，p-型陽極區域與基板1之底表面相接觸，且n-型陰極區域與p-型區域2相接觸。美國專利申請字號5516705中顯示相似的4層二極體，此二極體使用一系列與圖1之埋
入之n-型區域3相似的埋入區域。示於此專利中之4層二極體亦包含n-型陰極區域中的短路點(shorting dot)。短路點區域接近上層金屬接點，並且被用來改進閘控(gating)之溫度特性的正確性。
雖然習用半導體接面二極體使用埋入之n-型區域3(示於圖1)可以更能預測逆向崩潰電壓，但卻同時降低逆向崩潰電壓。然而，就許多的應用而言，有高的逆向崩潰電壓值為較佳。
依照本發明之一態樣，提出一種方法，用來製造多層過電壓保護裝置。此方法始於提出一種基板，此基板具有第一導電性型態之第一雜質濃度，用以界定中間區域層。使具有第二導電性型態之摻雜物以少於該第一雜質濃度之第二雜質濃度導入該基板。在該中間區域層之上表面形成具有第二導電性型態之上基極區域。在該中間區域層之下表面形成具有第二導電性型態之下基極區域。在該上基極區域之表面上形成具有第一導電性型態之第一射極區域。第一金屬接點與該上基極區域耦合且第二金屬接點與該下基極區域耦合。
依照本發明之另一態樣，在該第一射極區域提供複數個不連續之第一短路點區域。
依照本發明之另一態樣，該第一導電性型態為N-型且該第二導電性型態為P-型。
依照本發明之另一態樣，該第一導電性型態為P-型且該第二導電性型態為N-型。
依照本發明之另一態樣，該下基極區域之表面上形成具有第一導電性型態之第二射極區域。
依照本發明之另一態樣，在該第二射極區域中提供第二短路點區域。
依照本發明之另一態樣，提出多層過電壓保護裝置。該裝置包含具有第一導電性型態之第一雜質濃度的基板。該基板界定中間區域層。該基板進一步包含具有少於該第一雜質濃度之第二雜質濃度之第二導電性型態的摻雜物。該裝置亦包含具有第二導電性型態之位在該中間區域層之上表面之上基極區域，及具有第二導電性型態之位在該中間區域層之下表面之下基極區域。具有第一導電性型態之第一射極區域，位在該上基極區域之表面。第一金屬接點，以電性方式與該上基極區域耦合，且第二金屬接點，以電性方式與該下基極區域耦合。
後文將參照附圖詳細說明本發明，附圖中呈現的是本發明之較佳實施例。然而，本發明可有多種實施形式，且不應被限定為本文所呈現的實施例，此處提出之實施例係為了完整及詳盡地揭示本發明，並完整的呈現本發明之目的。
本發明者已經認識到，藉由降低基板或晶圓之整體的
雜質濃度可以增加半導體接面二極體裝置之崩潰電壓。以下的分析係用來增進對於本發明之理解，而且並不受限於任何特定的理論或模型。
例如，在”固態電子裝置“第五版(作者：Streetman等人，出版社：Pearson Education,2004)的第五章提到，跨在具有寬度W0
之pn接面之接觸電壓V0
可以表示如下：
此處的ε0
為跨在此接面之電場。
在某一個臨界電場εC
下產生的崩潰電壓VB
可以被表示成：
此處的WB
為裝置崩潰時之空乏寬度(depletion width)，且WB
>W0
。
如”固態電子裝置“之方程式(5-22)所示，接面之平衡寬度(equilibrium width)W0
可以表示成：
因此，
此處的Na
及Nd
分別為受體(acceptor)離子及施體(donor)離子的摻雜濃度。
因此VB
可以被表示成：
在一側被大量摻雜(亦即P+
N)Na
>>Nd
之單側陡接面(abrupt junction)情況中，即可以以下方程式近似
本發明中之pn接面由較低摻雜之基板以及較高摻雜之上基極區域(說明於後)所界定。因此Nd
代表基板中施體(donor)離子的摻雜濃度，因此被指稱為基板之塊材濃度。本發明降低此塊材濃度以便增加半導體二極體裝置之崩潰電壓。
圖3顯示依照本發明所構成之半導體接面二極體裝置20。裝置20包含金屬接點7及9，上基極區域2具有陰極或射極區域4，以短路點6分隔。上基極區域2之導電性型態為P+，而射極區域4之導電性型態為N++。短路點6
之導電性與上基極區域2相同，為P+型態。射極區域4及短路點6被耦合至金屬接點7。上基極區域2及射極區域4之形成係藉由佈值及擴散至具有導電性為N-型態之基板。下基極區域或陽極區域5形成於基板1之下表面上，並與金屬接點9相接觸。下基極區域之導電性為P+型態。
P-型摻雜物(例如硼)將正電荷加入於半導體材料，而N-型摻雜物(例如磷)將負電荷加入於半導體材料。較佳的是，P+或N++濃度約在1x1019
到1×1021
atom/cm3
，且P+及N+濃度約在1×1015
到1×1020
atom/cm3
。P-至P(或N-至N)範圍之摻雜濃度約在1×1014
到1×1016
atom/cm3
範圍。區域內的濃度可以視被檢驗之區域深度而變化。因此，這些濃度僅為大約範圍。
若起初摻雜基板1使得此基板具有某一種雜質型態的某一個雜質濃度(基板的”背景濃度“)時，本發明以具有相反雜質型態之較低的雜質濃度導入於基板1中。如此一來，降低上述之作用的塊材濃度NB
，使裝置之崩潰電壓VB
增加。相反的，在圖1之習知裝置中，係由額外導入與起初在基板中之摻雜物之導電性型態相同之摻雜物來增加基板之雜質濃度，用以形成較高之雜質濃度區域，如埋入區域3；然而在本發明中，被導入之雜質的導電性型態與起初存在於基板1中之雜質的導電性型態相反。更明確而言，因為示於圖3中之本發明之實施例之基板為n-型導電性，所以導入p-型雜質。圖4顯示基板(曲線302)
在起初之雜質濃度曲線、以佈值及擴散導入於基板中之雜質濃度曲線(曲線304)、以及在導入額外摻雜物後，基板之淨、或有效濃度曲線(曲線306)。
本發明之半導體接面二極體裝置可以依照眾所皆知之技術來製造，包含各種不同的成長或沉積技術，以及不同的微影及佈值技術。亦即導入之雜質之導電性型態與起初存在於基板1中之導電性型態相反，之後可以以習知的方式形成由基板1及上基極區域2及下基極區域5所界定的pn接面。
例如，電腦模擬已經證明可以從起初摻雜砷及具有電阻率0.5ohms/sq(對應於雜質濃度1.14×1016
/cc)之基板，製造具有崩潰電壓130V之二極體裝置。此結果可以利用離子佈值以20Kev的能量使1×1013
ions/cc計量的硼導入基板，並在1265℃保持約1400分鐘。二極體裝置若無硼之導入，崩潰電壓僅有約58V。
示於圖3之本發明之實施例為非對稱性裝置。然而本發明亦包含雙向裝置，如示於圖5中之裝置90。在圖3及圖5中，相同參考號碼表示相同的單元。裝置90具有兩個金屬接點7及9。接點7可以連接至端子92，而且接點9可以連接至端子112。裝置90具有兩個具有雙向電流的四層裝置。在電路組態90的右側，裝置包含上基極區域2、基板1以及下基極區域5。裝置90的左側具有與裝置右側之電流相反方向之電流。裝置左側之電路組態可視為由上基極區域(如圖5所示，下基極區域5之左側部
分)、基板1所界定之中間區域層、及下基極區域(如圖5所示，上基極區域2之左側部分)所組成。就裝置90的左側電路而言，上基極區域(如圖5所示，下基極區域5之左側部分)具有與下金屬接點耦合之射極區域4及短路點6。雙向組態允許單一裝置之正向或負向極性過電壓保護。利用與示於圖3中之相同導電性型態及濃度可以製造此裝置。
雖然此處以特定的實施例呈現及說明本發明，任何修改及變化只要不脫離申請專利範圍所界定之精神與目的都可以視為是本發明。例如，本發明方法可以用來形成半導體接面二極體，在此半導體接面二極體中，不同的半導體區域的導電性可以與此處所揭示的相反。
1‧‧‧n-型態基板
2‧‧‧p-型態區域/上基極區域
3‧‧‧埋入之n-型態區域
4‧‧‧射極區域
5‧‧‧下基極區域
6‧‧‧短路點
7‧‧‧金屬接點
9‧‧‧金屬接點
20‧‧‧半導體接面二極體裝置
90‧‧‧裝置
92‧‧‧端子
112‧‧‧端子
圖1顯示習知之二層半導體接面二極體。
圖2表示圖1之pn接面的雜質濃度曲線。
圖3顯示依照本發明所建置之半導體接面二極體裝置之一實施例。
圖4顯示用於示於圖3之裝置之基板的雜質濃度曲線。
圖5顯示本發明之另一實施例，作為雙向過電壓裝置。
1‧‧‧n-型態基板
2‧‧‧上基極區域
4‧‧‧射極區域
5‧‧‧下基極區域
6‧‧‧短路點
7‧‧‧金屬接點
9‧‧‧金屬接點
20‧‧‧半導體接面二極體裝置
Claims (16)
- 一種多層過電壓保護裝置的製造方法，包括步驟：提供具有第一導電性型態之第一雜質濃度的基板用以界定中間區域層；使具有第二導電性型態之摻雜物以少於該第一雜質濃度之第二雜質濃度導入該基板；在該中間區域層之上表面形成具有第二導電性型態之上基極區域；在該中間區域層之下表面形成具有第二導電性型態之下基極區域；在該上基極區域之表面上形成具有第一導電性型態之第一射極區域；使第一金屬接點與該上基極區域耦合；及使第二金屬接點與該下基極區域耦合。
- 如申請專利範圍第1項之多層過電壓保護裝置的製造方法，進一步在該第一射極區域提供複數個不連續之第一短路點區域。
- 如申請專利範圍第1項之多層過電壓保護裝置的製造方法，其中該第一導電性型態為N-型且該第二導電性型態為P-型。
- 如申請專利範圍第1項之多層過電壓保護裝置的製造方法，其中該第一導電性型態為P-型且該第二導電性型態為N-型。
- 如申請專利範圍第1項之多層過電壓保護裝置的製 造方法，進一步包括在該下基極區域之表面上形成具有第一導電性型態之第二射極區域的步驟。
- 如申請專利範圍第5項之多層過電壓保護裝置的製造方法，進一步包括在該第二射極區域中提供第二短路點區域的步驟。
- 如申請專利範圍第5項之多層過電壓保護裝置的製造方法，其中該第一導電性型態為P-型且該第二導電性型態為N-型。
- 如申請專利範圍第5項之多層過電壓保護裝置的製造方法，其中該第一導電性型態為N-型且該第二導電性型態為P-型。
- 一種多層過電壓保護裝置，包括：具有第一導電性型態之第一雜質濃度的基板，該基板界定中間區域層，其中該基板進一步包含具有第二導電性型態的摻雜物，該摻雜物具有少於該第一雜質濃度之第二雜質濃度；上基極區域具有第二導電性型態，位在該中間區域層之上表面；下基極區域具有第二導電性型態，位在該中間區域層之下表面；具有第一導電性型態之第一射極區域，位在該上基極區域之表面；第一金屬接點，以電性方式與該上基極區域耦合；及第二金屬接點，以電性方式與該下基極區域耦合。
- 如申請專利範圍第9項之多層過電壓保護裝置，進一步包括位在該第一射極區域中之複數個不連續之第一短路點區域。
- 如申請專利範圍第9項之多層過電壓保護裝置，其中該第一導電性型態為N-型且該第二導電性型態為P-型。
- 如申請專利範圍第9項之多層過電壓保護裝置，其中該第一導電性型態為P-型且該第二導電性型態為N-型。
- 如申請專利範圍第9項之多層過電壓保護裝置，進一步包括在該下基極區域之表面上之具有第一導電性型態之第二射極區域。
- 如申請專利範圍第13項之多層過電壓保護裝置，進一步包括在該第二射極區域中之第二短路點區域。
- 如申請專利範圍第13項之多層過電壓保護裝置，其中該第一導電性型態為P-型且該第二導電性型態為N-型。
- 如申請專利範圍第13項之多層過電壓保護裝置，其中該第一導電性型態為N-型且該第二導電性型態為P-型。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/542,420 US7755102B2 (en) | 2006-10-03 | 2006-10-03 | High breakdown voltage diode and method of forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200834743A TW200834743A (en) | 2008-08-16 |
| TWI485780B true TWI485780B (zh) | 2015-05-21 |
Family
ID=39260263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096135161A TWI485780B (zh) | 2006-10-03 | 2007-09-20 | 高崩潰電壓二極體及其形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7755102B2 (zh) |
| EP (2) | EP2960944B1 (zh) |
| CN (1) | CN101523606B (zh) |
| TW (1) | TWI485780B (zh) |
| WO (1) | WO2008042096A2 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2960097A1 (fr) * | 2010-05-11 | 2011-11-18 | St Microelectronics Tours Sas | Composant de protection bidirectionnel |
| US8835975B1 (en) | 2013-05-10 | 2014-09-16 | Ixys Corporation | Ultra-fast breakover diode |
| CN103633130A (zh) * | 2013-12-24 | 2014-03-12 | 江苏东光微电子股份有限公司 | 超低电容固体放电管 |
| US9941264B2 (en) * | 2015-04-03 | 2018-04-10 | Littelfuse, Inc. | Transient overvoltage protection device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479031A (en) * | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2113907B (en) | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
| GB2208257B (en) | 1987-07-16 | 1990-11-21 | Texas Instruments Ltd | Overvoltage protector |
| US4967256A (en) * | 1988-07-08 | 1990-10-30 | Texas Instruments Incorporated | Overvoltage protector |
| AU3116900A (en) | 1998-12-11 | 2000-06-26 | Cp Clare Corporation | Sidewall junction for bipolar semiconductor devices |
| CN2398728Y (zh) * | 1999-09-30 | 2000-09-27 | 王晓昀 | 通讯设备过压过流保护用半导体管 |
| GB0108795D0 (en) * | 2001-04-07 | 2001-05-30 | Power Innovations Ltd | Overvoltage protection device |
| CN2631041Y (zh) * | 2003-04-30 | 2004-08-04 | 深圳市新达微电子有限公司 | 低电压半导体过压保护器件 |
| GB2413699B (en) * | 2004-04-29 | 2006-02-15 | Lite On Semiconductor Corp | Overvoltage protection device and manufacturing process for the same |
| US7129144B2 (en) * | 2004-04-30 | 2006-10-31 | Lite-On Semiconductor Corp. | Overvoltage protection device and manufacturing process for the same |
-
2006
- 2006-10-03 US US11/542,420 patent/US7755102B2/en active Active
-
2007
- 2007-09-14 WO PCT/US2007/019947 patent/WO2008042096A2/en active Application Filing
- 2007-09-14 EP EP15002131.9A patent/EP2960944B1/en active Active
- 2007-09-14 EP EP07838194.4A patent/EP2076926B1/en active Active
- 2007-09-14 CN CN200780037252XA patent/CN101523606B/zh active Active
- 2007-09-20 TW TW096135161A patent/TWI485780B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479031A (en) * | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200834743A (en) | 2008-08-16 |
| WO2008042096A3 (en) | 2008-08-28 |
| EP2076926B1 (en) | 2015-09-02 |
| US7755102B2 (en) | 2010-07-13 |
| WO2008042096A2 (en) | 2008-04-10 |
| EP2076926A2 (en) | 2009-07-08 |
| CN101523606A (zh) | 2009-09-02 |
| EP2076926A4 (en) | 2010-05-05 |
| EP2960944A1 (en) | 2015-12-30 |
| US20080079020A1 (en) | 2008-04-03 |
| CN101523606B (zh) | 2010-09-29 |
| EP2960944B1 (en) | 2017-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408814B (zh) | 雙向性瞬態電壓抑制裝置及其製造方法 | |
| CN102738245A (zh) | 带有嵌入式伪栅电极的二极管 | |
| TWI485780B (zh) | 高崩潰電壓二極體及其形成方法 | |
| US20080258263A1 (en) | High Current Steering ESD Protection Zener Diode And Method | |
| TWI756539B (zh) | 具有二極體及矽控整流器的半導體元件 | |
| US7026705B2 (en) | Semiconductor device with surge protection circuit capable of preventing current leakage | |
| CN115732565A (zh) | 提高栅氧耐压性能的mos结构及其制造方法 | |
| JP6594296B2 (ja) | 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード | |
| US11233158B2 (en) | Semiconductor power device and method for manufacture | |
| CN105977160A (zh) | 一种高可靠的vdmos输入端静电泄露的制造方法 | |
| US20150097269A1 (en) | Transient voltage suppression device and manufacturing method thereof | |
| CN215955287U (zh) | 一种半导体放电管及过电压保护装置 | |
| CN108987461B (zh) | 一种瞬间电压抑制器及其制作方法 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| US20240170531A1 (en) | Structure with buried doped region and methods to form same | |
| TWI506776B (zh) | 半導體裝置及其製造方法 | |
| JP2009141071A (ja) | 静電気保護用半導体素子 | |
| KR20230036037A (ko) | 정전기 방전 소자 및 이를 포함하는 디스플레이 구동 칩 | |
| JP4276118B2 (ja) | 半導体装置 | |
| CN115692507A (zh) | 改善沟槽底部栅氧耐压性能的mos结构及其制造方法 | |
| JP4549071B2 (ja) | 半導体装置 | |
| KR20230036029A (ko) | 정전기 방전 소자 및 이를 포함하는 디스플레이 구동 칩 | |
| KR20240041724A (ko) | 정전기 방전 소자 및 이를 포함하는 디스플레이 구동 칩 | |
| CN113314594A (zh) | 一种半导体放电管及其制作方法、过电压保护装置 | |
| JP6169908B2 (ja) | 静電破壊保護回路 |