TWI485772B - 形成介層洞的方法 - Google Patents
形成介層洞的方法 Download PDFInfo
- Publication number
- TWI485772B TWI485772B TW099145443A TW99145443A TWI485772B TW I485772 B TWI485772 B TW I485772B TW 099145443 A TW099145443 A TW 099145443A TW 99145443 A TW99145443 A TW 99145443A TW I485772 B TWI485772 B TW I485772B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist layer
- layer
- via hole
- forming
- patterned
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係關於一種形成接觸洞的方法,特別是一種利用一阻擋層來形成接觸洞的方法。
微影製程(lithography)是積體電路製程中不可或缺的關鍵製程技術。藉由微影製程,半導體製造者才能夠順利的將積體電路佈局圖案精確且清晰地轉移至半導體晶片上。但隨著積體電路的複雜度與積集度(integration)的不斷提昇,習知的微影製程也面臨到許多困難。
舉例來說,在形成介層洞(via hole)時,介層洞的孔徑大小以及各介層洞之間的距離,會受限於光罩的解析度極限(resolution limit)。先前技術中製作介層洞的作法,係利用光阻層作為蝕刻下方介電層的蝕刻遮罩,而在22奈米(nm)的製程下,介層洞蝕刻的間距(pitch,即兩鄰近介層洞中心點間之距離)必須小於90奈米,而且顯影後關鍵尺寸(after development inspect critical dimension,ADICD)則必須大約35至50奈米。就現行的黃光機台技術而言,其無法於一次曝光製程中完成間距小於90奈米的接觸孔,所以目前業界常見的作法是利用兩個光罩對光阻層進行兩次曝光後,再進行一次蝕刻,以圖案化接觸孔。如此一來,即可得到一較小孔徑的介層洞陣列(array)。
然而,藉由前述的二次曝光製程,可以製作出規則排列的介層洞陣列,適合記憶體陣列的形成,但這樣的技術卻無法應用在現有的積體電路佈局中,例如含有不規則排列介層洞的積體電路佈局中。
因此,本發明提出一種製作介層洞的方法,其可以利用前述二次光罩的方式來形成孔徑較小之介層洞,且可以應用於現有積體電路佈局中。
根據本發明較佳實施例,本發明提供一種形成介層洞的方法。首先,提供一基底,基底上定義有複數個第一區域。接著於基底上形成一介電層以及一阻擋層。然後於阻擋層上形成一圖案化光阻層,其中圖案化光阻層具有一開孔陣列,且開孔陣列之面積大於第一區域之面積。接著以圖案化光阻層為遮罩,以移除位於第一區域內之阻擋層。最後圖案化介電層,以在第一區域內之介電層中形成至少一介層洞。
本發明由於在形成介層洞之蝕刻步驟前,使用了圖案化的阻擋層,因此可將介層洞僅形成於所欲形成的區域(即第一區域)內,而不會形成於其他區域。故本發明一方面可利用二次曝光的製程來形成較小孔徑的介層洞,另一方面亦可應用在具有不規則排列介層洞的積體電路佈局上。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第12圖,所繪示為本發明形成介層洞的方法之步驟示意圖。請先參考第1圖與第2圖,第2圖為第1圖中沿著AA’切線之剖面圖。如第1圖與第2圖所示,首先提供一基底300。基底300可為一矽基底,或者基底300可包含一矽基底(圖未明示)以及設置於矽基底上之一層或多層之介電層或保護層(圖未明示)。如第1圖所示,基底300上定義有至少一第一區域400,係作為後續形成介層洞之區域。
接著於基底300上形成一介電層302,形成的方法例如使用電漿加強化學氣相沈積(plasma enhanced chemical vapor deposition,PECVD)或高密度電漿化學氣相沈積(high density plasma CVD)或旋塗法等,但並不以此為限。介電層302可以包含一層或多層的介電材質,例如是二氧化矽(SiO2
)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)、USG(undoped silicate glass)、BPSG(borophosphosilicate glass)、FSG(fluorine-doped silicate glass)、HSQ(hydrogen silsesquioxane)(SiO:H)、MSQ(methyl silsesquioxane)(SiO:CH3
)、HOSP、H-PSSQ(hydrio polysilsesquioxane)、M-PSSQ(methyl polysilsesquioxane)、P-PSSQ(phenyl polysilsesquioxane)或多孔性凝膠(porous sol-gel)或其任意組合,但並不以此為限。
接著於介電層302上形成一阻擋層304,形成的方法例如使用電漿加強化學氣相沈積、高密度電漿化學氣相沈積或旋轉塗佈的方式。阻擋層304的材質包含有機材質,例如是一含矽抗反射底層(Si-contect bottom anti-reflective coating,Si-content BARC)。
接著如第3圖所示,圖案化阻擋層304,以移除位於第一區域400內的阻擋層304,而形成一圖案化之阻擋層306。例如先於阻擋層304上形成一光阻層(圖未示),接著進行一微影製程以移除位於第一區域400內的光阻層,並利用圖案化的光阻層為遮罩進行一蝕刻製程,移除第一區域400內的阻擋層304,最後再去除光阻層。在選定的蝕刻劑或蝕刻氛圍下,阻擋層304的蝕刻率應遠高於介電層302的蝕刻率以順利進行阻擋層304的圖案化但卻不損傷阻擋層304下方的介電層302。
接著如第4圖所示,於圖案化之阻擋層306上形成一第一光阻層308。於本發明之一實施例中,光阻層308包含正型光阻材料。接著,使用一第一光罩(圖未示)來對第一光阻層308進行一第一曝光步驟,其中第一光罩具有複數個第一長條狀圖案402。請參考第5圖,其繪示了使用第一光罩進行第一曝光步驟時,第一長條狀圖案402與下方第一光阻層308之相對位置。第一長條狀圖案402彼此平行且呈橫向排列。可以理解的是,第一光阻層308與這些第一長條狀圖案402重疊之區域並不會在第一曝光步驟中被曝光,而其他區域則會被曝光。然後進行一第一顯影製程,以將未被第一長條狀402圖案覆蓋之第一光阻層308移除。
接著如第6圖所示,於圖案化之第一光阻層308上形成一第二光阻層309,接著進行一平坦化製程使得第一光阻層308與第二光阻層309形成一如第6圖所示之交錯圖形。在本實施例中,第二光阻層309係包含正型光阻材質,且第一光阻層308和第二光阻層309互不相溶。
接著如第7圖所示,使用一第二光罩(圖未示)對第二光阻層309進行一第二曝光步驟,其中第二光罩具有複數個第二長條狀圖案404彼此平行呈縱向排列。於本發明之一實施例中,各第一長條狀圖案402相交於各第二長條狀圖案404例如呈一45度相交或60度相交。而於本發明較佳實施例中,各第一長條狀圖案402與各第二長條狀圖案404呈90度相交。而未被第一長條圖案402以及第二長條圖案404覆蓋的區域稱為區域D。由於第二曝光步驟所使用之光源僅會對二光阻層309產生作用,而不會對第一光阻層308產生作用,因此僅有區域D中的第二光阻層309才會被曝光。
接著請參考第8圖與第9圖,第9圖為第8圖中沿著AA’切線之示意圖。如第8圖與第9圖所示,接著進行一第二顯影製程,移除區域D中的光阻層309,而得到一圖案化之光阻層310,其中此圖案化之光阻層310係包含第一光阻層308以及第二光阻層309。圖案化之光阻層310上具有複數個成規則陣列(array)排列之開孔312。值得注意的是,僅有在第一區域400內的開孔312,其底部會延伸而暴露出下方的介電層302。第一區域400以外的開孔312,由於其底部被阻擋層306阻隔,因此不會延伸至介電層302中。
此外,前述圖案化光阻層310係利用兩層互不相容之第一光阻層308與第二光阻層309搭配兩次曝光與兩次顯影的方式來形成,但於本發明另一實施例中,亦可使用一光阻層搭配兩次曝光與一次顯影的方式,或者直接以具有第一長條圖案402加上第二長條圖案404之第三光罩(圖未示)直接進行曝光製程,皆可得到具有陣列排列形狀的圖案化之光阻層310。或者,本發明的圖案化之光阻層310亦可以以其他方式形成,凡可以形成具有規則陣列排列的圖案化之光阻層310之方法,應皆屬本發明的範疇。
接著,如第10圖所示,以圖案化之光阻層310為遮罩,進行一蝕刻步驟,以在第一區域400內的介電層302中形成複數個介層洞314。然後,移除圖案化之光阻層310。接著請參考第11圖與第12圖所示,第12圖為第11圖中沿著AA’切線之示意圖。最後,移除阻擋層306,而得到一具有複數個介層洞314之介電層302,且這些介層洞314的位置僅會位於第一區域400中。
綜上所述,本發明由於在形成介層洞之蝕刻步驟前,使用了圖案化的阻擋層,因此可將介層洞僅形成於所欲形成的區域(即第一區域)內,而不會形成於其他區域。故本發明一方面可利用二次曝光的製程來形成較小孔徑的介層洞,另一方面亦可應用在具有不規則排列介層洞的積體電路佈局上。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
300...基底
302...介電層
304...阻擋層
306...圖案化之阻擋層
308...第一光阻層
309...第二光阻層
310...圖案化之光阻層
312...開孔
314...介層洞
400...第一區域
402...第一長條狀圖案
404...第二長條狀圖案
第1圖至第12圖繪示了本發明形成介層洞的方法之步驟示意圖。
300...基底
302...介電層
306...圖案化之阻擋層
310...圖案化之光阻層
312...開孔
400...第一區域
Claims (10)
- 一種形成介層洞的方法,包含:提供一基底,該基底上定義有複數個第一區域;於該基底上形成一介電層以及一阻擋層;移除該等第一區域中的該阻擋層;於該阻擋層上形成一圖案化光阻層,其中該圖案化光阻層具有一開孔陣列(array),其中該開孔陣列之面積大於該等第一區域之面積,且該阻擋層的一側壁完全被該圖案化光阻層覆蓋;以及以該圖案化光阻層為遮罩圖案化該介電層,以在該第一區域內之該介電層中形成至少一介層洞。
- 如申請專利範圍第1項所述之形成介層洞的方法,其中該阻擋層包含一有機層。
- 如申請專利範圍第2項所述之形成介層洞的方法,其中該有機層包含一含矽抗反射底層。
- 如申請專利範圍第1項所述之形成介層洞的方法,其中形成該圖案化光阻層的步驟包含:於該阻擋層上形成一第一光阻層;對該第一光阻層進行一第一曝光製程以一第一顯影製程,以形成一圖案化之第一光阻層;於該圖案化之第一光阻層上形成一第二光阻層;以及 對該第二光阻層進行一第二曝光製程以及一第二顯影製程,以形成一圖案化之第二光阻層,其中該圖案化之第一光阻層以及該圖案化之第二光阻層構成該圖案化光阻層。
- 如申請專利範圍第4項所述之形成介層洞的方法,其中該第一光阻層的材質和第二光阻層的材質不同。
- 如申請專利範圍第4項所述之形成介層洞的方法,其中該第二曝光製程僅對該第二光阻層作用。
- 如申請專利範圍第4項所述之形成介層洞的方法,其中該第一曝光製程包含使用一具有複數個第一長條狀圖案之第一光罩,該第二曝光製程包含使用一具有有複數個第二長條狀圖案之第二光罩。
- 如申請專利範圍第7項所述之形成介層洞的方法,其中各該第一長條狀圖案與實質上垂直於各該第二長條狀圖案。
- 如申請專利範圍第1項所述之形成介層洞的方法,其中圖案化該介電層後,還包含移除該阻擋層。
- 如申請專利範圍第1項所述之形成介層洞的方法,其中該介層洞僅位於該第一區域中之該介電層中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099145443A TWI485772B (zh) | 2010-12-23 | 2010-12-23 | 形成介層洞的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099145443A TWI485772B (zh) | 2010-12-23 | 2010-12-23 | 形成介層洞的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201227825A TW201227825A (en) | 2012-07-01 |
TWI485772B true TWI485772B (zh) | 2015-05-21 |
Family
ID=46933413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099145443A TWI485772B (zh) | 2010-12-23 | 2010-12-23 | 形成介層洞的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI485772B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200931513A (en) * | 2007-12-21 | 2009-07-16 | Lam Res Corp | Photoresist double patterning |
TW201013332A (en) * | 2008-04-11 | 2010-04-01 | Sandisk 3D Llc | Double patterning method |
-
2010
- 2010-12-23 TW TW099145443A patent/TWI485772B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200931513A (en) * | 2007-12-21 | 2009-07-16 | Lam Res Corp | Photoresist double patterning |
TW201013332A (en) * | 2008-04-11 | 2010-04-01 | Sandisk 3D Llc | Double patterning method |
Also Published As
Publication number | Publication date |
---|---|
TW201227825A (en) | 2012-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
US8673544B2 (en) | Method of forming openings | |
US8835324B2 (en) | Method for forming contact holes | |
KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
TW202011455A (zh) | 半導體結構的製作方法 | |
US20080064216A1 (en) | Method of manufacturing flash memory device | |
TWI726370B (zh) | 具有縮減臨界尺寸的半導體元件及其製備方法 | |
US20130178068A1 (en) | Dual damascene process and apparatus | |
KR100652791B1 (ko) | 반도체소자 제조 방법 | |
KR20090050698A (ko) | 반도체 소자의 제조 방법 | |
US9147601B2 (en) | Method of forming via hole | |
TWI829013B (zh) | 形成半導體裝置的方法 | |
TWI485772B (zh) | 形成介層洞的方法 | |
JP5881569B2 (ja) | パターン形成方法 | |
CN103531528B (zh) | 双镶嵌结构的制作方法 | |
CN112928057A (zh) | 半导体结构及其形成方法 | |
TWI525659B (zh) | 一種接觸孔形成方法 | |
TWI833601B (zh) | 基底的處理方法 | |
KR100940665B1 (ko) | 반도체 소자의 제조 방법 | |
KR20110060757A (ko) | 반도체장치 제조 방법 | |
KR20060113282A (ko) | 반도체소자의 제조방법 | |
KR100944344B1 (ko) | 반도체소자의 제조방법 | |
KR100587598B1 (ko) | 금속 배선 형성 방법 | |
TWI541879B (zh) | 雙鑲嵌結構的製作方法 | |
KR20030002051A (ko) | 콘택홀 형성 방법 |