KR100587598B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100587598B1
KR100587598B1 KR1020020072032A KR20020072032A KR100587598B1 KR 100587598 B1 KR100587598 B1 KR 100587598B1 KR 1020020072032 A KR1020020072032 A KR 1020020072032A KR 20020072032 A KR20020072032 A KR 20020072032A KR 100587598 B1 KR100587598 B1 KR 100587598B1
Authority
KR
South Korea
Prior art keywords
film
metal wiring
forming
photoresist pattern
oxidizing
Prior art date
Application number
KR1020020072032A
Other languages
English (en)
Other versions
KR20040043643A (ko
Inventor
신강섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020072032A priority Critical patent/KR100587598B1/ko
Publication of KR20040043643A publication Critical patent/KR20040043643A/ko
Application granted granted Critical
Publication of KR100587598B1 publication Critical patent/KR100587598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 Al금속 배선 구조를 덮는 HDP(High Density Plasma) 방식의 층간절연막을 형성하는 공정에서, 상기 HDP에 의한 식각 데미지(damage)를 감소시킬 수 있는 금속 배선 형성 방법에 관해 개시한 것으로서, 반도체기판 상에 Al막을 형성하고 나서, Al막을 일정 두께로 산화하여 제 1Al2O3막을 형성하는 단계와, 제 1Al2O3막 상에 금속 배선 형성영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계와, 감광막 패턴을 마스크로 하고 제 1Al2O3막 및 Al막을 플라즈마 건식 식각하여 금속 배선을 형성하는 단계와, 감광막 패턴을 제거하는 단계와, 금속 배선의 측면을 산화하여 제 2Al2O3막을 형성하는 단계를 포함한다.
따라서, 본 발명은 Al 금속 배선 상부에 Al막을 산화시켜 안정한 Al2O3막을 형성함으로써, 이 후의 금속 배선 형성을 위한 플라즈마 건식 식각공정 시, 상기 Al2O3막이 금속 배선을 덮고 있으므로 상기 금속 배선의 상부가 드러날 우려가 없어 플라즈마 식각 데미지로부터 디바이스를 보호할 수 있다.

Description

금속 배선 형성 방법{method for manufacturing metal line}
도 1a 내지 도 1d는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위한 공정단면도.
- 도면의 주요부분에 대한 부호의 설명 -
1. 반도체 기판 3. Al막
5. 제 1Al2O3막 7. 유기 반사방지막
9.금속 배선 11. 제 2Al2O3막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 Al금속 배선 구조를 덮는 HDP(High Density Plasma) 방식의 층간절연막을 형성하는 공정에서, 상기 HDP에 의한 식각 데미지(damage)를 감소시킬 수 있는 금속 배선 형성 방법에 관한 것이다.
반도체 소자에서, 특히 비메모리 반도체 제조 공정에서는 하나의 반도체 칩 내에 회로를 집적하여야 하므로, 고집적화되는 현 추세에 맞춰, 다층 배선을 형성해야 한다. 그런데, 디자인 룰이 0.25㎛ 이하로 작아지면서 이러한 다층 배선 기술 은 매우 어렵다.
0.13㎛ 이상의 기술에서 금속막으로 Al막을 사용하며, 상기 Al막 위에 반사방지막으로서 TiN막을 형성하고 나서 상기 Al막 및 TiN막을 식각하여 금속 배선을 형성한다. 이 후, 상기 금속 배선 구조를 덮는 층간 절연막을 형성한다. 이때, 상기 층간절연막으로는 상기 금속 배선 사이의 채움 특성이 양호한 HDP(High Density Plasma)방식의 산화막을 이용한다.
그러나, 종래의 기술에서는 상기 HDP 방식의 층간절연막 형성 시, 상기 HDP 내의 이온과 전자의 밀도가 불균일하기 때문에 그 하전입자가 상기 금속 배선에 차지 업(charge up)되며, 상기 차징된 입자는 금속 배선을 통해 게이트 산화막을 열화시키는 데미지를 유발하여 디바이스에 치명적인 손상을 가져오는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, HDP에 의한 데미지를 줄여 금속 배선에 차지 업되는 현상을 방지할 수 있는 금속 배선 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 금속 배선 형성 방법은 반도체기판 상에 Al막을 형성하고 나서, Al막을 일정 두께로 산화하여 제 1Al2O3막을 형성하는 단계와, 제 1Al2O3막 상에 금속 배선 형성영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계와, 감광막 패턴을 마스크로 하고 제 1Al2O3막 및 Al막을 인-시튜로 플라즈마 건식 식각하여 금속 배선을 형성하는 단계와, 감광막 패턴을 제거하는 단계와, 금속 배선의 측면을 산화하여 제 2Al2O3막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 제 1Al2O3막은 O3타입 애셔를 이용하여 50∼100Å 두께로 형성하며, 제 1Al2O3막 형성 공정은 300℃ 온도 및 15알피엠 하에서 20ℓ/min 의 O2 및 100g/Nm3의 O3 공급을 3분 동안 진행한다.
또한, 상기 Al2O3막 식각 공정은 식각 챔버 내부의 소오스 파워를 800∼1400와트(Watt)로, 바이어스 파워를 150∼200와트로, 압력을 5∼10mTorr로 각각 셋팅한 후, 상기 식각 챔버 내부에 BCl3가스를 100∼120sccm 유량으로, Cl2가스를 40∼60sccm 유량으로 각각 공급한다.
삭제
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위한 공정단면도이다.
본 발명의 일실시예에 따른 금속 배선 형성 방법은, 도 2a에 도시된 바와 같이, 먼저 반도체 기판(1) 상에 물리적 증착(Physical Vapor Deposition)방식에 의해 Al막(3)을 형성한 다음, 상기 Al막(3)을 산화하여 Al막(3) 위에 50∼100Å 두께의 제 1Al2O3막(5)을 형성한다. 이때, 상기 제 1Al2O3막(5)은 이 후의 금속 배선 형성을 위한 플라즈마 건식 식각 공정에서 반사방지막 역할을 한다.
또한, 상기 산화 공정은 O3 타입 애셔(asher)(미도시)를 사용하며, 300℃ 온도 및 15알피엠(RPM) 조건 하에서, 20ℓ/min 의 O2 및 100g/Nm3의 O3 공급을 3분 동안 진행하여 제 1Al2O3막(5)을 형성한다.
이어, 도 1b에 도시된 바와 같이, 상기 제 1Al2O3막(5) 위에 감광막을 도포하고 노광 및 현상하여 금속 배선영역(미도시)을 노출시키는 감광막 패턴(21)을 형성한다. 이때, 광원으로서 DUV(Deep Ultra Violet)를 이용한다. 상기 DUV 리쏘그라피(lithography)공정에서는 종래에 사용하였던 TiN막이 반사방지막으로서의 구실을 하지 못하므로, 본 발명에서는 상기 TiN막 대신 Al2O3막을 이용한다.
또한, 상기 감광막 패턴(21)을 형성하기 전에, 상기 제 1Al2O3막(5) 위에 유기 반사방지막(7)을 형성하여 리쏘그라피 디파인을 양호하게 할 수도 있다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 감광막 패턴(21)을 마스크로 하고 상기 제 1Al2O3막 및 Al막을 동시에 플라즈마 건식 식각하여 금속 배선(9)을 형성한다.
이때, 상기 제 1Al2O3막을 식각하는 조건은, 식각 챔버(미도시) 내부의 소오스 파워(source power)를 800∼1400와트(Watt)로, 바이어스 파워(bias power)를 150∼200와트로, 압력(pressure)을 5∼10mTorr로 각각 셋팅시킨 후, 상기 셋팅된 식각 챔버 내로 BCl3가스를 100∼120sccm 유량으로, Cl2가스를 40∼60sccm 유량으로 각각 공급한다.
한편, 상기 제 1Al2O3막 제거 공정과 Al막 제거 공정은 인-시튜(in-situ)로 진행한다.
이 후, 상기 감광막 패턴을 제거한 다음, 도 1d에 도시된 바와 같이, 상기 금속 배선(9) 측면을 산화하여 제 2Al2O3막(11)을 형성한다. 이때, 상기 제 2Al2O3막(11)형성 공정은 O3 타입 애셔를 사용하여 진행한다.
본 발명에 따르면, Al 금속 배선을 형성하는 데 있어서, Al막 상에 반사방지막으로서 Al2O3막을 형성함으로써, 이 후의 금속 배선 형성을 위한 플라즈마 건식 식각공정 시 상기 Al2O3막에 의해 상기 금속 배선의 상부가 드러날 우려가 없으므로 플라즈마 식각 데미지로부터 디바이스를 보호할 수 있다.
이상에서와 같이, 본 발명은 Al 금속 배선 상부에 Al막을 산화시켜 안정한 Al2O3막을 형성함으로써, 이 후의 금속 배선 형성을 위한 플라즈마 건식 식각공정 시, 상기 금속 배선의 상부가 드러날 우려가 없으므로 플라즈마 식각 데미지로부터 디바이스를 보호할 수 있다.
또한, 상기 구조의 금속 배선 위에 채움특성을 양호하게 하는 HDP 방식의 층간절연막 증착 시, 플라즈마 데미지로 인한 디바이스 손상을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 반도체기판 상에 Al막을 형성하는 단계와,
    상기 Al막을 일정 두께로 산화하여 제 1Al2O3막을 형성하는 단계와,
    상기 제 1Al2O3막 상에 금속 배선 형성영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계와,
    상기 감광막 패턴을 마스크로 하고 상기 제 1Al2O3막 및 Al막을 인-시튜로 플라즈마 건식 식각하여 금속 배선을 형성하는 단계와,
    상기 감광막 패턴을 제거하는 단계와,
    상기 금속 배선의 측면을 산화하여 제 2Al2O3막을 형성하는 단계를 포함한 것을 특징으로 하는 금속 배선 형성 방법.
  2. 제 1항에 있어서, 상기 제 1Al2O3막은 O3타입 애셔를 이용하여 50∼100Å 두께로 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1항에 있어서, 상기 제 1Al2O3막 형성 공정은 300℃ 온도 및 15알피엠 하에서 20ℓ/min 의 O2 및 100g/Nm3의 O3 공급을 3분 동안 진행하는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1항에 있어서, 상기 Al2O3막 식각 공정은 식각 챔버 내부의 소오스 파워 를 800∼1400와트(Watt)로, 바이어스 파워를 150∼200와트로, 압력을 5∼10mTorr로 각각 셋팅한 후, 상기 식각 챔버 내부에 BCl3가스를 100∼120sccm 유량으로, Cl2가스를 40∼60sccm 유량으로 각각 공급하는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 삭제
KR1020020072032A 2002-11-19 2002-11-19 금속 배선 형성 방법 KR100587598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020072032A KR100587598B1 (ko) 2002-11-19 2002-11-19 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020072032A KR100587598B1 (ko) 2002-11-19 2002-11-19 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040043643A KR20040043643A (ko) 2004-05-24
KR100587598B1 true KR100587598B1 (ko) 2006-06-08

Family

ID=37340079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072032A KR100587598B1 (ko) 2002-11-19 2002-11-19 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100587598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271257B (zh) * 2020-09-18 2022-09-20 北京大学深圳研究生院 一种可拉伸半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181138A (ja) * 1994-12-21 1996-07-12 Mitsubishi Electric Corp 半導体装置の製造方法
KR19980045339A (ko) * 1996-12-10 1998-09-15 김영환 반도체 소자의 금속 배선 형성 방법
JPH11312681A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置及びその製造方法
KR20000010318A (ko) * 1998-07-31 2000-02-15 윤종용 반도체소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181138A (ja) * 1994-12-21 1996-07-12 Mitsubishi Electric Corp 半導体装置の製造方法
KR19980045339A (ko) * 1996-12-10 1998-09-15 김영환 반도체 소자의 금속 배선 형성 방법
JPH11312681A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置及びその製造方法
KR20000010318A (ko) * 1998-07-31 2000-02-15 윤종용 반도체소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20040043643A (ko) 2004-05-24

Similar Documents

Publication Publication Date Title
US6156485A (en) Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
US20050214694A1 (en) Pattern formation method
US11605539B2 (en) Defect correction on metal resists
JP4057972B2 (ja) 半導体装置の製造方法
KR100587598B1 (ko) 금속 배선 형성 방법
US20080200027A1 (en) Method of forming metal wire in semiconductor device
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JP5532201B2 (ja) 半導体装置の製造方法
JP2006032721A (ja) 半導体装置の製造方法
KR100596893B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US7199060B2 (en) Method for patterning dielectric layers on semiconductor substrates
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR20070002837A (ko) 반도체소자의 제조방법
TWI485772B (zh) 形成介層洞的方法
KR100324596B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR20000027241A (ko) 반도체 장치의 금속 배선 형성 방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR100500930B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20070062818A (ko) 반도체 소자의 금속 배선 형성방법
KR20050073363A (ko) 반도체 소자의 콘택홀 형성방법
KR20060008431A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee