TWI478234B - 氮化矽膜之蝕刻方法 - Google Patents

氮化矽膜之蝕刻方法 Download PDF

Info

Publication number
TWI478234B
TWI478234B TW101107197A TW101107197A TWI478234B TW I478234 B TWI478234 B TW I478234B TW 101107197 A TW101107197 A TW 101107197A TW 101107197 A TW101107197 A TW 101107197A TW I478234 B TWI478234 B TW I478234B
Authority
TW
Taiwan
Prior art keywords
gas
substrate
processing
film
plasma
Prior art date
Application number
TW101107197A
Other languages
English (en)
Other versions
TW201241915A (en
Inventor
Tetsuya Nishizuka
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201241915A publication Critical patent/TW201241915A/zh
Application granted granted Critical
Publication of TWI478234B publication Critical patent/TWI478234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

氮化矽膜之蝕刻方法 【相關申請案之交互參照】
本申請案主張2011年3月4日申請的美國臨時申請案第61/449,560號的優先權，其整體內容係併入於此作為參考。
本發明有關於半導體裝置的製造方法，且尤其有關於使用圖案化遮罩的氮化矽(silicon nitride,SiN)膜之電漿蝕刻方法。
許多半導體製造方法運用電漿以執行蝕刻製程，其中晶圓上的材料於特定區域中受到移除以接續在晶圓上形成裝置之構件/特徵部(如電晶體、電容器、導線、介層窗、及類似物)。該等製造方法使用形成在應加以保護免受蝕刻製程的晶圓之區域上方的遮罩圖案。
在需要長電漿曝露時間的深特徵部之蝕刻期間，遮罩圖案可能自晶圓表面完全被移除，並因此使表面無保護。因此，晶圓上的深特徵部之蝕刻可受到遮罩圖案之材料及待蝕刻材料之間的蝕刻選擇性所限制，其中若選擇性愈高，特徵部可被蝕刻得愈深。再者，深特徵部之蝕刻一般需要筆直特徵部側壁及對特徵部之底部的材料之高蝕刻選擇性。
SiN膜係廣泛用於微製造製程中作為介電及遮罩材料。半導體處理常涉及在Si晶圓基板上的一相對厚層之SiN膜中、或支持在Si晶圓基板上的一相對薄層之二氧化矽(silicon dioxide,SiO2 )上蝕刻特徵部，其中強烈需要超過Si及SiO2 兩者的SiN蝕刻之高選擇性以減少或預防由下方SiO2 膜或Si基板所致的損傷。
吾人具有對於在具有筆直側壁之深SiN特徵部的蝕刻期間增加選擇性的新方法之需要，使得遮罩圖案之充足部分保持覆蓋應受保護之晶圓區域直到蝕刻製程完成，且使得下方基板材料不受蝕刻或損傷。再者，遮罩層及SiN側壁之側向蝕刻可能會在低於 容許極限的情況下減少所蝕刻的SiN特徵部之寬度。
本發明之實施例提供在遮罩圖案所覆蓋的SiN膜中電漿蝕刻特徵部的處理方法。該等處理方法提供具有筆直側壁的深SiN特徵部及對於遮罩圖案與下方材料之良好蝕刻選擇性。
依據本發明之一實施例，該方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有含碳氟氣體、O2 氣體、及選擇性之HBr氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(main etch,ME)步驟。該方法更包含：自含有含碳氟氣體、O2 氣體、含矽氟氣體、及選擇性之HBr氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(over etch,OE)步驟。依據一實施例，該方法更包含：在曝露至第一電漿期間將第一脈衝RF偏壓功率施加至基板夾持器，及在曝露至第二電漿期間將第二脈衝RF偏壓功率施加至基板夾持器，其中第一脈衝RF偏壓功率大於施加至基板夾持器的第二脈衝RF偏壓功率。
依據本發明之另一實施例，該方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有氟碳氣體、O2 氣體、及HBr氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(ME)步驟。該方法更包含：自含有氟碳氣體、O2 氣體、HBr氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(OE)步驟。在一實例中，第一處理氣體含有CF4 氣體、HBr氣體、O2 氣體、及Ar氣體，且第二處理氣體含有CF4 氣體、HBr氣體、O2 氣體、Ar氣體、及SiF4 氣體。
依據本發明之又另一實施例，該方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有氫氟碳氣體、及O2 氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(ME)步驟。該方 法更包含：自含有氫氟碳氣體、O2 氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(OE)步驟。在一實例中，第一處理氣體含有CH3 F氣體、O2 氣體、及Ar氣體，且第二處理氣體含有CH3 F氣體、O2 氣體、及SiF4 氣體。
本發明之實施例係參考其中顯示本發明之示範性實施例的隨附圖式加以描述。後續描述並不欲侷限本揭露內容之範圍、適用性、或配置。反之，後續之若干示範性實施例的描述將提供熟習本技術者用以實施本發明之示範性實施例的可據以實施之描述內容。應注意在不悖離如於隨附申請專利範圍中所提出的本發明之精神及範圍的情況下，可將本發明之實施例以不同形式具體實施。
本發明之實施例係針對SiN電漿蝕刻製程，其提供具有筆直側壁輪廓的SiN蝕刻特徵部(如溝槽)及對上方的遮罩圖案與對SiN蝕刻特徵部之底部的材料之SiN的高蝕刻選擇性。在若干實施例中，SiN蝕刻特徵部係使用含有SiO2 、SiON、或其組合的遮罩圖案而形成。在若干實施例中，SiN蝕刻特徵部之底部的材料含有SiO2 、Si、或其組合。依據本發明之實施例，膜堆疊係於基板上製備，其中膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案。具有筆直側壁輪廓的SiN蝕刻特徵部係藉由以下步驟達成：自含有含碳氟氣體、O2 氣體、及選擇性之HBr氣體的第一處理氣體形成第一電漿；藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(main etch,ME)步驟；自含有含碳氟氣體、O2 氣體、含矽氟氣體、及選擇性之HBr氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(over etch,OE)步驟。
圖1A顯示依據本發明之一實施例之形成於基板上的SiN膜上之遮罩圖案。膜堆疊100包含具有露出SiN膜102的遮罩開口104之遮罩圖案103、及在SiN膜102之下的基板101。遮罩圖案103可例如含有SiO2 、SiON、或其組合。遮罩圖案103可具有線寬或 臨界尺寸(critical dimension,CD)111，且可藉由習知微影及蝕刻法形成，例如使用光阻(photoresist,PR)、及選自含矽抗反射塗層(silicon-containing antireflective coating,Si-ARC)及有機介電層(organic dielectric layer,ODL)的一或更多層。在一些實例中，遮罩圖案103可具有小於100 nm、小於50 nm、或小於40 nm的CD 111。
雖然如繪於圖1A-1D中，電漿蝕刻處理對於蝕刻具有微細特徵部的複數相鄰結構可能特別有用，但隨著特徵部尺寸及間距方面之需求變得更加迫切，電漿蝕刻處理之限制已變得更加明顯。電漿蝕刻之一常見限制係關於具有相同基板上的各種半導體結構之間的可變間距的積體電路(IC)之製造。舉例而言，蝕刻速率可展現出對圖案密度的相依性，即稱作「微負載(micro-loading)」的現象。在極小尺寸、且尤其在高的高寬比之狀態中，已受圖案化而具有高密度(即特徵部之間的較小間距)的材料之蝕刻速率可低於受圖案化而具有低密度(即特徵部之間的較大間距)的相同材料之蝕刻速率。因此，可能需要過蝕刻(OE)步驟以完整蝕刻相同基板上的所有各種結構，亦即使先受到完整蝕刻的區域持續曝露於蝕刻製程，而尚未受到完整蝕刻的區域經受蝕刻處理之完成。有時，若OE步驟並未顯示對下方材料的良好選擇性，且特徵部之側向蝕刻未受到預防或減至最小，則OE步驟對產生的半導體結構可能具有不利影響。當電漿蝕刻由遮罩圖案所覆蓋的SiN膜時，SiN膜相對於基板及遮罩圖案之高蝕刻選擇性明顯減少微負載效應。
依據本發明之實施例，膜堆疊100受到電漿蝕刻以形成SiN蝕刻特徵部105(如溝槽)，該SiN蝕刻特徵部105具有筆直側壁106及SiN膜102對遮罩圖案103與SiN蝕刻特徵部105之底部材料的高蝕刻選擇性。圖1B示意性地顯示在主要蝕刻(ME)步驟中以高蝕刻速率將遮罩圖案103轉移至SiN膜102中，藉此形成SiN圖案107及SiN蝕刻特徵部105。在ME步驟後，部份圖案化的膜堆疊110含有SiN膜102的未蝕刻部102a。依據本發明之實施例，ME步驟利用含有含碳氟氣體、O2 氣體、及選擇性之HBr氣體的第一處理氣體。氫氟碳氣體可含有或由下列者所組成：CHF3 、 CH2 F2 、或CH3 F、或其組合。含碳氟氣體可含有CF4 或由CF4 所組成。在一些實例中，於ME步驟期間，處理腔室壓力可在約30 mTorr及約200 mTorr之間、或在約50 mTorr及約150 mTorr之間，例如70 mTorr。
依據本發明之一實施例，ME步驟可使用第一脈衝RF偏壓功率來執行，該第一脈衝RF偏壓功率係施加至支持容納膜堆疊100的基板101之基板夾持器。使用第一脈衝RF偏壓功率可協助在SiN蝕刻特徵部105中提供筆直SiN側壁106，並提供SiN膜102相關於遮罩圖案103的高蝕刻選擇性。
ME步驟之後為以低於ME步驟之蝕刻速率的蝕刻速率為特徵之過蝕刻(OE)步驟，其利用含有含碳氟氣體、O2 氣體、含矽氟氣體、及選擇性之HBr氣體的第二處理氣體。含碳氟氣體可含有氟碳氣體、氫氟碳氣體、或氟碳氣體及氫氟碳氣體兩者。氫氟碳氣體可含有或由下列者所組成：CHF3 、CH2 F2 、或CH3 F、或其組合。氟碳氣體可含有CF4 或由CF4 所組成。含矽氟氣體可包含：SiF4 、SiHF3 、SiH2 F2 、或SiH3 F、或其組合。依據本發明之若干實施例，第一及第二處理氣體可包含相同的含碳氟氣體，但因第一及第二處理氣體可包含不同的含碳氟氣體，故此並非必要。相似地，第一及第二處理氣體可包含相同的含矽氟氣體，但因第一及第二處理氣體可包含不同的含矽氟氣體，故此並非必要。
在一實例中，可於ME步驟期間使用Ar/CF4 /O2 /HBr處理氣體，且可於OE步驟期間使用Ar/CF4 /O2 /HBr/SiF4 處理氣體。發明人已發現：當使用CF4 處理氣體時，可添加HBr氣體以於電漿環境中提供對蝕刻製程有利的氫(H)。反之，在另一實例中，可於ME步驟期間使用Ar/CH3 F/O2 處理氣體，且可於OE步驟期間使用Ar/CH3 F/O2 /SiF4 處理氣體。在本實例中，CH3 F在電漿環境中提供H，且可能不需要HBr。此亦適用於其他氫氟碳氣體。然而，在若干實例中，可將HBr於ME步驟中與Ar/CH3 F/O2 或Ar/CH3 F/CF4 /O2 組合，且於OE步驟中與Ar/CH3 F/O2 /SiF4 或Ar/CH3 F/CF4 /O2 /SiF4 組合。
在若干實例中，處理腔室壓力於OE步驟期間可在約10 mTorr及約200 mTorr之間、或在約30 mTorr及約100 mTorr之間。OE步驟可進一步利用第二脈衝RF偏壓功率以提供SiN膜102對遮罩圖案103及對SiN蝕刻特徵部105之底部的基板101之材料的所需蝕刻選擇性。依據本發明之若干實施例，OE步驟中的第二脈衝RF偏壓功率可低於ME步驟中的第一脈衝RF偏壓功率。可使OE步驟維持執行移除SiN膜102之未蝕刻部102a的一段時段、及為了確保在整個基板範圍完整移除SiN蝕刻特徵部105中的SiN膜102之未蝕刻部102a之並終止於基板101之表面101a上的一額外時段。圖1C示意性地顯示含有SiN蝕刻特徵部105的完整圖案化膜堆疊115，該SiN蝕刻特徵部105延伸通過整個SiN膜102並於OE步驟後停止於表面101a上。依據若干實施例，SiN圖案107可具有1及5之間、或2及4之間的高寬比(高度/寬度)。
如上述，為了改善SiN膜102對遮罩圖案103之蝕刻選擇性，可藉由選擇性地使施加至支持基板101之基板夾持器的RF偏壓功率產生脈衝而執行ME步驟、OE步驟、或ME步驟及OE步驟二者。據信藉由使RF偏壓功率產生脈衝所觀察到的改善之SiN膜102相對於遮罩圖案103的蝕刻選擇性係由於RF偏壓功率脈衝的關閉(OFF)期間的遮罩圖案保護。
在ME步驟期間，據信來自受蝕刻之SiN膜102的Si形成SiF副產物，並於其後形成沉積於膜堆疊110上(包含在遮罩圖案103上及SiN側壁106上)的SiOF物種。所沉積之SiOF物種保護遮罩圖案103及SiN側壁106抵抗側向蝕刻。然而，接近或在完成圖案轉移通過SiN膜102之時，可用於形成SiF副產物及SiOF物種之來自SiN的Si更少。此造成遮罩圖案103及SiN側壁106之減少的保護，並導致遮罩圖案103及SiN側壁106之增加的側向蝕刻。因此，如示意性顯示於圖1D中，無法接受之CD減少經常在含有減少寬度之SiN蝕刻特徵部107’及遮罩圖案103’的膜堆疊125中觀察到。
本發明之實施例藉由在OE步驟中將Si以含矽氟氣體形式添 加至處理氣體，來處理接近或在完成圖案轉移通過SiN膜102之時可得自SiN膜102的Si之總量減少的問題。此Si添加增加電漿中SiOF物種之形成，並提供對於遮罩圖案103及SiN側壁106之側向蝕刻更佳的保護。因此，CD方面的減少受到預防或減至最小。依據本發明之若干實施例，亦可將含矽氟氣體添加至ME步驟，然而，由於SiN蝕刻期間通常高度供應用於遮罩及側壁保護的Si，故此添加通常並非必要。
圖2示意性地顯示依據本發明之實施例在電漿蝕刻期間將使RF偏壓功率產生脈衝至支持基板之基板夾持器。在ME步驟期間施加至支持基板之基板夾持器的RF偏壓功率係維持在RF偏壓功率P2一時段T1(開啟(ON)期間)，且之後，RF偏壓功率係維持在RF偏壓功率P0一時段T2(低偏壓功率或OFF期間)，其中RF偏壓功率P2大於RF偏壓功率P0。依據本發明之若干實施例，RF偏壓功率P2可為100W或更高，例如110W、120W、130W、140W、150W、160W、或更高。RF功率P0可為0W或大於0W，例如10W、20W、30W、40W、50W、或更高。依據本發明之若干實施例，時段T1可大於時段T2。換言之，工作循環(T1/(T1+T2))可大於0.5(50%)，例如大於0.6(60%)、大於0.7(70%)、大於0.8(80%)、或甚至大於0.9(90%)。在其他實施例中，時段T2可等於或大於時段T1。RF偏壓功率P2之脈衝頻率可大於1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、或更高。圖2僅顯示ME步驟期間的脈衝RF偏壓功率之三脈衝循環，但熟悉本技術領域者將輕易理解到典型的ME步驟將含有大量脈衝。舉例而言，對於使用10Hz之脈衝頻率的400秒之ME步驟而言含有脈衝RF偏壓功率之4,000次脈衝。
仍參考圖2，在OE步驟期間施加至支持基板之基板夾持器的RF偏壓功率係維持在RF偏壓功率P1一時段T3(ON期間)，且之後，RF偏壓功率係維持在RF偏壓功率P0一時段T4(低偏壓功率或OFF期間)，其中RF偏壓功率P1大於RF偏壓功率P0。依據本發明之若干實施例，RF偏壓功率P1可小於RF偏壓功率P2， 並可小於100W，例如90W、80W、70W、60W、40W、30W、或甚至更低。RF功率P0可為0W或大於0W，例如10W、20W、30W、40W、50W、或更高。依據本發明之若干實施例，時段T3可大於時段T4。換言之，工作循環(T3/(T3+T4))可大於0.5(50%)，例如大於0.6(60%)、大於0.7(70%)、大於0.8(80%)、或甚至大於0.9(90%)。在若干實例中，OE步驟中使用的工作循環可小於ME步驟中使用的工作循環。RF偏壓功率P1之脈衝頻率可大於1Hz，例如2Hz、4Hz、6Hz、8Hz、10Hz、20Hz、30Hz、50Hz、或更高。圖2僅顯示OE步驟期間的脈衝RF偏壓功率之三脈衝循環，但熟悉本技術領域者將輕易理解到典型的OE步驟可含有大量脈衝。
再者，由外部微波產生器所供應的電漿產生功率在ME步驟期間可大於OE步驟期間，且因此處理腔室中的電漿密度在ME步驟期間可大於OE步驟期間。舉例而言，ME步驟期間所施加的電漿產生微波功率可在2000W及3000W之間，例如3000W，且OE步驟期間所施加的電漿產生微波功率可在1000W及2000W之間，例如1800W。在一實例中，ME步驟期間所施加的電漿產生微波功率可在2000W及3000W之間，且RF偏壓功率可為100W或更高。在一實例中，OE步驟期間所施加的電漿產生微波功率可在1000W及2000W之間，且RF偏壓功率可小於100W。在若干實例中，處理腔室壓力於ME步驟期間可高於OE步驟期間。舉例而言，處理腔室壓力於ME步驟期間可在約30mTorr及約200mT之間，且於OE步驟期間可在約10mTorr及約150mT之間。ME步驟的蝕刻時間取決於SiN膜之厚度。在若干實例中，ME步驟的蝕刻時間可在1分鐘及10分鐘之間，且OE步驟的蝕刻時間可在10秒鐘及2分鐘之間。
表I及II顯示依據本發明之實施例的ME及OE步驟之示範性電漿蝕刻條件。
表I：ME及OE步驟之示範性電漿蝕刻條件。ME步驟使用Ar/CF4 /O2 /HBr處理氣體，且OE步驟使用Ar/CF4 /O2 /HBr/SiF4 處
依據一實施例，基板之處理方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有含碳氟氣體、及O2 氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(ME)步驟。該方法更包含：自含有含碳氟氣體、O2 氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(OE)步驟。
依據另一實施例，基板之處理方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有氟碳氣體、O2 氣體、及HBr氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(ME)步驟。該方法更包含：自含有氟碳氣體、O2 氣體、HBr氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(OE)步驟。在一實例中，第一處理氣體 含有CF4 氣體、HBr氣體、O2 氣體、及Ar氣體，且第二處理氣體含有CF4 氣體、HBr氣體、O2 氣體、Ar氣體、及SiF4 氣體。
依據又另一實施例，基板之處理方法包含：在基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案；自含有氫氟碳氣體、及O2 氣體的第一處理氣體形成第一電漿；及藉由將膜堆疊曝露至第一電漿來執行主要蝕刻(ME)步驟。該方法更包含：自含有氫氟碳氣體、O2 氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將膜堆疊曝露至第二電漿來執行過蝕刻(OE)步驟。在一實例中，第一處理氣體含有CH3 F氣體、O2 氣體、及Ar氣體，且第二處理氣體含有CH3 F氣體、O2 氣體、及SiF4 氣體。
圖3A及3B示意性地顯示依據本發明之實施例在電漿蝕刻期間對支持基板之基板夾持器產生RF偏壓功率脈衝的作用。圖3A示意性地顯示在遮罩圖案303轉移至SiN膜302中的期間施加RF偏壓功率至基板的作用，其中電漿中的離子係朝向基板強而有力地加速，並造成SiN膜302之離子蝕刻及遮罩圖案303之電漿侵蝕。圖3B示意性地顯示不施加RF偏壓功率至基板的作用，其中電漿中的離子並未朝向基板強而有力地加速，且電漿處理係藉由利用將遮罩圖案303曝露至中性基(如CBr及O)的沉積及氧化在遮罩圖案303上形成保護層303a而進行。藉由產生RF偏壓功率脈衝所形成的保護層303a在後續RF偏壓ON期間保護遮罩圖案303，藉此增加SiN膜302相對於遮罩圖案303的蝕刻選擇性。
圖4為依據本發明之一實施例的含有用於SiN圖案蝕刻之輻射線槽孔天線(radial line slot antenna,RLSA)電漿源的電漿處理系統之示意圖。電漿處理系統30包含處理腔室120、輻射線槽孔板300、用以支持待處理基板(如300mm Si晶圓)的基板夾持器140、及介電窗160。處理腔室120包含位在基板夾持器140下方之底部17、及自底部17之周圍向上延伸的圓柱狀側壁18。處理腔室120之上部為開放端形式。介電窗160係設置在基板夾持器140之對面，且經由O型環20密封至處理腔室120之上側。電漿處理系統 30更包含配置成控制電漿處理系統30之處理條件及整體操作的控制器55。
外部微波產生器15經由同軸波導24及慢波板28提供如2.45GHz的預定頻率之微波功率至輻射線槽孔板300。外部微波產生器15可配置成提供約1000 W及3000 W之間的微波功率。同軸波導24可包含中心導體25及周圍導體26。然後微波功率經由設置於輻射線槽孔板300上的複數凹槽29被傳送至介電窗160。來自外部微波產生器15的微波在介電窗160正下方產生電場，因此使處理腔室120內的電漿氣體激發。設置於介電窗160之內側上的凹部27使處理腔室120內部得以有效地產生電漿。
外部高頻電力供應源37係經由匹配單元38及電力供應柱39電性連接至基板夾持器140。高頻電力供應源37產生如13.56 MHz的預定頻率之RF偏壓功率，用以控制受吸引至基板之離子的能量。匹配單元38將RF電力供應源之阻抗匹配至如處理腔室120之負載的阻抗。依據本發明之實施例，由外部微波產生器15所提供之微波功率係用以自處理腔室120中的處理氣體產生電漿，且外部高頻電力供應源37係與用以使電漿中的離子朝向基板加速的外部微波產生器15分開控制。靜電夾盤41係設置於基板夾持器140之上表面上，用以藉由DC電力供應源46的靜電吸收能力來夾持基板。
基板夾持器140係用以接收來自高頻電力供應源37的RF偏壓功率(訊號)，使得基板夾持器140作為相關於RF偏壓功率的偏壓元件以於蝕刻處理期間使離子化氣體朝向基板加速。高頻電力供應源37係配置成如示意性地顯示於圖2中般選擇地提供RF偏壓功率之脈衝，且脈衝頻率可大於1 Hz，例如2 Hz、4 Hz、6 Hz、8 Hz、10 Hz、20 Hz、30 Hz、50 Hz、或更大。
應注意熟悉本技術領域者將察知高頻電力供應源37之功率位準與所處理之基板的尺寸有關。舉例而言，300 nm Si晶圓在處理期間需要大於200 nm晶圓的功率消耗。
電漿處理系統30更包含處理氣體供應部13。處理氣體供應部 13之放大圖亦顯示於圖4中。如此圖中所示，處理氣體供應部13可包含位在介電窗160內部相較於介電窗160之下表面63的凹陷位置的基部注射器61。處理氣體供應部13更包含基部夾持器64，其係延伸通過介電窗160之厚度的一部分以夾持基部注射器61。基部注射器61之俯視圖亦顯示於圖4中。如此圖中所示，複數供應孔66係設置於基板夾持器140之對面所設置的平坦壁面67上。複數供應孔66係徑向設置於平坦壁面67之中心。
處理氣體供應部13更包含氣體導管68。如圖4中所示，氣體導管68延伸通過出自同軸波導24的中心導體25、輻射線槽孔板300、及介電窗160，以抵達複數供應孔66。氣體供應系統72係連接至形成在中心導體25之上端的氣體進入孔69。氣體供應系統72可包含開關閥70及如質量流量控制器的流量控制器71。再者，可藉由設置於圓柱狀側壁18上的二或更多氣體導管89將處理氣體供應至處理腔室120中。藉由二或更多氣體導管89供應至處理腔室120中的處理氣體之元素成分可與藉由氣體導管68供應至處理腔室120中的處理氣體者相同。依據若干實施例，藉由二或更多氣體導管89供應至處理腔室120中的處理氣體之元素成分可獨立加以控制，且可與藉由氣體導管68供應至處理腔室120中的處理氣體者不同。對於若干蝕刻製程而言，可將處理腔室壓力控制於約10 mTorr及約1000 mTorr之間。
圖5描繪依據本發明之一實施例將遮罩圖案轉移通過基板上之SiN膜的方法流程圖。流程圖500包含在步驟502中於基板上提供膜堆疊，該膜堆疊含有基板上的氮化矽(SiN)膜及SiN膜上的遮罩圖案。在若干實施例中，遮罩圖案可含有SiO2 、SiON、或其組合，且基板可含有SiO2 、Si、或其組合。
在步驟504中，第一電漿係由含有含碳氟氣體、O2 氣體、及選擇性之HBr氣體的第一處理氣體形成。含碳氟氣體可含有氟碳氣體、氫氟碳氣體、或氟碳氣體及氫氟碳氣體兩者。在一實例中，氟碳氣體含有CF4 或由CF4 所組成。在若干實例中，氫氟碳氣體含有或由下列者所組成：CHF3 、CH2 F2 、或CH3 F、或其組合。第 一處理氣體可進一步含有Ar氣體或He氣體。依據一實施例，第一電漿可藉由利用包含輻射線槽孔天線(RLSA)的微波電漿源來激發處理氣體而形成。
在步驟506中，ME步驟係藉由將膜堆疊曝露至第一電漿而執行。曝露至第一電漿將遮罩圖案轉移至SiN膜。依據若干實施例，可於ME步驟中將連續或脈衝RF偏壓功率施加至支持基板的基板夾持器。
在步驟508中，第二電漿係由含有含碳氟氣體、O2 氣體、含矽氟氣體、及選擇性之HBr氣體的第二處理氣體形成。含碳氟氣體可含有氟碳氣體、氫氟碳氣體、或氟碳氣體及氫氟碳氣體兩者。在一實例中，氟碳氣體含有CF4 或由CF4 所組成。在若干實例中，氫氟碳氣體含有或由下列者所組成：CHF3 、CH2 F2 、或CH3 F、或其組合。含矽氟氣體可包含：SiF4 、SiHF3 、SiH2 F2 、或SiH3 F、或其組合。第二處理氣體可進一步含有Ar氣體或He氣體。
在步驟510中，OE步驟係藉由將膜堆疊曝露至第二電漿加以執行。依據若干實施例，可於OE步驟中將連續或脈衝RF偏壓功率施加至支持基板的基板夾持器。
依據本發明之若干實施例，第一及第二處理氣體可包含相同的氫氟碳氣體，但因第一及第二處理氣體可包含不同的氫氟碳氣體，故此並非必要。相似地，第一及第二處理氣體可包含相同的含矽氟氣體，但因第一及第二處理氣體可包含不同的含矽氟氣體，故此並非必要。依據一實施例，第二電漿可藉由利用包含輻射線槽孔天線(RLSA)的微波電漿源來激發處理氣體而形成。
依據一實施例，遮罩圖案轉移通過SiN膜包含：在主要蝕刻(ME)步驟中蝕刻穿透小於SiN膜之整個厚度；及之後於過蝕刻(OE)步驟中，蝕刻穿透SiN膜之殘留厚度並中止於基板上。在一實例中，轉移包含在ME步驟期間將第一脈衝RF偏壓功率施加至基板，及在OE步驟期間將第二脈衝RF偏壓功率施加至基板。依據本發明之一實施例，第一脈衝RF偏壓功率可大於第二脈衝RF偏壓功率。
依據一實施例，遮罩圖案轉移通過SiN膜包含：在主要蝕刻(ME)步驟中使用第一電漿蝕刻穿透小於SiN膜之整個厚度；及之後於過蝕刻(OE)步驟中使用第二電漿蝕刻穿透SiN膜之殘留厚度並中止於基板上。在一實例中，轉移包含在ME步驟期間將第一脈衝RF偏壓功率施加至基板，且在OE步驟期間將第二脈衝RF偏壓功率施加至基板。依據本發明之一實施例，第一脈衝RF偏壓功率可大於第二脈衝RF偏壓功率。依據若干實施例，RF偏壓功率在遮罩圖案轉移通過SiN膜期間可為連續。
提供由遮罩圖案所覆蓋的SiN膜中電漿蝕刻特徵部的處理方法之複數實施例已加以描述。前述本發明之實施例的內容已針對解說及描述之目的加以呈現。此並非意指詳盡無疑或將本發明限制於所揭露的精確形式。此描述內容及之後的申請專利範圍包含僅用於描述目的且不應被解釋成限制性的用語。舉例而言，在此(包含申請專利範圍中)所使用的用語「上」並不需要為以下情況：基板「上」的薄膜直接位於基板上並與基板緊密接觸。在薄膜及基板之間可有第二薄膜或其他結構。
熟悉相關技術領域者可察知，依以上教示可能有許多修改及變形。熟悉本技術領域者將察覺圖式中所示的各種構件之各種同等組合及替代物。因此，欲使本發明之範圍不受此詳細說明而受隨附於此的申請專利範圍所限制。
13‧‧‧處理氣體供應部
15‧‧‧外部微波產生器
17‧‧‧底部
18‧‧‧圓柱狀側壁
20‧‧‧O型環
24‧‧‧同軸波導
25‧‧‧中心導體
26‧‧‧周圍導體
27‧‧‧凹部
28‧‧‧慢波板
29‧‧‧複數凹槽
30‧‧‧電漿處理系統
37‧‧‧高頻電力供應源
38‧‧‧匹配單元
39‧‧‧電力供應柱
41‧‧‧靜電夾盤
46‧‧‧DC電力供應源
55‧‧‧控制器
61‧‧‧基部注射器
63‧‧‧下表面
64‧‧‧基部夾持器
66‧‧‧複數供應孔
67‧‧‧平坦壁面
68‧‧‧氣體導管
69‧‧‧氣體進入孔
70‧‧‧開關閥
71‧‧‧流量控制器
72‧‧‧氣體供應系統
89‧‧‧氣體導管
100‧‧‧膜堆疊
101‧‧‧基板
101a‧‧‧表面
102‧‧‧SiN膜
102a‧‧‧未蝕刻部
103‧‧‧遮罩圖案
103’‧‧‧遮罩圖案
104‧‧‧遮罩開口
105‧‧‧SiN蝕刻特徵部
106‧‧‧側壁
107‧‧‧SiN圖案
107’‧‧‧SiN蝕刻特徵部
110‧‧‧膜堆疊
111‧‧‧CD
115‧‧‧膜堆疊
120‧‧‧處理腔室
125‧‧‧膜堆疊
140‧‧‧基板夾持器
160‧‧‧介電窗
300‧‧‧輻射線槽孔板
302‧‧‧SiN膜
303‧‧‧遮罩圖案
303a‧‧‧保護層
500‧‧‧流程圖
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
P0‧‧‧功率
P1‧‧‧功率
P2‧‧‧功率
T1‧‧‧時段
T2‧‧‧時段
T3‧‧‧時段
T4‧‧‧時段
圖1A-1C顯示依據本發明之一實施例的將遮罩圖案轉移通過基板上的SiN膜；圖1D顯示在含有SiN膜上之遮罩圖案的膜堆疊之電漿蝕刻期間的側向蝕刻之作用；圖2示意性地顯示依據本發明之實施例在電漿蝕刻期間對支持基板之基板夾持器產生RF偏壓功率脈衝；圖3A及3B示意性地顯示依據本發明之實施例在電漿蝕刻期間對支持基板之基板夾持器產生RF偏壓功率脈衝的作用； 圖4為依據本發明之一實施例的含有供SiN圖案蝕刻用之輻射線槽孔天線(radial line slot antenna,RLSA)電漿源的電漿處理系統之示意圖；及圖5描繪依據本發明之一實施例將遮罩圖案轉移通過基板上之SiN膜的方法流程圖。
500‧‧‧流程圖
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟

Claims (20)

  1. 一種基板的處理方法，包含：在基板上提供膜堆疊，該膜堆疊含有該基板上的氮化矽(SiN)膜及該SiN膜上的遮罩圖案；自含有含碳氟氣體及O2 氣體的第一處理氣體形成第一電漿；藉由將該膜堆疊曝露至該第一電漿來執行主要蝕刻(ME)步驟；自含有含碳氟氣體、O2 氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將該膜堆疊曝露至該第二電漿來執行過蝕刻(OE)步驟。
  2. 如申請專利範圍第1項之基板的處理方法，其中藉由在該ME步驟中蝕刻穿透小於該SiN膜之整個厚度、及之後於該OE步驟中蝕刻穿透該SiN膜之殘留厚度並中止於該基板上，而將該遮罩圖案轉移至該SiN膜。
  3. 如申請專利範圍第1項之基板的處理方法，其中該含碳氟氣體包含氟碳氣體、氫氟碳氣體、或氟碳氣體及氫氟碳氣體兩者。
  4. 如申請專利範圍第3項之基板的處理方法，其中該第一處理氣體、該第二處理氣體、或該第一及第二處理氣體兩者更含有HBr氣體。
  5. 如申請專利範圍第3項之基板的處理方法，其中該氫氟碳氣體含有或由下列者所組成：CHF3 、CH2 F2 、或CH3 F、或其組合。
  6. 如申請專利範圍第3項之基板的處理方法，其中該氟碳氣體含有CF4 或由CF4 所組成。
  7. 如申請專利範圍第1項之基板的處理方法，其中該含矽氟氣體 含有：SiF4 、SiHF3 、SiH2 F2 、或SiH3 F、或其組合。
  8. 如申請專利範圍第1項之基板的處理方法，其中該第一處理氣體含有CH3 F氣體、CF4 氣體、O2 氣體、Ar氣體、及HBr氣體，且該第二處理氣體含有CH3 F氣體、CF4 氣體、O2 氣體、HBr氣體、Ar氣體、及SiF4 氣體。
  9. 如申請專利範圍第1項之基板的處理方法，更包含：將RF偏壓功率施加至支持該基板的基板夾持器。
  10. 如申請專利範圍第1項之基板的處理方法，更包含：將脈衝化RF偏壓功率施加至支持該基板的基板夾持器。
  11. 如申請專利範圍第10項之基板的處理方法，更包含：於該ME步驟期間將第一脈衝化RF偏壓功率施加至該基板夾持器；及於該OE步驟期間將第二脈衝化RF偏壓功率施加至該基板夾持器。
  12. 如申請專利範圍第11項之基板的處理方法，其中該第一脈衝化RF偏壓功率大於施加至該基板夾持器的第二脈衝化RF偏壓功率。
  13. 如申請專利範圍第1項之基板的處理方法，其中形成該第一及第二電漿包含：藉由包含輻射線槽孔天線(radial line slot antenna,RLSA)的微波電漿源來激發該第一及第二處理氣體。
  14. 如申請專利範圍第1項之基板的處理方法，其中該遮罩圖案包含SiON膜、SiO2 膜、或其組合。
  15. 如申請專利範圍第1項之基板的處理方法，其中該基板包含Si膜、SiO2 膜、或其組合。
  16. 如申請專利範圍第1項之基板的處理方法，其中該第一及第二處理氣體更包含氬(Ar)氣或氦(He)氣。
  17. 一種基板的處理方法，包含：在基板上提供膜堆疊，該膜堆疊含有該基板上的氮化矽(SiN)膜及該氮化矽膜上的遮罩圖案；自含有氟碳氣體、O2 氣體、及HBr氣體的第一處理氣體形成第一電漿；藉由將該膜堆疊曝露至該第一電漿來執行主要蝕刻(ME)步驟；自含有氟碳氣體、O2 氣體、HBr氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將該膜堆疊曝露至該第二電漿來執行過蝕刻(OE)步驟。
  18. 如申請專利範圍第17項之基板的處理方法，其中該第一處理氣體含有CF4 氣體、HBr氣體、O2 氣體、及Ar氣體，且該第二處理氣體含有CF4 氣體、HBr氣體、O2 氣體、Ar氣體、及SiF4 氣體。
  19. 一種基板的處理方法，包含：在基板上提供膜堆疊，該膜堆疊含有該基板上的氮化矽(SiN)膜及該氮化矽膜上的遮罩圖案；自含有氫氟碳氣體、及O2 氣體的第一處理氣體形成第一電漿；藉由將該膜堆疊曝露至該第一電漿來執行主要蝕刻(ME)步驟；自含有氫氟碳氣體、O2 氣體、及含矽氟氣體的第二處理氣體形成第二電漿；及藉由將該膜堆疊曝露至該第二電漿來執行過蝕刻(OE)步驟。
  20. 如申請專利範圍第19項之基板的處理方法，其中該第一處理氣體含有CH3 F氣體、O2 氣體、及Ar氣體，且該第二處理氣體含有CH3 F氣體、O2 氣體、及SiF4 氣體。
TW101107197A 2011-03-04 2012-03-03 氮化矽膜之蝕刻方法 TWI478234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161449560P 2011-03-04 2011-03-04

Publications (2)

Publication Number Publication Date
TW201241915A TW201241915A (en) 2012-10-16
TWI478234B true TWI478234B (zh) 2015-03-21

Family

ID=46798524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107197A TWI478234B (zh) 2011-03-04 2012-03-03 氮化矽膜之蝕刻方法

Country Status (4)

Country Link
US (1) US20130344702A1 (zh)
KR (1) KR102023784B1 (zh)
TW (1) TWI478234B (zh)
WO (1) WO2012122064A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9209034B2 (en) * 2012-02-01 2015-12-08 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US9236243B2 (en) * 2014-01-09 2016-01-12 Stmicroelectronics Pte Ltd Method for making semiconductor devices including reactant treatment of residual surface portion
US9768033B2 (en) 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
JP2019004029A (ja) * 2017-06-14 2019-01-10 キヤノン株式会社 半導体装置の製造方法
CN110391136B (zh) * 2018-04-17 2022-03-15 联华电子股份有限公司 图案化方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
KR20210107716A (ko) 2019-01-22 2021-09-01 어플라이드 머티어리얼스, 인코포레이티드 펄스 전압 파형을 제어하기 위한 피드백 루프
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134907A1 (en) * 2004-06-02 2007-06-14 Tokyo Electron Limited Substrate processing method and fabrication process of a semiconductor device
US20090176375A1 (en) * 2008-01-04 2009-07-09 Benson Russell A Method of Etching a High Aspect Ratio Contact
US20090184089A1 (en) * 2007-12-21 2009-07-23 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188704A (en) * 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US20010045354A1 (en) * 1997-06-02 2001-11-29 Yiqiong Wang Method of etching high aspect ratio openings in silicon
JP4184851B2 (ja) * 2003-03-31 2008-11-19 東京エレクトロン株式会社 プラズマ処理方法
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
JP2010238881A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134907A1 (en) * 2004-06-02 2007-06-14 Tokyo Electron Limited Substrate processing method and fabrication process of a semiconductor device
US20090184089A1 (en) * 2007-12-21 2009-07-23 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US20090176375A1 (en) * 2008-01-04 2009-07-09 Benson Russell A Method of Etching a High Aspect Ratio Contact

Also Published As

Publication number Publication date
KR102023784B1 (ko) 2019-09-20
US20130344702A1 (en) 2013-12-26
TW201241915A (en) 2012-10-16
KR20140016920A (ko) 2014-02-10
WO2012122064A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI478234B (zh) 氮化矽膜之蝕刻方法
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
JP6532066B2 (ja) 原子層をエッチングする方法
KR101808380B1 (ko) 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
US9287124B2 (en) Method of etching a boron doped carbon hardmask
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
TWI323487B (en) Plasma etching method
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
JP3527901B2 (ja) プラズマエッチング方法
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20220051904A1 (en) Etching method
KR20130102504A (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 ＳｉＯＣｌ-함유 층을 형성하는 방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP2010500758A (ja) エッチング処理を実行する前のマスク層処理方法
JP2013131587A (ja) プラズマ処理方法
JP2003023000A (ja) 半導体装置の製造方法
TWI713486B (zh) 蝕刻方法（二）
TW201724252A (zh) 蝕刻方法
TWI570803B (zh) A deep silicon etch method
JPWO2020008703A1 (ja) プラズマ処理方法
JP2005123550A (ja) 異方性エッチング方法
TWI222132B (en) Etching method and plasma etching apparatus
KR102580124B1 (ko) 플라스마 처리 방법
CN105810579A (zh) 蚀刻方法
US20140030893A1 (en) Method for shrink and tune trench/via cd