CN110391136B - 图案化方法 - Google Patents

图案化方法 Download PDF

Info

Publication number
CN110391136B
CN110391136B CN201810342023.9A CN201810342023A CN110391136B CN 110391136 B CN110391136 B CN 110391136B CN 201810342023 A CN201810342023 A CN 201810342023A CN 110391136 B CN110391136 B CN 110391136B
Authority
CN
China
Prior art keywords
mask pattern
layer
mask
patterning method
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810342023.9A
Other languages
English (en)
Other versions
CN110391136A (zh
Inventor
张峰溢
李甫哲
蒋欣妤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810342023.9A priority Critical patent/CN110391136B/zh
Priority to US15/975,730 priority patent/US10460939B1/en
Publication of CN110391136A publication Critical patent/CN110391136A/zh
Application granted granted Critical
Publication of CN110391136B publication Critical patent/CN110391136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开一种图案化方法，其包括下列步骤，在第一掩模层上形成第二掩模层。对第一掩模层以及第二掩模层进行图案化制作工艺。第一掩模层被图案化成为第一掩模图案，且第二掩模层被图案化成为第二掩模图案。第二掩模图案形成于第一掩模图案上。对第二掩模图案进行等离子体处理。第二掩模图案的一部分被等离子体处理转换成被处理层。移除被处理层，用以使第二掩模图案的宽度小于第一掩模图案的宽度。

Description

图案化方法
技术领域
本发明涉及一种图案化方法，尤其是涉及一种包括等离子体处理的图案化方法。
背景技术
集成电路(integrated circuit，IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。在IC的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案，例如电路布局图案形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内，以将此复杂的布局图案精确地转移至半导体芯片上。
随着半导体产业的微型化发展以及半导体制作技术的进步，现有作为广用技术的曝光技术已逐渐接近其极限。因此，目前业界也开发出双重图案化(double patterning)技术来制作更微型化的半导体元件结构。一般来说，双重图案化技术包括有LELE(Lithe-Etch-Lithe-Etch，曝光-刻蚀-曝光-刻蚀)双重图案化方法、LFLE(Litho-Freeze-Litho-Etch，曝光-凝固-曝光-刻蚀)双重图案化方法及自对准双重图案化(Self-Aligned DoublePatterning，简称SADP)等施作方法。传统的自对准双重图案化方法是经由在预先形成的光刻图形的两侧上形成间隙子(spacer)，然后去除之前形成的光刻图形，并将间隙子图形转印到下层材料，从而得到特征尺寸更小的图形。然而，传统的自对准双重图案化仍存在许多制作工艺问题，例如蚀刻凹陷负载不均与间隙子变形影响等，均易使得转印出的图形失真，而影响到制作工艺良率以及所形成的装置的操作表现。
发明内容
本发明提供了一种图案化方法，对第一掩模层与第二掩模层同时进行图案化分别形成第一掩模图案与第二掩模图案，并对第二掩模图案进行等离子体处理，使第二掩模图案的宽度小于第一掩模图案的宽度。宽度较小的第二掩模图案可以自对准的方式形成于第一掩模图案上，且第二掩模图案可用以形成特征尺寸(critical dimension，CD)比第一掩模图案更小的图形，进而达到多重图案化的效果。
本发明的一实施例提供一种图案化方法，包括下列步骤。首先，在一第一掩模层上形成一第二掩模层。对第一掩模层以及第二掩模层进行一图案化制作工艺，第一掩模层被图案化成为一第一掩模图案，且第二掩模层被图案化成为一第二掩模图案形成于第一掩模图案上。对第二掩模图案进行一等离子体处理，且第二掩模图案的一部分被等离子体处理转换成一被处理层。移除被处理层，用以使第二掩模图案的宽度小于第一掩模图案的宽度。于移除被处理层之后，形成一覆盖层覆盖第一掩模图案以及第二掩模图案。移除覆盖层的一部分，用以暴露出第二掩模图案的上表面。移除第二掩模图案，用以于覆盖层中形成多个开孔，且各开孔暴露出第一掩模图案的一部分。在移除第二掩模图案之后，以覆盖层为掩模对第一掩模图案进行图案化，且第一掩模图案被图案化而成为一第三掩模图案。
附图说明
图1至图10为本发明第一实施例的图案化方法的示意图，其中
图2为图1之后的状况示意图；
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图；
图8为图7之后的状况示意图；
图9为图8之后的状况示意图；
图10为图9之后的状况示意图；
图11为本发明第二实施例的图案化方法的示意图；
图12为本发明第三实施例的图案化方法的示意图。
主要元件符号说明
10 材料层
11 基底
12 介电层
13 第一导电层
14 第二导电层
20 盖层
30 第一掩模层
30A 第一掩模图案
30B 第三掩模图案
40 第二掩模层
40A 第二掩模图案
41 被处理层
51 有机介电层
51A 图案化有机介电层
52 抗反射层
53 图案化光致抗蚀剂层
60 覆盖层
91 图案化制作工艺
92 等离子体处理
93 移除制作工艺
94 回蚀刻制作工艺
95 蚀刻制作工艺
96 削减制作工艺
H1 第一开孔
H2 第二开孔
P1 第一子图案
P2 第二子图案
P3 第三子图案
SP 距离
W1 第一宽度
W2 第二宽度
W3 第三宽度
W4 第四宽度
Z 厚度方向
具体实施方式
请参阅图1至图10。图1至图10所绘示为本发明第一实施例的图案化方法的示意图。本实施例的图案化方法可包括下列步骤。首先，如图1所示，在一第一掩模层30上形成一第二掩模层40。第二掩模层40的材料不同于第一掩模层30的材料。举例来说，第二掩模层40可包括一氮掺杂碳化硅(nitrogen doped silicon carbide)层，而第一掩模层30可为一硅层，但并不以此为限。在一些实施例中，第二掩模层40与第一掩模层30也可包括其他不同的材料，用以于后续的等离子体处理中具有所需的被处理效果差异或/及于后续的蚀刻制作工艺中具有所需的蚀刻选择比。
此外，在一些实施例中，第一掩模层30可形成于一材料层10上，且第一掩模层30与材料层10之间可选择性地形成有一盖层20。材料层10或/及盖层20可为图案化方法的蚀刻目标层，但并不以此为限。举例来说，材料层10可包括单层或多层的导电材料或/及介电材料层所形成的结构，例如材料层10可包括于一厚度方向Z上依序堆叠的一基底11、一介电层12、一第一导电层13以及第二导电层14。在一些实施例中，基底11可包括一半导体基底例如硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，介电层12可包括氧化硅或其他适合的介电材料，第一导电层13可包括非金属导电材料例如多晶硅、非晶硅或其他适合的导电材料，第二导电层14可包括金属导电材料例如铝、钨、铜、钛铝合金或其他适合的导电材料，而盖层20可包括氮化硅或其他适合的绝缘材料，但并不以此为限。
然后，如图1与图2所示，对第一掩模层30以及第二掩模层40进行一图案化制作工艺91，用以使第一掩模层30被图案化成为一第一掩模图案30A，且使第二掩模层40被图案化成为一第二掩模图案40A。换句话说，第一掩模层30以及第二掩模层40是被图案化制作工艺91一并进行图案化，故第二掩模图案40A形成于第一掩模图案30A上，且第二掩模图案40A与第一掩模图案30A于材料层10的厚度方向Z上的投影图案可大体上相同且彼此重叠，但并不以此为限。因此，由图案化制作工艺91所形成的第二掩模图案40A与第一掩模图案30A可具有大体上相同的特征尺寸(critical dimension，CD)，而第二掩模图案40A与第一掩模图案30A可具有大体上相同的宽度(例如图2中所示的第一宽度W1)。
在一些实施例中，图案化制作工艺91可包括于第二掩模层40上依序形成一有机介电层51、一抗反射层52以及一图案化光致抗蚀剂层53，并搭配进行一个或多个蚀刻步骤来形成第一掩模图案30A与第二掩模图案40A。有机介电层51可包括一有机分布层(organicdistribution layer，ODL)，而抗反射层52可包括一含硅掩模抗反射层(silicon-containing hard mask bottom anti-reflecting coating，SHB)，但并不以此为限。图案化制作工艺91可形成多个第一开孔H1贯穿有机介电层51、第二掩模层40以及第一掩模层30，由此定义出于厚度方向Z上互相重叠的第一掩模图案30A、第二掩模图案40A以及图案化有机介电层51A，而图案化有机介电层51A可于图案化制作工艺91之后被移除。
在一些实施例中，第一掩模图案30A可包括多个互相分离的第一子图案P1，而第二掩模图案40A可包括多个互相分离的第二子图案P2。第二子图案P2与第一子图案P1可于厚度方向Z上彼此重叠，且各第二子图案P2与各第一子图案P1可具有大体上相同的宽度(例如上述的第一宽度W1)。
之后，如图3与图4所示，对第二掩模图案40A进行一等离子体处理92，第二掩模图案40A的一部分被等离子体处理92转换成一被处理层41，且被处理层41可包覆第二掩模图案40A。接着，在等离子体处理92之后，可利用一移除制作工艺93将被处理层41移除，用以使第二掩模图案40A的宽度(例如图4中所示的第二宽度W2)小于第一掩模图案30A的宽度(例如图4中所示的第一宽度W1)。
在一些实施例中，等离子体处理92可包括一氧化处理、一氢化处理或其他适合种类的等离子体处理，而第二掩模图案40A的一部分可被等离子体处理92氧化或氢化而成为被处理层41，故被处理层41可包括一氧化层、一氢化层或其他组成不同于第二掩模图案40A的材料层。因此，用以移除被处理层41的移除制作工艺93可视等离子体处理92的种类以及被处理层41的材料状况来进行调整。例如，当被处理层41为氧化层时，移除制作工艺93可包括氧化物移除制作工艺例如稀释氢氟酸清洗(DHF clean)，但并不以此为限。
在一些实施例中，被处理层41可通过等离子体处理92消耗一部分的各第二子图案P2而形成，故各第二子图案P2于等离子体处理92之后的宽度可小于各第一子图案P1的宽度。换句话说，在等离子体处理92之前，第二掩模图案40A的宽度可大体上等于第一掩模图案30A的宽度，且第二掩模图案40A于等离子体处理92之后的宽度可小于第二掩模图案40A于等离子体处理92之前的宽度。
值得说明的是，通过第二掩模图案40A与第一掩模图案30A在材料上的差异以及调整等离子体处理92的制作工艺条件，可使得所形成的被处理层41的厚度达到所需要求，并降低第一掩模图案30A被等离子体处理92氧化或氢化的程度。举例来说，当等离子体处理92为氧化处理时，此氧化处理可为一热氧化处理或其他适合的氧化处理方式，而氧化处理的制作工艺温度可高于或等于250℃，由此获得所需的被处理层41。此外，氧化处理中使用的氧气压力较佳可高于或等于1巴(bar)，由此避免当氧气压力过低时氧化处理对第二掩模图案40A氧化形成的物质直接气化而使得第二掩模图案40A被消耗的速度过快而不受控制，但并不以此为限。另外，当第二掩模图案40A的材料为氮掺杂碳化硅时，所掺杂的氮原子可于碳化硅中造成晶格不匹配(lattice mismatch)而提升被氧化的效果，且氮掺杂碳化硅中的其他成分比例也可进行调整以获得所需的被氧化效果，例如所使用的氮掺杂碳化硅中碳的成分比可大于或等于40％，但并不以此为限。
通过上述的制作方法，在第一掩模图案30A以及第二掩模图案40A形成之后对第二掩模图案40A进行等离子体处理92，可使第二掩模图案40A的CD小于第一掩模图案30A的CD。CD较小的第二掩模图案40A可以自对准(self-aligned)的方式形成于第一掩模图案30A上，故CD较小的第二掩模图案40A可用来对第一掩模图案30A进行更进一步的图案化而形成CD更小的图形，进而达到多重图案化(multiple patterning)的效果。
举例来说，如图3至图5所示，在移除被处理层41之后，可形成一覆盖层60覆盖第一掩模图案30A以及第二掩模图案40A。在一些实施例中，覆盖层60可包括一平坦化层，且第一掩模图案30A以及第二掩模图案40A中的空隙被覆盖层60填满。换句话说，相邻的第一子图案P1之间的空隙以及相邻的第二子图案P2之间的空隙可被覆盖层60填满，且覆盖层60的上表面可于厚度方向Z上高于各第二子图案P2的最上表面。覆盖层60的材料可不同于第一掩模图案30A的材料以及第二掩模图案40A的材料，例如覆盖层60可包括一有机分布层或其他适合与第一掩模图案30A以及第二掩模图案40A具有较高蚀刻选择比的材料。
然后，如图5至图6所示，对覆盖层60进行一回蚀刻制作工艺94，用以移除覆盖层60的一部分并暴露出第二掩模图案40A的上表面。之后，如图6至图7所示，移除第二掩模图案40A，用以于覆盖层60中形成多个开孔(例如图7中所示的第二开孔H2)，且各第二开孔H2暴露出第一掩模图案30A的一部分。然后，如图6至图8所示，在移除第二掩模图案40A之后，以覆盖层60为掩模对第一掩模图案30A进行图案化，使得第一掩模图案30A被图案化而成为一第三掩模图案30B。
进一步说明，由于覆盖层60中的第二开孔H2是由移除第二掩模图案40A的各第二子图案P2所形成，故各第二开孔H2也可以自对准方式形成于对应的第一子图案P1上，且各第一子图案P1可部分被对应的第二开孔H2暴露出且部分被覆盖层60覆盖。因此，可用具有第二开孔H2的覆盖层60为蚀刻掩模对第一掩模图案30A进行一蚀刻制作工艺95，用以将第二开孔H2暴露出的第一掩模图案30A移除而形成具有多个第三子图案P3的第三掩模图案30B。
每一个第一子图案P1可被蚀刻制作工艺95图案化而形成两个第三子图案P3，故各第三子图案P3的宽度(例如图8中所示的第三宽度W3)可小于第一子图案P1的宽度。由于第二开孔H2可以自对准方式形成于对应的第一子图案P1上，故通过第二开孔H2所形成的各第三子图案P3可具有大体上相同的宽度。此外，在一些实施例中，若要使第三子图案P3可以相同的间距及节距(pitch)均匀排列，两个相邻的第一子图案P1之间的距离SP可大体上等于各第二子图案P2于等离子体处理后的第二宽度W2，且各第二开孔H2的宽度也可大体上等于两个相邻的第一子图案P1之间的距离SP，但并不以此为限。另一方面，各第三子图案P3的宽度也可通过上述图2中的图案化制作工艺91以及图3中的等离子体处理92分别进行调整，故可改善图案化方法的CD控制状况。
如图8至图10所示，在蚀刻制作工艺95之后，可将覆盖层60移除，并将第三掩模图案30B的图形转移至盖层20与材料层10。在一些实施例中，可先利用一蚀刻制作工艺将第三掩模图案30B的图形转移至盖层20，再利用图案化的盖层20为蚀刻掩模对材料层10进行蚀刻，但并不以此为限。此外，在一些实施例中，上述的图案化方法可用以形成例如半导体存储装置的存储单元区中的位线结构、周围区中的栅极结构或/及于半导体装置中的其他图案化结构。
此外，值得说明的是，如图2、图8与图9所示，在将第三掩模图案30B的图形转移至盖层20与材料层10之前，盖层20的表面上经过上述各制作工艺的影响而可能会有蚀刻凹陷，若位于各第三子图案P3之间的盖层20表面的蚀刻凹陷程度不均匀时，会影响到将第三掩模图案30B的图形转移至盖层20或/及材料层10的效果。然而，本发明的图案化方法可分别控制图2中的图案化制作工艺91的制作工艺状况以及图8中的蚀刻制作工艺95的制作工艺状况，使得盖层20表面的蚀刻凹陷程度可达到均匀化的效果。此外，由于本发明的图案化方法可不需如传统的自对准双重图案化方法形成间隙子(spacer)并用间隙子进行图案化，故可避免使用间隙子进行图案化时所产生的相关问题(例如间隙子形状弯曲等)。相对地，在本发明中用以进行图案化的第三掩模图案30B的形状大小以及排列节距可通过相关制作工艺(例如图2中的图案化制作工艺91、图3中等离子体处理92以及图9中的蚀刻制作工艺95)进行调整，故可避免转印出的图形失真，进而可改善制作工艺良率并提升所形成的装置的操作表现。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参阅图2、图11与图4。图11所绘示为本发明第二实施例的图案化方法的示意图。图11可被视为绘示了图2之后的状况示意图，而图4可被视为绘示了图11之后的状况示意图。如图2、图11以及图4所示，与上述第一实施例不同的地方在于，本实施例的被处理层41可还覆盖各第一子图案P1的侧表面。在一些实施例中，第一子图案P1也可被等离子体处理92氧化或氢化，但第一子图案P1被等离子体处理92氧化或氢化的程度可低于第二子图案P2被等离子体处理92氧化或氢化的程度。因此，各第一子图案P1的侧表面上的被处理层41可由消耗一部分的各第一子图案P1而形成，但并不以此为限。通过上述方法，可更进一步缩小第一掩模图案30A的CD，故有助于形成更微细的图案化结构。
请参阅图6、图12与图8。图12所绘示为本发明第三实施例的图案化方法的示意图。图12可被视为绘示了图6之后的状况示意图，而图8可被视为绘示了图12之后的状况示意图。如图6、图12以及图8所示，与上述第一实施例不同的地方在于，本实施例的图案化方法可还包括于移除第二掩模图案40A之后以及对第一掩模图案30A进行图案化之前，对覆盖层60进行一削减(trimming)制作工艺96，用以进一步调整覆盖层60中的第二开孔H2的大小。举例来说，当第二掩模图案40A的各第二子图案P2于等离子体处理后的宽度过小时，可在对第一掩模图案30A进行图案化之前，对覆盖层60进行削减制作工艺96来使得覆盖层60中的第二开孔H2放大至所需尺寸。因此，调整覆盖层60中的第二开孔H2于削减制作工艺96后的宽度(例如图12中所示的第四宽度W4)可大于各第二子图案P2的第二宽度W2，但并不以此为限。
综上所述，在本发明的图案化方法中，可对第二掩模图案进行等离子体处理，使第二掩模图案的宽度小于第一掩模图案的宽度。宽度较小的第二掩模图案可以自对准的方式形成于第一掩模图案上，故可利用第二掩模图案对第一掩模图案再进行图案化而形成特征尺寸更小的图形与图案化结构。此外，通过本发明的图案化方法，可避免传统的自对准双重图案化方法中使用间隙子进行图案化而产生的相关问题，且本发明的图案化方法可改善盖层表面的蚀刻凹陷控制状况以及第三掩模图案的形状大小与排列节距的控制状况，故可避免图案化方法所转印出的图形失真，进而改善制作工艺良率并提升所形成的装置的操作表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (14)

1.一种图案化方法，其特征在于，包括：
在一第一掩模层上形成一第二掩模层；
对该第一掩模层以及该第二掩模层进行一图案化制作工艺，其中该第一掩模层被图案化成为一第一掩模图案，且该第二掩模层被图案化成为一第二掩模图案形成于该第一掩模图案上；
在该第一掩模图案和该第二掩模图案形成后，对该第二掩模图案进行一等离子体处理，其中该第二掩模图案的一部分被该等离子体处理转换成一被处理层；
移除该被处理层，用以使该第二掩模图案的宽度小于该第一掩模图案的宽度；
在移除该被处理层之后，形成一覆盖层覆盖该第一掩模图案以及该第二掩模图案；
移除该覆盖层的一部分，用以暴露出该第二掩模图案的上表面；
移除该第二掩模图案，用以于该覆盖层中形成多个开孔，其中各该开孔暴露出该第一掩模图案的一部分；以及
在移除该第二掩模图案之后，以该覆盖层为掩模对该第一掩模图案进行图案化，其中该第一掩模图案被图案化而成为一第三掩模图案，
其中所述图案化方法，还包括：
在移除该第二掩模图案之后以及对该第一掩模图案进行图案化之前，对该覆盖层进行一削减制作工艺，
其中该第一掩模图案包括多个第一子图案，且该被处理层覆盖各该第一子图案的侧表面。
2.如权利要求1所述的图案化方法，其中该等离子体处理包括一氧化处理或一氢化处理。
3.如权利要求2所述的图案化方法，其中该第二掩模图案的该部分被该等离子体处理氧化或氢化而成为该被处理层。
4.如权利要求2所述的图案化方法，其中该氧化处理包括一热氧化处理，且该氧化处理的制作工艺温度高于或等于250℃。
5.如权利要求2所述的图案化方法，其中该氧化处理中使用的氧气压力高于或等于1巴。
6.如权利要求1所述的图案化方法，其中该被处理层包覆该第二掩模图案。
7.如权利要求1所述的图案化方法，其中该第二掩模层包括一氮掺杂碳化硅层。
8.如权利要求1所述的图案化方法，其中该第二掩模图案于该等离子体处理之后的该宽度小于该第二掩模图案于该等离子体处理之前的宽度。
9.如权利要求1所述的图案化方法，其中于该等离子体处理之前，该第二掩模图案的宽度等于该第一掩模图案的宽度。
10.如权利要求1所述的图案化方法，其中该第二掩模图案包括多个第二子图案，且两个相邻的该多个第一子图案之间的距离等于各该第二子图案于该等离子体处理后的宽度。
11.如权利要求1所述的图案化方法，其中各该第一子图案的该侧表面上的该被处理层是由消耗一部分的各该第一子图案而形成。
12.如权利要求1所述的图案化方法，其中该覆盖层包括一平坦化层，且该第一掩模图案以及该第二掩模图案中的空隙被该覆盖层填满。
13.如权利要求1所述的图案化方法，其中各该开孔的宽度等于两个相邻的该多个第一子图案之间的距离。
14.如权利要求1所述的图案化方法，其中该第一掩模层形成于一材料层上，且该图案化方法还包括：
将该第三掩模图案的图形转移至该材料层。
CN201810342023.9A 2018-04-17 2018-04-17 图案化方法 Active CN110391136B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810342023.9A CN110391136B (zh) 2018-04-17 2018-04-17 图案化方法
US15/975,730 US10460939B1 (en) 2018-04-17 2018-05-09 Patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810342023.9A CN110391136B (zh) 2018-04-17 2018-04-17 图案化方法

Publications (2)

Publication Number Publication Date
CN110391136A CN110391136A (zh) 2019-10-29
CN110391136B true CN110391136B (zh) 2022-03-15

Family

ID=68162098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810342023.9A Active CN110391136B (zh) 2018-04-17 2018-04-17 图案化方法

Country Status (2)

Country Link
US (1) US10460939B1 (zh)
CN (1) CN110391136B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355342B2 (en) * 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
KR102442459B1 (ko) * 2020-10-07 2022-09-14 주식회사 오럼머티리얼 마스크 지지 템플릿의 제조 방법, 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078366A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构制造方法
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867116B1 (en) * 2003-11-10 2005-03-15 Macronix International Co., Ltd. Fabrication method of sub-resolution pitch for integrated circuits
US7183205B2 (en) * 2004-06-08 2007-02-27 Macronix International Co., Ltd. Method of pitch dimension shrinkage
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
CN101345190B (zh) * 2007-07-10 2012-05-23 旺宏电子股份有限公司 图案的形成方法
TWI409852B (zh) 2009-12-31 2013-09-21 Inotera Memories Inc 利用自對準雙重圖案製作半導體元件微細結構的方法
US20130344702A1 (en) * 2011-03-04 2013-12-26 Tokyo Electron Limited Method of etching silicon nitride films
US9613806B2 (en) * 2013-09-04 2017-04-04 Sandisk Technologies Llc Triple patterning NAND flash memory
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078366A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构制造方法
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales

Also Published As

Publication number Publication date
US10460939B1 (en) 2019-10-29
CN110391136A (zh) 2019-10-29
US20190318930A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
CN109786225B (zh) 用于半导体器件的图案化方法和由此产生的结构
US7873935B2 (en) Method of manufacturing a mask
US9875906B2 (en) Mechanisms for forming patterns using multiple lithography processes
US8110340B2 (en) Method of forming a pattern of a semiconductor device
JP2006013485A (ja) 線幅の狭い半導体素子の製造方法
US12009212B2 (en) Semiconductor device with reduced critical dimensions
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
US20210242013A1 (en) Patterned structure
CN110391136B (zh) 图案化方法
CN110391133B (zh) 图案化方法
US20160284591A1 (en) Self-aligned semiconductor fabrication with fosse features
CN110349845B (zh) 形成半导体结构的方法
US11367618B2 (en) Semiconductor patterning process
TW201438057A (zh) 半導體裝置圖案化結構之製作方法
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
KR100715600B1 (ko) 반도체소자의 미세패턴 형성방법
TWI770956B (zh) 半導體裝置與其製作方法
US20220028692A1 (en) Semiconductor structure and fabrication method thereof
US20240145244A1 (en) Method of patterning underlying structure
TWI804360B (zh) 記憶體裝置及其製造方法
CN113496874B (zh) 半导体结构及半导体结构的形成方法
US11450553B2 (en) Semiconductor structure and method of forming the same
US20230022941A1 (en) Pick-up structure for memory device and manufacturing method thereof
US20220122931A1 (en) Semiconductor device and method of forming the same
US10503069B1 (en) Method of fabricating patterned structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant