TWI478221B - Semiconductor device manufacturing method and bonding device - Google Patents

Semiconductor device manufacturing method and bonding device Download PDF

Info

Publication number
TWI478221B
TWI478221B TW101129615A TW101129615A TWI478221B TW I478221 B TWI478221 B TW I478221B TW 101129615 A TW101129615 A TW 101129615A TW 101129615 A TW101129615 A TW 101129615A TW I478221 B TWI478221 B TW I478221B
Authority
TW
Taiwan
Prior art keywords
substrate
capillary
electrode pad
side electrode
wire
Prior art date
Application number
TW101129615A
Other languages
English (en)
Other versions
TW201330069A (zh
Inventor
Takashi Imoto
Katsuhiro Ishida
Hideo Komoda
Shogo Watanabe
Yuichi Sano
Akira Tanimoto
Yoriyasu Ando
Naoto Takebe
Masaji Iwamoto
Yasuo Takemoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201330069A publication Critical patent/TW201330069A/zh
Application granted granted Critical
Publication of TWI478221B publication Critical patent/TWI478221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置之製造方法及接合裝置
本發明係關於一種半導體裝置之製造方法及接合裝置。
先前已知有於形成有佈線層之基板上載置有控制器晶片及記憶體晶片等晶片的半導體裝置。如此之半導體裝置中，以金屬導線來將設於基板上之電極墊與設於晶片上之電極墊連接(以下亦稱作接合)，藉此，使基板與晶片互相電性連接。
如此之半導體裝置中，隨著通信速度之高速化，期望抑制成本且降低雜訊。又，有在形成於基板上之電極墊之表面形成鍍金之情形。因此，期望抑制金之使用量，以謀求成本之抑制。又，期望於抑制金之使用量從而使得銲墊部分之鍍金變薄之情形中，亦能確保金屬導線與銲墊之連接強度，且順利地連續進行接合。
本發明之目的係提供一種抑制成本且降低雜訊之同時，確保金屬導線與銲墊之連接強度，且可順利地連續進行接合之半導體裝置之製造方法。
根據本申請發明之一態樣，提供一種半導體裝置之製造方法，其係藉由從前端被供給金製導線之毛細管、及可切換夾持導線之閉合狀態與鬆開導線之開放狀態之箝位器， 以導線連接形成於基板之第一面上之基板側電極墊、與形成於搭載於基板之第一面上之晶片上之晶片側電極墊。半導體裝置之製造方法包含以下步驟：於基板側電極墊上藉由無電解鍍敷而形成鍍鎳；於鍍鎳上藉由無電解鍍敷而形成鍍鈀；於成為鍍鈀上之最表層藉由無電解鍍敷而形成鍍金；使毛細管靠近晶片，將導線之一端連接於晶片側電極墊；於箝位器之開放狀態下，使毛細管向晶片上方移動；使毛細管向朝向基板側電極墊之第1方向移動。毛細管之朝向第1方向之移動係進行至超過一次接合位置正上方的位置。使毛細管向與第1方向之相反第2方向移動，且靠近基板側電極墊，而將導線一次接合於基板側電極墊。在比一次接合位置更向第1方向移動之位置上將導線二次接合。使毛細管向基板上方移動，將箝位器切換成閉合狀態，使毛細管向基板之更上方移動。
以下參照隨附附圖，詳細說明本發明之實施形態之半導體裝置及其製造方法。另，本發明並不限於該實施形態。
(第1實施形態)
圖1係顯示第1實施形態之接合裝置之概要構成之圖。接合裝置50具備控制部1、記憶部2、毛細管3、箝位器4而構成。圖2係顯示使用圖1所示之接合裝置製造之半導體裝置之一例之圖。
首先，針對使用接合裝置50製造之半導體裝置60之概要構成進行說明。半導體裝置60具備基板5、控制器(晶片 7)、記憶體晶片(晶片)9。基板5例如係於絕緣性樹脂基板內部或表面上設有佈線層者，且兼作元件搭載基板與端子形成基板。作為如此之基板5，可使用利用玻璃-環氧樹脂或玻璃-BT樹脂(雙馬來醯亞胺．三嗪樹脂)等之印製佈線板。於基板5之第一面5a上形成有複數個電極墊(基板側電極墊6)。
圖3係將基板之基板側電極墊部分放大之部分放大平面圖。圖4係沿著圖3所示之A-A線之箭視剖面圖。如圖3及圖4所示，於基板5內部形成有作為佈線層之佈線圖案13。佈線圖案13例如使用銅形成、藉由電解鍍敷形成、使用輥軋銅箔形成。又，佈線圖案13亦有以使用電解鍍敷、無電解鍍敷、輥軋銅箔之多層結構形成之情形。
佈線圖案13之表面係由阻焊劑等保護膜14覆蓋。保護膜14之一部分藉由蝕刻而開口，使佈線圖案13之一部分露出。該露出之佈線圖案13部分係作為基板側電極墊6發揮功能。
於佈線圖案13之露出部分之表面，首先藉由無電解鍍敷實施鍍鎳(Ni)，從而形成第1層31。接著，於鍍鎳之表面，藉由無電解鍍敷實施鍍鈀(Pd)，從而形成第2層32。然後，於鍍鈀之表面，藉由無電解鍍敷實施鍍金(Au)，從而形成第3層33。因此，於基板側電極墊6之最表層(第3層)藉由無電解鍍敷而實施鍍金。
控制器7係從複數個記憶體晶片9中選擇進行資料之寫入或讀出之記憶體晶片9。控制器7控制對所選擇之記憶體晶 片9之資料的寫入、或對記憶於選擇之記憶體晶片9之資料的讀出等。控制器7搭載於基板5之第一面5a上。於控制器7之上表面形成有複數個電極墊(晶片側電極墊8)。
記憶體晶片9係NAND型快閃記憶體等記憶元件。記憶體晶片9設有複數塊，積層並搭載於基板5之第一面5a上。記憶體晶片9彼此於平面上稍錯開地積層。記憶體晶片9之上表面中，於因記憶體晶片9錯開地積層而露出之部分，形成有電極墊(晶片側電極墊10)。
基板側電極墊6與晶片側電極墊8、10以導線11連接，從而，形成於基板5上之佈線圖案13與控制器7與記憶體晶片9互相電性連接。導線11係以藉由接合裝置50而接合從而將電極墊6、8、10間連接之方式設置，但關於其詳情將於下文敍述。樹脂模型部12係以合成樹脂構成，且覆蓋基板5之第一面5a側，將搭載於第一面5a上之控制器7、記憶體晶片9、導線11密封。
接著，針對接合裝置50之概要構成進行說明。接合裝置50具備控制部1、記憶部2、毛細管3、箝位器4。控制部1基於記憶於記憶部2之程式而使毛細管3及箝位器4動作，且利用導線11連接設於半導體裝置60中之電極墊6、8、10間。
毛細管3於其中心部具有貫通孔3a，於貫通孔3a內***金製導線11。導線11係通過貫通孔3a而從毛細管3之前端供給。毛細管3之前端成為能將導線11按壓且連接於電極墊6、8、10之形狀。
箝位器4設於毛細管3之根側，可切換夾持插通於毛細管3之貫通孔3a內的導線11之閉合狀態、與鬆開導線11之開放狀態。毛細管3與箝位器4可藉由未圖示之驅動裝置3維地移動，且藉由控制部1之控制進行特定動作。
接著，說明藉由接合裝置50將導線11接合於電極墊6、8、10之順序。圖5係用以說明接合順序之流程圖。圖6~圖17係導線11被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。另，圖6~圖17中，將與基板5之第一面5a垂直之軸作為Y軸，將離開基板5之第一面5a之方向作為正方向進行說明。又，將與Y軸正交且與從晶片側電極墊8朝向基板側電極墊6之方向平行之軸作為X軸，將從晶片側電極墊8朝向基板側電極墊6之方向作為正方向進行說明。以下順序係按照記憶於記憶部2之控制程式，由控制部1使毛細管3或箝位器4動作而進行。
首先，將導線11之前端接合於控制器7之晶片側電極墊8(步驟S1)。另，作為接合對象之電極墊亦可為記憶體晶片9之晶片側電極10。如圖6所示，於從毛細管3之前端部突出之導線11之前端形成有球體20。球體20係藉由對噴燈(未圖示)與導線11間施加電壓產生之火花，使從毛細管3前端突出之導線11熔融而形成。步驟S1中，如圖7所示，使向晶片側電極墊8之上方移動之毛細管3沿著Y軸向負方向即晶片側電極墊8下降，以壓扁球體20之方式按壓於晶片側電極墊8而進行接合。導線11之接合中，藉由毛細管3對導線11施加荷重與超音波。
接著，如圖8所示，使箝位器4成為開放狀態，使毛細管3向沿著Y軸之正方向即上方移動(步驟S2)。一般而言，使毛細管3向上方移動時，亦進行向另一方向之移動以使導線11具有環形狀，但此處省略其說明。
接著，使毛細管3向沿著X軸之正方向(第1方向)即基板側電極墊6之方向移動(步驟S3)。再者，對於基板側電極墊6進行2次以毛細管3之前端按壓導線11而接合的步驟，於下文將進行詳述。以下說明中，將第1次接合稱作一次接合，將第2次接合稱作二次接合。又，將進行一次接合之位置作為一次接合點21進行圖示，將進行二次接合之位置作為二次接合點22進行圖示。步驟S3中，使毛細管3移動至超過一次接合點21之正上方之位置。即，與進行一次接合時之毛細管3之X軸方向之位置相比進而向沿著X軸之正方向側移動。
接著，如圖10所示，使毛細管3向沿著X軸之負方向(與第1方向相反之第2方向)移動，且向一次接合點21下降，而將導線11一次接合於一次接合點21(步驟S4)。此處，步驟S4之毛細管3之移動會描繪出箭頭P1所示之軌跡。另，在導線11之一次接合中，藉由毛細管3對導線11施加荷重與超音波。
接著，如圖11所示，使毛細管3向沿著Y軸之正方向即上方移動(步驟S5)。然後如圖12所示，使毛細管3移動至二次接合點22之正上方(步驟S6)。如圖13所示，使毛細管3向二次接合點22下降，而將導線11二次接合於二次接合點 22(步驟S7)。另，在導線11之二次接合中，藉由毛細管3對導線11施加荷重與超音波。
接著如圖14所示，使毛細管3向沿著Y軸之正方向即上方移動(步驟S8)。此處，步驟S3~S8中，箝位器4維持在開放狀態，但如圖15所示，將箝位器4切換成閉合狀態，由箝位器4夾持導線11(步驟S9)。然後，於藉由箝位器4夾持導線11之狀態下，使毛細管3向沿著Y軸之正方向即更上方移動(步驟S10)，從而拉斷導線11之尾部。根據以上順序，使電極墊6、8間藉由導線11而電性接合。
另，拉斷導線11之尾部後，使用噴燈(未圖示)使從毛細管3之前端突出之導線11產生火花，於導線11之前端再次形成球體20(亦參照圖17)。從該狀態返回至步驟S1之步驟，從而可連續進行對複數個電極墊之接合。
圖18係顯示導線11與基板側電極墊6之接合強度之圖。圖18中，縱軸顯示接合強度，橫軸顯示步驟S3中毛細管3移動超過一次接合點21正上方之量即超過移動量。又，超過移動量係將移動超過與導線11之直徑(導線徑)相同的距離之情形作為100%予以顯示。又，使沿著X軸之正方向(第1方向)為+，使沿著X軸之負方向(第2方向)為-。即，圖18中，顯示毛細管3之超過移動量與導線11之接合強度之關係。
如圖18所示，設有在進行一次接合前使毛細管3暫時通過一次接合點21之超過移動量，從而可提高導線11之接合強度。又，如圖18所示，將超過移動量設為約75%時，接 合強度達到峰值。
圖19係顯示導線11與基板側電極墊6之接合強度之圖。圖19中以縱顯示接合強度，以橫軸顯示一次接合點21與二次接合點22之距離。另，一次接合點21與二次接合點22之距離係將與導線徑相同之距離作為100%予以顯示。又，使沿著X軸之正方向(第1方向)為+，使沿著X軸之負方向(第2方向)為-。即，圖19中顯示一次接合點21與二次接合點22之距離與導線11之接合強度的關係。
如圖19所示，即使對於比一次接合點21更靠近沿著X軸之負方向側的二次接合點22進行二次接合，接合強度亦不會下降，可維持比設有超過移動量之一次接合進一步有所提高之接合強度。
如上說明，對基板側電極墊6藉由無電鍍敷實施鍍鎳、鍍鈀、鍍金，從而如實施電解鍍敷之情形般，亦可不於基板5上設置電解鍍敷線。電解鍍敷線係用以使電極墊6上析出鍍敷而從電極墊6或佈線圖案13延伸至基板5之端部或其附近的佈線。電解鍍敷線殘留於作為製品之半導體裝置60上，因此成為收發之信號之反射源，從而易成為反射雜訊之原因。另一方面，本實施形態中，藉由無電解鍍敷實施鍍鎳、鍍鈀、鍍金，從而亦可不設置電解鍍敷線，因此可抑制反射雜訊，謀求通信品質之提高。
又，使用無電解鍍敷排除電解鍍敷線，從而易確保在佈線圖案13間設置電源區域(與對控制器7或記憶體晶片9供給電源之線或將控制器7或記憶體晶片9接地之線電性連接 的區域)之空間。設置電源區域，從而基板5之電源阻抗變小，可謀求電源開關雜訊之降低。另，以電解鍍敷形成佈線圖案13之情形中設置之電解鍍敷線可利用形成保護膜14前之蝕刻步驟去除，因此佈線圖案13之形成中即使使用電解鍍敷亦不易成為反射雜訊之原因。
又，設於基板側電極墊6最表層之鍍金係藉由無電解鍍敷形成。此處，利用無電解鍍敷形成鍍金時，係通過將第1層31之鎳與金進行置換而進行。該鎳與金之置換有界限，有無法將第3層33鍍金形成為充分厚度之情形。若成為最表層之鍍金之厚度不足，則利用接合實現之與導線11之接合強度易變低。但本實施形態中，藉由設有超過移動量之導線11之一次接合，而謀求導線11之接合強度之提高。因此，即使於成為最表層之鍍金之厚度不足之情形中亦易獲得充分之接合強度。另，只要使鍍金形成得較薄，則可抑制金之使用量，從而可謀求成本之抑制。
又，於一次接合之基礎上進行二次接合後去掉導線11之尾部，從而可穩定地去掉尾部。即，在毛細管3側可使形成球體20時所需之導線11之突出量(質量)穩定。又，在基板側電極墊6側可去掉保留充分接合面積之尾部。因導線11之突出量穩定，從而球體20之形成亦穩定，因此可順利地連續進行接合。另，如圖19所示，亦完全不會影響利用二次接合實現之導線11之接合強度。
另，本實施形態中，列舉控制器7與記憶體晶片9兩者設於基板5之第一面5a上之例進行說明，但並不限於此。例 如控制器7亦可設於記憶體晶片9上，記憶體晶片9亦可設於控制器7上。即，半導體裝置60內之控制器7或記憶體晶片9之設置位置並無限制，只要係晶片側電極墊8、10以導線11而與基板側電極墊6連接之構成，則可應用本實施形態。
又，以導線11而與基板側電極墊6連接之連接對象並不限於控制器7或記憶體晶片9之電極墊，亦可為設於半導體裝置60內之其他晶片之電極墊。又，記憶體晶片9之塊數並不限於2塊，亦可為1塊或3塊以上。
其他效果或變形例可由相關領域技術人員容易導出。因此，本發明之更廣泛之態樣並不限於上文表示且記述之特定詳情及代表性實施形態。因此，只要不脫離由隨附之請求項及其等價者所定義之總括性的發明概念之精神或範圍，則可進行各種變更。
1‧‧‧控制部
2‧‧‧記憶部
3‧‧‧毛細管
3a‧‧‧貫通孔
4‧‧‧箝位器
5‧‧‧基板
5a‧‧‧第一面
6‧‧‧基板側電極墊
7‧‧‧控制器(晶片)
8‧‧‧晶片側電極墊
9‧‧‧記憶體晶片
10‧‧‧晶片側電極墊
11‧‧‧導線
12‧‧‧樹脂模型部
13‧‧‧佈線圖案
14‧‧‧保護膜
20‧‧‧球體
21‧‧‧一次接合點
22‧‧‧二次接合點
31‧‧‧第1層
32‧‧‧第2層
33‧‧‧第3層
50‧‧‧接合裝置
60‧‧‧半導體裝置
圖1係顯示第1實施形態之接合裝置之概要構成之圖。
圖2係顯示使用圖1所示之接合裝置製造之半導體裝置之一例之圖。
圖3係將基板之基板側電極墊部分放大之部分放大平面圖。
圖4係沿著圖3所示之A-A線之箭視剖面圖。
圖5係用以說明接合順序之流程圖。
圖6係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖7係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖8係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖9係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖10係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖11係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖12係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖13係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖14係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖15係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖16係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖17係導線被接合之部分之剖面圖，且係顯示接合之一個步驟之圖。
圖18係顯示導線與基板側電極墊之接合強度之圖。
圖19係顯示導線與基板側電極墊之接合強度之圖。

Claims (6)

  1. 一種半導體裝置之製造方法，其係藉由從前端被供給金製導線之毛細管、及可切換夾持上述導線之閉合狀態與鬆開上述導線之開放狀態之箝位器，以上述導線連接形成於基板之第一面上的基板側電極墊、與形成於搭載於上述基板之第一面上之晶片上的晶片側電極墊，且於上述基板側電極墊上藉由無電解鍍敷而形成鍍鎳，於上述鍍鎳上藉由無電解鍍敷而形成鍍鈀，於成為上述鍍鈀上之最表層藉由無電解鍍敷而形成鍍金，使上述毛細管靠近上述晶片，將上述導線之一端連接於上述晶片側電極墊，於上述箝位器之開放狀態下，使上述毛細管向上述晶片上方移動，使上述毛細管向朝向上述基板側電極墊之第1方向移動，使上述毛細管靠近上述基板側電極墊，將上述導線一次接合於上述基板側電極墊，使上述毛細管移動，在比上述一次接合位置更向上述第1方向移動之位置將上述導線二次接合於上述基板側電極墊，使上述毛細管向上述基板上方移動，將上述箝位器切換成閉合狀態，使上述毛細管向上述基板之更上方移動； 上述毛細管之向上述第1方向之移動係進行至超過上述一次接合位置之正上方的位置；上述一次接合係一面使上述毛細管向與上述第1方向相反之第2方向移動、一面靠近上述基板側電極墊而進行。
  2. 一種半導體裝置之製造方法，其係藉由從前端被供給導線之毛細管、及可切換夾持上述導線之閉合狀態與鬆開上述導線之開放狀態之箝位器，以上述導線連接形成於基板之第一面上之基板側電極墊、與形成於搭載於上述基板之第一面上之晶片上的晶片側電極墊，且藉由無電解鍍敷於上述基板側之電極墊之最表層形成鍍金，使上述毛細管靠近上述晶片，將上述導線之一端連接於上述晶片側電極墊，於上述箝位器之開放狀態下，使上述毛細管向上述晶片上方移動，使上述毛細管向朝向上述基板側電極墊之第1方向移動，使上述毛細管靠近上述基板側電極墊，將上述導線一次接合於上述基板側電極墊；上述毛細管之向上述第1方向之移動係進行至超過上述一次接合位置之正上方的位置；上述一次接合係一面使上述毛細管向與上述第1方向相反之第2方向移動、一面靠近上述基板側電極墊而進 行。
  3. 如請求項2之半導體裝置之製造方法，其中於上述一次接合後，使上述毛細管向上述基板側電極墊上方移動，使上述毛細管移動，在比上述一次接合之位置更向上述第1方向移動之位置將上述導線二次接合。
  4. 如請求項3之半導體裝置之製造方法，其中於上述二次接合後，使上述毛細管向上述基板上方移動，將上述箝位器切換成閉合狀態，使上述毛細管向上述基板之更上方移動。
  5. 如請求項2至4中任一項之半導體裝置之製造方法，其中於上述基板側電極墊上藉由無電解鍍敷而形成鍍鎳，於上述鍍鎳上藉由無電解鍍敷而形成鍍鈀，上述鍍金係形成於上述鍍鈀上。
  6. 一種接合裝置，其係以金製導線連接形成於基板之第一面上的基板側電極墊、與形成於搭載於上述基板之第一面上之晶片上之晶片側電極墊，其具備：箝位器，其可切換夾持上述導線之閉合狀態與鬆開上述導線之開放狀態；及控制部，其使從前端被供給導線之毛細管靠近上述晶片，將上述導線之一端連接於上述晶片側電極墊，於上述箝位器之開放狀態下，使上述毛細管向上述晶片上方移動，使上述毛細管向朝向上述基板側電極墊之第1方 向移動，使上述毛細管靠近上述基板側電極墊而將上述導線一次接合於上述基板側電極墊，使上述毛細管向上述基板側電極墊上方移動，使上述毛細管移動，在比上述一次接合之位置更向上述第1方向移動之位置將上述導線二次接合，使上述毛細管向上述基板上方移動，將上述箝位器切換成閉合狀態，使上述毛細管向上述基板之更上方移動；上述毛細管之向上述第1方向之移動係進行至超過上述一次接合位置之正上方的位置；上述一次接合係一面使上述毛細管向與上述第1方向相反之第2方向移動、一面靠近上述基板側電極墊而進行。
TW101129615A 2012-01-10 2012-08-15 Semiconductor device manufacturing method and bonding device TWI478221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012002446A JP2013143447A (ja) 2012-01-10 2012-01-10 半導体装置の製造方法およびボンディング装置

Publications (2)

Publication Number Publication Date
TW201330069A TW201330069A (zh) 2013-07-16
TWI478221B true TWI478221B (zh) 2015-03-21

Family

ID=48721484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129615A TWI478221B (zh) 2012-01-10 2012-08-15 Semiconductor device manufacturing method and bonding device

Country Status (3)

Country Link
JP (1) JP2013143447A (zh)
CN (1) CN103199028A (zh)
TW (1) TWI478221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111050523B (zh) * 2018-10-12 2022-03-15 宏达国际电子股份有限公司 热转移模块及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182885B1 (en) * 1998-09-07 2001-02-06 Kabushiki Kaisha Shinkawa Wire bonding method
TW200527556A (en) * 2004-02-06 2005-08-16 Siliconware Precision Industries Co Ltd Wire bonding method and semiconductor package using the method
US20100059574A1 (en) * 2008-09-10 2010-03-11 Kaijo Corporation Wire bonding method, wire bonding apparatus, and wire bonding control program
TW201109469A (en) * 2009-08-10 2011-03-16 Sumitomo Bakelite Co Method for electroless nickel-palladium-gold plating, plated product, printed wiring board, interposer and semiconductor apparatus
CN102290391A (zh) * 2010-06-18 2011-12-21 株式会社东芝 半导体器件及其制造方法和制造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255942A (ja) * 1985-09-05 1987-03-11 Mitsubishi Electric Corp ボンデイング方法
JPS62108533A (ja) * 1985-11-06 1987-05-19 Matsushita Electric Ind Co Ltd ワイヤボンデイング方法
JPH03289149A (ja) * 1990-04-05 1991-12-19 Matsushita Electric Ind Co Ltd ワイヤボンディング方法
JP2579833B2 (ja) * 1990-10-19 1997-02-12 株式会社カイジョー ワイヤボンディング方法
JP2531099B2 (ja) * 1993-07-13 1996-09-04 日本電気株式会社 ワイヤ―ボンディング方法
JP2008028069A (ja) * 2006-07-20 2008-02-07 Hitachi Metals Ltd 外部接合電極付き基板およびその製造方法
JP4365851B2 (ja) * 2006-11-28 2009-11-18 株式会社カイジョー ワイヤボンディング方法及びワイヤボンディング装置
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182885B1 (en) * 1998-09-07 2001-02-06 Kabushiki Kaisha Shinkawa Wire bonding method
TW200527556A (en) * 2004-02-06 2005-08-16 Siliconware Precision Industries Co Ltd Wire bonding method and semiconductor package using the method
US20100059574A1 (en) * 2008-09-10 2010-03-11 Kaijo Corporation Wire bonding method, wire bonding apparatus, and wire bonding control program
TW201109469A (en) * 2009-08-10 2011-03-16 Sumitomo Bakelite Co Method for electroless nickel-palladium-gold plating, plated product, printed wiring board, interposer and semiconductor apparatus
CN102290391A (zh) * 2010-06-18 2011-12-21 株式会社东芝 半导体器件及其制造方法和制造装置

Also Published As

Publication number Publication date
JP2013143447A (ja) 2013-07-22
CN103199028A (zh) 2013-07-10
TW201330069A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
JP4964780B2 (ja) ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
TWI424799B (zh) 基板佈局與其形成方法
JP2009076851A (ja) 実装基板構造物及びその製造方法
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
TWI478221B (zh) Semiconductor device manufacturing method and bonding device
TW200926378A (en) Package substrate having electrical connecting structure and semiconductor package structure thereof
CN101989593A (zh) 封装基板及其制法及封装结构
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
TWI528516B (zh) 晶片組裝結構及晶片組裝方法
CN106024755B (zh) 半导体装置
JP2007220873A (ja) 半導体装置及びその製造方法
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
TWI501370B (zh) 半導體封裝件及其製法
CN104124180B (zh) 芯片封装结构的制作方法
KR20080040246A (ko) 반도체 패키지의 와이어 본딩방법
JP2007035863A (ja) 半導体装置
CN103390598A (zh) 半导体封装件及其制法
KR20120050193A (ko) 프로브 및 프로브 제조방법
KR100370839B1 (ko) 반도체패키지용써킷테이프
KR20070110196A (ko) 절연된 와이어를 위한 와이어 본딩 프로세스
JPH08250624A (ja) 半導体装置およびその製造方法
US20140120661A1 (en) Flip chip packaging method
KR20040092197A (ko) 와이어링 배선기판을 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees