CN102290391A - 半导体器件及其制造方法和制造装置 - Google Patents

半导体器件及其制造方法和制造装置 Download PDF

Info

Publication number
CN102290391A
CN102290391A CN2011100667897A CN201110066789A CN102290391A CN 102290391 A CN102290391 A CN 102290391A CN 2011100667897 A CN2011100667897 A CN 2011100667897A CN 201110066789 A CN201110066789 A CN 201110066789A CN 102290391 A CN102290391 A CN 102290391A
Authority
CN
China
Prior art keywords
electrode
line
bulb
capillary
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100667897A
Other languages
English (en)
Other versions
CN102290391B (zh
Inventor
佐野雄一
井本孝志
武部直人
石田胜广
本田友巳
熊谷靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102290391A publication Critical patent/CN102290391A/zh
Application granted granted Critical
Publication of CN102290391B publication Critical patent/CN102290391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体器件、制造半导体器件的方法以及半导体器件的制造装置。根据一个实施例，一种半导体器件包括第一半导体元件、第一电极、球部、第二电极、以及线。所述第一电极被电连接到所述第一半导体元件。所述球部被设置在所述第一电极上。所述线连接所述球部和所述第二电极。位于所述线的与所述第二电极相反的一侧的端部处的折返部的厚度小于所述线的直径。

Description

半导体器件及其制造方法和制造装置
相关申请的交叉引用 
本申请基于并要求在2010年6月18日提交的在先日本专利申请2010-139998的优先权；通过引用将其全部内容并入到本文中。 
技术领域
本文中描述的实施例一般而言涉及半导体器件、制造半导体器件的方法以及半导体器件的制造装置。 
背景技术
通过接合线将半导体芯片连接到例如安装的部件或其他半导体芯片。随着半导体芯片的大规模集成的进展，接合线的数目增加。为了节省用于半导体器件的资源，希望节省每个连接的接合线材料。 
发明内容
本发明的实施例提供能够减少线的量的半导体器件、制造半导体器件的方法以及半导体器件的制造装置。 
一般而言，根据一个实施例，一种半导体器件包括第一半导体元件、第一电极、球部、第二电极、以及线。所述第一电极被电连接到所述第一半导体元件。所述球部被设置在所述第一电极上。所述线连接所述球部和所述第二电极。所述线包括位于所述线的与所述第二电极相反的一侧的端部处的折返部。所述折返部的厚度小于所述线的直径。 
根据实施例，可以提供能够减少线量的半导体器件、制造半导体器件的方法以及半导体器件的制造装置。 
附图说明
图1A和1B是示例出根据第一实施例的半导体器件的配置的示意性截面图； 
图2是示例出根据第一实施例的半导体器件的配置的示意性平面图； 
图3A和3B是示例出参考例的半导体器件的配置的示意图； 
图4A到4F是示例出根据第一实施例的半导体器件的制造方法的示意图； 
图5A到5F是示例出根据第一实施例的半导体器件的制造方法的示意图； 
图6A到6F是示例出根据第一实施例的半导体器件的制造方法的示意图； 
图7A到7E是示例出根据第一实施例的半导体器件的制造方法的示意图； 
图8A和8B是示例出半导体器件制造工艺的示意图； 
图9A和9B是示例出根据实例的半导体器件的配置的示意图； 
图10是示例出根据实例的半导体器件的配置的示意图； 
图11A到11D是示例出根据实例的半导体器件的制造方法的示意图； 
图12A和12B是示例出根据第二实施例的半导体器件的配置的示意图； 
图13A到13D是示例出根据实例的半导体器件的配置的示意图； 
图14A和14B是示例出根据另一实例的半导体器件的配置的示意图； 
图15是示例出根据第二实施例的另一半导体器件的配置的示意性截面图；以及 
图16是示例出根据第三实施例的半导体器件的制造方法的流程图。 
具体实施方式
下面将参考附图描述实施例。 
附图是示意性的或概念性的；并且各部分的厚度与宽度之间的关系、各部分之间的尺寸的比例系数等等未必与其实际值相同。此外，可以在各附图之间、甚至是对于相同的部分，不同地示例尺寸和比例系数。 
在本申请的说明书和附图中，与关于其上的附图描述的部件相似的部件被标以相似的参考标号，并且适当时省略详细描述。 
第一实施例 
图1A和1B是示例出根据第一实施例的半导体器件的配置的示意性截面图。 
具体而言，图1B示例出半导体器件的概观，而图1A示例出图1B中的部分1B的放大图。 
图2是示例出根据第一实施例的半导体器件的配置的示意性平面图。 
图2示例出图1B中的部分1B的放大图。 
如图1B所示，根据该实施例的半导体器件110包括第一半导体元件(半导体元件5)、第一电极10、第二电极20、球部30和线40。 
第一电极10被电连接到半导体元件5。例如，将诸如存储器的半导体芯片用于半导体元件5。然而，实施例不限于此，可以将任何半导体芯片用于半导体元件5。 
第二电极20是与半导体元件5不同的半导体元件(半导体芯片)的电极。并且，例如，第二电极20可以为诸如引线、印刷电路板等等的被安装部件等等的电极。 
球部30被设置在第一电极10上。 
线40连接球部30和第二电极20。换言之，线40的一段接触球部30，而线40的另一端接触第二电极20。 
例如，将诸如金的材料用于球部30和线40。 
这里，用于便于说明，将与第一电极10的主表面(球部30被连接至其的表面)垂直的方向取为Z轴方向。与第一电极10的主表面平行的一个方向取为X轴方向，并将与Z轴方向和X轴方向垂直的方向取为Y轴方向。 
在X-Y平面内，从第二电极20朝向第一电极10的方向被定义为X1方向(第一方向)。在X-Y平面内，从第一电极10朝向第二电极20的方向被定义为X2方向(第二方向)。X2方向是与X1方向相反的方向。 
线40沿X轴方向在第一电极10与第二电极20之间延伸。在该具体实例中，第一电极10的主表面(球部30被连接至其的表面)沿Z轴方向的位置与第二电极20的连接表面(线40被连接至其的表面)沿Z轴方向的位置基本相同，但如下所述，第一电极10的主表面沿Z轴方向的位置与第二电极20的连接表面沿Z轴方向的位置可以不同。换言之，第一电极10的主表面的高度可以与第二电极20的连接表面的高度相同或不同。 
当第一电极10的主表面的高度与第二电极20的连接表面的高度相同时，以及同样地在它们不同时，X1方向和X2方向分别是在X-Y平面内从第二电极20朝向第一电极10的方向和从第一电极10朝向第二电极20的方向。 
如图1A所示，在第一电极10上形成球部30。球部30具有台座部31和上部32。球部30的台座部31沿X1方向(或X2方向)的长度大于上部32沿X1方向(或X2方向)的长度。在与第一电极10相对的一侧在球部30的上部32上形成凸起30c。通过用毛细管挤压(crush)球部30的上部32而形成凸起30c。同样地，通过挤压上部32而在上部32上形成凹陷33。凸起30c被包括在例如上部32中。 
在线40的与第二电极20相反的一侧的端部中形成折返部41。折返部41是线40的位于凸起30c上方的部分。折返部41的厚度41t小于线40的直径40d。这里，线40的直径40d是线的平均直径。 
折返部41与线40的颈部42相比是沿X1方向的部分。这里，线40的颈部42是在线40的接触球部30的部分与线40的朝向第二电极20延伸的部分之间的边界部分。 
如上所述，在球部30的上部32的沿X轴方向的中心附近形成凹陷33。在球部30的位于第二电极20侧的端部上方通过凹陷33形成上部32的峰34。通过该峰34，颈部42沿Z轴方向向上延伸。结果，可以使线40与半 导体元件5的主平面大致平行地延伸。 
折返部41被设置为例如与球部30的沿X1方向(或X2方向)的中心相比在与第二电极20相反的一侧。换言之，折返部41具有这样的部分，该部分被设置为与线40和球部30之间的连接部分的X轴方向上的中心相比沿X1方向。如下所讨论的，折返部41是在其中通过毛细管挤压线40的部分。 
如图1A所示，与球部30的与第二电极20相反的一侧的端部30e相比，折返部41的与第二电极20相反的一侧的端部41e被设置为沿X2方向。换言之，与球部30的与第二电极20相反的一侧的端部30e相比，折返部41的与第二电极20相反的一侧的端部41e被设置为更靠近第二电极20。 
如图2所示，可以在半导体器件110中设置多个第一电极10。例如，所述多个第一电极10可沿Y轴方向排列。并且，为所述多个第一电极10中的每一个设置多个球部30中的每一个，并且多个线40中的每一个被连接到所述多个球部30中的每一个。 
当从与第一电极10的主表面垂直的方向(Z轴方向)观察时，线40的折返部41位于球部30的轮廓(外边缘)(例如，台座部31)的范围内。换言之，折返部41位于球部30的轮廓(外边缘)内部，并且不从球部30突出。 
如图1A所示，在该具体实例中，线40具有在球部30上方的凹陷43。线40的颈部42沿X2方向延伸，同时沿Z轴方向向下倾斜。然而，本实施例不限于此，线40可以不具有凹陷43。例如，如下所述，线40的在球部30上方的形状可以为近似平坦的。 
图3A和3B是示例出参考例的半导体器件的配置的图。 
具体地，图3A是示意性截面图，图3B是示意性平面图。 
如图3A和3B所示，在参考例的半导体器件119中，在线40的与第二电极20相反的一侧的端部处的双折返部49的厚度49t大于线40的直径40d。半导体器件119中的双折返部49是线40的从球部30朝向X1方向 延伸的部分和线40的从沿X1方向的端部折返并朝向X2方向延伸的部分的重叠部分。因此，半导体器件119中的双折返部49的厚度49t为线40的直径40d的约两倍。 
这里，如图3B所示，在所示例的两条线40中，线40的在附图的下侧的双折返部49朝向附图的上侧的线40倾斜。近年来，由于微细化，线40之间的间隙已变窄。这里，存在双折返部49不希望地接触邻近的线40的可能性。因此，如在该实施例中，希望折返部41在从Z轴方向观察时不从球部30突出。 
在半导体器件119中，与球部30的在与第二电极20相反的一侧的端部30e相比，双折返部49的在与第二电极20相反的一侧的端部49e被设置为在X1方向上。换言之，与球部30的在与第二电极20相反的一侧的端部30e相比，双折返部49的在与第二电极20相反的一侧的端部49e被设置为更远离第二电极20。 
在半导体器件119中，当沿着Z轴方向观察时，线40的双折返部49具有在球部30的轮廓的范围的外部的部分。换言之，双折返部49从球部30突出。 
例如，这种类型的参考例的半导体器件119中的双折返部49被形成为形成低回环(low loop)形状。参考例的半导体器件119中的双折返部49具有例如两条线40的厚度，并具有从球部30突出的部分，因此双折返部49是大的。因此，使用很多的线40的材料来形成双折返部49. 
相比而言，在根据该实施例的半导体器件110中，折返部41(线40的尾部分)是小的，并且折返部41的厚度41t小于线40的直径40d。在半导体器件110中，折返部41的长度短，并且与球部30的端部30e相比，折返部41的端部41e更靠近第二电极20。在半导体器件110中，折返部41不从球部30突出。在半导体器件110中，折返部41是小的，因此，用于形成折返部41的线40的材料量是小的。以该方式，可以以节省的线量提供半导体器件。 
在为了节省所使用的线40的量而不设置折返部的情况下，线40的高 度增加，这阻碍了使半导体器件较薄。这里，线40的高度是从半导体元件5的表面到在半导体元件5上的线40的最高顶表面的高度。在设置折返部的情况下，如下所述，可以减小线40的高度。并且，由于会减小线40的机械强度的模制树脂等等，可以使线40变形并可发生缺陷。 
相比而言，在根据该实施例的半导体器件110中，通过设置与在线40和球部30之间的连接部分的沿X轴方向的中心相比位于X1方向上的折返部41，可以减小线40的高度。换言之，在半导体器件110中，可以在保持线40的高度低的同时减小线量。 
将描述根据该实施例的半导体器件110的制造方法的实例。 
图4A到4F、图5A到5F、图6A到6F以及图7A到7E是示例出根据第一实施例的半导体器件的制造方法的示意图。 
图4A、4C、4E、5A、5C、5E、6A、6C和6E示例出在步骤SP01到SP09的每一个工艺中毛细管60的状态和操作。图4B、4D、4F、5B、5D、5F、6B、6D和6F示例出在步骤SP01到SP09的每一个工艺中毛细管60、第一电极10、球部30和线40的状态。 
图7A到7E示例出在步骤SP10到SP14中毛细管60的状态和操作。在图4D中，除了截面图之外还绘制了球部30的平面图。 
如图4A所示，在该制造方法中，使用包括毛细管60和控制单元80的制造装置(接合装置)。控制单元80包括臂81和驱动单元82。毛细管60被安装在臂81的末端上。通过驱动单元82驱动臂81，并且以该方式使毛细管60相对于第一电极10的位置移位(移动)。在其他附图的每一个中，省略了控制单元80。 
毛细管60具有在X1方向侧(第一电极10侧)的第一电极侧末端61和在第二方向(第二电极20侧)的第二电极侧末端62。第一电极侧末端61与第二电极侧末端62相对。 
如图4A和4B所示，毛细管60被设置在第一电极10上方，并且毛细管60末端形成将变成球部30的球30a(步骤SP01)。毛细管60的直径为约例如不小于60微米(μm)且不大于80μm。然而，该实施例不限于此， 毛细管60的直径是任意的。 
如图4C和4D所示，使毛细管60降低，并将球30a压到第一电极10中(步骤SP02)。球30a变形而反映毛细管的末端部分的形状，从而形成台座部31和在台座部31上方的上部32。球部30包括台座部31和上部32。 
台座部31的直径31d为例如50μm到60μm，并且上部32的直径32d为例如比台座部31的直径31d小了约5μm到10μm。然而，实施例不限于此，台座部31的直径31d和上部32的直径32d是任意的。 
如图4E和4F所示，随着线40的释放，使毛细管60上升(步骤SP03)。 
如图5A和5B所示，使毛细管60沿X1方向相对于第一电极10移动(步骤SP04)。以该方式，线40接触第二电极侧末端62。此时毛细管60朝向X1方向的移动距离是这样的距离，该距离使第二电极侧末端62与线40之间的接触部分在球部30的范围内。 
换言之，与球部30的在第二电极20的相反侧的端部30e相比，第二电极侧末端62与线40之间的接触部分在第二电极20侧(X2方向侧)，并且与球部30的第二电极20侧的端部30f相比，第二电极侧末端62与线40之间的接触部分在X1方向侧。例如，与球部30的在第二电极20的相反侧的端部30e相比，线40的X1方向侧的端部在第二电极20侧(X2方向侧)，并且与球部30的第二电极20侧的端部30f相比，线40的X1方向侧的端部在X1方向侧。 
如图5C和5D所示，使毛细管60降低，并且通过毛细管60使线40变形(步骤SP05)。具体而言，通过第二电极侧末端62将线40(以及球部30)压向第一电极10，并且使线40(以及球部30)变形。换言之，通过第二电极侧末端62将线40压向第一电极10并使线40变形。 
如图5E和5F所示，随着线40的释放，使毛细管60上升(步骤SP06)。作为该步骤SP05的结果，形成部分TN，线40的直径在该处变窄。线40的直径变窄的该部分TN将最终成为折返部41。 
如图6A和6B所示，使毛细管60沿X2方向相对于第一电极10移动(步骤SP07)。以该方式，线40的轴沿X2方向弯曲。例如，线40的 X1方向侧的侧面接触毛细管60的内侧壁。 
通过使毛细管60沿X2方向相对于第一电极10移动，线40接触第一电极侧末端61。此时毛细管60朝向X2方向的移动距离是这样的距离，该距离使第一电极侧末端61与线40之间的接触部分在球部30的范围内。 
换言之，与球部30的在第二电极20的相反侧的端部30e相比，第一电极侧末端61与线40之间的接触部分在第二电极20侧(X2方向侧)，并且与球部30的第二电极20侧的端部30f相比，第一电极侧末端61与线40之间的接触部分在X1方向侧。例如，与球部30的在第二电极20的相反侧的端部30e相比，线40的X1方向侧的端部在第二电极20侧(X2方向侧)，并且与球部30的第二电极20侧的端部30f相比，线40的X1方向侧的端部在X1方向侧。 
如果在该步骤SP07中的移动量小，则将不形成线40的折返部41。步骤SP07中的适宜移动量依赖于线40的直径40d、步骤SP04中的毛细管60的移动量等等而变化。可以通过例如其中改变毛细管60的移动距离的测试来获得步骤SP07中的适宜移动量。 
作为执行步骤SP04和步骤SP05以及随后执行步骤SP07的结果，线40第一次沿X1方向弯曲，第二次沿X2方向弯曲。 
如图6C和6D所示，使毛细管60降低，并且通过毛细管60使线40变形(步骤SP08)。具体而言，通过第一电极侧末端61将线40(以及球部30)压向第一电极10，并且使线40(以及球部30)变形。换言之，通过第一电极侧末端61将线40压向第一电极10并使线40变形。 
在图6D所示例的实例中，示例出其中在球部30的顶部上的线40中没有形成凹陷的状态，但如下所述，在步骤SP08中，可以在球部30的顶部上的线40中形成凹陷。例如，可以通过诸如毛细管60的末端的形状、在步骤SP05到SP08中毛细管60的移动距离等等的各种条件来控制是否在球部30的顶部上的线40中存在凹陷43。 
如图6E和6F所示，随着线40的释放，使毛细管60上升(步骤SP09)。 
然后，如图7A所示，使毛细管60沿X2方向相对于第一电极10移动 (步骤SP10)。 
然后，如图7B所示，使毛细管60沿X1方向相对于第一电极10移动(步骤SP11)。 
然后，如图7C所示，使毛细管60进一步上升(步骤SP12)。 
然后，如图7D所示，使毛细管60沿X2方向朝向第二电极20(未示出)移动(步骤SP13)。 
然后，如图7E所示，使毛细管60与第二电极20紧密接触，并且线40的与球部30相反的一侧的端部被连接到第二电极(步骤SP14)。 
以该方式，制成图1A和1B以及图2所示例的半导体器件110。 
作为执行上述步骤SP10和SP11的结果，例如，使线40具有弯曲的趋势，因此减小了在第一电极10与第二电极20之间的延伸部分中的线40的高度。 
在如上所述的半导体器件110的制造中，线40被挤压两次。换言之，执行在使毛细管60朝向X1方向移动之后的通过第二电极侧末端62对线40(以及球部30)的挤压(步骤SP05)以及在使毛细管60朝向X2方向移动之后的通过第一电极侧末端61对线40(以及球部30)的挤压(步骤SP08)。作为对线40的这两次挤压的结果，形成折返部41。折返部41是线40的通过毛细管60而受到挤压的部分，并且减小了线40的直径，因此，折返部41的厚度41t小于线40的直径40d。 
例如，线40的直径40d是20μm，折返部41的厚度41t为约10μm。然而，如下所述，折返部41的形状可以具有不同的变形，并且折返部41的相对于线40的直径40d的厚度41t不限于上述值。在厚度41t小于直径40d的条件下，厚度41t是任意的。 
在实施例中，线40的直径40d为例如不小于5μm且不大于40μm。当线40的直径40d小于5μm时，例如连接电阻增加。当线40的直径40d大于40μm时，例如连接密度增加。 
图8A和8B是示例出半导体器件制造工艺的示意图。 
具体而言，图8A示意性示例出用于根据实施例的半导体器件110的 毛细管60的移动，图8B示意性示例出用于参考例的半导体器件119的毛细管60的移动。 
如图8A所示，在半导体器件110的制造中，在使毛细管60沿X1方向相对于第一电极10移动(步骤SP04)之后，使毛细管60下降并通过第二电极侧末端62而使线40变形(步骤SP05)。另外，在使毛细管60沿X2方向相对于第一电极10移动(步骤SP07)之后，使毛细管60下降并通过第一电极侧末端61而使线40变形(步骤SP08)。然后，将线40连接到第二电极20(步骤SP14)。毛细管60的沿X1方向的上述移动的距离和毛细管60的沿X2方向的上述移动的距离在球部30的范围内。以该方式，在半导体器件110的制造中，执行第一次挤压线40(步骤SP05)和第二次挤压线40(步骤SP08)。 
作为第一次挤压的结果，可以使线40较薄，因此可以降低线40的高度。并且，作为第二次挤压线40的结果，可以与半导体元件5的主表面大致平行地拉出线40，因此可以降低线40的高度。 
另一方面，如图8B所示，在根据参考例的半导体器件119的制造中，在使毛细管60下降并形成球部30(步骤SP02)之后，使毛细管60上升(步骤SP03)，并且在使毛细管60沿X1方向相对于第一电极10移动(步骤SP119a)之后，使毛细管60进一步上升(步骤SP119b)，然后使毛细管60沿X2方向移动并且毛细管60再次返回到球部30之上(步骤SP119c)。然后使毛细管60降低，并通过毛细管60使线40变形(步骤SP08)。换言之，在参考例的半导体器件119的制造中，没有执行步骤SP05(第一次挤压线40)。 
在半导体器件119中，通过执行步骤SP119的操作(其中在使毛细管60沿X1方向移动之后，使毛细管60进一步上升，并且其返回到原始位置)，线40被二重折叠，并且在步骤SP08中，线40被连接到球部30。然后，使线40从该连接朝向第二电极20延伸。以该方式，减小了线40的回环形状的高度。然而，如上所述，在半导体器件119中，通过使线40二重折叠，双折返部49变厚，因此所使用的线的量大。 
例如，如果不执行用于第一次变形的步骤SP05，并且在其中使毛细管60进一步上升的步骤SP119中，毛细管60沿X轴方向或Z轴方向的距离改变，将变得难以使线40二重折叠。因此，在步骤SP08之后的工艺中，线40具有例如与球部30大致垂直的形状，并且作为线40具有回环形状的结果，线40的高度高。 
相比而言，在根据实施例的半导体器件110的制造方法中，通过第一次挤压线40(步骤SP05)和第二次挤压线40(步骤SP08)，线40的在球部30的上部上的形状变为相对于球部30倾斜，作为结果，线40的延伸方向变为基本上平行于X轴方向，并且可以减小线40的回环形状的高度。并且，折返部41薄且小，因此线量小。 
如上所述，在其中未执行步骤SP05的参考例及其变化中，难以同时实现线40的高度的减小和线量的减小，但通过根据实施例的配置，可以同时实现线40的回环形状的高度的减小和线量的减小。 
并且，通过设置折返部41，增大了线40与球部30之间的接触面积。换言之，可以说，线40与球部30之间的粘合强度增大。结果，在步骤SP11到步骤SP14的工艺中，可以降低线40与球部30的分离的可能性。并且，作为第一次和第二次挤压的结果，线40在沿X轴方向的中心附近接触球部30，因此可以进一步增大线40与球部30之间的粘合强度。 
将描述根据第一实施例的实例的半导体器件。 
图9A和9B是示例出根据实例的半导体器件的配置的示意图。 
具体而言，图9A是示意性截面图，图9B是示意图。为了易于理解，图9B基于根据实例的半导体器件111的扫描电子显微镜(SEM)照片，已对其绘制出每个要素的轮廓形状。 
如图9A和9B所示，在根据该实施例的实例的半导体器件111中，使用设置在半导体元件5上的衬垫电极11作为电连接到半导体元件5的第一电极10。并且，在衬垫电极11与球部30之间设置下层连接部14。下层连接部14包括被连接到衬垫电极11的下层线13和下层线13的下层端子部12。下层线13连接衬垫电极11和与衬垫电极11相比在X1方向上设置的 另一电极(未示出)。 
在下层连接部14上设置球部30。换言之，在半导体器件111中，包括下层端子部12和下层线13的下层连接部14被设置在第一电极10(衬垫电极11)与球部30之间。以该方式，在实施例中，可以在第一电极10与球部30之间***任何导电构件。并且，球部30和被连接到球部30的线40被设置在层连接部14上作为第二连接部(上层连接部)。以该方式，可以层叠连接部。 
并且，在半导体器件111中，线40的折返部41的厚度41t小于线40的直径40d。并且，在半导体器件111中，折返部41的长度短，并且折返部41的端部41e比球部30的端部30e更靠近第二电极20。并且，在半导体器件111中，折返部41不从球部30突出。以该方式，可以以减小的线量提供半导体器件。 
图10是示例出根据实例的半导体器件的配置的示意图。 
图10是图9B的放大图。 
如图10所示，在半导体器件111中，折返部41包括与在折返部41中的步骤对应的线路(线路La、线路Lb、线路Lc)。 
线路La对应于折返部41的顶表面。线路Lb对应于折返部41的底部侧与凸起30c的顶表面之间的边界。线路Lc对应于折返部41的与第二电极相反的一侧(X1方向侧)的端部41e。 
此外，边界线路Ld对应于在球部30的凸起30c的侧面与线40之间的边界。 
通过执行上述步骤SP05、SP06、SP07和SP08而形成这些线路La、Lb、Lc和Ld。 
下面，将详细说明在步骤SP05到SP08中线40的状态。 
图11A到11D是示例出根据实例的半导体器件的制造方法的示意图。 
具体而言，图11A、11B、11C和11D示意性示例出在步骤SP05、SP06、SP07和SP08中线40的状态。 
在步骤SP04中第一次使线40的中心轴弯曲之后，如图11A所示，在 步骤SP05中通过第二电极侧末端62而使线40变形。换言之，挤压线40。此时，球部30也一起被变形。此时，基于毛细管60的末端的形状，在线40和球部30中形成凹状凹陷33a。如图11A所示，在该具体实例中使用具有比图5D中所示例的毛细管60的末端尖锐的末端的毛细管60。 
如图11B所示，在步骤SP06中使毛细管60向上移动。然后，如图11C所示，在步骤SP07中使毛细管60沿X2方向相对于第一电极10移动。以该方式，使线40第二次弯曲。 
此时，如图11C所示，在线40和球部30的连接部分的沿X1方向的端部处形成将成为线路La的部分La1，在线40的直立部的沿X2方向的下表面中形成将成为线路Ld的部分Ld1，并且在线40和球部30的连接部分的底部中形成将成为线路Lb的部分Lb1和将成为线路Lc的部分Lc1。这里，如果毛细管60沿X2方向的移动距离小，则通过毛细管60而挤压对应于线路La的部分，并且不形成线40的折返部41。 
然后，如图11D所示，在步骤SP08中，通过第一电极侧末端61而使线40变形。例如，球部30可以也一起被变形。使线40向回弯曲，并且基于毛细管60的末端的形状而在线40的上部中形成凹状凹陷。在图5D中所示例的实例中，在步骤SP08中，在线40中不形成凹陷。在图11D所示例的实例中，基于毛细管60的尖锐末端形状而在线40中形成凹陷。 
作为步骤SP08的结果，线40被重叠在球部30的凹陷33a上，并且球部30被挤压，由此在球部30中形成凹陷33。结果，在该具体实例中，在球部30中形成的凹陷33的深度为球部30的上部32的厚度的约一半。这里，如果使凹陷33的深度更深，则球部30的上部32的从凹陷33到峰34的高度增加。结果，即使线40很长，也可以与半导体元件5的主平面大致平行地拉出线40。 
在该具体实例中，基于部分La1，在线40的顶表面的X1侧的部分中形成线路La。并且，基于部分Lc1，在线40与球部30的连接部分的X1方向的端部中形成线路Lc。基于部分Lb1，在线40与球部30的连接部分中在第一电极侧末端61下方形成线路Lb。并且，基于部分Ld1，在线40 的与球部30接触的弯曲部分中在第一电极侧末端61下方形成线路Ld。 
在线路La与线路Lb之间的部分成为折返部41。通过用毛细管60挤压折返部41，折返部41的厚度41t变为小于线40的直径40d。 
以该方式，在实例的半导体器件111中，在球部30上方的线40中形成凹陷43，其反映出毛细管60的末端的形状。 
第二实施例 
在第二实施例中，使用层叠的半导体芯片。线40在层叠的半导体芯片之间形成电连接。 
图12A和12B是示例出根据第二实施例的半导体器件的配置的示意图。 
如图12A所示，根据该实施例的半导体器件120包括上述第一半导体元件(半导体元件5)、第一电极10、第二电极20、球部30和线40，还包括第二半导体元件6(半导体芯片)。例如，将诸如存储器的半导体芯片用于第二半导体元件6。然而，实施例不限于此，可以将任何半导体芯片用于第二半导体元件6。 
第二半导体元件6被层叠在第一半导体元件(半导体元件5)的其上设置有第一电极10的一侧的主表面上。例如，将绝缘树脂层8等等设置在第一半导体元件(半导体元件5)与第二半导体元件6之间。 
第二电极20被电连接到第二半导体元件6。 
线40在上述第一电极10与上述第二电极20之间基本平行于第一半导体元件(半导体元件5)的主表面和第二半导体元件6的主表面。 
图12A和12B中所示例的线40与球部30之间的连接部分附近的配置与半导体器件110的相同，因此省略对其的描述。 
在根据该实施例的半导体器件120中，线40的折返部41的厚度41t小于线40的直径40d，同时线40的延伸方向可以基本上平行于第一电极10的主表面。同样地，在其中半导体芯片被层叠的配置中，线40可以基本上平行于第一电极10的主表面。换言之，可以使线40的回环形状较低。 
当层叠半导体芯片时，在电极处沿Z轴方向产生台阶。换言之，在第 二半导体元件6的主表面(顶表面)上设置的第二电极20的沿Z轴方向的高度大于在第一半导体元件(半导体元件5)的主表面上设置的第一电极10的高度。 
此时，在半导体器件120中，通过调整球部30的高度以补偿第二电极20与第一电极10的高度差，例如，使第二电极20的高度和球部30的上部的高度基本上相同。以该方式，可以使连接第二电极20和球部30的线40基本上平行于第一电极10的主表面延伸。例如，如果在半导体器件120的最顶部层半导体元件上使用这种类型的线40形状，可以有效地减小半导体元件120的高度。 
如图12B所示，同样在根据该实施例的另一半导体器件121中，设置第二半导体元件6。 
在半导体器件121中，使用在第一半导体元件(半导体元件5)上设置的衬垫电极11作为第一电极10。并且，在衬垫电极11与球部30之间设置包括下层端子部12和下层线13的下层连接部14。下层线13连接衬垫电极11和沿X1方向比衬垫电极11更远地设置的另一电极(未示出)。 
在下层连接部14上设置球部30。 
换言之，半导体器件121还包括下层线13。在球部30与第一电极10之间连接下层线13的一端(下层端子部12)。下层线13从第一电极10朝向从第二电极20朝向第一电极10的方向(X1方向)延伸。 
在半导体器件121中，通过下层端子部12和下层线13的高度补偿第一电极10(衬垫电极11)和第二电极20的高度差。以该方式，可以使连接第二电极20和球部30的线40与第一电极10(衬垫电极11)的主表面基本上平行地延伸。例如，如果在半导体器件121的最顶部层半导体元件上使用这种类型的线40形状，可以有效地减小半导体元件121的高度。并且，通过在球部30下方设置下层线13，不必增加球部30的高度，因此可以减少在球部30中使用的材料。 
将描述根据该实施例的实例的半导体器件。 
图13A到13D是示例出根据实例的半导体器件的配置的示意图。 
图13A是示例出根据实例的半导体器件122的配置的轮廓的示意性截面图，图13B是图13A中的部分13A的放大图的示意性透视图，图13C是图13B中的部分13B的放大图的示意性透视图，图13D是图13C中的部分13C的放大图的示意性透视图。图13B、13C和13D基于半导体器件122的SEM照片，已对其绘制出每个要素的轮廓形状。 
如图13A所示，在半导体器件122中，在衬底9上设置第一半导体元件(半导体元件5)，并且在第一半导体元件上设置第二半导体元件6。通过线40连接第一半导体元件的第一电极10(未示出)和第二半导体元件6的第二电极20(未示出)，并且通过下层线13连接在衬底9上设置的未在图中示出的电极和第一半导体元件的第一电极10。 
如图13B和13C所示，例如，沿Y轴方向设置多条线40。图13D示例出线40和线40被连接到的球部30的放大图。 
如图13D所示，在半导体器件122中，线40的折返部41的厚度41t小于线40的直径40d。 
如图13C所示，同样地在半导体器件122中，线40在第一电极10上方与第二电极20上方之间基本上平行于第一电极10的主表面。 
并且，如图13D所示，下层线13的从被连接到第一电极10的部分延伸的部分基本上平行于第一电极10的主表面。 
例如，如果在半导体器件122的最顶层半导体元件上使用这种类型的线40形状，可以有效地减小半导体元件122的高度。并且，通过在球部30下方设置下层线13，不必增加球部30的高度，因此可以减少在球部30中使用的材料。并且，当从Z轴方向观察时，折返部41不从球部30内突出，因此可以防止在Y轴方向上邻近的线40之间的短路。 
图14A和14B是示例出根据另一实例的半导体器件的配置的示意图。 
图14A是根据该实施例的另一实例的半导体器件123的一部分的放大图的示意性透视图，图14B是图14A中的部分14A的放大图的示意性透视图。图14A和14B基于半导体器件123的SEM照片，已对其绘制出每个要素的轮廓形状。 
通过使用与在半导体器件122的制造中使用的毛细管60相同的毛细管并改变制造条件而制造半导体器件123。具体而言，在半导体器件123的制造中的步骤SP05、SP06和SP07中，毛细管60的移动距离不同于半导体器件122的移动距离。用于半导体器件123的步骤SP05中的移动距离小于用于半导体器件122的步骤SP05中的移动距离，用于半导体器件123的步骤SP06中的移动距离大于用于半导体器件122的步骤SP06中的移动距离，并且用于半导体器件123的步骤SP07中的移动距离小于用于半导体器件122的步骤SP07中的移动距离。 
如图14A和14B所示，在半导体器件123中，折返部41的厚度41t小于线40的直径40d。以该方式，通过在制造工艺中的用于毛细管60的移动距离的改变的制造条件，可以使线40的折返部41较薄。 
如图14B所示，在半导体器件123中，在球部30的上部上的线40中不设置凹陷。以该方式，即使当使用相同的毛细管60时，通过改变诸如毛细管60的移动距离的条件，可以在设置凹陷43(半导体器件122等等)的情况下和不设置凹陷43(半导体器件123)的情况下进行制造。 
如图14A所示，在半导体器件123中同样地，线40在第一电极10上方与第二电极20上方之间基本上平行于第一电极10的主表面。并且，没有形成凹陷43，因此可以抬高线40的底部表面的位置而不增加球部30的高度。结果，可以减少球部30的材料。这里，如果线40是长的，则线40由于线40的自身重量而弯曲。然而，可以增加球部30的高度，因此即使当增加线40的长度时，也可以降低由于线40的自身重量而使线的底部表面接触半导体元件5等等的可能性。在球部30的上部32中形成凹陷33，并且在球部30的第二电极20侧上的端部30f的上部32中形成峰34。 
图15是示例出根据第二实施例的另一半导体器件的配置的示意性截面图。 
如图15所示，根据该实施例的另一半导体器件124包括设置在衬底9上的第一半导体元件(半导体元件5)、在其上层叠的第二半导体元件6、以及依次在其上层叠的第三到第九半导体元件6a到6g。通过线40而使半 导体元件彼此连接。 
在半导体元件之间以及在衬底9与第一半导体元件(半导体元件5)之间设置绝缘树脂层8。 
在该具体实例中，将被连接到衬底9的下层线13连接到对应于每条线40的球部30的底部。 
以该方式，在半导体器件中，所设置的半导体元件的数目是任意的。 
并且，例如，必需使在第二半导体元件6与第三半导体元件6a之间的线40的高度保持很低。这是因为，如果线40的高度很高，则上层的第三半导体元件6a和线40会接触，并且这会导致半导体器件的故障操作。因此，通过使用根据该实施例的线40，即使在上层中存在半导体元件时，也可以执行线接合，并且可以节省线40的量。 
第三实施例 
第三实施例是半导体器件的制造方法。 
图16是示例出根据第三实施例的半导体器件的制造方法的流程图。 
如图16所示，使在被电连接到半导体元件5的第一电极10上方设置的毛细管60下降，使由毛细管60支撑的线40的末端处的球30a压到第一电极10上，并在第一电极10上形成被连接到线40的球部(步骤S110)。 
换言之，执行步骤SP01和SP02。 
在使毛细管60上升并朝向第一方向(X1方向，其是从第二电极20朝向第一电极10的方向)移动毛细管60之后，通过在毛细管60的第二电极20侧的第二电极侧末端62而使线40压向第一电极10(压向第一电极10)，并且通过使线40变形，形成具有小于线40的直径的直径的部分TN(步骤S120)。换言之，线被第一次变形(挤压)。 
换言之，执行步骤SP03到SP05。在步骤S120(步骤SP05)中，可以通过使球部30压到第一电极10上而使球部30也变形。 
在使毛细管60上升并朝向第二方向(X2方向，其是从第一电极10朝向第二电极20的方向)移动毛细管60之后，通过在毛细管60的与第二电极侧末端62相对的第一电极侧末端61而使线40压向第一电极10(压 向第一电极10)，并且使线40变形(步骤S130)。以该方式，线被第二次变形(挤压)。然后，基于部分TN，在线40的与第二电极20相反的端部上形成其厚度小于线40的直径40d的折返部41。 
换言之，执行步骤SP06到SP08。在步骤S130(步骤SP08)中，可以通过使球部30压到第一电极10上而使球部30也变形。 
将线40的与球部30相反的一侧的端部连接到第二电极(步骤S140)。 
换言之，例如，执行步骤SP09到SP14。 
以该方式，可以提供这样的半导体器件制造方法，该制造方法能够以小于线40的直径40d的线40的折返部41的厚度41t制造半导体器件并能够减少线量。 
此时，毛细管60在步骤S120中沿X1方向的移动范围在球部30上方的范围内。并且，毛细管60在步骤S130中沿X2方向的移动范围在球部30上方的范围内。 
第四实施例 
第四实施例是半导体器件的制造装置。 
如图4A所示，根据该实施例的制造装置包括供应线40的毛细管60和控制毛细管60的位置的控制单元80。 
控制单元80将毛细管60定位在电连接到半导体元件5的第一电极10上方并使毛细管60下降，将由毛细管60支撑的线40的末端处的球30a压到第一电极10上，并在第一电极10上形成连接到线40的球部(步骤S110)。 
在使毛细管60上升并朝向第一方向(X1方向，其是从第二电极20朝向第一电极10的方向)移动毛细管60之后，控制单元80使用在毛细管60的第二电极20侧的第二电极侧末端62而使线40压向第一电极10，并且通过使线40变形，形成具有小于线40的直径的直径的部分TN(步骤S120)。可以通过使球部30压到第一电极10上而使球部30也变形。 
在使毛细管60上升并朝向第二方向(X2方向，其是从第一电极10朝向第二电极20的方向)移动毛细管60之后，控制单元80使用在毛细管 60的与第二电极侧末端62相对的第一电极侧末端61而使线40压向第一电极10，并且使线40变形(步骤S130)。然后，基于部分TN，控制单元80在线40的与第二电极20相反的端部上形成其厚度小于线40的直径40d的折返部41。可以通过使球部30压到第一电极10上而使球部30也变形。 
然后，控制单元80将线40的与球部30相反的一侧的端部连接到第二电极(步骤S140)。 
根据该实施例，可以提供能够减少线量的制造半导体器件的制造装置。 
根据实施例，可以提供能够减少线量的半导体器件、半导体器件的制造方法和半导体器件的制造装置。 
在本申请的说明书中，“垂直”和“平行”不仅指严格垂直和严格平行，还包括例如由于制造工艺等等而引起的波动。基本上垂直和基本上平行就足够了。 
上文中，参考具体实例描述了本发明的实施例。然而，本发明不受这些具体实例的限制。例如，本领域的技术人员可以通过从已知技术中适宜地选择在半导体器件中包括的部件(例如半导体元件、电极、球部、线等等)的具体配置和半导体器件的制造装置(例如毛细管、控制单元等等)而类似地实施本发明。这样的实施以在获得与其相似的效果的范围而被包括在本发明的范围中。 
具体实例的任何两个或更多个部件可以以技术可行性的范围被组合且以包括本发明的主旨的范围被包括在本发明的范围内。 
此外，基于作为本发明的示例性实施例而在以上描述的半导体器件、半导体器件的制造方法以及半导体器件的制造装置由本领域技术人员通过适宜的设计修改而可实施的所有半导体器件、半导体器件的制造方法以及半导体器件的制造装置也以包括本发明的主旨的范围而被包括在本发明的范围内。 
此外，在本发明的精神内的各种修改和改变对于本领域技术人员而言是显而易见的。因此所有这样的修改和改变也应被视为在本发明的范围内。 
虽然已经描述了特定的实施例，但这些实施例仅仅被作为实例而给出，并不旨在限制本发明的范围。事实上，这里描述的新颖实施例可以以各种其他形式实施；此外，可以在不背离本发明的精神的情况下，对这里描述的实施例做出形式上的各种省略、替代和改变。所附权利要求及其等价物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。 

Claims (20)

1.一种半导体器件，包括：
第一半导体元件；
第一电极，其被电连接到所述第一半导体元件；
球部，其被设置在所述第一电极上；
第二电极；以及
线，其连接所述球部和所述第二电极，
其中所述线包括位于所述线的与所述第二电极相反的一侧的端部处的折返部，
所述折返部的厚度小于所述线的直径。
2.根据权利要求1的器件，其中与所述球部的在与所述第二电极相反的一侧的端部相比，所述折返部的所述端部更靠近所述第二电极。
3.根据权利要求1的器件，其中所述线具有在所述线的位于所述球部上方的部分中设置的凹陷，并且
所述线的与所述球部紧密接触的部分向上延伸。
4.根据权利要求1的器件，还包括第二半导体元件，
所述第一半导体元件具有在设置有所述第一电极的一侧上的主表面，
所述第二半导体元件被层叠在所述主表面上，
所述第二电极被电连接到所述第二半导体元件，并且
所述线在所述第一电极上方和所述第二电极上方之间基本上平行于所述第一半导体元件的所述主表面和所述第二半导体元件的主表面。
5.根据权利要求4的器件，还包括下层线，
所述下层线的一端被连接在所述球部与所述第一电极之间，并且
所述下层线从所述第一电极朝向从所述第二电极朝向所述第一电极的方向延伸。
6.根据权利要求1的器件，其中
所述线沿延伸轴延伸，
所述球部具有台座部和在所述台座部上设置的上部，
所述台座部沿所述延伸轴的长度大于所述上部沿所述延伸轴的长度，并且
所述上部包括凸起。
7.根据权利要求6的器件，其中所述凸起是通过挤压所述上部而形成的。
8.根据权利要求6的器件，其中所述折返部位于所述凸起上方。
9.根据权利要求6的器件，其中
所述上部的直径小于所述台座部的直径，并且
所述上部的直径与所述台座部的直径的差不小于5微米且不大于10微米。
10.根据权利要求6的器件，其中所述台座部的直径不小于50微米且不大于60微米。
11.根据权利要求1的器件，其中所述线的直径不小于5微米且不大于40微米。
12.根据权利要求1的器件，其中当沿从所述球部朝向所述第一电极的方向观察时所述折返部位于当沿该方向观察时所述球部的外边缘的内部。
13.根据权利要求1的器件，其中
设置多个所述第一电极，
在所述多个第一电极的每一个上设置多个所述球部中的每一个，并且
多条线被连接到所述多个球部中的每一个。
14.根据权利要求1的器件，其中所述球部和所述线包括金。
15.根据权利要求1的器件，其中所述第一半导体元件是存储器的半导体芯片。
16.根据权利要求1的器件，还包括第二半导体元件，并且
所述第二电极被连接到所述第二半导体元件。
17.根据权利要求1的器件，其中所述第二电极是包括引线和印刷电路板中的至少一者的被安装的部件的电极。
18.根据权利要求1的器件，其中
所述第二电极与所述第一电极并置，并且
其中所述第一电极被连接到所述球部的表面的沿从所述球部朝向所述第一电极的方向的位置与其中所述第二电极被连接到所述线的表面的沿所述方向的位置相同。
19.一种制造半导体器件的方法，包括：
通过使位于被电连接到半导体元件的第一电极上方的毛细管下降并将由所述毛细管支撑的线的末端处的球压到所述第一电极上而形成球部，所述球部被连接到所述第一电极上方的所述线；
通过在使所述毛细管上升并使所述毛细管朝向第一方向移动之后用所述毛细管的第二电极侧的第二电极侧末端将所述线压向所述第一电极而使所述线变形，形成具有小于所述线的直径的直径的部分，所述第一方向为从所述第二电极朝向所述第一电极；
通过在使所述毛细管上升并使所述毛细管朝向第二方向移动之后用所述毛细管的与所述第二电极侧末端相对的第一电极侧末端将所述线压向所述第一电极而使所述线变形，在所述线的与所述第二电极相反的端部处并基于所述部分而形成具有小于所述线的直径的厚度的折返部，所述第二方向为从所述第一电极朝向所述第二电极；以及
将所述线的与所述球部相反的一侧的端部连接到所述第二电极。
20.一种半导体器件的制造装置，包括：
毛细管，其被配置为供应线；以及
控制单元，其被配置为控制所述毛细管的位置，
所述控制单元
通过在将所述毛细管定位在被电连接到半导体元件的第一电极上方之后使所述毛细管下降并将由所述毛细管支撑的线的末端处的球压到所述第一电极上而形成球部，所述球部被连接到所述第一电极上方的所述线；
通过在使所述毛细管上升并使所述毛细管朝向第一方向移动之后用所述毛细管的第二电极侧的第二电极侧末端将所述线压向所述第一电极而使所述线变形，形成具有小于所述线的直径的直径的部分，所述第一方向为从所述第二电极朝向所述第一电极；
通过在使所述毛细管上升并使所述毛细管朝向第二方向移动之后用所述毛细管的与所述第二电极侧末端相对的第一电极侧末端将所述线压向所述第一电极而使所述线变形，在所述线的与所述第二电极相反的端部处并基于所述部分而形成具有小于所述线的直径的厚度的折返部，所述第二方向为从所述第一电极朝向所述第二电极；以及
将所述线的与所述球部相反的一侧的端部连接到所述第二电极。
CN201110066789.7A 2010-06-18 2011-03-18 半导体器件及其制造方法和制造装置 Active CN102290391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP139998/2010 2010-06-18
JP2010139998A JP2012004464A (ja) 2010-06-18 2010-06-18 半導体装置、半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
CN102290391A true CN102290391A (zh) 2011-12-21
CN102290391B CN102290391B (zh) 2014-11-12

Family

ID=45327935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110066789.7A Active CN102290391B (zh) 2010-06-18 2011-03-18 半导体器件及其制造方法和制造装置

Country Status (4)

Country Link
US (1) US8237295B2 (zh)
JP (1) JP2012004464A (zh)
CN (1) CN102290391B (zh)
TW (1) TWI484613B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478221B (zh) * 2012-01-10 2015-03-21 Toshiba Kk Semiconductor device manufacturing method and bonding device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621753B1 (ko) 2018-09-28 2024-01-05 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495870A (zh) * 1994-11-15 2004-05-12 ��ķ�����عɷ����޹�˾ 微电子组件的复合中间连接元件及其制法
CN1549305A (zh) * 1996-10-01 2004-11-24 ���µ�����ҵ��ʽ���� 半导体元件及其制造方法,半导体器件及其制造方法
JP2005167178A (ja) * 2003-11-10 2005-06-23 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
TW200629447A (en) * 2005-02-08 2006-08-16 Shinkawa Kk Wire bonding method
CN1886226A (zh) * 2003-11-26 2006-12-27 库利克和索夫工业公司 低回路高度球焊方法和设备
CN101174604A (zh) * 2006-11-02 2008-05-07 罗姆股份有限公司 电子部件和导线结合方法
WO2009037878A1 (ja) * 2007-09-21 2009-03-26 Shinkawa Ltd. 半導体装置及びワイヤボンディング方法
CN101505905A (zh) * 2006-10-18 2009-08-12 库利克和索夫工业公司 改进的导电凸块、包括改进的导电凸块的线圈及形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
JPH0951011A (ja) * 1995-08-10 1997-02-18 Tanaka Denshi Kogyo Kk 半導体チップのワイヤボンディング方法
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
US7347352B2 (en) * 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
US20080197461A1 (en) * 2007-02-15 2008-08-21 Taiwan Semiconductor Manufacturing Co.,Ltd. Apparatus for wire bonding and integrated circuit chip package
JP2009010064A (ja) * 2007-06-27 2009-01-15 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
US7572679B2 (en) * 2007-07-26 2009-08-11 Texas Instruments Incorporated Heat extraction from packaged semiconductor chips, scalable with chip area
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
JP4344002B1 (ja) * 2008-10-27 2009-10-14 株式会社新川 ワイヤボンディング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495870A (zh) * 1994-11-15 2004-05-12 ��ķ�����عɷ����޹�˾ 微电子组件的复合中间连接元件及其制法
CN1549305A (zh) * 1996-10-01 2004-11-24 ���µ�����ҵ��ʽ���� 半导体元件及其制造方法,半导体器件及其制造方法
JP2005167178A (ja) * 2003-11-10 2005-06-23 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
CN1886226A (zh) * 2003-11-26 2006-12-27 库利克和索夫工业公司 低回路高度球焊方法和设备
TW200629447A (en) * 2005-02-08 2006-08-16 Shinkawa Kk Wire bonding method
CN101505905A (zh) * 2006-10-18 2009-08-12 库利克和索夫工业公司 改进的导电凸块、包括改进的导电凸块的线圈及形成方法
CN101174604A (zh) * 2006-11-02 2008-05-07 罗姆股份有限公司 电子部件和导线结合方法
WO2009037878A1 (ja) * 2007-09-21 2009-03-26 Shinkawa Ltd. 半導体装置及びワイヤボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478221B (zh) * 2012-01-10 2015-03-21 Toshiba Kk Semiconductor device manufacturing method and bonding device

Also Published As

Publication number Publication date
TWI484613B (zh) 2015-05-11
US20110309502A1 (en) 2011-12-22
CN102290391B (zh) 2014-11-12
JP2012004464A (ja) 2012-01-05
US8237295B2 (en) 2012-08-07
TW201201341A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
US10121750B2 (en) Sensor chip package assembly and electronic device having sensor chip package assembly
CN106531729A (zh) 半导体装置及该半导体装置的制造方法
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
TW201026170A (en) Substrate of circuit board, circuit board and method of fabricating thereof
KR20140011687A (ko) 반도체 패키지 및 그의 제조 방법
CN110930879A (zh) 一种显示装置
US6608382B2 (en) Metal bump
JP2008124470A (ja) パターンフィルム及びその製造方法
TW201417661A (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
CN102290391A (zh) 半导体器件及其制造方法和制造装置
US7671373B2 (en) LED chip package structure using a ceramic material as a substrate and a method for manufacturing the same
US8609527B2 (en) Method of manufacturing semiconductor device
CN103515330A (zh) 封装基板暨半导体封装件及其制法
KR101610827B1 (ko) 본딩 구조물의 형성 방법
CN106486511B (zh) 一种显示器件及制备有机发光二极管显示面板的方法
JP2009295988A (ja) 特別に形作られたボンドワイヤを有する半導体装置およびそのような装置を製造するための方法
US20020074163A1 (en) Mounting structure of a semiconductor device, and a process for mounting a semiconductor device on a mounting substrate
CN111081673A (zh) 一种封装结构及其制作方法、封装模块及计算机设备
TW202301753A (zh) 晶片電連接器
CN108022980A (zh) 具有不可拆卸凸块的无引线封装件
US8003413B2 (en) Penetrating hole type LED chip package structure using a ceramic material as a substrate and method for manufacturing the same
KR102621753B1 (ko) 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
KR200368243Y1 (ko) 도전강화층이 형성된 집적화된 실리콘 콘택터
US20110139501A1 (en) Electronic chip and substrate with shaped conductor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right