JP4414312B2 - エピタキシャル成長のための基板の作製方法 - Google Patents

エピタキシャル成長のための基板の作製方法 Download PDF

Info

Publication number
JP4414312B2
JP4414312B2 JP2004277946A JP2004277946A JP4414312B2 JP 4414312 B2 JP4414312 B2 JP 4414312B2 JP 2004277946 A JP2004277946 A JP 2004277946A JP 2004277946 A JP2004277946 A JP 2004277946A JP 4414312 B2 JP4414312 B2 JP 4414312B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial
substrate
base layer
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004277946A
Other languages
English (en)
Other versions
JP2005109478A (ja
Inventor
アカツ タケシ
オールネッテ セシル
ガイセレン ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP03292377A external-priority patent/EP1519409B1/en
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005109478A publication Critical patent/JP2005109478A/ja
Application granted granted Critical
Publication of JP4414312B2 publication Critical patent/JP4414312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャル成長のための基板の作製方法に関し、この方法は、補助基板上に緩和されたエピタキシャルベース層を得ることを含む。
上記のタイプの方法は米国特許第6,093,803号に記載されており、この方法において、GeSi層が、GeSi層と異なる格子定数を有するシリコン基板上でエピタキシャル成長する。最初に、傾斜(グレーデッド)バッファGeSi層をシリコン基板上で形成する。傾斜バッファGeSi層は、シリコン基板と、傾斜バッファGeSi層上に形成される緩和されたGeSi層との間の格子適合体として働く。この方法は高品質のエピタキシャルGeSi層をもたらすが、困難で非常に時間を要し、GeSi層の生成コストを高くする。このため、これらの層は、優れた電子特性を有するにも関わらず、非常に特別な場合にのみ用いられることが多い。
本発明の目的は、望ましい格子パラメータを有する材料が、異なる格子パラメータを有する別の材料の上で、より効率的に、熱力学的及び結晶学的に高い安定性を有してエピタキシャル成長することを可能にする基板を作製することにある。
本発明の目的は、上記のタイプの方法であって、さらに、エピタキシャルベース層の少なくとも一部をキャリア基板上に移してベース基板を形成することと;エピタキシャルベース層の材料をキャリア基板上でさらに成長させることとを含む方法により達成される。
前記移す(移転)ステップにおいて、エピタキシャル層の少なくとも一部が補助基板から分離され、キャリア基板上に配置される。驚くことに、移転中、及び移転後、エピタキシャルベース層は、補助基板上にある場合と同様の良好な結晶品質及び熱力学的安定性を維持する。通常は、困難で時間を要する補助基板上での材料成長が、エピタキシャルベース層の移転可能な材料の厚さが得られるまで行われなくてはならない。しかし、エピタキシャルベース層のさらなる成長は、キャリア基板上で簡単に行われることができる。キャリア基板は、複雑で非常にコスト高な補助基板と比較して、より簡単でより一般的な構造を有することができる。したがって、エピタキシャル層が補助基板上で成長する場合に得られる高品質と同等の品質の、より厚いエピタキシャルベース層を、キャリア基板上で、効率も高めて成長させることが可能である。
本発明の変型例に従えば、緩和されたエピタキシャルベース層は補助基板と格子不整合であってよい。
本発明の好ましい実施形態において、エピタキシャルベース層は、補助基板上で約0.1μm〜5μmの厚さを有してエピタキシャル成長される。この、より薄い厚さは、驚くことに、キャリア基板への適切且つ熱力学的に安定な移転に十分な厚さである。
本発明のさらなる例に従えば、エピタキシャルベース層がキャリア基板上に、以下のステップを用いて移される。これらのステップは、原子種をベースエピタキシャル層に注入し、予め脆弱化された領域を形成するステップと;注入が行われたエピタキシャル層をキャリア基板と接合させるステップと;接合された構造物を予め脆弱化された領域にて分離させるステップである。注入ステップは、予め脆弱化された領域が、正確且つ効率的に形成されることを可能にする。接合ステップは、分離が行われてもエピタキシャルベース層の少なくとも一部がキャリア基板に付着されているように、エピタキシャル成長層とキャリア基板との良好な付着をもたらす。
キャリア基板を、シリコン、二酸化シリコン、溶融シリカ、酸化シリコン、ゲルマニウム、窒化ガリウム、リン化インジウム及び砒化ガリウムから成る群の少なくとも1つから選択することがさらに有利である。こうして、これらの材料の特性を、結晶学的及び熱力学的に安定なヘテロエピタキシャル構造におけるエピタキシャルベース層の非常に特定的な電子特性と組み合わせることができる。
本発明の好ましい実施形態に従えば、ベース基板は移転ステップ後に熱処理される。この方法は、エピタキシャルベース層とキャリア基板から成る材料複合体を安定化させることができ、且つ/又は、移転ステップ中に生じることのある欠陥を低減することができる。熱処理は、エピタキシャルベース層をキャリア基板上でさらに成長させる前及び/又は後に施されることができる。
本発明のさらなる例において、エピタキシャルベース層の面は、移転ステップ後にエピタキシーのために調製される。これにより、次に行われる、移されたエピタキシャルベース層上でのエピタキシャル成長を容易にし、且つ促進することを補助できる。エピタキシーのための調製は、例えば、化学的機械的研磨(CMP)により、化学的に、又は平坦化により行われることができる。
エピタキシャル層のさらに成長した材料が、補助基板上で得られるエピタキシャルベース層よりも小さい転移密度を有することが、さらに有利である。これが、さらに成長した材料を次に用いるために、より好適にする。
本発明のさらなる態様に従えば、エピタキシャルベース層の移された部分は、補助基板上で成長したエピタキシャルベース層よりも小さい転移密度を有する。このように、移されたエピタキシャルベース層の質は改良されており、さらなる処理に非常に好適である。
本発明の別の有利な実施形態に従えば、エピタキシャルベース層はキャリア基板上で約0.1μm〜5μmの厚さにさらに成長される。この方法により得られた増大した厚さは、さらに成長したエピタキシャルベース層の分離に特に好ましく、さらに成長したエピタキシャルベース層の少なくとも一部を別の基板に移すことを可能にする。
本発明のさらなる例は、さらに成長したエピタキシャルベース層がシリコンゲルマニウムから作られていることを提示する。この材料の成長により、良好な品質を得ることができる。
本発明の特定の実施形態に従えば、キャリア基板上でさらに成長したエピタキシャルベース層の材料の少なくとも一部が別の基板に移され、さらなる組合せ(combined)構造を形成する。こうして、前記エピタキシャルベース層の一部が分離され、別の基板に付着されることができる。このステップを用いることにより、良質のエピタキシャルベース層を得ることができ、これらのベース層を望ましい基板に付着させて、さらなる組合せ構造を形成することができる。
本発明の変型例に従えば、さらに成長した層の少なくとも一部を、前記さらに成長した層の残りの部分をキャリア基板上に残して別の基板に移すことを繰り返すことができる。この繰り返しにより、高品質のエピタキシャルベース層の増殖を良好に行うことができる。さらに成長した層を次に用いて、その一部を分離させ、分離させた部分を他の構造物に付着させることが可能である。望ましければ、分離は、ベースエピタキシャル層に種を注入し、予め脆弱化された領域を形成し、次いで、注入が行われたエピタキシャルベース層を接合し、最後に、接合構造物を予め脆弱化された領域にて分離することにより行われることができる。
本発明の変型例は、移転が、さらに成長した層の残りの部分の再生及び/又は平坦化後に繰り返されることができることを提示している。これは、さらに成長した層を、後に別の基板に付着させるための良好な表面をもたらす。
本発明の有利な変型例において、少なくとも1つの第2エピタキシャル層が、キャリア基板上にさらに成長したエピタキシャルベース層の上で成長される。この方法は、第2エピタキシャル層を同一のキャリア基板上で、ベースエピタキシャル層の材料特性でない材料特性を有し、且つ比較的高い結晶品質を有して成長させるために用いられることができる。
本発明のさらに別の好ましい実施形態において、少なくとも1つの第2エピタキシャル層はシリコン製である。こうして、エピタキシャルベース層上に高品質の歪みシリコン層を創成することが可能であり、これは、高品質歪みシリコンの非常に優れた電子特性により、幾つかの電子デバイスに好適に用いられることができる。
本発明の特に好ましい実施形態において、少なくとも1つの第2エピタキシャル層は、約10ナノメータ〜20ナノメータの厚さを有して形成される。これにより、第2エピタキシャル層における非常に高度な歪みが形成されることができ、これは第2エピタキシャル層のキャリア移動度を増大させることができる。
本発明の別の有利な例において、ベースエピタキシャル層の材料からのさらなるエピタキシャル層が、第2エピタキシャル層上で成長する。こうして、第2エピタキシャル層は、同一の材料特性を有する2つのエピタキシャル層の間に挟まれることができる。したがって、第2エピタキシャル層はベースエピタキシャル層の端部を画定し、これは、第2エピタキシャル層を、特に、エピタキシャルベース層の少なくとも一部をキャリア基板から別の基板に移すためのエッチングストップとして用いることを可能にする。
本発明の別の有利な変型例において、エピタキシャルベース層と少なくとも1つの第2エピタキシャル層とを交互に有する周期構造が形成される。この方法は、ベースエピタキシャル層の少なくとも一部を別の基板に移すことを繰り返すために特に好適な構造をもたらし、一方、第2エピタキシャル層は、ベースエピタキシャル層の少なくとも一部を画定して移すことを補助し、又は、第2エピタキシャル層は、ベースエピタキシャル層の少なくとも一部と共に、他の基板に移されることができる。
エピタキシャルベース層の材料の少なくとも一部が第2エピタキシャル層の少なくとも一部と共に他の基板に移されることがさらに有利である。こうして、エピタキシャルベース層の良好な材料特性を他の基板に移すことができるだけでなく、第2エピタキシャル層の非常に優れた材料特性及び電子特性を他の基板にて用いることができる。
本発明の別の好ましい変型例において、さらなる組合せ構造物の表面が仕上処理される。この方法により、得られた構造物の表面特性は、組合せ構造物がさらなる多様な処理ステップのために非常に良好に調製されるように高められることができる。
本発明の特定の実施形態は、添付図面を参照した以下の詳細な説明から明らかになろう。
図1は、本発明の開始材料として用いられる、面2を有するソース基板1を概略的に示す。ソース基板1は、示されている実施形態においてはウェハであるが、他の実施形態においては半導体業界で入手可能な任意の種類の基板、例えば、チップ又は材料複合体でもよい。第1基板1は既に構造化されていても、又は、図1に示されているように未だ構造化されていなくてもよい。ソース基板1は、単結晶質材料、例えば、単結晶シリコン、ゲルマニウム、GeSi、又はAiii-B半導体から作られる。示された実施形態において、ソース基板1は単結晶シリコンから作られている。
図2は、図1に示したソース基板1の面2上に傾斜(グレーデッド)バッファ層3を形成する様子を概略的に示す。傾斜バッファ層3は、ソース基板1上でエピタキシャル成長し、且つ、ソース基板1の格子定数と異なる格子定数を有する材料から成る。
示された実施形態において、傾斜バッファ層3はGeSiから成り、層3のゲルマニウム含有量は、矢印Aにより示されているように、ソース基板1の側から徐々に増大されている。傾斜バッファGeSi層3は、所定の厚さtを有して成長し、面4を有する。別の実施形態において、ソース基板1はゲルマニウムから成り、傾斜バッファ層3はGeSiから成り、層3のゲルマニウム含有量は、ソース基板1の側から徐々に減少する。
本発明の別の例において、バッファ層3の材料は、Si1−xGe,Si1−x−yGe, Si1−y,GaAS,InP, GaN, GaP 又はその他のAiii-B材料から作られる。
バッファ層3は、ソース基板1と、傾斜バッファ層3上に形成されることになるエピタキシャル層5との間の格子適合層として働く。
いわゆる「コンプライアント」("compliant")基板を、本発明のための開始材料として、バッファ層3を有するソース基板1の代わりに用いることも可能である。コンプライアント基板は、所定の深さにて注入領域を有し、注入領域より上の基板層の、バルク基板に対するずれ作用を許容する。こうして、注入された基板上で成長する層の格子定数と、基板の格子定数との差異が吸収されることができる。
本発明のさらなる例において、注入後の熱処理により緩和層を得ることができる。これは、米国特許6,464,780 B1に記載されており、この特許の開示の全てを援用して本文の記載の一部とする。この特許は、適合しない格子を有する基板上に単結晶層を生成することを提示している。単結晶層が、格子不整合単結晶基板の面上に堆積され、次いで、欠陥の多い埋め込み層が前記単結晶質基板中に形成される。これは、イオン注入(例えばハロゲン)による、前記単結晶質層におけるスレッド(ねじきり型)(threading)転位の発達を防止する。欠陥の多い層は、前記単結晶基板中の、前記面の可能な限り近くに、前記面を乱すことなく見つけられる。次いで、前記単結晶層は緩和され、スレッド歪みの形成が抑制される。層の格子パラメータは、元の格子構造に近付く。
図2に示された構造、又はコンプライアント基板を、以下の処理ステップのための補助基板7として用いる。
図3は、図2に示した構造の傾斜バッファ層3の面4上に、緩和されたエピタキシャルGeSi層5を形成する様子を概略的に示す。エピタキシャル層5は、高結晶品質を有して厚さtまで成長し、この厚さは、後のステップにおいて層5の少なくとも一部を分離可能にするように十分に厚い。
別の可能な実施形態(図示せず)において、エピタキシャル層5は、格子アダプタとして働くコンプライアント基板上で成長される。
図1〜3に示されたプロセスは、高い熱力学的安定性及び結晶学的安定性を有する緩和層5を上部に有するヘテロエピタキシャル構造をもたらす。このような結果を得るために、上記のステップは非常に慎重に行われなければならず、緩和層5を生成するための比較的長い処理時間を必要とする。
図1〜3に示されたステップ、又は、エピタキシャル層5がコンプライアント基板上で成長されるステップは、エピタキシャル層5の初期エピタキシャル成長を含む。エピタキシャル層5の作成に関し、バッファ層3上、又は、コンプライアント基板上での成長を記載するが、エピタキシャルの形成はこれらの作成方法に限定されず、他の任意の利用可能な方法を用いて行うことができる。エピタキシャル層5は、以下の処理ステップにおいてエピタキシャルベース層5として機能する。
図4は、図3に示した補助基板7上で行われる注入ステップを概略的に示す。注入ステップは、本発明の移転ステップの部分的な段階を示し、高品質に成長したエピタキシャルベース層5の少なくとも一部を、複雑化した補助基板7から一般的なキャリア基板10上に移すために用いられる。
原子種8、例えば水素イオン及び/又はヘリウムイオンが、エピタキシャルベース層5の面6を通して注入され、エピタキシャルベース層5の所定の深さdに、予め脆弱化された領域9を形成する、深さdは、エピタキシャルベース層5にあっても、又は、エピタキシャルベース層5とバッファ層3との境界面にあってもよい。
本発明の変型例において、酸化物層がイオン注入の前に形成され得る。
図5は、移転ステップの部分的段階に従う接合(bonding)ステップを示す。このステップにおいて、図4に示した構造が、キャリア基板10に、注入面6にて接合される。キャリア基板10は、シリコン、二酸化シリコン、溶融シリカ、酸化シリコン、ゲルマニウム、窒化ガリウム、リン化インジウム又は砒化ガリウムなどの材料から作られることができる。こうして、予め脆弱化された領域9は、キャリア基板10とイオン注入された補助基板7との接合境界面の付近に配置される。
図6は、図5に示した構造物を、予め脆弱化された領域9にて2つの部分に分離させる分離ステップの最初を概略的に示す。2つの部分の一方が、キャリア基板10とエピタキシャルベース層5の少なくとも一部52とから成るベース基板17を形成している。図6は、構造物を2つの部分に分けて示している。
予め脆弱化された領域がエピタキシャルベース層5とバッファ層3との境界面にて形成される本発明の別の実施形態においては、構造物はこの境界面にて2つの部分に分離される。このやり方では、エピタキシャルベース層の全体をキャリア基板10に移すことができる。
当業者は、図3〜5に示した技術以外の任意の利用可能な技術を用いて、エピタキシャルベース層5の少なくとも一部をキャリア基板10上に移すことができることを理解されたい。
分離後はベース基板17の面13の粗さが増大している。したがって、面13の粗さを改善し、及び/又は、エピタキシャルベース層部52とキャリア基板10との接合力を増大するために、ベース基板17に熱処理を、いわゆる安定化プロセスにおいて施すことができる。熱処理は、さらに、ミスフィット転位の拡張の完全な防止、又は、ミスフィット転位(ずれ)密度もしくはその他の結晶欠陥の低減に役立つ。なぜなら、ベース基板17は、傾斜バッファ層のような不安定な構造を含まないからである。
熱処理は、また、次に行われるエピタキシャル成長のために好適な面特性を得ることも目的としている。面13の表面処理は、化学的機械的研磨(CMP)プロセス、CMP接触研磨、ドライもしくはウェット化学エッチング、及び/又は、高速熱アニール(RTA)もしくは高速熱酸化(RTO)を含むアニールステップにより行われることができる。面13は、さらに、物理的に、例えばイオン衝撃により、又は上記の方法の組合せにより処理されることができる。
面13の仕上処理は、好ましくは、図6に示された層移転後に行われるが、同様に、熱処理などの安定化プロセス後にも行われることができ、又は、これらの安定化プロセスと組み合わせることもできる。仕上処理の適切なステップの順序は、用いられる技術及び材料に依存する。さらなる実施形態においては、面13の表面処理ステップは省略されることができる。
図7は、図6に示した構造上物でのさらなるエピタキシャル成長を示す。このステップにおいて、分割ステップ後に厚さtを有した図6のエピタキシャルベース層部52が、約0.1μm〜5μmの厚さtまでエピタキシャル成長し、これにより、図7に示されているように、キャリア基板10上に厚いエピタキシャル層520が形成される。
驚くことに、さらに成長した、増大した厚さtを有するこのエピタキシャルベース層部520は、補助基板7上で成長した元のエピタキシャルベース層5と同様の、良好な高度の結晶品質及び熱力学的安定性を有する。さらに成長したエピタキシャルベース層部520は、補助基板7上で成長したエピタキシャルベース層5よりも転位密度が小さい。そしてまた、エピタキシャルベース層の移転された部分は、補助基板7上で成長したエピタキシャルベース層5よりも小さい転位密度を有する。
図示実施形態において、さらに成長したエピタキシャルベース層部520は、GeSi層5の濃度と同一のGe濃度を有する。より大きい厚さtは、さらなる層移動の繰り返しを、成長したエピタキシャルベース層部520から開始するために好ましい。
図7に示した構造は、さらに成長した層520の一部をさらに分離させ、この分離させた部分を別の基板に移動させてさらなる組合せ構造を形成するために用いられることができる。このようにして、また、さらに成長したエピタキシャルベース層部520の少なくとも一部を次々に移すことにより、図7に示した構造を多数作成することができる。こうして、さらに成長した層520の少なくとも一部を別の基板に移すことの繰り返しが可能である。前記さらに成長した層520の残りの部分は、その少なくとも一部を、幾つかの基板12に移すために用いられることができる。例えば、図4に関して記載した、エピタキシャル層5のための方法を用いて、層5の部分52を、部分52をさらなるキャリア基板10に接合し、それを、図4〜6に記載した方法で分離させることにより移すことができる。
さらなる成長層520の第1の部分を移すならば、表面は、さらなる成長層520の残りの部分520が移される前に再生及び/又は平坦化される。
図8は、さらなる成長層520上での第2のエピタキシャル層11の成長を概略的に示す。示された実施形態において、第2のエピタキシャル層11はシリコンから成り、約10ナノメータ〜20ナノメータの厚さtを有する。第2エピタキシャル層11の格子定数と、さらに成長したエピタキシャルベース層部520との格子定数が異なることにより、第2エピタキシャル層11は層520上で、ある程度の歪みを有して成長できる。したがって、示された実施形態において、歪みシリコン層11が高品質のGeSi層520上に形成される。
図9は、さらなるエピタキシャル層521を第2エピタキシャル層11上に続けて成長させる様子を概略的に示す。さらなるエピタキシャル層521は、第2エピタキシャル層11より下の、さらに成長したエピタキシャルベース層部520と同一の材料から成る。これにより、周期構造16がキャリア基板10上に形成され、構造16において、第2エピタキシャル層11が、さらに成長したエピタキシャルベース層部520とさらなるエピタキシャル層521の間に挟まれる。示された実施形態において、薄い歪みシリコン層11が緩和GeSi層520と521の間に挟まれ、歪み層11は、非常に低い欠陥密度を有して弾性的に歪む。
図示されていないが、周期構造16は、ベースエピタキシャル層520,521及び第2エピタキシャル層11を繰り返し配置することにより、図9に示した層よりかなり多数の層を含むことができる。このような構造を用いて、1つ、2つ、又はそれより多くの周期の各々が別の基板に移され得る。こうして、さらなる多くの組合せ構造を生成することができ、これらの構造は全て、最初に成長したベースエピタキシャル層5の品質と同等の非常に高い結晶度を有する。したがって、移転の繰り返しは、エピタキシャルベース層及び/又は第2エピタキシャル層11の、様々な基板上でのクローニングを可能にする。
図10は、図9に示された構造物に行われる注入ステップを概略的に示す。種18、例えば水素イオン又はヘリウムイオンを、さらなるエピタキシャル層521の面22、層521、及び第2エピタキシャル層11を通して、さらに成長したエピタキシャルベース層部520の所定の深さdまで注入する。注入された種は、この位置に、後に行われる構造物の分離のラインを画成する、予め脆弱化された領域19を形成する。
次のステップは、図5及び6と類似である。第1に、図10に示された、イオン注入された構造物を、注入面22にて別の基板12と接合させる。他方の基板12は、例えば、シリコン、二酸化シリコン、又は砒化ガリウムから成るが、半導体業界で入手可能な他の任意の材料から作られることができる。
次いで、図10に示した構造物と他方の基板12とから成る接合された構造を、予め脆弱化された領域19に沿って分離し、2つの部分に分ける。
図11は、前記2つの部分の一方を示し、この部分は、他方の基板12と、さらなるエピタキシャル層521と、第2エピタキシャル層11と、さらに成長したエピタキシャルベース層部5201の少なくとも一部とから成る。
図12は、エピタキシャルベース層520の残りの部分5201をエッチング処理するエッチングステップ後の、図11に示した構造物に対応する組合せ構造物20を示す。エッチングステップにおいて、第2エピタキシャル層11は、第2エピタキシャル層11の面14にてエッチングを停止させるエッチングストップ層として働く。エッチングステップは、他方の基板12と、非常に高度な結晶品質及び熱力学的安定性を有するさらなるエピタキシャル層521と、示された実施形態において高度の結晶品質を有する薄い歪みシリコン層である第2エピタキシャル層11とからなる構造をもたらす。
図13は、図9に示された構造上に行われる注入ステップのさらなる実施形態を概略的に示す。種28、例えば水素イオン及び/又はヘリウムイオンを、さらなるエピタキシャル層521の面22及びさらなるエピタキシャル層521を通して第2エピタキシャル層11の所定の深さdまで注入し、この位置に、予め脆弱化された領域29を形成する。前記予め脆弱化された領域29を分離させるための次のステップは、図5及び6に示したステップと類似である。
最初に、図13に示した構造物を別の基板12と接合させる。基板12は、例えば、シリコン、二酸化シリコン又は砒化ガリウムから成るが、半導体業界で入手可能な他の任意の材料から作られることができる。接合境界面は、先の注入面22にある。次いで、接合された構造物を予め脆弱化された領域29にて分離し、2つの部分に分ける。
図14は、これらの部分の一方を示し、この部分は、他方の基板12、さらに成長したエピタキシャルベース層部520、及び、先の第2層11の残りの部分111から成る。
図15は、図14の構造物の、先の第2エピタキシャル層11の残りの部分111を除去するエッチングステップ後の構造を示し、このステップにおいて、さらに成長したエピタキシャルベース層部520と層111との境界面がエッチングストップとして用いられる。図15に示されている構造物は、粗さが増大した面15を有する組合せ構造物21である。
面15の粗さは、図示されていない最終仕上げステップにおいて低減されることができる。最終的な表面処理のために、面15は、CMPプロセス又はCMP接触研磨、又は、図13の仕上処理に関して先に記載したその他の化学的もしくは物理的処理により平坦化されることができる。
ソース基板を概略的に示す。 図1のソース基板上での傾斜バッファ層の形成を概略的に示す。 図2に示した構造の緩和層の形成を示す。 図3の構造物に行われる注入ステップを概略的に示し、このステップは、本発明に従う移転ステップの部分的段階である。 図4の構造物をキャリア基板に接合するステップを概略的に示し、このステップは、本発明に従う移転ステップの部分的段階である。 図5の構造物を分割するステップを概略的に示し、このステップは、本発明に従う移動ステップの部分的段階である。 本発明に従う、図6の分割されたベース基板におけるさらなる成長を概略的に示す。 図7の構造物上での第2の層の成長を概略的に示す。 図8の構造に基づいた周期構造の形成を概略的に示す。 図9の構造物に行われる注入ステップを概略的に示す。 別の基板に移された、図10の構造物の分割された部分を概略的に示す。 図11の構造物のエッチングステップ後を概略的に示す。 図9の構造物に行われる別の注入ステップを概略的に示す。 別の基板に移された、図13の構造物の分割された部分を概略的に示す。 図14の構造物のエッチングステップ後を概略的に示す。

Claims (18)

  1. エピタキシャル成長のための基板の作製方法であって、
    補助基板(7)上に、前記補助基板(7)と格子整合していない緩和されたエピタキシャルベース層(5)を得るステップと、
    前記エピタキシャルベース層(5,52)の少なくとも一部をキャリア基板(10)上に移し、ベース基板(17)を形成するステップと、
    前記エピタキシャルベース層(5,52)の材料を前記キャリア基板(10)上でさらに成長させるステップとを含み、
    前記ベース基板(17)が、前記移すステップの後に熱処理され
    前記キャリア基板(10)上でさらに成長した前記エピタキシャルベース層(520)の材料の少なくとも一部が別の基板(12)に移転され、さらなる組合せ構造(20,21)を形成することを特徴とする基板の作製方法。
  2. 緩和された前記エピタキシャルベース層(5)が前記補助基板(7)上で0.1μm〜5μmの厚さ(t)に成長されることを特徴とする請求項1に記載の方法。
  3. 前記エピタキシャルベース層(5,52)の少なくとも一部を前記キャリア基板(10)上に移すステップが、
    原子種(8)を前記ベースエピタキシャル層(5)に注入し、予め脆弱化された領域(9)を形成するステップと、
    注入が行われた前記エピタキシャル層(5)を前記キャリア基板(10)と接合させるステップと、
    接合された構造物を予め脆弱化された前記領域(9)にて分離させるステップとを用いて行われることを特徴とする請求項1又は2に記載の方法。
  4. 前記キャリア基板(10)が、シリコン、二酸化シリコン、溶融シリカ、酸化シリコン、ゲルマニウム、窒化ガリウム、リン化インジウム及び砒化ガリウムから成る群の少なくとも1つから選択されることを特徴とする請求項1〜3のいずれか一項に記載の方法。
  5. 前記エピタキシャルベース層(5,52)の面(13)が、前記移すステップの後に、エピタキシーのために前処理されることを特徴とする請求項1〜4のいずれか一項に記載の方法。
  6. 前記エピタキシャル層(5,52)のさらに成長した材料が、前記補助基板(7)上に得られた前記エピタキシャルベース層(5)よりも小さい転位密度を有することを特徴とする請求項1〜5のいずれか一項に記載の方法。
  7. 前記エピタキシャルベース層の移された部分が、前記補助基板(7)上で成長した前記エピタキシャルベース層(5)の転位密度よりも小さい転位密度を有することを特徴とする請求項1〜6のいずれか一項に記載の方法。
  8. 前記エピタキシャルベース層(5,52)の少なくとも一部が、前記キャリア基板(10)上で、0.1μm〜5μmの厚さ(t)にさらに成長されることを特徴とする請求項1〜7のいずれか一項に記載の方法。
  9. さらに成長した前記エピタキシャルベース層がシリコンゲルマニウムから作られていることを特徴とする請求項1〜8のいずれか一項に記載の方法。
  10. さらに成長した前記層(520)の少なくとも一部を別の基板(12)に移すことが、前記キャリア基板(1)上のさらに成長した前記層(520)の残りの部分を用いて繰り返されることを特徴とする請求項1〜9のいずれか一項に記載の方法。
  11. 前記移すことが、さらに成長した前記層(520)の残りの部分の再生及び/又は平坦化後に繰り返されることを特徴とする請求項10に記載の方法。
  12. 少なくとも1つの第2のエピタキシャル層(11)が、前記キャリア基板(10)上にさらに成長した層(520)の上で成長されることを特徴とする請求項1〜11のいずれか一項に記載の方法。
  13. 少なくとも1つの前記第2エピタキシャル層(11)がシリコン製であることを特徴とする請求項12に記載の方法。
  14. 少なくとも1つの前記第2エピタキシャル層(11)が10ナノメータ〜20ナノメータの厚さ(t)を有して形成されることを特徴とする請求項12又は13に記載の方法。
  15. 前記エピタキシャルベース層(5)の材料からのエピタキシャル層(521)が前記第2エピタキシャル層(11)上で成長されることを特徴とする請求項12又は13に記載の方法。
  16. エピタキシャルベース層(520,521)と少なくとも1つの第2エピタキシャル層(11)とを交互に有する周期構造(16)が形成されることを特徴とする請求項15に記載の方法。
  17. 前記エピタキシャルベース層(520)の材料の少なくとも一部が前記第2エピタキシャル層(11,111)の少なくとも一部と共に別の基板(12)に移されることを特徴とする請求項12〜16のいずれか一項に記載の方法。
  18. 前記さらなる組合せ構造物(20,21)の面(15)が仕上処理されることを特徴とする請求項に記載の方法。
JP2004277946A 2003-09-26 2004-09-24 エピタキシャル成長のための基板の作製方法 Active JP4414312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03292377A EP1519409B1 (en) 2003-09-26 2003-09-26 A method of fabrication of a substrate for an epitaxial growth
US10/827,437 US7232488B2 (en) 2003-09-26 2004-04-20 Method of fabrication of a substrate for an epitaxial growth

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009197254A Division JP4733201B2 (ja) 2003-09-26 2009-08-27 エピタキシャル成長のための基板の作成方法

Publications (2)

Publication Number Publication Date
JP2005109478A JP2005109478A (ja) 2005-04-21
JP4414312B2 true JP4414312B2 (ja) 2010-02-10

Family

ID=34553658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004277946A Active JP4414312B2 (ja) 2003-09-26 2004-09-24 エピタキシャル成長のための基板の作製方法

Country Status (1)

Country Link
JP (1) JP4414312B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026946B2 (ja) * 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6686419B2 (ja) * 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP2005109478A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
JP4733201B2 (ja) エピタキシャル成長のための基板の作成方法
JP4860036B2 (ja) キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたSiCOI構造の製造方法
JP5068635B2 (ja) 半導体ヘテロ構造を作製する方法
KR101007273B1 (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
US8049224B2 (en) Process for transferring a layer of strained semiconductor material
KR100796832B1 (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US8664084B2 (en) Method for making a thin-film element
US7465646B2 (en) Methods for fabricating a wafer structure having a strained silicon utility layer
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
KR100829644B1 (ko) 스트레인된 반도체 재료층의 전달 방법
JP2008141206A6 (ja) 半導体ヘテロ構造を作製する方法
JP2008153671A (ja) 半導体ヘテロ構造
WO2005031852A1 (en) Indirect bonding with disappearance of the bonding layer
JP4414312B2 (ja) エピタキシャル成長のための基板の作製方法
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
US7452792B2 (en) Relaxation of layers
TW200425303A (en) Recycling by mechanical means of a wafer comprising a multi-layer structure after taking-off a thin layer thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4414312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250