TWI471929B - 電漿蝕刻設備與蝕刻晶圓之方法 - Google Patents

電漿蝕刻設備與蝕刻晶圓之方法 Download PDF

Info

Publication number
TWI471929B
TWI471929B TW97126446A TW97126446A TWI471929B TW I471929 B TWI471929 B TW I471929B TW 97126446 A TW97126446 A TW 97126446A TW 97126446 A TW97126446 A TW 97126446A TW I471929 B TWI471929 B TW I471929B
Authority
TW
Taiwan
Prior art keywords
wafer
plasma
gas
chamber
etching
Prior art date
Application number
TW97126446A
Other languages
English (en)
Other versions
TW200919580A (en
Inventor
Kwan Goo Rha
Jung Hee Lee
Chul Hee Jang
Gil Hun Lee
Young Ki Han
Original Assignee
Sosul Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070069704A external-priority patent/KR101372356B1/ko
Priority claimed from KR1020070069705A external-priority patent/KR20090006401A/ko
Priority claimed from KR1020070076695A external-priority patent/KR101423554B1/ko
Application filed by Sosul Co Ltd filed Critical Sosul Co Ltd
Publication of TW200919580A publication Critical patent/TW200919580A/zh
Application granted granted Critical
Publication of TWI471929B publication Critical patent/TWI471929B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿蝕刻設備與蝕刻晶圓之方法
本發明係關於一種電漿蝕刻設備以及一種蝕刻晶圓之方法，更具體而言，係關於一種電漿蝕刻設備以及一種蝕刻一晶圓以自該晶圓之一斜面區域移除薄層及微粒之方法。
裝置或電路圖案一般不形成於晶圓之邊緣區域中，乃因邊緣區域係供傳送晶圓之用，且該邊緣區域被稱為斜面區域。然而，於用於在晶圓上形成半導體裝置及電路圖案之製造製程中，非所欲之層或微粒可沉積於晶圓之斜面區域上。若不從晶圓之斜面區域移除該等非所欲之層或微粒即繼續進行用於形成半導體裝置及電路圖案之製造製程，則可造成諸多問題：舉例而言，晶圓可發生變形、因該等非所欲之層或微粒可於後續製程中造成缺陷而導致製造良率(yield)降低、或者可致使難以對齊晶圓。
為此，需要透過某一後處理來移除非所欲之層或微粒。於一新近之方法中，選擇性地供應電漿至晶圓之邊緣區域，以移除晶圓邊緣區域上之非所欲之層或微粒。
此一習知之晶圓斜面區域電漿蝕刻製程係利用例如含氯(Cl)之氣體實施。然而，作為腐蝕性氣體之氯氣會留存於晶圓之整個表面上。當氯氣暴露於大氣中時，氯氣會與空氣中所含之水分發生反應並進而腐蝕形成於晶圓上之層、尤其是金屬層。因此，於晶圓斜面區域蝕刻製程完成後，應實施一後蝕刻處理製程，以移除留存於晶圓上之氯氣。使一晶圓邊緣蝕刻腔室與一後蝕刻處理腔室形成於同一模組中，以避免使晶圓暴露於大氣中。此外，於晶圓蝕刻製程完成後，降低晶圓邊緣蝕刻腔室之溫度並將晶圓移至後蝕刻處理腔室中。然後，升高後蝕刻處理腔室之溫度，以實施後蝕刻處理製程。這些程序使得該模組應構造有可被單獨加熱之一後蝕刻處理腔室，因而會浪費該模組之空間並使製造成本升高。
而且，習知晶圓斜面區域電漿蝕刻製程因電漿密度低而具有低之蝕刻速率，進而因蝕刻速率低而需要較長之處理時間，並且不能蝕刻斜面區域中之某些層。此外，因處理溫度較低，難以移除晶圓斜面區域中之金屬層。特別地，無法容易地蝕刻掉銅層，且即使銅層被蝕刻掉，也無法完全移除銅離子。留存於晶圓斜面區域上之此等銅離子可與一下伏之反擴散層(anti-diffusion layer)發生反應，或者擴散入晶圓之一中央部並滲透入例如一層間絕緣層內，進而可降低裝置之可靠性。
本發明提供一種電漿蝕刻設備以及一種蝕刻晶圓之方法，其能夠利用一現有電漿產生裝置或一遠端電漿產生系統，於同一蝕刻設備中實施一晶圓斜面區域蝕刻製程及一後處理製程。
本發明亦提供一種電漿蝕刻設備以及一種蝕刻晶圓之方法，其能夠藉由產生高密度電漿、使電漿集中於斜面區域上、並加熱包含一晶圓支架之一腔室之內部，而容易地移除晶圓斜面區域中之金屬層。
本發明亦提供一種電漿蝕刻設備以及一種蝕刻晶圓之方法，其移除留存於斜面區域上之各層之一預定厚度，直到暴露出晶圓，藉以完全移除銅離子。
根據本發明之一實施例，一種電漿蝕刻設備，包含：一腔室，具有一電漿反應隔間，被構造成閉合的；一晶圓支架，設置於該腔室內並用以支撐一晶圓及垂直地移動該晶圓，藉以將該晶圓載入或載出該腔室；一蝕刻氣體供應單元，用以供應一蝕刻氣體至該腔室內，以蝕刻該晶圓之某一區域；一電漿產生單元，用以產生該蝕刻氣體之電漿至該腔室；以及一加熱單元，設置於該腔室之一壁上，用以加熱該電漿反應隔間及該晶圓其中之一或加熱該電漿反應隔間與該晶圓至活化一電漿反應之一溫度。
該加熱單元可設置於該反應隔間之一給定壁或一側面上。
該電漿蝕刻設備可更包含一晶圓支架加熱單元，設置於該晶圓支架中，用以加熱該晶圓支架。
該加熱單元可包含一加熱絲以及一電源供應器，該電源供應器用以供應電源至該加熱絲。
活化該電漿反應之該溫度之範圍可係自室溫至約350℃。
該晶圓之該某一區域可包含一斜面區域，於該斜面區域上形成一包含一金屬層之薄層。
於產生該電漿之前，可由該加熱單元加熱該晶圓。
該金屬層可係為一銅層、一鋁層、及一鎢層其中之一。
若該金屬層係為銅層，則該晶圓可被加熱至自約250℃至約350℃之溫度範圍，若該金屬層係為該鋁層，則該晶圓可被加熱至自約40℃至約80℃之溫度範圍，且若該金屬層係為該鎢層，則該晶圓可被加熱至自約30℃至約50℃之溫度範圍。
該電漿蝕刻設備可更包含一遠端電漿產生單元，用以將一後處理氣體激發至一電漿狀態並供應該電漿狀態之後處理氣體至該腔室內。
該遠端電漿產生單元可包含：一後處理氣體罐，用以儲存該後處理氣體；一電漿產生器，用以將該後處理氣體激發至該電漿狀態；以及一電源供應器，用以供應高頻電源至該遠端電漿產生單元之該電漿產生器。
該遠端電漿產生單元可更包含一蒸發器，用以蒸發一液態之後處理材料。
根據本發明之另一實施例，提供一種用以蝕刻一晶圓之方法，該方法包含：放置一晶圓於一腔室中之一晶圓支架上；供應一蝕刻氣體至該腔室內；以及藉由於該腔室中產生電漿，蝕刻該晶圓之一預定區域，其中於產生該電漿之前，加熱該晶圓。
該晶圓之該預定區域可包含一斜面區域。
該晶圓可被加熱至自室溫至約350℃之溫度範圍。
可藉由執行一加熱該晶圓支架之製程、一加熱該腔室之內部之製程其中之一或同時執行該二製程，以加熱該晶圓。
一金屬層及一絕緣層可堆疊於該斜面區域上。
該方法可更包含：自該斜面區域移除該金屬層；以及利用電漿、透過一局部蝕刻製程自該斜面區域移除該絕緣層之一部分，以移除留存於該斜面區域中之金屬離子或微粒。
可藉由使用CF4 、SF6 、O2 、及He氣體所產生之電漿，移除該絕緣層。
該金屬層可係為一銅層、一鋁層、及一鎢層其中之一。
可利用Cl2 及BCl3 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該銅層，利用Cl2 、BCl3 、及O2 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該鋁層，並利用SF6 或NF3 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該鎢層。
於蝕刻該晶圓之該預定區域之後，該方法可更包含：於該腔室中利用一電漿狀態之後處理氣體自該晶圓之一整個頂面移除殘留物；以及於移除該等殘留物之後，排放一剩餘氣體。
可利用一遠端電漿製程產生該電漿狀態之後處理氣體。
可藉由混合一惰性氣體與H2 O、H2 O2 、NH3 其中之一或一H2 與N2 之混合氣體，來製備該後處理氣體。
根據本發明，藉由利用電漿蝕刻設備中已經包含的用於利用電漿蝕刻晶圓斜面區域之電漿產生裝置，或者藉由利用一遠端電漿產生系統，可在實施一斜面區域蝕刻製程之後，在用於該斜面區域蝕刻製程之同一蝕刻設備中實施一用於移除氯氣之後處理，進而可縮短處理時間。此外，不需要將一後處理腔室包含於一個模組中，因而可節約模組之空間並可降低製造成本。
而且，藉由產生高密度電漿並將均勻之高密度電漿集中於斜面區域上，可更高效地蝕刻斜面區域並可完全移除留存於斜面區域上之金屬離子，因而可防止裝置之可靠性降低。
下文將參照附圖更詳細地說明本發明之具體實施例。然而，本發明可實施為不同之形式，而不應認為僅限於本文所述之實施例。而是，提供該等實施例旨在使本揭露內容透徹、完整並將本發明之範圍全面傳達給熟習此項技藝者。
第1圖係為一示意性剖視圖，其例示根據本發明之一實施例之電漿蝕刻設備。
參見第1圖，該電漿蝕刻設備包含一腔室100、一屏蔽部件200、一遮罩部件300、一電漿產生器400、以及一晶圓支架500。屏蔽部件200將腔室100劃分成一反應隔間(A)與一分隔隔間(D)。遮罩部件300設置於屏蔽部件200之反應隔間(A)中。電漿產生器400設置於屏蔽部件200之分隔隔間(D)中。晶圓支架500設置於遮罩部件300下面。一晶圓10之一中央區域被遮罩部件300及晶圓支架500屏蔽，而晶圓10之一斜面區域則被暴露。該電漿蝕刻設備更包含位於遮罩部件300與電漿產生器400間之一法拉第屏蔽600、以及一蝕刻氣體供應單元700，該蝕刻氣體供應單元700係用以於一斜面區域蝕刻製程中供應反應氣體。
腔室100包含一下室110及一上室122，其中下室110具有一下加熱單元112，上室120則具有一上加熱單元122。
下室110包含一下本體111、下加熱單元112、以及一貫穿開口113。下本體111具有一中空之矩形盒形狀。下加熱單元112設置於下本體111之至少一側壁中。貫穿開口113係貫穿下本體111之一頂壁形成。亦即，下本體111形似一矩形支柱，具有矩形之頂面及底面以及四側壁。然而，下本體111並不限於矩形支柱形狀。另一選擇為，下本體111可形似一圓柱體或多面體，且下本體111之每一表面皆可具有一多邊形形狀。用以支撐晶圓10之晶圓支架500係於下本體111之一內部空間內垂直移動。一閘閥130設置於下本體111之一側上，用以載入及卸載晶圓10。一排放部件140設置於下本體111之另一側上，用以排放腔室100中之污染物。閘閥130係位於下本體111之一側壁。下室110可經閘閥130連接至另一腔室(圖未示出)。下加熱單元112設置於下本體111之側壁之一部分處，用以加熱腔室100。下加熱單元112設置於下本體111之側壁中。因此，下加熱單元112可用以加熱下本體111，且因下加熱單元112可控制內部溫度，故可穩定地維持下本體111之內部溫度而不會因外界環境條件而使內部溫度發生驟然變化。可使用一電加熱器作為下加熱單元112。該電加熱器包含複數加熱絲112a及一電源供應器112b，其中該複數加熱絲112a係沿下本體111之內部側向表面設置或穿過下本體111之側壁設置，電源供應器112b係用以供應電力至該複數加熱絲112a。然而，下加熱單元112並非僅限於電加熱器。舉例而言，亦可使用一燈加熱器作為下加熱單元112。因下加熱單元112設置於下本體111之側壁上或穿過該側壁設置，故可從加載晶圓10之時起集中地加熱晶圓10之斜面區域。藉此，可更有效地蝕刻晶圓10之斜面區域。特別地，因當晶圓10之斜面區域受到加熱時，金屬層與反應氣體間之反應性增強，故可輕易地移除形成於晶圓10之斜面區域上之非所欲之金屬層。此外，蝕刻反應之副產物不容易再次沉積於晶圓10之斜面區域上，且因此可容易地排放副產物。下加熱單元112可設置於下本體111之頂壁及/或底壁上。較佳使貫穿下本體111之頂壁形成之貫穿開口113所具有之直徑大於晶圓10之直徑，以容許晶圓支架500穿過貫穿開口113向上移動至下本體111外。
上室120包含一上本體121、上加熱單元122、以及一內凹單元123。上本體121具有一矩形盒形狀，且上加熱單元122設置於上本體121上。內凹單元123形成於上本體121中。上本體121亦可具有其他形狀。上本體121可具有類似於下室110之下本體111之形狀。上本體121可被成型為覆蓋下本體111之貫穿開口113。亦即，上本體121之底面與下本體111之頂面緊密接觸。形成於上本體121中之內凹單元123係與下本體111之貫穿開口113相連通。為此，內凹單元123具有位於上本體121之底壁之一開口，並形成為朝上本體121之一頂壁凹陷。凹槽123之一直徑可大於貫穿開口113之直徑。於本實施例中，可利用晶圓支架500傳送晶圓10，藉以將晶圓10設置於內凹單元123中。因此，藉由集中產生電漿於內凹單元123內，可自晶圓10之斜面區域移除非所欲之層或微粒。上加熱單元122設置於內凹單元123之周緣之一部分處。舉例而言，上加熱單元122設置於上本體121之一頂壁之一部分中。類似於下本體111之下加熱單元112，上加熱單元122用以加熱晶圓10，以促進晶圓10之斜面區域中之電漿反應。較佳使下加熱單元112及上加熱單元122之加熱溫度約為80℃。根據另一實施例，加熱溫度可介於約30℃至約350℃之間。在圖式中，複數加熱絲均勻地設置於上本體121之頂壁上而形成上加熱單元122。另一選擇為，該等加熱絲可主要設置於對應於晶圓斜面區域之一區域中。上加熱單元122可自與下加熱單元112之電源供應器不同之一電源供應器(圖未示出)受電。藉此，腔室100之上部區域及下部區域可保持處於不同之溫度。另一選擇為，上加熱單元122與下加熱單元112可自同一電源供應器受電。
儘管圖中未顯示，然腔室100更包含一門單元(圖未示出)作為上室120之上本體121與下室110之下本體111間之開/合裝置。藉由分別形成腔室100之上、下本體並將上、本體組裝形成腔室100，可更易於實施腔室100之維護。
屏蔽部件200具有一環形形狀，自下室110之頂壁穿過內凹單元123之內部延伸至上室120之頂壁。屏蔽部件200沿貫穿開口113之周緣設置，進而將包含上室110及下室120之腔室100劃分成分隔隔間(D)與反應隔間(A)。於反應隔間(A)中，設置有晶圓10，並產生電漿以蝕刻晶圓10之斜面區域。分隔隔間(D)容納電漿產生器400之一部分。反應隔間(A)與分隔隔間(D)可藉由屏蔽部件200相互隔離。舉例而言，分隔隔間(D)可保持處於大氣壓力，而反應隔間(A)中則可形成真空。
反應隔間(A)包含由上室120之頂壁與屏蔽部件200所形成之一空間以及下室110之一內部空間。分隔隔間(D)則包含由屏蔽部件200、上室120之頂壁及側壁、以及下室110之頂壁所環繞之一空間。屏蔽部件200可由能夠傳遞高頻能量之材料形成以於其中產生電漿。舉例而言，屏蔽部件200可由一絕緣材料形成，例如由氧化鋁(Al2 O3 )形成。於本實施例中，於利用晶圓支架500將晶圓10提升至屏蔽部件200之內部區域後，可藉由於屏蔽部件200之內部區域(即於屏蔽部件200與晶圓支架500間之一空間)中產生電漿而蝕刻晶圓10之斜面區域。
屏蔽部件200包含一環形本體210、一位於本體210之一上部之延伸部220、以及一位於本體210之一下部之下延伸部230。上延伸部220耦合至上室120之頂壁，下延伸部230則耦合至下室110之頂壁。本體210具有與晶圓10之形狀相對應之環形形狀，俾使屏蔽部件200與晶圓10之間距可均勻。因此，電漿可均勻地提供至晶圓10之斜面區域。本體210可具有一圓環形狀。
下延伸部230形成於本體210之下部，自本體210向外延伸，上延伸部220則形成於本體210之上部，自本體210向內延伸。另一選擇為，下延伸部230可自本體210之下部向內延伸，上延伸部220則可自本體210之上部向外延伸。下延伸部230及上延伸部220分別與下室110及上室120緊密接觸，以使反應隔間(A)及分隔隔間(D)可保持處於不同壓力。亦即，上延伸部220及下延伸部230係用作密封構件，用以對反應隔間(A)進行氣密性密封。
屏蔽部件200可藉由下延伸部230固定至下室110，或者藉由上延伸部220固定至上室120。可於屏蔽部件200與下室110之間以及屏蔽部件200與上室120之間額外設置例如O形圈等密封構件(圖未示出)，以可靠地密封反應隔間(A)。於圖式中，屏蔽部件200係設置於下室110及上室120之平坦表面上。然而，屏蔽部件200亦可設置於下室110及上室120之凹陷表面上。於此中情形中，反應隔間(A)可得到更可靠密封。於本實施例中，屏蔽部件200、下室110、以及上室120被描述為單獨之部件。然而，於另一實施例中，屏蔽部件100、下室110、以及上室120可形成為一體。
遮罩部件300用以防止在設置於晶圓支架500上之晶圓10之非蝕刻區域(即中央區域)中產生電漿，以使晶圓10之非蝕刻區域不被蝕刻。為此，遮罩部件300具有類似於晶圓10之形狀。舉例而言，遮罩部件300具有一圓板形狀。較佳使遮罩部件300所具有之尺寸小於晶圓10之尺寸。於此種情形中，可選擇性地暴露晶圓10之斜面區域。舉例而言，暴露於遮罩部件300外之晶圓10之斜面區域可為約0.1毫米至約5毫米寬。藉此，可暴露出未形成有層或半導體圖案之晶圓斜面區域。亦即，若晶圓10之被暴露斜面區域之寬度小於約0.1毫米，則晶圓10之被暴露斜面區域會太小而無法藉由電漿蝕刻自晶圓10之斜面區域移除非所欲之層或微粒。而若晶圓10之被暴露斜面區域大於約5毫米，則可暴露出形成於晶圓10之非蝕刻區域(即中央區域)之層或圖案。於另一實施例中，端視製程條件而定，遮罩部件300可具有等於或大於晶圓10之尺寸。此外，可自遮罩部件300之一內部區域噴射惰性氣體，以防止電漿狀態之蝕刻氣體滲透入設置於遮罩部件300內之晶圓10之中央區域。
遮罩部件300設置於屏蔽部件200內之反應隔間中。此外，遮罩部件300設置於上室120之內凹單元123之一底面上，即上室120之頂壁之一底面上。於單獨形成遮罩部件300後，可利用一耦合構件將遮罩部件300附裝至內凹單元123之底面上。另一選擇為，遮罩部件300及上室120可形成為一體。
一上電極310可設置於遮罩部件300之一外側部分上。一接地電壓施加至上電極310。另一選擇為，上電極310可設置於遮罩部件300內。可並不形成上電極310，而是由遮罩部件300用作一上電極。於此種情形中，可形成一絕緣層於遮罩部件300之一預定部分上。上電極310用以達成對晶圓支架500施加之一偏壓(bias voltage)之耦合，以提高晶圓10之斜面區域之電漿密度及蝕刻速率。
電漿產生器400包含一天線部件410及一電漿電源供應器420。天線部件410設置於由屏蔽部件200、上室120及下室110所環繞之分隔隔間(D)中。天線部件410包含至少一線圈，該至少一線圈圍繞屏蔽部件200纏繞N次。此外，該線圈可被繞製成垂直及/或水平地交疊、堆積或交叉。當晶圓10與天線部件410間隔開約2公分至約10公分時，可於晶圓10之斜面區域有效地產生電漿。若晶圓10與天線部件410間隔不足約2公分，則電漿可能會施加至晶圓10之中央區域，進而可不利地蝕刻晶圓10之中央區域。而若晶圓10與天線部件410間隔超過約10公分，則將難以於晶圓10之斜面區域獲得足夠之電漿密度。
電漿電源供應器420供應電源(例如射頻(RF)電源)至天線部件410。舉例而言，電漿電源供應器420可供應高頻電源至天線部件410。電漿電源供應器420可設置於腔室100外。亦即，可僅將電漿產生器400之天線部件410設置於腔室100之分隔隔間(D)中，電漿產生器400之其他組件則可設置於腔室100外。於本實施例中，因天線部件410緊靠反應隔間(A)設置於分隔隔間(D)中，故電漿可集中地產生於反應隔間(A)之緊靠天線部件410之一區域中。亦即，電漿可以一圓環形狀產生於環形屏蔽部件200內之反應隔間(A)中。天線部件410可與腔室100形成一體，以簡化電漿蝕刻設備並減小電漿蝕刻設備之尺寸。由電漿電源供應器420供應至天線部件410之電源可介於約100瓦至約3.0千瓦範圍內。由電漿電源供應器420供應至天線部件410之電源之頻率可介於約2百萬赫茲至約13.56百萬赫茲範圍內。
當供應電源至天線部件410時，屏蔽部件200內之反應隔間(A)中便產生電漿。亦即，供應至天線部件410之電源於屏蔽部件200內產生高密度電漿。因遮罩部件300設置於屏蔽部件200內，故電漿之產生集中於屏蔽部件200與遮罩部件300間之一區域以及屏蔽部件200與升起之晶圓支架500間之一區域。
如上所述，於本實施例中，天線部件410設置成當晶圓支架500被升起時包圍晶圓支架500上之晶圓10，且接地電極(即上電極310及一下電極510)設置於天線部件410之上側及下側。因此，高密度電漿可均勻地產生並集中於晶圓10之斜面區域中，進而可更有效地蝕刻晶圓10之斜面區域。
電漿產生器400包含一容性耦合電漿(capacitively coupled plasma；CCP)產生器、一混合型電漿產生器、一電子迴旋共振式(electron cyclotron resonance；ECR)電漿產生器、或一表面波電漿(surface wave plasma；SWP)產生器。
一連接孔(圖未示出)形成於上室120處，以連接電漿電源供應器420與天線部件410。一電源線可自電漿電源供應器420穿過該連接孔連接至設置於上室120內之反應隔間中之天線部件410。一阻抗匹配單元(圖未示出)可更設置於電漿電源供應器420與天線部件410之間。一冷卻單元(圖未示出)可設置於天線部件410之一側，以防止設置於腔室100內之加熱單元112及122損壞天線部件410。
法拉第屏蔽600設置於屏蔽部件200之一外表面上，用於將屏蔽部件200內所產生之電漿集中於晶圓10之斜面區域中。法拉第屏蔽600可設置於屏蔽部件200與天線部件410之間。法拉第屏蔽600能防止因法拉第效應(Faraday Effect)而使電漿集中於天線部件410之線圈，俾使電漿可均勻地形成於腔室100內。此外，法拉第屏蔽600能防止因濺射現象而使蝕刻副產物及聚合物主要沉積於鄰近天線部件410之屏蔽部件200之內表面上，俾使蝕刻副產物及聚合物可均勻地沉積於腔室100中，並進而降低副產物及聚合物之沉積層之積聚速率。藉此，可延長電漿蝕刻設備之壽命，並減少因污染物積聚於腔室內表面而造成之微粒產生。
法拉第屏蔽600可包含一環形本體以及形成於該本體中之複數垂直狹縫(圖未示出)。可藉由調整該等狹縫之寬度及間距，控制屏蔽部件200內電漿之均勻度。法拉第屏蔽600係連接至電漿蝕刻設備之一接地點，以當在屏蔽部件200內產生電漿時，可使電漿與天線部件410之線圈間非所欲之電壓之出現最小化，並可使電漿均勻地分佈於屏蔽部件200之整個內部。
一絕緣構件(圖未示出)可設置於法拉第屏蔽600與天線部件410之間。法拉第屏蔽600可與天線部件410之線圈間隔開一預定距離並設置於用以產生電漿之屏蔽部件200外。
晶圓支架500設置於腔室100之反應隔間(A)中，用以支撐晶圓10。晶圓支架500用以將載入下室110中之晶圓10移動至設置有遮罩部件300及屏蔽部件200之上室120之內凹單元123，或者將晶圓10自上室120之內凹單元123向下移動至下室100。
晶圓支架500包含：一晶圓支架卡盤520，用以支撐晶圓10；一驅動單元540，用以垂直地移動晶圓支架卡盤520；以及一偏壓電源供應器550，用以供應偏壓電源至晶圓支架卡盤520。晶圓支架500更包含一提升銷(圖未示出)，且晶圓支架卡盤520包含一貫穿孔，以使提升銷於其中垂直移動。
晶圓支架卡盤520具有與晶圓10之形狀相對應之一板形狀，並具有小於晶圓10之一尺寸。因此，當晶圓10放置於晶圓支架卡盤520上時，晶圓10之一背面斜面區域可暴露於電漿。一晶圓加熱單元530設置於晶圓支架卡盤520內，用以加熱晶圓10。晶圓加熱單元530包含設置於晶圓支架卡盤520內之一加熱絲531、以及用以供應電源至加熱絲531之一電源供應器532。晶圓加熱單元530之加熱絲可密集地設置於晶圓支架卡盤520之一邊緣區域中。於此種情形中，可有效地加熱放置於晶圓支架卡盤520上之晶圓10之斜面區域，進而可增強晶圓10之斜面區域10與電漿之反應性。晶圓加熱單元530之加熱溫度可介於約150℃至約550℃之間。於本實施例中，晶圓加熱單元530可將晶圓支架卡盤520加熱至約350℃。
由偏壓電源供應器550供應至晶圓支架卡盤520之電源可介於約10瓦至約1000瓦範圍內。由偏壓電源供應器550供應至晶圓支架卡盤520之電源之頻率可介於約2百萬赫茲至約13.56百萬赫茲範圍內。偏壓電源供應器550供應偏壓電源至晶圓支架卡盤520，以提供偏壓電源至放置於晶圓支架卡盤520上之晶圓10。該偏壓電源使電漿移動至晶圓10暴露於遮罩部件300及晶圓支架卡盤520外之斜面區域。
下電極510可設置於晶圓支架卡盤520之一端部。下電極510被接地。下電極510係用以達成供應至晶圓支架500之偏壓電源之耦合，以提高晶圓10之斜面區域之電漿密度及蝕刻速率。
因偏壓電源被供應至晶圓支架卡盤520，一絕緣層511設置於晶圓支架卡盤520與下電極510之間。絕緣層511可圍繞晶圓支架卡盤520設置。於此種情形中，晶圓支架500之尺寸取決於晶圓支架卡盤520及絕緣層511之尺寸。因此，當晶圓10放置於晶圓支架500上時，晶圓10可自絕緣層511之一邊緣突出約0.1毫米至約5毫米。然而，當絕緣層511僅設置於晶圓支架卡盤520與下電極510之間時，即當絕緣層511不與晶圓10相接觸時，放置於晶圓支架500上之晶圓10可自晶圓支架卡盤520之一邊緣突出約0.1毫米至約5毫米。於另一實施例中，可不形成下電極510，因而可亦省卻絕緣層511。
驅動單元540包含一驅動軸541及一驅動構件542。驅動軸541延伸至腔室100內，用以垂直地移動晶圓支架卡盤520。驅動構件542用以致動驅動軸541。
蝕刻氣體供應單元700供應蝕刻氣體至一電漿產生區域，即屏蔽部件200、遮罩部件300及晶圓支架500間之一區域。蝕刻氣體供應單元700包含：一氣體噴射器(gas injector)710，用以噴射製程氣體至腔室100之反應隔間(A)中；一氣體管道720，用以供應製程氣體至噴射器710；一氣體罐730，用以供應製程氣體至氣體管道720；以及一閥門740，用以容許及切斷製程氣體對腔室100之供應。噴射器710可包含圍繞遮罩部件300設置於上室120中之複數噴嘴。藉此，製程氣體可圍繞遮罩部件300均勻地供應至腔室100。如上文所述，因腔室100中設置有下加熱單元112及上加熱單元122，故可於供應製程氣體至腔室100之前，利用下加熱單元112及上加熱單元122加熱製程氣體。
於另一實施例中，蝕刻氣體供應單元700可穿過屏蔽部件200連接至腔室100之電漿產生區域。亦即，噴射器710之噴嘴可均勻地形成於屏蔽部件200中，且氣體管道720可穿過上室120連接至噴嘴，以穿過屏蔽部件200供應製程氣體至電漿產生區域。
現在將根據本發明之一實例性實施例，參照第2圖來闡述一種利用上述電漿蝕刻設備蝕刻一晶圓之方法。
於步驟S110中，開啟設置於腔室100之側壁上之閘閥130，並將晶圓10引入腔室100中，即反應隔間(A)中。一金屬層已藉由某一先前製程而形成於晶圓10上，以用於在晶圓10上形成半導體裝置，且因而該金屬層已形成於晶圓10之斜面區域上。
於步驟S120中，將所引入之晶圓10放置於晶圓支架500上。此處，在引入晶圓10之前或過程中，可利用設置於腔室100及晶圓支架500上之下加熱單元112及上加熱單元122將腔室100加熱至一預定溫度。加熱之目的係加熱晶圓10之斜面區域，以提高晶圓10之斜面區域之蝕刻反應性。腔室100之加熱溫度可因腔室100之材料而異。一般而言，加熱溫度可係為100℃或以下，以防止腔室100發生熱變形。此後，關閉閘閥130，並將腔室100之反應隔間(A)之壓力調節至一所需準位。反應隔間(A)之壓力可係為1×10-3托或以下。接著，將晶圓支架500向上移動至上室120之內凹單元123、靠近遮罩部件300。此處，晶圓支架500與設置於內凹單元123中之遮罩部件300之間距被調整至約0.1毫米至約10毫米。於此範圍內，可防止在遮罩部件300與晶圓支架500間之一區域中產生電漿。此處，晶圓10、晶圓支架500及遮罩部件300係形成為一圓形形狀，且晶圓10、晶圓支架500及遮罩部件300之中心對齊。因此，晶圓10之斜面區域可暴露於緊密相間之晶圓支架500與遮罩部件300外。藉由減小遮罩部件300與晶圓10之間距，可降低在設置於遮罩部件300下面的晶圓10之一區域中產生電漿之可能性。
於步驟S130中，由氣體供應單元700供應包含例如氯(Cl)之蝕刻氣體至反應隔間(A)，並利用電漿產生器400將供應至反應隔間(A)之蝕刻氣體激發至電漿狀態，藉此產生電漿狀態之蝕刻氣體。亦即，施加高頻電源至設置於分隔隔間(D)中之天線部件410，並施加接地電源至設置於遮罩部件300之一側之上電極310及設置於晶圓支架500之一側之下電極510，藉此於其間之一區域中，即於屏蔽部件200內之一區域中產生電漿。此處，舉例而言，供應2百萬赫茲、1.5千瓦之高頻電源至天線部件410，以於晶圓10之斜面區域產生電漿。此時，製程壓力可保持處於約5毫托至約500毫托之範圍內。電漿狀態之蝕刻氣體沿遮罩部件300之周緣均勻地噴射，且設置於屏蔽部件200內表面上之法拉第屏蔽600可使電漿狀態之製程氣體集中至斜面區域。此時，施加一偏壓至圍繞遮罩部件300設置之上電極310以及圍繞晶圓支架500設置之下電極510，以移除晶圓10之斜面區域上非所欲之層及微粒。舉例而言，供應13.56百萬赫茲、500瓦之偏壓電源至晶圓支架500，以蝕刻掉暴露於電漿之晶圓10之斜面區域上非所欲之層及微粒。於本實施例中，可利用設置於腔室100之內表面上或側壁中以及晶圓支架500內之加熱單元，加熱晶圓10。因此，甚至當有一金屬層沉積於晶圓10之斜面區域上時，亦可在加熱該金屬層後，利用電漿自晶圓10之斜面區域蝕刻掉該金屬層。若需要，可於進行蝕刻製程前將晶圓10自室溫加熱至約350℃之加熱溫度。該加熱溫度可因沉積於晶圓10斜面區域上之材料而異。舉例而言，當晶圓10之斜面區域上沉積有銅(Cu)時，可將晶圓10加熱至約250℃至約350℃之溫度。當晶圓10之斜面區域上沉積有鋁(Al)時，可將晶圓10加熱至約40℃至約80℃之溫度。當晶圓10之斜面區域上沉積有鎢(W)時，可將晶圓10加熱至約30℃至約50℃之溫度。在自晶圓10之斜面區域蝕刻掉一材料層時，可使晶圓10之加熱溫度保持恒定。於其中自晶圓10之斜面區域依序蝕刻掉複數材料層之情形中，可使晶圓10在對應於一當前所蝕刻材料層之溫度範圍內保持恒定，然後將晶圓10加熱或冷卻至對應於下一材料層之一溫度範圍並在蝕刻掉該下一材料層之同時在該溫度範圍內保持恒定。製程氣體包含惰性氣體及反應氣體。惰性氣體可係為一18族元素，例如氬(Ar)及氦(14)，或者一不與腔室100之內表面或晶圓10發生化學反應之氣體，例如氮氣(N2 )。反應氣體可係為氧(O2 )基氣體或一17族元素基氣體，例如氯(Cl)基氣體及氟(F)基氣體。根據欲自晶圓10之斜面區域移除之材料而定，亦可利用其他氣體作為反應氣體。氟(F)基氣體之實例包括CF4 、CHF、SF6 、C2 F6 、NF3 、F2 、F2 N2 及C4 F8 。氯(Cl)基氣體之實例包括BCl3 及Cl2 。當自晶圓10之斜面區域移除銅(Cu)時，可使用Cl2 或BCl3 作為反應氣體，並可使用氬氣(Ar)作為惰性氣體。當自晶圓10之斜面區域移除鋁(Al)時，可使用Cl2 、BCl3 、或O2 作為反應氣體，並可使用氬氣(Ar)作為惰性氣體。當自晶圓10之斜面區域移除鎢(W)時，可使用SF6或NF3 作為反應氣體，並可使用氬氣(Ar)作為惰性氣體。當自晶圓10之斜面區域移除銅(Cu)時，反應氣體在約250℃至約350℃之溫度範圍內可更具反應性。當自晶圓10之斜面區域移除鋁(Al)時，反應氣體在約40℃至約80℃之溫度範圍內可更具反應性。當自晶圓10之斜面區域移除鎢(W)時，反應氣體在約30℃至約50℃之溫度範圍內可更具反應性。
於步驟S140中，於蝕刻晶圓10之斜面區域後，終止電漿產生以及蝕刻氣體供應，並自腔室100排放出剩餘氣體及副產物。
於步驟S150中，將晶圓支架500向下移動至下室110。此處，可供應額外氣體至腔室100內，並可緩慢地減小供應至天線部件410之高頻電源以維持電漿狀態，直到剩餘氣體完全排放出或者晶圓支架500移動到下方為止，藉此減少缺陷及減少微粒之產生。此後，開啟閘閥130，並將晶圓10載出腔室100。
第3圖係為一示意性剖視圖，其例示根據本發明另一實施例之電漿蝕刻設備。
參見第3圖，該實施例之電漿蝕刻設備包含：一腔室100；一屏蔽部件200，將腔室100劃分成一反應隔間(A)與一分隔隔間(D)；一遮罩部件300，設置於屏蔽部件200內之反應隔間(A)中；一電漿產生器400，設置於屏蔽部件200外之分隔隔間(D)中；一晶圓支架500，設置於遮罩部件300下面；一法拉第屏蔽600，設置於遮罩部件300與電漿產生器400之間；以及一蝕刻氣體供應單元700，用以於一斜面區域蝕刻製程中供應反應氣體。該電漿蝕刻設備更包含一遠端電漿產生器800，用以將一反應氣體之狀態改變至一電漿狀態並於一後處理期間供應該電漿狀態之反應氣體。
亦即，相較第1圖之電漿蝕刻設備，該實施例之電漿蝕刻設備更包含遠端電漿產生器800。因此，在以下說明中，將主要詳細闡述遠端電漿產生器800。
遠端電漿產生器800係用以將一後處理氣體激發至一電漿狀態並供應該電漿狀態之後處理氣體至一晶圓10之正面。遠端電漿產生器800包含：一後處理氣體罐810，用以儲存該後處理氣體；一電漿產生器820，用以自該後處理氣體罐810接收該後處理氣體並將該後處理氣體激發至一電漿狀態；一電源供應器830，用以供應高頻電源至該電漿產生器820；一氣體供應單元840，用以經一氣體管道720及一噴射器710供應該電漿狀態之後處理氣體至腔室100內；以及一閥門850，用以控制該電漿狀態之後處理氣體之供應。來自電漿產生器820之該電漿狀態之後處理氣體經由氣體供應單元840、氣體管道720及噴射器710供應至腔室100內。在此後處理製程中，晶圓支架500之一晶圓支架卡盤520被向下移動至腔室100之下側。因此，由遠端電漿產生器800所供應之遠端電漿可噴射至晶圓10之正面。藉此，可自晶圓10之正面移除蝕刻殘留物，例如氯氣。該電漿蝕刻設備亦可使用另一能夠以各種方法(例如一種利用微波之方法)在腔室100外產生電漿之遠端電漿系統來取代遠端電漿產生器800。
儲存於後處理氣體罐810中之後處理氣體包含H2 O、NH3 、H2 O2 、H2 、及N2 之一混合氣體，且H2 O及H2 O2 係以一氣體狀態加以儲存。於其中使用H2 O或H2 O2 作為後處理氣體之情形中，額外提供一蒸發裝置(圖未示出)以蒸發H2 O或H2 O2 。此外，設置一惰性氣體供應裝置(圖未示出)，以供應惰性氣體，例如氬氣(Ar)。惰性氣體係與後處理氣體一同供應並被激發至一電漿狀態。
第4圖係為一流程圖，其闡釋根據本發明另一實施例之一種利用第3圖之電漿蝕刻設備蝕刻一晶圓之方法。相較第2圖之晶圓蝕刻方法，該實施例之晶圓蝕刻方法更包含：於步驟S140中排放蝕刻氣體及反應副產物後，執行一利用遠端電漿之晶圓後處理操作S250以及一反應副產物排放操作S260。亦即，該實施例之晶圓蝕刻方法包含一晶圓引入操作S210、一晶圓加熱及提升操作S220、一斜面區域蝕刻操作S230、一蝕刻氣體及反應副產物排放操作S240、利用遠端電漿之晶圓後處理操作S250、反應副產物排放操作S260、以及一晶圓排放操作S270。於以下對該實施例之說明中，將主要闡述利用遠端電漿之晶圓後處理操作S250以及反應副產物排放操作S260。
於步驟S250中，為在蝕刻晶圓10之斜面區域後移除殘留於晶圓10正面上之蝕刻氣體組分(例如氯(Cl))，自遠端電漿產生器800供應電漿狀態之後處理氣體至晶圓10之正面。與供應電漿狀態之後處理氣體之同時或在此之前，向下移動晶圓支架500，以將晶圓10定位於腔室100之下側。為供應電漿狀態之後處理氣體，由電源供應器830對電漿產生器820供應預定之功率，並由後處理氣體罐810對電漿產生器820供應後處理氣體。此時，舉例而言，由電源供應器830供應約為2百萬赫茲、1.5千瓦之高頻電源，並使腔室100內部保持處於約5毫托至約500毫托之壓力。將以此種方式製備之電漿狀態之後處理氣體經氣體供應單元840、氣體管道720及噴射器710噴射入腔室100中。將含氫之氣體，例如H2 O、H2 O2 、NH3 、以及H2 與N2 之一混合氣體其中之一，與一惰性氣體相混合，並供應含氫之氣體與惰性氣體之混合氣體作為後處理氣體。此時，可施加偏壓電源至一上電極310及一下電極510，以促進該後處理之進行。以此種方式供應之電漿狀態之含氫之後處理氣體與殘留於晶圓10上之氯(Cl)發生反應，結果產生HCl。HCl在真空及高溫狀態下係為氣相。
於步驟S260中，於後處理操作之後，終止遠端電漿產生器800之電漿產生及後處理氣體供應，並排出殘留於腔室100中之氣體(即HCl氣體)。
於步驟S270中，開啟一閘閥130，並自腔室100排放出經處理之晶圓10。
第5圖係為一示意圖，其例示根據本發明另一實施例之一包含電漿蝕刻設備之模組。該模組包含能夠執行斜面區域蝕刻與後處理二種製程之複數電漿蝕刻設備。
參見第5圖，該實施例之模組包含複數晶圓載入機910、傳送裝置920a及920b、緩衝室930、傳送室940、以及設置於傳送室940之側壁上之複數電漿蝕刻設備950a、950b、950c及950d。各該電漿蝕刻設備950a、950b、950c及950d具有與第3圖所示相同之結構並以與第4圖所述相同之方式運作，藉此執行斜面區域蝕刻與後處理二種製程。
傳送裝置920a用以將一晶圓自晶圓載入機910傳送至緩衝室930，設置於緩衝室940中之傳送裝置920b則可將晶圓自緩衝室930依序傳送至電漿蝕刻設備950a、950b、950c及950d。於電漿蝕刻設備950a、950b、950c及950d中，利用電漿蝕刻晶圓之斜面區域並利用遠端電漿移除晶圓上之殘留物質。
如上文所述，該實施例之模組包含複數電漿蝕刻設備，因而不需要一後處理腔室-而習知模組則同時包含一斜面區域蝕刻裝置及一後處理腔室二者。因此，本實施例之模組可有利地節約空間並降低製造成本。此外，因斜面區域蝕刻製程與後處理製程係於一個裝置中順次執行，故可縮短處理時間。
第6至10圖係為用於闡釋根據本發明另一實施例之一種斜面區域蝕刻方法之剖視圖。在第6至10圖，以一種利用一雙重鑲嵌製程(dual damascene process)形成一銅線之方法為例來闡釋一種半導體裝置製造方法，且參考編號20及30分別表示一晶片區域及一斜面區域。
參見第6圖，一第一絕緣層11、一蝕刻終止層(etch stop layer)12、以及一第二絕緣層13依序形成於一晶圓10之一頂面上，該頂面上形成有一預定結構。舉例而言，蝕刻終止層12可利用一氮化矽層形成。第一絕緣層11及第二絕緣層13係由蝕刻速率不同於蝕刻終止層12之材料形成。舉例而言，第一絕緣層11及第二絕緣層13係由一含氧材料例如TEOS(tetra ethyl ortho silicate；四乙基正矽酸鹽)形成。透過利用一通孔遮罩(via hole mask)之一光刻製程，蝕刻第二絕緣層13並暴露出蝕刻終止層12。藉此，將第一絕緣層11、蝕刻終止層12及第二絕緣層13沉積於斜面區域30之正面、側面及背面以及晶片區域20之正面上。
參見第7圖，透過利用一溝槽遮罩(trench mask)之一光刻製程，蝕刻第二絕緣層13之一預定區域以形成一溝槽14，同時蝕刻第一絕緣層11之一暴露區域以形成一通孔15。藉此，形成包含溝槽14及通孔15之一雙鑲嵌圖案。此處，第一絕緣層11、蝕刻終止層12及第二絕緣層13殘留於斜面區域30之正面、側面及背面上。
參見第8圖，形成一反擴散層16於晶圓10之整個表面上。反擴散層16係由Ta、TaN、Ti、TiN、W、或WN形成。舉例而言，反擴散層16係透過一電鍍方法形成。反擴散層16在通孔15及溝槽14之底部可較在通孔15及溝槽14之橫向側面處為厚，且在溝槽14及通孔15之上隅角處可存在懸垂部。於此種情形中，與氬濺射同時地產生氮之電漿，以蝕刻溝槽14及通孔15底部之反擴散層16並在溝槽14及通孔15橫向側面上重新沉積反擴散層16。藉由重複此反擴散層16之沉積及氬濺射，可在溝槽14及通孔15之橫向側面及底部上均勻地控制反擴散層16之厚度。此後，在藉由化學蒸氣沉積(chemical vapor deposition；CVD)或物理蒸氣沉積(physical vapor deposition；PVD)方法形成一銅種子層(圖未示出)後，藉由一電鍍方法形成一銅層17。如此一來，反擴散層16及銅層17亦形成於斜面區域30上。
參見第9圖，藉由一化學機械拋光(chemical mechanical polishing；CMP)製程將銅層17及反擴散層16平坦化，直到暴露出第二絕緣層13。藉此，於晶片區域20之一預定區域形成銅線。此處，可自斜面區域30局部地移除反擴散層16及銅層17。
參見第10圖，移除斜面區域30中殘留之銅層17。可利用一種化學品移除斜面區域30中殘留之銅層17。然後，利用上述斜面區域蝕刻設備其中之一，移除斜面區域30中之反擴散層16及第二絕緣層13。為移除反擴散層16及第二絕緣層13，將CF4、SF6、O2及He氣體引入斜面區域蝕刻設備，並施加預定之偏壓電源及壓力達一預定之處理時間。於執行該斜面區域蝕刻製程之同時，根據沉積於斜面區域30上之各層之厚度，於不會使晶片區域20或晶圓發生變形或受損之安全處理條件範圍內改變處理條件。
另一選擇為，不執行利用化學品移除殘留於斜面區域30中之銅層17之製程，而是可利用斜面區域蝕刻設備順次移除殘留於晶圓斜面區域30中之銅層17、反擴散層16及第二絕緣層13。為此，可利用包含設置於一腔室中之加熱裝置之斜面區域蝕刻設備。
另一選擇為，如第11圖所示，於移除殘留於晶圓斜面區域30中之銅層17後，可利用斜面區域蝕刻設備移除反擴散層16、第二絕緣層13、蝕刻終止層12及第一絕緣層11，以暴露出晶圓10。為如上文所述暴露出晶圓10之斜面區域30，以與用於移除反擴散層16及第二絕緣層13之處理條件局部地有所不同之處理條件來執行該製程。舉例而言，該製程係藉由如下方式執行：供應CF4、SF6、O2氣體，並接著施加預定偏壓電源及壓力至斜面區域蝕刻設備達一處理時間，該處理時間長於用於移除反擴散層16及第二絕緣層13之處理時間。於此種情形中，在執行該製程時，亦根據沉積於斜面區域30上之各層之厚度，於不會使晶片區域20或晶圓發生變形或受損之安全處理條件範圍內改變處理條件。
第12圖係為根據本發明之一實施例，於實施一斜面區域蝕刻製程之前所截取之一晶圓之平面影像；第13圖係為根據本發明之該實施例，於實施斜面區域蝕刻製程以暴露出晶圓之後所截取之晶圓之平面影像；以及第14圖係為根據本發明之該實施例，於蝕刻晶圓斜面區域之一部分之後所截取之晶圓之平面影像。第12至14圖之影像係自晶圓右側截取，且參考編號20、30及40分別表示晶片區域、斜面區域及平台。
為比較在根據本發明該實施例執行斜面區域蝕刻製程之前與之後晶圓之狀態，於晶圓上形成厚度分別約為2000、300及1000之一TEOS層、一氮化矽層及一TEOS層作為第一絕緣層11、蝕刻終止層12及第二絕緣層13。形成厚度約為100之一Ta層作為反擴散層16。接著，形成一銅層並隨之執行一邊緣珠狀物移除(edge bead remove；EBR)製程。於分別以約90sccm、90sccm、20sccm及180sccm之流速供應CF4、SF6、O2及He氣體至斜面區域蝕刻設備、並施加約600瓦之偏壓電源及1.5托之壓力至斜面區域蝕刻設備之同時，利用上述斜面區域蝕刻設備其中之一執行斜面區域蝕刻製程達10秒及20秒。亦即，於相同之處理條件下，該製程被執行10秒以蝕刻掉晶圓斜面區域之一部分，並執行20秒以暴露出晶圓之斜面區域。
於執行該斜面區域蝕刻製程後，如第12圖所示，在晶片區域20中留下一堆疊結構，且作為藉由EBR製程移除銅層之結果，一EBR線40出現於斜面區域30中。參考編號60表示斜面區域30之一曲面橫側區域。此處，斜面區域30中存在例如銅離子等殘留物。
於對斜面區域30局部執行斜面區域蝕刻製程後，如第13圖所示，在鄰近曲面橫側區域60之一區域中，即在由參考編號80表示之一區域中暴露出第二絕緣層13，且在晶片區域20與第二絕緣層13之暴露區域80間之一區域70中暴露出反擴散層16。於此種情形中，於曲面橫側區域60中亦暴露出第二絕緣層13。藉由此種局部蝕刻，可徹底移除殘留於反擴散層16上之銅離子。
於執行斜面區域蝕刻製程以暴露出晶圓之斜面區域30後，如第14圖所示，在鄰近斜面區域30之曲面橫側區域60之一區域中，即在由參考編號90表示之一區域中暴露出晶圓，且分別在晶片區域20與晶圓暴露區域90間之區域70及80中暴露出反擴散層16及第二絕緣層13。藉由此種斜面區域蝕刻製程，可徹底移除殘留於斜面區域30中之銅離子。
於上述實施例中，係闡釋用以於形成銅層及執行EBR製程後移除殘留於斜面區域30上之銅離子之斜面區域蝕刻製程。然而，根據該實施例，除移除銅離子外，亦可移除在半導體製造製程中沉積於斜面區域30上之各種層及微粒。
於上述實施例中，係以包含一感應耦合電漿(inductively coupled plasma；ICP)源及一加熱單元之一電漿蝕刻設備為例。然而，本發明並不僅限於此。本發明可應用於各種利用電漿蝕刻斜面區域之電漿蝕刻設備。
此外，本發明可應用於用以蝕刻晶圓之某一區域之電漿蝕刻設備以及用以蝕刻斜面區域之電漿蝕刻設備。
 【工業適用性】
本發明可用於在半導體裝置製造製程中蝕刻晶圓，例如晶圓之斜面區域，以徹底移除沉積於晶圓斜面區域上之層及微粒。
10．．．晶圓
11．．．第一絕緣層
12．．．蝕刻終止層
13．．．第二絕緣層
14．．．溝槽
15．．．通孔
16．．．反擴散層
17．．．銅層
20．．．晶片區域
30．．．晶圓斜面區域
40．．．平台/EBR線
60．．．曲面橫側區域
70．．．區域
80．．．區域
90．．．晶圓暴露區域
100．．．腔室
110．．．下室
111．．．下本體
112．．．下加熱單元
112a．．．複數加熱絲
112b．．．電源供應器
113．．．貫穿開口
120．．．上室
121．．．上本體
122．．．上室/上加熱單元
123．．．內凹單元
130．．．閘閥
140．．．排放部件
200．．．屏蔽部件
210．．．環形本體
220．．．上延伸部
230．．．下延伸部
300．．．遮罩部件
310．．．上電極
400．．．電漿產生器
410．．．天線部件
420．．．電漿電源供應器
500．．．晶圓支架
510．．．下電極
511．．．絕緣層
520．．．晶圓支架卡盤
530．．．晶圓加熱單元
531．．．加熱絲
532．．．電源供應器
540．．．驅動單元
541．．．驅動軸
542．．．驅動構件
550．．．偏壓電源供應器
600．．．法拉第屏蔽
700．．．蝕刻氣體供應單元
710．．．噴射器
720．．．氣體管道
730．．．氣體罐
740．．．閥門
800．．．遠端電漿產生器
810．．．後處理氣體罐
820．．．電漿產生器
830．．．電源供應器
840．．．氣體供應單元
850．．．閥門
910．．．晶圓載入機
920a．．．傳送裝置
920b．．．傳送裝置
930．．．緩衝室
940．．．傳送室
950a．．．電漿蝕刻設備
950b．．．電漿蝕刻設備
950c．．．電漿蝕刻設備
950d．．．電漿蝕刻設備
A．．．反應隔間
D．．．分隔隔間
第1圖係為一示意性剖視圖，其例示根據本發明之一實施例之電漿蝕刻設備；
第2圖係為一流程圖，其闡釋根據本發明一實施例之一種利用第1圖之電漿蝕刻設備蝕刻一晶圓之方法；
第3圖係為一示意性剖視圖，其例示根據本發明另一實施例之電漿蝕刻設備；
第4圖係為一流程圖，其闡釋根據本發明另一實施例之一種利用第3圖之電漿蝕刻設備蝕刻一晶圓之方法；
第5圖係為一示意圖，其例示根據本發明另一實施例之一包含電漿蝕刻設備之模組；
第6至10圖係為用於闡釋根據本發明一實施例之一種斜面區域蝕刻方法之剖視圖；
第11圖係為用於闡釋根據本發明又一實施例之一種斜面區域蝕刻方法之剖視圖；
第12圖係為根據本發明之一實施例，於實施一斜面區域蝕刻製程之前所截取之一晶圓之平面影像；
第13圖係為根據本發明之該實施例，於實施斜面區域蝕刻製程以暴露出晶圓之後所截取之晶圓之平面影像；以及
第14圖係為根據本發明之該實施例，於蝕刻晶圓斜面區域之一部分之後所截取之晶圓之平面影像。
10．．．晶圓
100．．．腔室
110．．．下室
111．．．下本體
112．．．下加熱單元
112a．．．複數加熱絲
112b．．．電源供應器
113．．．貫穿開口
120．．．上室
121．．．上本體
122．．．上室/上加熱單元
123．．．內凹單元
130．．．閘閥
140．．．排放部件
200．．．屏蔽部件
210．．．環形本體
220．．．上延伸部
230．．．下延伸部
300．．．遮罩部件
310．．．上電極
400．．．電漿產生器
410．．．天線部件
420．．．電漿電源供應器
500．．．晶圓支架
510．．．下電極
511．．．絕緣層
520．．．晶圓支架卡盤
530．．．晶圓加熱單元
531．．．加熱絲
532．．．電源供應器
540．．．驅動單元
541．．．驅動軸
542．．．驅動構件
550．．．偏壓電源供應器
600．．．法拉第屏蔽
700．．．蝕刻氣體供應單元
710．．．噴射器
720．．．氣體管道
730．．．氣體罐
A．．．反應隔間
D．．．分隔隔間

Claims (23)

  1. 一種電漿蝕刻設備，包含：一腔室，具有一電漿反應隔間，被構造成閉合的；一屏蔽部件，用以將該腔室之一內部劃分成一反應隔間與一分隔隔間；一遮罩部件，設置於該屏蔽部件內之該反應隔間中，並用以暴露一晶圓之一斜面區域且屏蔽該晶圓之一中央區域；一晶圓支架，設置於該腔室內並用以支撐該晶圓之該中央區域，俾使該晶圓之該斜面區域被暴露，且用以垂直地移動該晶圓；一蝕刻氣體供應單元，用以供應一蝕刻氣體至該腔室內之該屏蔽部件及該遮罩部件之間；一電漿產生單元，設置於該分隔隔間內，並用以產生該蝕刻氣體之電漿至該腔室；以及一加熱單元，設置於該腔室之一壁上，用以加熱該電漿反應隔間及該晶圓其中之一或加熱該電漿反應隔間與該晶圓至活化一電漿反應之一溫度。
  2. 如請求項1所述之電漿蝕刻設備，其中該加熱單元係設置於該反應隔間之一給定壁或一側面上。
  3. 如請求項1所述之電漿蝕刻設備，更包含一晶圓支架加熱單元，設置於該晶圓支架中，用以加熱該晶圓支架。
  4. 如請求項2或3所述之電漿蝕刻設備，其中該加熱單元包含：一加熱絲；以及一電源供應器，用於供應電源至該加熱絲。
  5. 如請求項1所述之電漿蝕刻設備，其中活化該電漿反應之該溫度之範圍係自室溫至約350℃。
  6. 如請求項1所述之電漿蝕刻設備，其中該晶圓之該斜面區域包含形成一包含一金屬層之薄層。
  7. 如請求項6所述之電漿蝕刻設備，其中於產生該電漿之前，由該加熱單元加熱該晶圓。
  8. 如請求項7所述之電漿蝕刻設備，其中該金屬層係為一銅層、一鋁層、及一鎢層其中之一。
  9. 如請求項8所述之電漿蝕刻設備，其中若該金屬層係為該銅層，則該晶圓係被加熱至自約250℃至約350℃之溫度範圍，若該金屬層係為該鋁層，則該晶圓係被加熱至自約40℃至約80℃之溫度範圍，且若該金屬層係為該鎢層，則該晶圓係被加熱至自約30℃至約50℃之溫度範圍。
  10. 如請求項1所述之電漿蝕刻設備，更包含一遠端電漿產生單元，用以將一後處理氣體激發至一電漿狀態並供應該電漿狀態之後處理氣體至該腔室內。
  11. 如請求項10所述之電漿蝕刻設備，其中該遠端電漿產生單元包含：一後處理氣體罐，用以儲存該後處理氣體；一電漿產生器，用以將該後處理氣體激發至該電漿狀態；以及一電源供應器，用以供應高頻電源至該遠端電漿產生單元之該電漿產生器。
  12. 如請求項11所述之電漿蝕刻設備，其中該遠端電漿產生單元更包含一蒸發器，用以蒸發一液態之後處理材料。
  13. 一種用以蝕刻一晶圓之方法，該方法包含：放置一晶圓之一中央區域於一腔室中之一晶圓支架上，以暴露該晶圓之一斜面區域；向上移動該晶圓支架以與一遮罩部件維持一所需距離，藉此利用該遮罩部件及該晶圓支架屏蔽該晶圓之該中央區域且暴露該晶圓之該斜面區域；供應一蝕刻氣體至該腔室中之該晶圓之該斜面區域；以及藉由於該腔室中產生電漿，蝕刻該晶圓之該斜面區域，其中於產生該電漿之前，加熱該晶圓。
  14. 如請求項13所述之方法，其中該晶圓被加熱至自室溫至約350℃之溫度範圍。
  15. 如請求項14所述之方法，其中藉由執行一加熱該晶圓支架之製程、一加熱該腔室之內部之製程其中之一或同時執行該二製程，以加熱該晶圓。
  16. 如請求項13所述之方法，其中一金屬層及一絕緣層係堆疊於該斜面區域上。
  17. 如請求項16所述之方法，更包含：自該斜面區域移除該金屬層；以及利用電漿、透過一局部蝕刻製程自該斜面區域移除該絕緣層之一部分，以移除留存於該斜面區域中之金屬離子或微 粒。
  18. 如請求項17所述之方法，其中藉由使用CF4 、SF6 、O2 、及He氣體所產生之電漿，移除該絕緣層。
  19. 如請求項17所述之方法，其中該金屬層係為一銅層、一鋁層、及一鎢層其中之一。
  20. 如請求項19所述之方法，其中利用Cl2 及BCl3 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該銅層，利用Cl2 、BCl3 、及O2 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該鋁層，並利用SF6 或NF3 作為一反應氣體及利用Ar作為一惰性氣體蝕刻該鎢層。
  21. 如請求項13所述之方法，其中於蝕刻該晶圓之該預定區域之後，該方法更包含：於該腔室中利用一電漿狀態之後處理氣體自該晶圓之一整個頂面移除殘留物；以及於移除該等殘留物之後，排放一剩餘氣體。
  22. 如請求項21所述之方法，其中利用一遠端電漿製程產生該電漿狀態之後處理氣體。
  23. 如請求項22所述之方法，其中藉由混合一惰性氣體與H2 O、H2 O2 、NH3 其中之一或一H2 與N2 之混合氣體，來製備該後處理氣體。
TW97126446A 2007-07-11 2008-07-11 電漿蝕刻設備與蝕刻晶圓之方法 TWI471929B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070069704A KR101372356B1 (ko) 2007-07-11 2007-07-11 플라즈마 처리 방법
KR1020070069705A KR20090006401A (ko) 2007-07-11 2007-07-11 웨이퍼 베벨 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR1020070076695A KR101423554B1 (ko) 2007-07-31 2007-07-31 플라즈마 식각 장치 및 이를 이용한 웨이퍼 식각 방법

Publications (2)

Publication Number Publication Date
TW200919580A TW200919580A (en) 2009-05-01
TWI471929B true TWI471929B (zh) 2015-02-01

Family

ID=40229268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97126446A TWI471929B (zh) 2007-07-11 2008-07-11 電漿蝕刻設備與蝕刻晶圓之方法

Country Status (2)

Country Link
TW (1) TWI471929B (zh)
WO (1) WO2009008659A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5783890B2 (ja) * 2011-12-07 2015-09-24 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2014110628A1 (en) * 2013-01-18 2014-07-24 Itek Ventures Pty Ltd Gene and mutations thereof associated with seizure disorders

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683537A (en) * 1993-10-04 1997-11-04 Tokyo Electron Limited Plasma processing apparatus
TW340957B (en) * 1996-02-01 1998-09-21 Canon Hanbai Kk Plasma processor and gas release device
TW492045B (en) * 2000-04-28 2002-06-21 Applied Materials Inc Integration of remote plasma generator with semiconductor processing chamber
TW498411B (en) * 2000-07-07 2002-08-11 Tokyo Electron Ltd Inductive coupling plasma processing apparatus
TW200603901A (en) * 2004-03-31 2006-02-01 Tokyo Electron Ltd Method of forming a metal layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696955B1 (ko) * 2004-10-28 2007-03-20 주식회사 하이닉스반도체 웨이퍼 에지의 베벨 식각 장치 및 그를 이용한 베벨 식각방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683537A (en) * 1993-10-04 1997-11-04 Tokyo Electron Limited Plasma processing apparatus
US6024827A (en) * 1993-10-04 2000-02-15 Tokyo Electron Limited Plasma processing apparatus
TW340957B (en) * 1996-02-01 1998-09-21 Canon Hanbai Kk Plasma processor and gas release device
TW492045B (en) * 2000-04-28 2002-06-21 Applied Materials Inc Integration of remote plasma generator with semiconductor processing chamber
TW498411B (en) * 2000-07-07 2002-08-11 Tokyo Electron Ltd Inductive coupling plasma processing apparatus
TW200603901A (en) * 2004-03-31 2006-02-01 Tokyo Electron Ltd Method of forming a metal layer

Also Published As

Publication number Publication date
TW200919580A (en) 2009-05-01
WO2009008659A2 (en) 2009-01-15
WO2009008659A3 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US8980049B2 (en) Apparatus for supporting substrate and plasma etching apparatus having the same
US20170221720A1 (en) Apparatus and method for treating substrates
TW202022917A (zh) 電子束介導電漿蝕刻及沉積製程之設備及方法
KR100656214B1 (ko) 플라즈마 처리 방법
TWI763653B (zh) 基板處理裝置
US20100184299A1 (en) Substrate processing method
TWI379356B (en) Method of manufacturing a semiconductor device and a device for treating substrate
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
TWI471929B (zh) 電漿蝕刻設備與蝕刻晶圓之方法
JP7372073B2 (ja) 基板処理方法、基板処理装置及びクリーニング装置
KR101423554B1 (ko) 플라즈마 식각 장치 및 이를 이용한 웨이퍼 식각 방법
CN108511389B (zh) 半导体制造方法和等离子体处理装置
CN114080661A (zh) 固化介电材料的方法与设备
KR20160003624A (ko) 에칭 방법
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法
KR101372356B1 (ko) 플라즈마 처리 방법
US20240191353A1 (en) Electrochemical reduction of surface metal oxides
US20240087885A1 (en) Method of forming silicon nitride film and film forming apparatus
US20230420225A1 (en) Substrate processing method and substrate processing apparatus
KR101339699B1 (ko) 플라즈마 식각 장치
KR101397413B1 (ko) 플라즈마 식각 장치를 이용한 웨이퍼 식각 방법
JP2024001745A (ja) 成膜方法及び成膜装置
CN116569320A (zh) 基板处理方法