TWI470790B - 溝渠式閘極金氧半場效電晶體 - Google Patents

溝渠式閘極金氧半場效電晶體 Download PDF

Info

Publication number
TWI470790B
TWI470790B TW101125354A TW101125354A TWI470790B TW I470790 B TWI470790 B TW I470790B TW 101125354 A TW101125354 A TW 101125354A TW 101125354 A TW101125354 A TW 101125354A TW I470790 B TWI470790 B TW I470790B
Authority
TW
Taiwan
Prior art keywords
layer
trench
conductor
disposed
conductor layer
Prior art date
Application number
TW101125354A
Other languages
English (en)
Other versions
TW201403813A (zh
Inventor
Chien Ling Chan
Chi Hsiang Lee
Original Assignee
Ubiq Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ubiq Semiconductor Corp filed Critical Ubiq Semiconductor Corp
Priority to TW101125354A priority Critical patent/TWI470790B/zh
Priority to CN201210317182.6A priority patent/CN103545368B/zh
Priority to US13/789,684 priority patent/US9035283B2/en
Publication of TW201403813A publication Critical patent/TW201403813A/zh
Priority to US14/497,338 priority patent/US9406795B2/en
Priority to US14/497,340 priority patent/US20150008515A1/en
Application granted granted Critical
Publication of TWI470790B publication Critical patent/TWI470790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

溝渠式閘極金氧半場效電晶體
本發明是有關於一種半導體元件，且特別是有關於一種溝渠式閘極金氧半場效電晶體(trench gate metal-oxide-semiconductor field effect transistor，trench gate MOSFET)。
溝渠式金氧半導體場效電晶體被廣泛地應用在電力開關(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，溝渠式金氧半導體場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。
溝渠式金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中因輸入電容Ciss 所造成的切換損失會因操作頻率的提高而增加。輸入電容Ciss 包括閘極對源極之電容Cgs 以及閘極對汲極之電容Cgd 。
習知的一種作法是於溝渠內形成閘極與遮蔽閘極(shielded gate)。遮蔽閘極位於閘極下方，絕緣層將閘極與遮蔽閘極相隔開，且遮蔽閘極連接至源極。此種作法雖然可以減少閘極對汲極之電容Cad ，但另一方面卻會增加 閘極對源極之電容Cgs ，因而無法有效地降低切換損失。
有鑑於此，本發明提供一種溝渠式閘極金氧半場效電晶體，可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
本發明提供一種溝渠式閘極金氧半場效電晶體。具有第一導電型之磊晶層配置於具有第一導電型之基底上。具有第二導電型之主體層配置在磊晶層中。磊晶層中具有第一溝渠，主體層中具有第二溝渠，且第一溝渠配置於第二溝渠下方。第一導體層配置於第一溝渠中。第一絕緣層配置於第一導體層與磊晶層之間。第二導體層配置於第二溝渠之側壁上。第二絕緣層配置於第二導體層與主體層之間以及第二導體層與第一導體層之間。介電層配置於磊晶層上並填滿第二溝渠。具有第一導電型的二摻雜區分別配置於第二溝渠之兩側的主體層中。
在本發明之一實施例中，上述第二絕緣層的厚度小於第一絕緣層的厚度。
在本發明之一實施例中，上述第二絕緣層覆蓋第一導體層的頂部。
在本發明之一實施例中，上述第一導體層更延伸至第二溝渠中。
在本發明之一實施例中，上述第一導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述第二導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括第三導體層，其配置於介電層上，其中第三導體層透過二導體插塞與主體層電性連接。
在本發明之一實施例中，上述第三導體層的材料包括金屬。
在本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
本發明另提供一種溝渠式閘極金氧半場效電晶體。具有第一導電型之磊晶層配置於第一導電型之基底上。具有第二導電型之主體層配置於磊晶層中。磊晶層中具有第一溝渠，主體層中具有第二溝渠，且第一溝渠配置於第二溝渠下方。第一導體層配置於第一溝渠中。第一絕緣層配置於第一導體層與磊晶層之間。第二絕緣層配置於第二溝渠中並覆蓋第一導體層。第二導體層配置於第二溝渠中並覆蓋第二絕緣層。第三絕緣層配置於第二導體層與主體層之間。介電層配置於磊晶層上並覆蓋第二導體層。具有第一導電型的二摻雜區分別配置於第二溝渠之兩側的主體層中。
在本發明之一實施例中，上述第三絕緣層的厚度小於第一絕緣層的厚度。
在本發明之一實施例中，上述第二絕緣層的寬度大於 第一導體層的寬度。
在本發明之一實施例中，上述第一導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述第二導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括第三導體層，其配置於介電層上，其中第三導體層透過二導體插塞與主體層電性連接。
在本發明之一實施例中，上述第三導體層的材料包括金屬。
在本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
基於上述，在本發明之溝渠式閘極金氧半場效電晶體中，將遮蔽閘極配置於閘極下方，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓。此外，絕緣層(或介電層)配置於閘極中可減少閘極與遮蔽閘極之間的耦合效應，因而降低閘極對源極之電容Cgs 。換言之，本發明之結構可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 第一實施例
圖1A至1G為依據本發明之第一實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖1A，於具有第一導電型之基底102上依序形成具有第一導電型之磊晶層104及罩幕層105。基底102例如是N型重摻雜之矽基底。磊晶層104例如是N型輕摻雜之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth，SEG)製程。罩幕層105的材料例如是氮化矽，且其形成方法包括進行化學氣相沉積製程。接著，以罩幕層105為罩幕，進行蝕刻製程，以於磊晶層104中形成溝渠107。之後，移除罩幕層105。
請參照圖1B，於磊晶層104及溝渠107的表面上順應性地形成絕緣層108及導體層110。絕緣層108的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。導體層110的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。繼之，於導體層110上形成絕緣材料層112，且絕緣材料層112填滿溝渠107。絕緣材料層112的材料例如為四乙氧基矽烷(tetraethosiloxane，TEOS)氧化矽，且其形成方法包括進行化學氣相沉積製程。
請參照圖1C，進行回蝕刻製程，移除部分絕緣材料層112，以形成填滿溝渠107之絕緣層112a。在一實施例中，回蝕刻製程裸露出導體層110的頂面，其可使用時間模式 來控制絕緣層112a的厚度。
請參照圖1D，移除部分導體層110，以形成裸露出絕緣層112a上部及絕緣層108頂面與部分側壁的導體層110a。具體言之，導體層110a呈碗形或U型，其經配置為環繞絕緣層112a的下部，且位於絕緣層112a與絕緣層108之間。形成導體層110a的方法例如是回蝕刻法，其可使用時間模式來控制導體層110a的頂面高度。在一實施例中，導體層110a裸露出絕緣層108，其高度需配合主體層(圖未示，相關說明，容後詳述)或溝渠107之深度，以此例為絕緣層112a之約1/2高。
請參照圖1E，移除部分絕緣層112a及部分絕緣層108，使得留下的絕緣層112b及絕緣層108a裸露出導體層110a的上部。具體言之，導體層110a凸出於絕緣層112b及絕緣層108a，導體層110a經配置為環繞絕緣層112b，且絕緣層108a經配置為環繞導體層110a。形成絕緣層112b及絕緣層108a的方法例如是回蝕刻法，其可使用時間模式來控制絕緣層112b及絕緣層108a的頂面高度。在一實施例中，絕緣層112b及絕緣層108a裸露出導體層110a之約1/8~1/10的高度。然而，本發明並不以此為限。在另一實施例中，絕緣層112b及絕緣層108a之頂面也可以與導體層110a之頂面大致上齊平。
請參照圖1F，於磊晶層104及溝渠107之表面上形成絕緣層114，且絕緣層114覆蓋導體層110a。絕緣層114的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學 氣相沉積製程。在一實施例中，絕緣層114的厚度小於絕緣層108a的厚度。然而，本發明並不以此為限。在另一實施例中，絕緣層114的厚度也可以等於或大於絕緣層108a的厚度。接著，於溝渠107中填滿導體層116。形成導體層116的方法包括於磊晶層104上形成導體材料層(未繪示)，且導體材料層填滿溝渠107。導體材料層的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，進行回蝕刻製程，移除部分導體材料層。
請參照圖1G，於溝渠107兩側的磊晶層104中分別形成具有第二導電型的二主體層120。主體層120例如是P型主體層，且其形成方法包括進行離子植入製程。然後，於溝渠107之兩側的主體層120中分別形成具有第一導電型的二摻雜區122。摻雜區122例如是N型重摻雜區，且其形成方法包括進行離子植入製程。
於導體層116及摻雜區122上形成介電層124。介電層124的材料例如是氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。接著，形成貫穿介電層124及摻雜區122的二開口126。形成開口的方法包括進行微影蝕刻製程。之後，於介電層124上形成導體層128，其中導體層128填入開口126以與主體層120電性連接。填入開口126之導體層128構成導體插塞127。換言之，導體層128透過導體插塞127與主體層120電性連接。導體層128的材料可以是諸如鋁的金屬，且其形成 方法包括進行化學氣相沉積製程。至此，完成第一實施例之溝渠式閘極金氧半場效電晶體100的製造。
以下，將參照圖1G來說明本發明之溝渠式閘極金氧半場效電晶體100的結構。請參照圖1G，溝渠式閘極金氧半場效電晶體100包括N型基底102、N型磊晶層104、P型主體層120。磊晶層104配置在基底102上。主體層120配置在磊晶層104中。此外，磊晶層104中具有溝渠109，主體層120中具有溝渠111，溝渠109配置於溝渠111下方，且溝渠109及溝渠111組成溝渠107。
溝渠式閘極金氧半場效電晶體100更包括絕緣層108a、導體層110a、絕緣層112b、導體層116及絕緣層114。絕緣層108a配置於溝渠109的表面，絕緣層112b配置於溝渠109中，且導體層110a配置於絕緣層108a與絕緣層112b之間。導體層116配置於溝渠111中。絕緣層114配置於導體層116與主體層120之間以及導體層116與導體層110a之間。在一實施例中，導體層110a更延伸至溝渠111中，且絕緣層114覆蓋導體層110a的頂部。
溝渠式閘極金氧半場效電晶體100更包括二個N型摻雜區122、一介電層124、二個導體插塞127及一導體層128。摻雜區122配置於溝渠111之兩側的主體層120中。介電層124配置於導體層116及摻雜區122上。導體層128配置於介電層124上，其中導體層128透過導體插塞127與主體層120電性連接。
在第一實施例之溝渠式閘極金氧半場效電晶體100 中，基底102作為汲極，摻雜區122作為源極，導體層116作為閘極，導體層110a作為遮蔽閘極，且絕緣層114作為閘氧化層。特別要注意的是，由於遮蔽閘極(即導體層110a)的配置，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓(breakdown voltage)。此外，由於絕緣層112b配置於遮蔽閘極(即導體層110a)中以減少閘極(即導體層116)與遮蔽閘極(即導體層110a)之間的耦合效應，因而可降低閘極對源極之電容Cgs 。也就是說，本發明第一實施例之結構可以減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
第二實施例
圖2A至2F為依據本發明之第二實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖2A，於具有第一導電型之基底202上形成具有第一導電型之磊晶層204。基底202例如是N型矽基底。磊晶層204例如是N型磊晶層。然後，於磊晶層204中形成溝渠207。形成磊晶層204與溝渠207的方法請參見第一實施例，於此不再贅述。
接著，於磊晶層204及溝渠207的表面上順應性地形成絕緣層208。絕緣層208的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。然後，於絕緣層208上形成導體材料層210，且導體材料層210填滿溝渠207。導體材料層210的材料例如是摻雜多晶矽， 且其形成方法包括進行化學氣相沉積製程。
之後，請參照圖2B，進行回蝕刻製程，移除部分導體材料層210，以於溝渠207的底部形成導體層210a。在一實施例中，回蝕刻製程裸露出絕緣層208的頂面及部分側壁，其可使用時間模式來控制導體層210a的頂面高度。在一實施例中，導體層210a之頂面高度需配合主體層之深度，例如約1/2的溝渠深度。
繼之，請參照圖2C，移除部分絕緣層208，以形成裸露出導體層210a上部的絕緣層208a。形成絕緣層208a的方法包括進行回蝕刻法，直到裸露出導體層210a之約1/8至1/10的高度。在一實施例中，可使用時間模式來控制導體層210a之裸露出來的高度。然而，本發明並不以此為限。在另一實施例中，絕緣層208a之頂面也可以與導體層210a之頂面大致上齊平。
接著，請參照圖2D，於磊晶層204及溝渠207之表面上順應性地形成絕緣層212，且絕緣層212覆蓋導體層210a。絕緣層212的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。在一實施例中，絕緣層212的厚度小於絕緣層208a的厚度。然而，本發明並不以此為限。在另一實施例中，絕緣層212的厚度也可以等於或大於絕緣層208a的厚度。接著，於絕緣層212上順應性地形成導體層214。導體層214的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。
然後，請參照圖2E，移除部分導體層214，以於絕緣層 212的側壁上形成導體層214a。具體言之，導體層214a以間隙壁的形式配置在絕緣層212的側壁上，且具有曝露出絕緣層212之部分底面的開口215。形成導體層214a的方法包括進行非等向性乾蝕刻製程。
繼之，請參照圖2F，於溝渠207兩側的磊晶層204中分別形成具有第二導電型的二主體層220。主體層220例如是P型主體層。之後，於溝渠207之兩側的主體層220中分別形成具有第一導電型的二摻雜區222。摻雜區222例如是N型重摻雜區。之後，於導體層214a及摻雜區222上形成介電層224，且介電層224填入開口215中。繼之，形成貫穿介電層224及摻雜區222的二開口226。接著，於介電層224上形成導體層228，其中導體層228填入開口226以與主體層220電性連接。填入開口226之導體層228構成導體插塞227。換言之，導體層228透過導體插塞227與主體層220電性連接。主體層220、摻雜區222、導體插塞227及導體層228的材料及形成方法請參見第一實施例，於此不再贅述。至此，完成第二實施例之溝渠式閘極金氧半場效電晶體200的製造。
以下，將參照圖2F來說明本發明之溝渠式閘極金氧半場效電晶體200的結構。請參照圖2F，溝渠式閘極金氧半場效電晶體200包括N型基底202、N型磊晶層204、P型主體層220。磊晶層204配置在基底202上。主體層220配置在磊晶層204中。此外，磊晶層204中具有溝渠209，主體層220中具有溝渠211，溝渠209配置於溝渠211下 方，且溝渠209及溝渠211組成溝渠207。
溝渠式閘極金氧半場效電晶體200更包括絕緣層208a、導體層210a、絕緣層212及導體層214a。導體層210a配置於溝渠209中。絕緣層208a配置於導體層210a與磊晶層204之間。導體層214a配置於溝渠211之側壁上。絕緣層212配置於導體層214a與主體層220之間以及導體層214a與導體層210a之間。在一實施例中，導體層210a更延伸至溝渠211中，且絕緣層212覆蓋導體層210a的頂部。
溝渠式閘極金氧半場效電晶體200更包括二個N型摻雜區222、一介電層224、二個導體插塞227及一導體層228。摻雜區222配置於溝渠211之兩側的主體層220中。介電層224配置於絕緣層212上並填滿溝渠211。亦即，介電層224配置於導體層214a的開口215中。導體層228配置於介電層224上，其中導體層228透過導體插塞227與主體層220電性連接。
在第二實施例之溝渠式閘極金氧半場效電晶體200中，基底202作為汲極，摻雜區222作為源極，導體層214a作為閘極，導體層210a作為遮蔽閘極，且絕緣層212作為閘氧化層。特別要注意的是，由於遮蔽閘極(即導體層210a)的配置，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓。此外，由於介電層224配置於閘極(即導體層214a)中以減少閘極(即導體層214a)與遮蔽閘極(即導體層210a)之間的耦合效應，因而可降低閘極對源極之 電容Cgs 。也就是說，本發明第二實施例之結構可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
第三實施例
圖3A至3H為依據本發明之第三實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖3A，於具有第一導電型之基底302上依序形成具有第一導電型之磊晶層304及罩幕層305。基底302例如是N型矽基底。磊晶層304例如是N型磊晶層。罩幕層305的材料例如是氧化矽、氮化矽或氮氧化矽，且其形成方法包括進行化學氣相沉積製程。接著，以罩幕層305為罩幕，進行蝕刻製程，以於磊晶層304中形成溝渠311。接著，於磊晶層304及溝渠311的表面上形成間隙壁材料層308。間隙壁材料層308的材料例如是氧化矽、氮化矽或氮氧化矽，且其形成方法包括進行化學氣相沉積製程。在此實施例中，罩幕層305與間隙壁材料層308的材料不同。
之後，請參照圖3B，進行非等向性乾蝕刻製程，移除部分間隙壁材料層308，以於溝渠311的側壁上形成間隙壁308a。在此實施例中，由於間隙壁材料層308對罩幕層305的蝕刻選擇比夠高，因此上述非等向性乾蝕刻製程實質上會停在罩幕層305的表面上。換言之，罩幕層305 可保護磊晶層304表面，使磊晶層304表面免受後續蝕刻製程的破壞。然後，以罩幕層305及間隙壁308a為罩幕，移除部分磊晶層304，以於溝渠311的下方形成溝渠309。形成溝渠309的方法例如是進行蝕刻製程。之後，移除間隙壁308a。由於形成溝渠309的方法是以間隙壁308a為罩幕，因此為一種自對準製程(self-aligned process)，其中溝渠309的寬度小於溝渠311的寬度。此外，溝渠309配置於溝渠311下方，且溝渠309及溝渠311組成溝渠307。
繼之，請參照圖3C，於磊晶層304及溝渠307的表面上順應性地形成絕緣層310。絕緣層310的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。接著，於絕緣層310上形成導體層312。具體言之，導體層312順應性地形成於磊晶層304及溝渠311的表面上，並填滿溝渠309。導體層312的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，於磊晶層304上形成絕緣材料層314，且絕緣材料層314填滿溝渠311。絕緣材料層314的材料例如是氧化矽，且其形成方法包括進行化學氣相沉積製程。
然後，請參照圖3D，進行回蝕刻製程，移除部分絕緣材料層314，以形成填滿溝渠311之絕緣層314a。在一實施例中，回蝕刻製程裸露出導體層312的頂面，其可使用時間模式來控制絕緣層314a的厚度。在一實施例中，絕緣層314a的寬度大致上等於導體層312在溝渠309中的寬度，如圖3D所示。然而，本發明並不以此為限。在另一 實施例中，絕緣層314a的寬度也可以大於導體層312在溝渠309中的寬度。
接著，請參照圖3E，移除部分導體層312，以形成導體層312a於絕緣層314a的下方。形成導體層312a的方法包括以絕緣層314a為罩幕，進行非等向性乾蝕刻製程。此外，由於上述方法是以絕緣層314a為罩幕，因此為一種自對準製程，其中導體層312a位於絕緣層314a的正下方。此外，由於絕緣層314a的寬度等於或大於導體層312在溝渠309中的寬度，因此上述蝕刻製程不會移除導體層312在溝渠309中的部分。
然後，請參照圖3F，移除絕緣層314a及部分絕緣層310，以形成裸露出導體層312a上部的絕緣層310a。形成絕緣層310a的方法例如是回蝕刻法，其可使用時間模式來控制絕緣層310a的頂面高度。在一實施例中，絕緣層310a裸露出導體層312a之約1/8~1/10的高度。在另一實施例中，絕緣層310a僅位於溝渠309的表面上。
接著，請參照圖3G，於磊晶層304及溝渠307之表面上順應性地形成絕緣層316，且絕緣層316覆蓋導體層312a。絕緣層316的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。在一實施例中，絕緣層316的厚度小於絕緣層310a的厚度。然而，本發明並不以此為限。在另一實施例中，絕緣層316的厚度也可以等於或大於絕緣層310a的厚度。接著，於溝渠311中填滿導體層318。形成導體層318的方法包括於磊晶層304上形成導體 材料層(未繪示)，且導體材料層填滿溝渠311。導體材料層的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，進行回蝕刻製程，移除部分導體材料層。
繼之，請參照圖3H，於溝渠311兩側的磊晶層304中分別形成具有第二導電型的二主體層320。主體層320例如是P型主體層。之後，於溝渠311之兩側的主體層320中分別形成具有第一導電型的二摻雜區322。摻雜區322例如是N型重摻雜區。之後，於導體層318及摻雜區322上形成介電層324。繼之，形成貫穿介電層324及摻雜區322的二開口326。接著，於介電層324上形成導體層328，其中導體層328填入開口326以與主體層320電性連接。填入開口326之導體層328構成導體插塞327。換言之，導體層328透過導體插塞327與主體層320電性連接。主體層320、摻雜區322、導體插塞327及導體層328的材料及形成方法請參見第一實施例，於此不再贅述。至此，完成第三實施例之溝渠式閘極金氧半場效電晶體300的製造。
以下，將參照圖3H來說明本發明之溝渠式閘極金氧半場效電晶體300的結構。請參照圖3H，溝渠式閘極金氧半場效電晶體300包括N型基底302、N型磊晶層304、P型主體層320。磊晶層304配置在基底302上。主體層320配置在磊晶層304中。此外，磊晶層304中具有溝渠309，主體層320中具有溝渠311，溝渠309配置於溝渠311下 方，且溝渠309及溝渠311組成溝渠307。
溝渠式閘極金氧半場效電晶體300更包括絕緣層310a、導體層312a、絕緣層316及導體層318。絕緣層310a配置於溝渠309的表面上。導體層312a填滿溝渠309。導體層318配置於溝渠311中。絕緣層316配置於導體層318與主體層320之間以及導體層318與導體層312a之間。在一實施例中，導體層312a更延伸至溝渠311中，且絕緣層316覆蓋導體層312a的頂部。
溝渠式閘極金氧半場效電晶體300更包括二個N型摻雜區322、一介電層324、二個導體插塞327及一導體層328。摻雜區322配置於溝渠311之兩側的主體層320中。介電層324配置於導體層318及摻雜區322上。導體層328配置於介電層324上，其中導體層328透過導體插塞327與主體層320電性連接。
在第三實施例之溝渠式閘極金氧半場效電晶體300中，基底302作為汲極，摻雜區322作為源極，導體層318作為閘極，導體層312a作為遮蔽閘極，且絕緣層316作為閘氧化層。特別要注意的是，由於遮蔽閘極(即導體層312a)的配置，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓。此外，由於溝渠309的寬度小於溝渠311的寬度，且絕緣層310a的厚度大於絕緣層316的厚度，因此遮蔽閘極(即導體層312a)的寬度小於閘極(即導體層318)的寬度。所以，可以減少閘極(即導體層318)與遮蔽閘極(即導體層312a)之間的耦合效應，因而可降低閘 極對源極之電容Cgd 。也就是說，本發明之結構可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
第四實施例
圖4A至4F為依據本發明之第四實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖4A，於具有第一導電型之基底402上形成具有第一導電型之磊晶層404。基底402例如是N型矽基底。磊晶層404例如是N型磊晶層。然後，於磊晶層404中形成溝渠407。形成磊晶層404與溝渠407的方法請參見第一實施例，於此不再贅述。
接著，於磊晶層404及溝渠407的表面上順應性地形成絕緣層408。絕緣層408的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。然後，於磊晶層404上形成導體材料層410，且導體材料層410填滿溝渠407。導體材料層410的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。
之後，請參照圖4B，進行回蝕刻製程，移除部分導體材料層410，以於溝渠407中形成導體層410a。在一實施例中，回蝕刻製程裸露出絕緣層408的頂面及部分側壁，其可使用時間模式來控制導體層410a的厚度。
繼之，請參照圖4C，移除部分絕緣層408，以形成裸露出導體層410a上部的絕緣層408a。形成絕緣層408a的 方法包括進行回蝕刻法，直到裸露出導體層410a之約1/3至2/5的高度。在一實施例中，可使用時間模式來控制導體層410a之裸露出來的高度。在一實施例中，絕緣層408a的頂面高度需配合主體層之深度，以此例為約1/2的溝渠深度。
接下來，請參照圖4D，進行氧化製程，將未被絕緣層408a覆蓋的導體層410a上部氧化成絕緣層412，並留下導體層410b，且此氧化製程同時於磊晶層404的表面及溝渠407的側壁上形成絕緣層414。絕緣層412及絕緣層414的材料例如是氧化矽。在一實施例中，上述氧化製程將導體層410a上部全部氧化，如圖4D所示。在另一實施例中(未繪示)，上述氧化製程僅將導體層410a上部進行部份氧化。此外，在一實施例中，絕緣層414的厚度小於絕緣層408a的厚度。然而，本發明並不以此為限。在另一實施例中，絕緣層414的厚度也可以等於或大於絕緣層408a的厚度。
然後，請參照圖4E，於溝渠407中形成導體層416。形成導體層416的方法包括於磊晶層404上形成導體材料層(未繪示)，且導體材料層覆蓋絕緣層412、絕緣層414並填滿溝渠407。導體材料層的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，進行回蝕刻製程，移除部分導體材料層。
接著，請參照圖4F，於溝渠407兩側的磊晶層404中分別形成具有第二導電型的二主體層420。主體層420 例如是P型主體層。之後，於溝渠407之兩側的主體層420中分別形成具有第一導電型的二摻雜區422。摻雜區422例如是N型重摻雜區。之後，於導體層416及摻雜區422上形成介電層424。繼之，形成貫穿介電層424及摻雜區422的二開口426。接著，於介電層424上形成導體層428，其中導體層428填入開口426以與主體層420電性連接。填入開口426之導體層428構成導體插塞427。換言之，導體層428透過導體插塞427與主體層420電性連接。主體層420、摻雜區422、導體插塞427及導體層428的材料及形成方法請參見第一實施例，於此不再贅述。至此，完成第四實施例之溝渠式閘極金氧半場效電晶體400的製造。
以下，將參照圖4F來說明本發明之溝渠式閘極金氧半場效電晶體400的結構。請參照圖4F，溝渠式閘極金氧半場效電晶體400包括N型基底402、N型磊晶層404、P型主體層420。磊晶層204配置在基底402上。主體層420配置在磊晶層404中。此外，磊晶層404中具有溝渠409，主體層420中具有溝渠411，溝渠409配置於溝渠411下方，且溝渠409及溝渠411組成溝渠407。
溝渠式閘極金氧半場效電晶體400更包括絕緣層408a、導體層410b、絕緣層412、絕緣層414及導體層416。導體層410b配置於溝渠409中。絕緣層408a配置於導體層410b與磊晶層404之間。絕緣層412配置於溝渠411中並覆蓋導體層410b。亦即，絕緣層412的寬度大於或等 於導體層410b的寬度。此外，導體層416配置於溝渠411中並覆蓋絕緣層412。絕緣層414配置於導體層416與主體層420之間。
溝渠式閘極金氧半場效電晶體400更包括二個N型摻雜區422、一介電層424、二個導體插塞427及一導體層428。摻雜區422配置於溝渠411之兩側的主體層420中。介電層424配置於磊晶層404上並覆蓋導體層416。導體層428配置於介電層424上，其中導體層428透過導體插塞427與主體層420電性連接。
在第四實施例之溝渠式閘極金氧半場效電晶體400中，基底402作為汲極，摻雜區422作為源極，導體層416作為閘極，導體層410b作為遮蔽閘極，且絕緣層414作為閘氧化層。特別要注意的是，由於遮蔽閘極(即導體層410b)的配置，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓。此外，由於介電層412配置於閘極(即導體層416)中以減少閘極(即導體層416)與遮蔽閘極(即導體層410b)之間的耦合效應，因而可降低閘極對源極之電容Cgs 。也就是說，本發明之結構可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
另外，在第一至第四實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為P型，而第二導電型為N型。
綜上所述，在本發明之溝渠式閘極金氧半場效電晶體中，將遮蔽閘極配置於閘極下方，可減少閘極對汲極之電容Cgd 並提高電晶體之崩潰電壓。此外，絕緣層(或介電層)配置於閘極或遮蔽閘極中可減少閘極與遮蔽閘極之間的耦合效應，因而降低閘極對源極之電容Cgs 。或者，藉由製成上寬下窄之溝渠，使位於上溝渠之閘極與位於下溝渠之遮蔽閘極之間的耦合效應減少，亦可降低閘極對源極之電容Cgs 。換言之，本發明之結構可以同時減少閘極對汲極之電容Cgd 及閘極對源極之電容Cgs ，以有效地降低切換損失，提升元件效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧溝渠式閘極金氧半場效電晶體
102、202、302、402‧‧‧基底
104、204、304、404‧‧‧磊晶層
105、305‧‧‧罩幕層
107、109、111、207、209、211、307、309、311、407、409、411‧‧‧溝渠
108、108a、112a、112b、114、208、208a、212、310、310a、314a、316、408、408a、412、414‧‧‧絕緣層
110、110a、116、128、210a、214、214a、228、312、312a、318、328、410a、410b、416、428‧‧‧導體層
112、314‧‧‧絕緣材料層
120、220、320、420‧‧‧主體層
122、222、322、422‧‧‧摻雜區
124、224、324、424‧‧‧介電層
126、215、226、326、426‧‧‧開口
127、227、327、427‧‧‧導體插塞
210、410‧‧‧導體材料層
308‧‧‧間隙壁材料層
308a‧‧‧間隙壁
圖1A至1G為依據本發明之第一實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
圖2A至2F為依據本發明之第二實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
圖3A至3H為依據本發明之第三實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
圖4A至4F為依據本發明之第四實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
200‧‧‧溝渠式閘極金氧半場效電晶體
202‧‧‧基底
204‧‧‧磊晶層
207、209、211‧‧‧溝渠
208a、212‧‧‧絕緣層
210a、214a、228‧‧‧導體層
220‧‧‧主體層
222‧‧‧摻雜區
224‧‧‧介電層
226‧‧‧開口
227‧‧‧導體插塞

Claims (17)

  1. 一種溝渠式閘極金氧半場效電晶體，包括：具有一第一導電型之一基底；具有該第一導電型之一磊晶層，配置於該基底上；具有一第二導電型之一主體層，配置於該磊晶層中，其中該磊晶層中具有一第一溝渠，該主體層中具有一第二溝渠，且該第一溝渠配置於該第二溝渠下方；一第一導體層，配置於該第一溝渠中；一第一絕緣層，配置於該第一導體層與該磊晶層之間；一第二導體層，配置於該第二溝渠之側壁上；一第二絕緣層，配置於該第二導體層與該主體層之間以及該第二導體層與該第一導體層之間；一介電層，配置於該磊晶層上並填滿該第二溝渠；以及具有該第一導電型的二摻雜區，分別配置於該第二溝渠之兩側的該主體層中。
  2. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第二絕緣層的厚度小於該第一絕緣層的厚度。
  3. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第二絕緣層覆蓋該第一導體層的頂部。
  4. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第一導體層更延伸至該第二溝渠中。
  5. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第一導體層的材料包括摻雜多晶矽。
  6. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第二導體層的材料包括摻雜多晶矽。
  7. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，更包括一第三導體層，配置於該介電層上，其中該第三導體層透過二導體插塞與該些主體層電性連接。
  8. 如申請專利範圍第7項所述之溝渠式閘極金氧半場效電晶體，其中該第三導體層的材料包括金屬。
  9. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
  10. 一種溝渠式閘極金氧半場效電晶體，包括：具有一第一導電型之一基底；具有該第一導電型之一磊晶層，配置於該基底上；具有一第二導電型之一主體層，配置於該磊晶層中，其中該磊晶層中具有一第一溝渠，該主體層中具有一第二溝渠，且該第一溝渠配置於該第二溝渠下方；一第一導體層，配置於該第一溝渠中；一第一絕緣層，配置於該第一導體層與該磊晶層之間；一第二絕緣層，配置於該第二溝渠中並覆蓋該第一導體層； 一第二導體層，配置於該第二溝渠中並覆蓋該第二絕緣層的頂面以及側面；一第三絕緣層，配置於該第二導體層與該主體層之間；一介電層，配置於該磊晶層上並覆蓋該第二導體層；以及具有該第一導電型的二摻雜區，分別配置於該第二溝渠之兩側的該主體層中。
  11. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，其中該第三絕緣層的厚度小於該第一絕緣層的厚度。
  12. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，其中該第二絕緣層的寬度大於該第一導體層的寬度。
  13. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，其中該第一導體層的材料包括摻雜多晶矽。
  14. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，其中該第二導體層的材料包括摻雜多晶矽。
  15. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，更包括一第三導體層，配置於該介電層上，其中該第三導體層透過二導體插塞與該些主體層電性連接。
  16. 如申請專利範圍第15項所述之溝渠式閘極金氧半場效電晶體，其中該第三導體層的材料包括金屬。
  17. 如申請專利範圍第10項所述之溝渠式閘極金氧半場效電晶體，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
TW101125354A 2012-07-13 2012-07-13 溝渠式閘極金氧半場效電晶體 TWI470790B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101125354A TWI470790B (zh) 2012-07-13 2012-07-13 溝渠式閘極金氧半場效電晶體
CN201210317182.6A CN103545368B (zh) 2012-07-13 2012-08-31 沟槽式栅极金氧半场效晶体管
US13/789,684 US9035283B2 (en) 2012-07-13 2013-03-08 Trench gate MOSFET
US14/497,338 US9406795B2 (en) 2012-07-13 2014-09-26 Trench gate MOSFET
US14/497,340 US20150008515A1 (en) 2012-07-13 2014-09-26 Trench gate mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101125354A TWI470790B (zh) 2012-07-13 2012-07-13 溝渠式閘極金氧半場效電晶體

Publications (2)

Publication Number Publication Date
TW201403813A TW201403813A (zh) 2014-01-16
TWI470790B true TWI470790B (zh) 2015-01-21

Family

ID=49913253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125354A TWI470790B (zh) 2012-07-13 2012-07-13 溝渠式閘極金氧半場效電晶體

Country Status (3)

Country Link
US (3) US9035283B2 (zh)
CN (1) CN103545368B (zh)
TW (1) TWI470790B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015041025A1 (ja) * 2013-09-20 2015-03-26 サンケン電気株式会社 半導体装置
CN105552118A (zh) * 2016-03-03 2016-05-04 安徽省祁门县黄山电器有限责任公司 一种用于功率器件的沟槽栅结构及其制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN108010961A (zh) * 2017-11-30 2018-05-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
US10818800B2 (en) 2017-12-22 2020-10-27 Nanya Technology Corporation Semiconductor structure and method for preparing the same
US10615263B2 (en) * 2018-06-11 2020-04-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
CN111223930A (zh) * 2018-11-26 2020-06-02 深圳尚阳通科技有限公司 屏蔽栅沟槽mosfet
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件
TWI704606B (zh) * 2019-04-24 2020-09-11 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
CN111863617A (zh) * 2019-04-24 2020-10-30 帅群微电子股份有限公司 沟槽式功率半导体组件及其制造方法
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置
CN111403341B (zh) * 2020-03-28 2023-03-28 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法
CN111524976B (zh) * 2020-04-28 2021-08-17 电子科技大学 一种低栅电荷的功率mos器件及其制造方法
CN111599866A (zh) * 2020-05-29 2020-08-28 电子科技大学 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法
CN113078210A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种半导体器件及其制造方法
CN113078066B (zh) * 2021-03-30 2023-05-26 电子科技大学 一种分离栅功率mosfet器件的制造方法
CN114975126B (zh) * 2022-07-29 2022-10-25 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法
CN115036359A (zh) * 2022-08-12 2022-09-09 无锡新洁能股份有限公司 一种屏蔽栅沟槽型mosfet器件及其制作方法
TWI831500B (zh) * 2022-12-01 2024-02-01 富鼎先進電子股份有限公司 半導體結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005876A (en) * 2008-06-20 2010-02-01 Fairchild Semiconductor Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229312A (en) * 1992-04-13 1993-07-20 North American Philips Corp. Nonvolatile trench memory device and self-aligned method for making such a device
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
CN102738239A (zh) 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN103094348B (zh) * 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102007061191B4 (de) * 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8278702B2 (en) 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US8487370B2 (en) 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005876A (en) * 2008-06-20 2010-02-01 Fairchild Semiconductor Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices

Also Published As

Publication number Publication date
CN103545368B (zh) 2016-10-26
US20150008514A1 (en) 2015-01-08
US9406795B2 (en) 2016-08-02
CN103545368A (zh) 2014-01-29
TW201403813A (zh) 2014-01-16
US20150008515A1 (en) 2015-01-08
US9035283B2 (en) 2015-05-19
US20140015041A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
TWI409950B (zh) 自我校準之溝槽金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）及其製造方法
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
CN111092123A (zh) 横向双扩散晶体管及其制造方法
TWI678805B (zh) 溝槽式功率半導體元件及其製造方法
US10529847B2 (en) Trench power semiconductor component and method of manufacturing the same
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI622124B (zh) 溝槽式功率半導體元件的製造方法
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體
CN108511346B (zh) Ldmos器件的制造方法
US8227858B2 (en) Power MOSFET
CN109216450B (zh) 沟槽式功率半导体元件的制造方法
TWI578534B (zh) 高壓金氧半導體電晶體元件
CN108321206B (zh) Ldmos器件及其制造方法
TW201926470A (zh) 溝槽式閘極金氧半場效電晶體
TWI517398B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
TWI505464B (zh) 功率金氧半導體場效電晶體及其製造方法
TW201924049A (zh) 功率電晶體及其製造方法
TW201838182A (zh) 高壓半導體裝置及其製造方法