CN111599866A - 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 - Google Patents

具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 Download PDF

Info

Publication number
CN111599866A
CN111599866A CN202010476792.5A CN202010476792A CN111599866A CN 111599866 A CN111599866 A CN 111599866A CN 202010476792 A CN202010476792 A CN 202010476792A CN 111599866 A CN111599866 A CN 111599866A
Authority
CN
China
Prior art keywords
dielectric layer
heavily doped
conductive type
gate electrode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010476792.5A
Other languages
English (en)
Inventor
乔明
董仕达
王正康
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010476792.5A priority Critical patent/CN111599866A/zh
Publication of CN111599866A publication Critical patent/CN111599866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有U型分离栅的低栅电荷功率MOSFET器件及其制造方法，包括第一导电类型衬底，第一导电类型衬底上表面有第一导电类型外延层，第一导电类型外延层内有槽结构，槽结构中包含控制栅电极与分离栅电极，第一导电类型外延层上方为第二导电类型阱区，第二导电类型阱区内部上方为第二导电类型重掺杂区，控制栅电极与第二导电类型阱区由栅介质层隔开，第二导电类型阱区上方为第一导电类型重掺杂源区，本发明减小了分离栅电极与控制栅电极的耦合面积，增大了分离栅电极与控制栅电极的耦合距离，从而降低了分离栅电极与控制栅电极之间的耦合电容即栅源电容，从而实现高开关速度与低开关损耗的目标。

Description

具有U型分离栅的低栅电荷功率MOSFET器件及其制造方法
技术领域
本发明属于半导体技术领域，具体涉及一种具有U型分离栅的低栅电荷功率MOSFET器件及其制造方法。
背景技术
Kenya Kobayashi等人的文章“100-V Class Two-step-oxide Field-PlateTrench MOSFET to Achieve Optimum RESURF Effect and Ultralow On-resistance”中提出了一种双阶分离栅Trench MOSFET，其作用可以极大的优化槽结构与槽结构之间的的电场，从而可以提高耐压或在保持相同耐压下提高掺杂，进而降低导通电阻。然而，功率管理***要求功率半导体器件具有低的寄生电容，以降低器件的开关损耗，Kenya Kobayashi等人的文章中所提出结构的分离栅与控制栅有较大的耦合面积，将导致栅电荷增加，进而降低开关时间，增加开关损耗。
因此，针对以上问题，有必要降低Kenya Kobayashi等人提出结构的大栅电荷问题，本发明的实施例就是在这种背景下出现的。
发明内容
本发明提供一种具有U型分离栅的低栅电荷功率MOSFET器件及其制造方法，KenyaKobayashi等人提出的结构如图1所示，其分离栅顶部较大的面积与控制栅相耦合，将导致栅源电容增加，进而导致输入电容增加，进一步地将导致开关速度变慢，开关损耗增加等问题。本发明如图2所示，在Kenya Kobayashi等人提出的基础结构上将分离栅上半部分挖空，做成U型分离栅，这种结构，减小了分离栅电极与控制栅电极的耦合面积，同时，增大了分离栅电极与控制栅电极的耦合距离，从而降低了分离栅电极与控制栅电极之间的耦合电容即栅源电容，从而实现高开关速度与低开关损耗的目标，形成具有U型分离栅的低栅电荷功率MOSFET器件。
为实现上述发明目的，本发明的技术方案如下：
一种具有U型分离栅的低栅电荷功率MOSFET器件，包括第一导电类型衬底10，第一导电类型衬底10上表面有第一导电类型外延层11，第一导电类型外延层11内有槽结构12，槽结构12中包含控制栅电极15与分离栅电极14，其中控制栅电极15位于槽结构12的上半部分，分离栅电极14位于槽结构12的下半部分，控制栅电极15与分离栅电极14被第二介质层132与第三介质层133隔开，第三介质层133位于第二介质层132上方，分离栅电极14与第一导电类型外延层11之间由第一介质层131隔开，第一导电类型外延层11上方为第二导电类型阱区16，第二导电类型阱区16内部上方为第二导电类型重掺杂区18，控制栅电极15与第二导电类型阱区16由栅介质层134隔开，第二导电类型阱区16上方为第一导电类型重掺杂源区19，在第一导电类型重掺杂源区19与第二导电类型重掺杂区18内打孔引出金属20，金属20与控制栅电极15之间由第四介质层135隔开。
作为优选方式，分离栅电极14的下半部分为纵向的直线型分离栅，上半部分为U型分离栅。
作为优选方式，所述器件由下述制造方法制备得到：
1)在外延层上形成一系列的槽结构，在槽结构内壁形成第一介质层；
2)在槽结构内淀积重掺杂多晶硅，使重掺杂多晶硅填满槽内；
3)刻蚀步骤2)所淀积的重掺杂多晶硅；
4)刻蚀第一介质层，槽结构内侧壁仍保留一部分第一介质层不被刻蚀掉；
6)淀积重掺杂多晶硅，使上部分重掺杂多晶硅为U型，U型中间仍留有空隙不被填充；
7)在槽结构内形成第二介质层，不留空隙；
8)刻蚀第二介质层，U型结构中仍保留一部分第二介质层不被刻蚀掉；
9)刻蚀步骤6)所淀积的重掺杂多晶硅，形成最终的U型重掺杂多晶硅结构；
10)在槽结构内形成第三介质层，不留空隙；
11)刻蚀第一介质层、第二介质层与第三介质层，使其上表面高于U型重掺杂多晶硅上表面；
12)形成栅介质层，淀积并刻蚀重掺杂多晶硅，形成控制栅电极；
13)形成第二导电类型阱区与第一导电类型重掺杂源区，形成第四介质层，在第一导电类型重掺杂源区与第二导电类型阱区内打孔，形成第二导电类型重掺杂区，注入金属并引出电位。
作为优选方式，在步骤4)和步骤6)之间还包括步骤5)：
5)刻蚀步骤3)刻蚀完毕之后的重掺杂多晶硅，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面。
作为优选方式，在步骤4)和步骤6)之间还包括步骤5)：
步骤5)通过氧化过程，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面。
作为优选方式，第三介质层133为低K介质。
作为优选方式，第二介质层132为低K介质。
作为优选方式，第一介质层131为低K介质。
为实现上述发明目的，本发明还提供一种具有U型分离栅的低栅电荷功率MOSFET器件，包括第一导电类型衬底10，第一导电类型衬底10上表面有第一导电类型外延层11，第一导电类型外延层11内有槽结构12，槽结构12中包含控制栅电极15与中空的U型分离栅电极14，其中控制栅电极15位于槽结构12的上半部分，中空的U形分离栅电极14位于槽结构12的下半部分，控制栅电极15与中空的U形分离栅电极14被第一介质层131隔开，中空的U形分离栅电极14与第一导电类型外延层11之间由第一介质层131隔开，第一导电类型外延层11上方为第二导电类型阱区16，第二导电类型阱区16内部上方为第二导电类型重掺杂区18，第二导电类型阱区16上方为第一导电类型重掺杂源区19，在第一导电类型重掺杂源区19与第二导电类型重掺杂区18内打孔引出金属20，金属20与控制栅电极15之间由第四介质层135隔开。
为实现上述发明目的，本发明还提供一种具有U型分离栅的低栅电荷功率MOSFET器件的制造方法，包括如下步骤：
1)在外延层上形成一系列的槽结构，在槽结构内壁形成第一介质层；
2)在槽结构内淀积重掺杂多晶硅，使重掺杂多晶硅填满槽内；
3)刻蚀步骤2)所淀积的重掺杂多晶硅；
4)刻蚀第一介质层，槽结构内侧壁仍保留一部分第一介质层不被刻蚀掉；
5)通过刻蚀或氧化步骤3)刻蚀完毕之后的重掺杂多晶硅，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面；
6)淀积重掺杂多晶硅，使上部分重掺杂多晶硅为U型，U型中间仍留有空隙不被填充；
7)在槽结构内形成第二介质层，不留空隙；
8)刻蚀第二介质层，U型结构中仍保留一部分第二介质层不被刻蚀掉；
9)刻蚀步骤6)所淀积的重掺杂多晶硅，形成最终的U型重掺杂多晶硅结构；
10)在槽结构内形成第三介质层，不留空隙；
11)刻蚀第一介质层、第二介质层与第三介质层，使其上表面高于U型重掺杂多晶硅上表面；
12)形成栅介质层，淀积并刻蚀重掺杂多晶硅，形成控制栅电极；
13)形成第二导电类型阱区与第一导电类型重掺杂源区，形成第四介质层，在第一导电类型重掺杂源区与第二导电类型阱区内打孔，形成第二导电类型重掺杂区，注入金属并引出电位。
本发明的有益效果为：在Kenya Kobayashi等人提出的基础结构上将分离栅上半部分挖空，做成U型分离栅，这种结构，减小了分离栅电极与控制栅电极的耦合面积，同时，增大了分离栅电极与控制栅电极的耦合距离，从而降低了分离栅电极与控制栅电极之间的耦合电容即栅源电容，从而实现高开关速度与低开关损耗的目标，形成具有U型分离栅的低栅电荷功率MOSFET器件。
附图说明
图1为Kenya Kobayashi等人提出的基础结构。
图2为本发明所提出的一种具有U型分离栅的低栅电荷功率MOSFET器件。
图3为本发明所提出的一种具有U型分离栅的低栅电荷功率MOSFET器件制造方法，顺序为从左至右，从上至下。
图4为本发明结构与Kenya Kobayashi等人提出的基础结构在第二导电类型阱区浓度5e16cm-3以及第一导电类型外延层浓度6.5e16 cm-3的情况下栅极电压与充电时间曲线的对比图，由图可得，本发明结构在充电时间上有明显降低。
图5为实施例所提出结构，该结构与本发明结构的区别为分离栅电极与控制栅电极之间的介质层为低K介质层，可以进一步降低栅源电容。
图6为实施例所提出结构，该结构与本发明结构的区别为U型分离栅电极内部填满低K介质层，可以进一步降低栅源电容。
图7为实施例所提出结构，该结构与本发明结构的区别为整个分离栅电极由低K介质包围，可进一步降低栅源电容与源漏电容。
图8为实施例所提出结构，该结构与本发明结构的区别为其分离栅电极为中空的梯形形状，可以进一步降低控制栅电极与分离栅电极之间的耦合面积，增加耦合距离，从而进一步降低栅源电容。
10为第一导电类型衬底，11为第一导电类型外延层，12为槽结构，131为第一介质层，132为第二介质层，133为第三介质层，134为栅介质层，135为第四介质层，14为分离栅电极，15为控制栅电极，16为第二导电类型阱区，18为第二导电类型重掺杂区，19为第一导电类型重掺杂源区，20为金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种具有U型分离栅的低栅电荷功率MOSFET器件，包括第一导电类型衬底10，第一导电类型衬底10上表面有第一导电类型外延层11，第一导电类型外延层11内有槽结构12，槽结构12中包含控制栅电极15与分离栅电极14，其中控制栅电极15位于槽结构12的上半部分，分离栅电极14位于槽结构12的下半部分，控制栅电极15与分离栅电极14被第二介质层132与第三介质层133隔开，第三介质层133位于第二介质层132上方，分离栅电极14与第一导电类型外延层11之间由第一介质层131隔开，第一导电类型外延层11上方为第二导电类型阱区16，第二导电类型阱区16内部上方为第二导电类型重掺杂区18，控制栅电极15与第二导电类型阱区16由栅介质层134隔开，第二导电类型阱区16上方为第一导电类型重掺杂源区19，在第一导电类型重掺杂源区19与第二导电类型重掺杂区18内打孔引出金属20，金属20与控制栅电极15之间由第四介质层135隔开。
分离栅电极14的下半部分为纵向的直线型分离栅，上半部分为U型分离栅。
所述器件由下述制造方法制备得到：
1)在外延层上形成一系列的槽结构，在槽结构内壁形成第一介质层；
2)在槽结构内淀积重掺杂多晶硅，使重掺杂多晶硅填满槽内；
3)刻蚀步骤2)所淀积的重掺杂多晶硅；
4)刻蚀第一介质层，槽结构内侧壁仍保留一部分第一介质层不被刻蚀掉；
5)通过刻蚀或氧化步骤3)刻蚀完毕之后的重掺杂多晶硅，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面。
6)淀积重掺杂多晶硅，使上部分重掺杂多晶硅为U型，U型中间仍留有空隙不被填充；
7)在槽结构内形成第二介质层，不留空隙；
8)刻蚀第二介质层，U型结构中仍保留一部分第二介质层不被刻蚀掉；
9)刻蚀步骤6)所淀积的重掺杂多晶硅，形成最终的U型重掺杂多晶硅结构；
10)在槽结构内形成第三介质层，不留空隙；
11)刻蚀第一介质层、第二介质层与第三介质层，使其上表面高于U型重掺杂多晶硅上表面；
12)形成栅介质层，淀积并刻蚀重掺杂多晶硅，形成控制栅电极；
13)形成第二导电类型阱区与第一导电类型重掺杂源区，形成第四介质层，在第一导电类型重掺杂源区与第二导电类型阱区内打孔，形成第二导电类型重掺杂区，注入金属并引出电位。
实施例2
如图5所示，本实施例与实施例1所述结构不同之处在于：第三介质层133为低K介质可以进一步降低栅源电容。
实施例3
如图6所示，本实施例与实施例1的区别为：第二介质层132为低K介质，可以进一步降低栅源电容。
实施例4
如图7所示，本实施例与实施例1的区别为：第一介质层131为低K介质，可进一步降低栅源电容与源漏电容。
实施例5
如图8所示，本实施例提供一种具有U型分离栅的低栅电荷功率MOSFET器件，包括第一导电类型衬底10，第一导电类型衬底10上表面有第一导电类型外延层11，第一导电类型外延层11内有槽结构12，槽结构12中包含控制栅电极15与中空的U型分离栅电极14，其中控制栅电极15位于槽结构12的上半部分，中空的U形分离栅电极14位于槽结构12的下半部分，控制栅电极15与中空的U形分离栅电极14被第一介质层131隔开，中空的U形分离栅电极14与第一导电类型外延层11之间由第一介质层131隔开，第一导电类型外延层11上方为第二导电类型阱区16，第二导电类型阱区16内部上方为第二导电类型重掺杂区18，第二导电类型阱区16上方为第一导电类型重掺杂源区19，在第一导电类型重掺杂源区19与第二导电类型重掺杂区18内打孔引出金属20，金属20与控制栅电极15之间由第四介质层135隔开。
本实施例与实施例1的区别为其分离栅为中空的U型形状，而没有下方纵向的直线分离栅部分，可以进一步降低控制栅电极与分离栅电极之间的耦合面积，增加耦合距离，从而进一步降低栅源电容。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：包括第一导电类型衬底(10)，第一导电类型衬底(10)上表面有第一导电类型外延层(11)，第一导电类型外延层(11)内有槽结构(12)，槽结构(12)中包含控制栅电极(15)与分离栅电极(14)，其中控制栅电极(15)位于槽结构(12)的上半部分，分离栅电极(14)位于槽结构(12)的下半部分，控制栅电极(15)与分离栅电极(14)被第二介质层(132)与第三介质层(133)隔开，第三介质层(133)位于第二介质层(132)上方，分离栅电极(14)与第一导电类型外延层(11)之间由第一介质层(131)隔开，第一导电类型外延层(11)上方为第二导电类型阱区(16)，第二导电类型阱区(16)内部上方为第二导电类型重掺杂区(18)，控制栅电极(15)与第二导电类型阱区(16)由栅介质层(134)隔开，第二导电类型阱区(16)上方为第一导电类型重掺杂源区(19)，在第一导电类型重掺杂源区(19)与第二导电类型重掺杂区(18)内打孔引出金属(20)，金属(20)与控制栅电极(15)之间由第四介质层(135)隔开。
2.根据权利要求1所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：分离栅电极(14)的下半部分为纵向的直线型分离栅，上半部分为U型分离栅。
3.根据权利要求1所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于其制造方法包括如下步骤：
1)在外延层上形成一系列的槽结构，在槽结构内壁形成第一介质层；
2)在槽结构内淀积重掺杂多晶硅，使重掺杂多晶硅填满槽内；
3)刻蚀步骤2)所淀积的重掺杂多晶硅；
4)刻蚀第一介质层，槽结构内侧壁仍保留一部分第一介质层不被刻蚀掉；
6)淀积重掺杂多晶硅，使上部分重掺杂多晶硅为U型，U型中间仍留有空隙不被填充；
7)在槽结构内形成第二介质层，不留空隙；
8)刻蚀第二介质层，U型结构中仍保留一部分第二介质层不被刻蚀掉；
9)刻蚀步骤6)所淀积的重掺杂多晶硅，形成最终的U型重掺杂多晶硅结构；
10)在槽结构内形成第三介质层，不留空隙；
11)刻蚀第一介质层、第二介质层与第三介质层，使其上表面高于U型重掺杂多晶硅上表面；
12)形成栅介质层，淀积并刻蚀重掺杂多晶硅，形成控制栅电极；
13)形成第二导电类型阱区与第一导电类型重掺杂源区，形成第四介质层，在第一导电类型重掺杂源区与第二导电类型阱区内打孔，形成第二导电类型重掺杂区，注入金属并引出电位。
4.根据权利要求3所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：在步骤4)和步骤6)之间还包括步骤5)：
5)刻蚀步骤3)刻蚀完毕之后的重掺杂多晶硅，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面。
5.根据权利要求3所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：在步骤4)和步骤6)之间还包括步骤5)：
步骤5)通过氧化过程，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面。
6.根据权利要求1所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：第三介质层(133)为低K介质。
7.根据权利要求1所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：第二介质层(132)为低K介质。
8.根据权利要求1所述的一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：第一介质层(131)为低K介质。
9.一种具有U型分离栅的低栅电荷功率MOSFET器件，其特征在于：包括第一导电类型衬底(10)，第一导电类型衬底(10)上表面有第一导电类型外延层(11)，第一导电类型外延层(11)内有槽结构(12)，槽结构(12)中包含控制栅电极(15)与中空的U型分离栅电极(14)，其中控制栅电极(15)位于槽结构(12)的上半部分，中空的U形分离栅电极(14)位于槽结构(12)的下半部分，控制栅电极(15)与中空的U形分离栅电极(14)被第一介质层(131)隔开，中空的U形分离栅电极(14)与第一导电类型外延层(11)之间由第一介质层(131)隔开，第一导电类型外延层(11)上方为第二导电类型阱区(16)，第二导电类型阱区(16)内部上方为第二导电类型重掺杂区(18)，第二导电类型阱区(16)上方为第一导电类型重掺杂源区(19)，在第一导电类型重掺杂源区(19)与第二导电类型重掺杂区(18)内打孔引出金属(20)，金属(20)与控制栅电极(15)之间由第四介质层(135)隔开。
10.一种具有U型分离栅的低栅电荷功率MOSFET器件的制造方法，其特征在于包括如下步骤：
1)在外延层上形成一系列的槽结构，在槽结构内壁形成第一介质层；
2)在槽结构内淀积重掺杂多晶硅，使重掺杂多晶硅填满槽内；
3)刻蚀步骤2)所淀积的重掺杂多晶硅；
4)刻蚀第一介质层，槽结构内侧壁仍保留一部分第一介质层不被刻蚀掉；
5)通过刻蚀或氧化步骤3)刻蚀完毕之后的重掺杂多晶硅，使重掺杂多晶硅的上表面不高于步骤4)中第一介质层刻蚀完毕之后第一介质层的下表面；
6)淀积重掺杂多晶硅，使上部分重掺杂多晶硅为U型，U型中间仍留有空隙不被填充；
7)在槽结构内形成第二介质层，不留空隙；
8)刻蚀第二介质层，U型结构中仍保留一部分第二介质层不被刻蚀掉；
9)刻蚀步骤6)所淀积的重掺杂多晶硅，形成最终的U型重掺杂多晶硅结构；
10)在槽结构内形成第三介质层，不留空隙；
11)刻蚀第一介质层、第二介质层与第三介质层，使其上表面高于U型重掺杂多晶硅上表面；
12)形成栅介质层，淀积并刻蚀重掺杂多晶硅，形成控制栅电极；
13)形成第二导电类型阱区与第一导电类型重掺杂源区，形成第四介质层，在第一导电类型重掺杂源区与第二导电类型阱区内打孔，形成第二导电类型重掺杂区，注入金属并引出电位。
CN202010476792.5A 2020-05-29 2020-05-29 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 Pending CN111599866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010476792.5A CN111599866A (zh) 2020-05-29 2020-05-29 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010476792.5A CN111599866A (zh) 2020-05-29 2020-05-29 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111599866A true CN111599866A (zh) 2020-08-28

Family

ID=72184318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010476792.5A Pending CN111599866A (zh) 2020-05-29 2020-05-29 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111599866A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078210A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN103545368A (zh) * 2012-07-13 2014-01-29 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管
US20180083110A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN110620153A (zh) * 2019-08-28 2019-12-27 上海韦尔半导体股份有限公司 一种屏蔽栅场效应晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN103545368A (zh) * 2012-07-13 2014-01-29 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管
US20180083110A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN110620153A (zh) * 2019-08-28 2019-12-27 上海韦尔半导体股份有限公司 一种屏蔽栅场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KENYA KOBAYASHI ET AL: "100-V Class Two-step-oxide Field-Plate Trench MOSFET to Achieve Optimum RESURF Effect and Ultralow On-resistance", 《2019 31ST INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS (ISPSD)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078210A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
TWI471942B (zh) 半導體裝置及其製造方法
CN111524976B (zh) 一种低栅电荷的功率mos器件及其制造方法
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN112164722A (zh) 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺
CN113078066B (zh) 一种分离栅功率mosfet器件的制造方法
CN105789270A (zh) 一种具有变k介质侧边的vdmos器件
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN112420844A (zh) 具有分离栅增强结构的低栅电阻功率mosfet器件及方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN111599866A (zh) 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法
CN219286406U (zh) 高静电防护能力的分离栅mosfet器件
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN109698196B (zh) 功率半导体器件
CN102386227B (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN108091695B (zh) 垂直双扩散场效应晶体管及其制作方法
CN108447904B (zh) 一种横向igbt的制造方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN116364763A (zh) 一种mosfet器件及其制作方法
CN115377194A (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN114582965A (zh) 一种低开关损耗功率器件结构及其制造方法
CN114023647A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
CN113078210A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828

RJ01 Rejection of invention patent application after publication