TWI578534B - 高壓金氧半導體電晶體元件 - Google Patents

高壓金氧半導體電晶體元件 Download PDF

Info

Publication number
TWI578534B
TWI578534B TW101128554A TW101128554A TWI578534B TW I578534 B TWI578534 B TW I578534B TW 101128554 A TW101128554 A TW 101128554A TW 101128554 A TW101128554 A TW 101128554A TW I578534 B TWI578534 B TW I578534B
Authority
TW
Taiwan
Prior art keywords
gate
gate portion
mos transistor
substrate
transistor component
Prior art date
Application number
TW101128554A
Other languages
English (en)
Other versions
TW201407777A (zh
Inventor
李秋德
林克峰
張志謙
陳威霖
王智充
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW101128554A priority Critical patent/TWI578534B/zh
Publication of TW201407777A publication Critical patent/TW201407777A/zh
Application granted granted Critical
Publication of TWI578534B publication Critical patent/TWI578534B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

高壓金氧半導體電晶體元件
本發明有關於一種高壓金氧半導體(high voltage metal-oxide-semiconductor，以下簡稱為HV MOS)電晶體元件，尤指一種高壓橫向雙擴散金氧半導體(high voltage lateral double-diffused metal-oxide-semiconductor，HV-LDMOS)電晶體元件。
在具有高壓處理能力的功率元件中，雙擴散金氧半導體(double-diffused MOS，DMOS)電晶體元件係持續受到重視。常見的DMOS電晶體元件有垂直雙擴散金氧半導體(vertical double-diffused MOS，VDMOS)與橫向雙擴散金氧半導體(LDMOS)電晶體元件。而LDMOS電晶體元件因具有較高的操作頻寬與操作效率，以及易與其他積體電路整合之平面結構，現已廣泛地應用於高電壓操作環境中，如中央處理器電源供應(CPU power supply)、電源管理系統(power management system)、直流/交流轉換器(AC/DC converter)以及高功率或高頻段的功率放大器等等。LDMOS電晶體元件主要的特徵為具有一低摻雜濃度、大面積的橫向擴散漂移區域，其目的在於緩和源極端與汲極端之間的高電壓，因此可使LDMOS電晶體元件獲得較高的崩潰電壓(breakdown voltage)。
習知之HV-LDMOS電晶體元件係設置於一半導體基底上，其具有一P型井、設置於P型井中的一源極與一高濃度之P型摻雜區、一閘極與一汲極。汲極為一高濃度之N型摻雜區，且設置於一N型井中。此一N型井即前述之漂移區域，其摻雜濃度與長度影響了HV-LDMOS電晶體元件的崩潰電壓與導通電阻(ON-resistance，RON)。HV-LDMOS電晶體元件之閘極係設置於一閘極介電層上，且延伸至一場氧化層上方。
由於HV MOS電晶體元件所追求的兩個主要特性為低導通電阻以及高崩潰電壓，且這兩個要求常常是彼此衝突難以權衡的。因此目前仍需要一種可在高電壓環境下正常運作，且同時滿足低導通電阻以及高崩潰電壓兩個要求的解決途徑。
因此，本發明之一目的係在於提供一具有低導通電阻與高崩潰電壓的HV MOS電晶體元件。
根據本發明所提供之申請專利範圍，係提供一種HV MOS電晶體元件。該HV MOS電晶體元件包含有一基底、至少一 設置於該基底上之絕緣結構、一設置於該基底上之閘極、以及一源極區域與一汲極區域，設置於該閘極兩側之該基底內。該絕緣結構內包含有一凹槽，而該閘極則包含一設置於該基底表面上之第一閘極部分，以及一設置於該凹槽內之第二閘極部分，且該第二閘極部分係由該第一閘極部分向下延伸。
根據本發明所提供的HV MOS電晶體元件，係於絕緣結構內設置一凹槽，並於凹槽中設置由第一閘極部分延伸出來的第二閘極部分，以增加電流路徑(current path)的長度與電荷聚集區域(charge accumulation area)，並藉以同時達到降低導通電阻於提升崩潰電壓的目的，降低導通電阻與崩潰電壓比(RON/BVD ratio)。
請參閱第1圖至第2圖，其中第1圖為本發明所提供之一HV MOS電晶體元件之第一較佳實施例之部分佈局圖案示意圖，第2圖為第1圖中沿A-A’切線所獲得之剖面示意圖。如第1圖與第2圖所示，本較佳實施例所提供之HV MOS電晶體元件100係設置於一基底102，例如一矽基底上。基底102具有一第一導電型態，在本較佳實施例中該第一導電型態為p型。本較佳實施例所提供之HV MOS電晶體元件100包含一閘極120，設置於基底102上，在基底102內係 包含一主動區域(active region)106，而閘極120係覆蓋部分主動區域106。主動區域106係包含一第二導電型態，第二導電型態係與第一導電型態互補(complementary)，因此在本較佳實施例中第二導電型態為n型，而主動區域106為一n型區域。在主動區域106中，係形成有一基體區域108(僅示於第2圖)，而基體區域108係包含第一導電型態，故為一p型基體區域。在閘極120兩側之基底102內，係分別設置有一源極區域110(僅示於第2圖)與一汲極區域112(僅示於第2圖)，源極區域110與汲極區域112皆包含第二導電型態，故分別為一n型源極區域與一n型汲極區域。如第2圖所示，源極區域110係設置於p型基體區域108中。此外，在p型基體區域108中，更設置有一與n型源極區域110互補的p型摻雜區114，且p型摻雜區114係與n型源極區域110電性連接。另外本較佳實施例所提供之HV MOS電晶體元件100在汲極端，更設置有一n型高壓井區116與另一n型井區118。如第2圖所示，汲極區域112係設置於n型井區118中，而n型井區118則設置於n型高壓井區116中。基底102上更設置有複數個用以電性隔離HV MOS電晶體元件100與其他元件的淺溝隔離(shallow trench isolation，STI)104與至少一設置於閘極120下方之基底102內的絕緣結構130。另外值得注意的是，在第1圖中為強調閘極120、主動區域106與絕緣結構130的空間相對關係，而未繪示出源極區域110、汲極區域112、基體區域108、p型摻雜區114、n 型高壓井區116與n型井區118等構成元件，但熟習該項技藝之人士應可根據第2圖之揭露輕易得知上述構成元件之形成位置，故該等構成元件之空間關係不再贅述。
請同時參閱第1圖與第2圖。本較佳實施例所提供之HV MOS電晶體元件100所提供之絕緣結構130，例如但不限於STI，係設置於閘極120下方靠近汲極區域112的一端的基底102內，且如第1圖所示，閘極120係覆蓋部分絕緣結構130。此外需注意的是，根據本較佳實施例，係於形成閘極120之前，利用一圖案化遮罩(圖未示)覆蓋部分絕緣結構130。舉例來說，第1圖所示之虛線框即為圖案化遮罩暴露之區域。隨後進行一蝕刻製程，並可藉由任何對於摻雜區域與絕緣材料具有高蝕刻比的合適蝕刻劑，在不影響主動區域106輪廓的前提下，透過圖案化遮罩於絕緣結構130內形成一凹槽132。凹槽132之一深度係小於絕緣結構130之一深度，且凹槽132之一寬度小於絕緣結構130之一寬度。隨後在於基底102上依序形成一閘極介電層122與一閘極導電層124。閘極介電層122的形成可藉由任何合適的製程，例如沉積製程或熱氧化製程，但不限於此。是以，凹槽132內的各表面必定形成有絕緣材料。由於絕緣結構130內係形成有凹槽132，因此在形成閘極介電層122與閘極導電層124時，至少閘極導電層124會填入凹槽132中。隨後，再圖案化閘極介電層122與閘極導電層124，而於基底102上形成如第 1圖與第2圖所示之閘極120。值得注意的是，由於閘極介電層122與閘極導電層124會填入凹槽132中，因此最終形成的閘極120係具有兩個部分：設置於基底102表面上的第一閘極部分120a，以及由第一閘極部分120a向下延伸且形成於絕緣結構凹槽132內的第二閘極部分120b。此外，絕緣結構130係電性隔離第二閘極部分120b與基底102，且第二閘極部分120b之寬度與厚度分別小於絕緣結構130之寬度與深度。
請繼續參閱第1圖與第2圖。如第1圖所示，由於在本較佳實施例中蝕刻劑係透過主動區域106與圖案化遮罩蝕刻絕緣結構130，因此凹槽132以及填入於凹槽132內的第二閘極部分120b係如第1圖所示，獲得一開口朝向源極區域110的U形佈局圖案。換句話說，第二閘極部分120b包含一連續性形狀，且包含一開口朝向源極區域110的U形形狀。如第2圖所示，第一閘極部分120a完全覆蓋第二閘極部分120b，且第一閘極部分120a與第二閘極部分120b係互相垂直並且彼此實體接觸(physically contacted)，而在垂直基底102的方向上形成一如第2圖所示之T形閘極120。更重要的是，由於閘極介電層122係設置於第一閘極部分120a與基底102之間，以及第二閘極部分120b與基底102之間，因此當合適的電壓施加閘極120時，此一T形閘極可獲得較長的電流路徑與較大的電荷聚集區域。
根據本較佳實施例所提供之HV MOS電晶體元件100，係於絕緣結構130內設置一凹槽132，因此在製作閘極120時，係獲得一形成於基底120表面上的第一閘極部分120a與一設置於凹槽132內的第二閘極部分120b。藉由第一閘極部分120a與第二閘極部分120b構成的T形閘極120，本較佳實施例所提供之HV MOS電晶體元件100獲得較大電流路徑與電荷聚集區域，因此可同時達到降低RON，提升崩潰電壓的期待。
請參閱第3圖至第5圖，其中第3圖為本發明所提供之一HV MOS電晶體元件之第二較佳實施例之部分佈局圖案示意圖，第4圖為第3圖中沿B-B’切線所獲得之剖面示意圖，而第5圖則為第3圖中沿C-C’切線所獲得之剖面示意圖。另外需注意的是，本較佳實施例中與第一較佳實施例相同之元件可包含相同的材料選擇或導電類型，故於後續說明中係不再贅述。如第3圖至第5圖所示，本較佳實施例所提供之HV MOS電晶體元件200包含一基底202、一設置於基底202上之閘極220、與一形成於基底202內之主動區域206，且閘極220係覆蓋部分主動區域206。在主動區域206中，係形成有一p型基體區域208(示於第4圖與第5圖)。在閘極220兩側之基底202內，係分別設置有一n型源極區域210(示於第4圖與第5圖)與一n型汲極區域212(示於第4圖與第5圖)。此外，在p型基體區域208中，更設 置有一p型摻雜區214。p型基體區域208、n型源極區域210、n型汲極區域212與p型摻雜區214之相對關係係與第一較佳實施例相同。另外本較佳實施例所提供之HV MOS電晶體元件200在汲極端，更設置於有一n型高壓井區216與另一n型井區218；而n型汲極區域212、n型井區218與n型高壓井區216之相對關係亦與第一較佳實施例相同。基底202上更設置有複數個用以電性隔離HV MOS電晶體元件200與其他元件的STI 204，與一設置於閘極220下方之基底202內的絕緣結構230。另外值得注意的是，在第3圖中為強調閘極220、主動區域206與絕緣結構230的空間相對關係，而未繪示出主動區域206以外的摻雜區域，但熟習該項技藝之人士應可根據第4圖與第5圖之揭露輕易得知上述構成元件之形成位置，故該等構成元件之空間關係將不再贅述。
請繼續參閱第3圖。值得注意的是，在本較佳實施例中，在源極端的主動區域206包含一主體部分206a以及複數個指狀部分206b，且指狀部分206b係如第3圖至第5圖所示，向汲極區域212的方向延伸。
請同時參閱第3圖至第5圖。如前所述，本較佳實施例係於形成閘極220之前，形成一圖案化遮罩並進行一蝕刻製程，透過圖案化遮罩於絕緣結構230內形成一凹槽232。凹 槽232之一深度係小於絕緣結構230之一深度，且凹槽232之一寬度小於絕緣結構230之一寬度。隨後在於基底202上依序形成一閘極介電層222與一閘極導電層224。如前所述，由於閘極介電層222與閘極導電層224會填入凹槽232中，因此最終形成的閘極220係具有兩個部分：設置於基底202表面上的第一閘極部分220a，以及由第一閘極部分220a向下延伸且形成於絕緣結構凹槽232內的第二閘極部分220b，且第二閘極部分220b之厚度與深度分別小於絕緣結構230之寬度與深度。
請繼續參閱第3圖與第5圖。如第3圖所示，由於在本較佳實施例中蝕刻劑係透過主動區域206與圖案化遮罩蝕刻絕緣結構230，因此凹槽232以及填入於凹槽232內的第二閘極部分220b係如第3圖所示，獲得一梳子形狀的佈局圖案。換句話說，第二閘極部分220b包含一連續性形狀，且包含一梳齒朝向源極區域210、梳柄朝向汲極區域212的梳子形狀。如第4圖與第5圖所示，第一閘極部分220a完全覆蓋第二閘極部分220b，且第一閘極部分220a與第二閘極部分220b係互相垂直並且彼此實體接觸，而在垂直基底202的方向上形成一如第4圖與第5圖所示之T形閘極220。更重要的是，由於閘極介電層222係設置於第一閘極部分220a與基底202之間，以及第二閘極部分220b與基底202之間，因此當合適的電壓施加閘極220時，此一T形閘極可獲得較 長的電流路徑與較大的電荷聚集區域。
根據本較佳實施例所提供之HV MOS電晶體元件200，係於絕緣結構230內設置一凹槽232，因此在製作閘極220時，係獲得一形成於基底202表面上的第一閘極部分220a與一設置於凹槽232內的第二閘極部分220b。藉由第一閘極部分220a與第二閘極部分220b構成的T形閘極220，本較佳實施例所提供之HV MOS電晶體元件200係具有較大的電流路徑與電荷聚集區域，因此可同時達到降低RON，提升崩潰電壓的期待。此外，本較佳實施例更藉由主動區域206的指狀部分206b的設置增加閘極220的通道寬度，故本較佳實施例所提供之HV MOS電晶體元件200更可改善的電性表現。
請參閱第6圖至第8圖，其中第6圖為本發明所提供之一HV MOS電晶體元件第三較佳實施例之部分佈局圖案示意圖，第7圖為第6圖中沿D-D’切線所獲得之剖面示意圖，而第8圖則為第6圖中沿E-E’切線所獲得之剖面示意圖。另外需注意的是，本較佳實施例中與第一較佳實施例相同之元件可包含相同的材料選擇或導電類型，故於後續說明中係不再贅述。如第6圖至第8圖所示，本較佳實施例所提供之HV MOS電晶體元件300包含一基底302、一設置於基底302上之閘極320、與一形成於基底300內之主動區域306，且 閘極320係覆蓋部分主動區域306。如第7圖與第8圖所示，在主動區域306中，係形成有一p型基體區域308、一n型源極區域310、一n型汲極區域312、一p型摻雜區314、一n型高壓井區316與另一n型井區318，以及STI 304與絕緣結構330，該等元件之相對關係係如第一較佳實施例所述，故於此不再贅述。另外值得注意的是，在第6圖中為強調閘極320、主動區域306與絕緣結構330的空間相對關係，而未繪示出n型主動區域306以外的摻雜區域，但熟習該項技藝之人士應可根據第7圖與第8圖之揭露輕易得知上述構成元件之形成位置，故該等構成元件之空間關係將不再贅述。
請繼續參閱第6圖。值得注意的是，在本較佳實施例中，在源極端的主動區域306亦包含一主體部分306a以及複數個指狀部分306b，且指狀部分306b係如第6圖至第8圖所示，係向汲極區域312的方向延伸。
請同時參閱第6圖至第8圖。如前所述，本較佳實施例係於形成閘極320之前，形成一圖案化遮罩(圖未示)並進行一蝕刻製程，透過圖案化遮罩於絕緣結構330內形成一凹槽332，且凹槽332之一深度係小於絕緣結構330之一深度，凹槽332之一寬度係小於絕緣結構330之一寬度。隨後在於基底302上依序形成一閘極介電層322與一閘極導電層324。值得注意的是，由於閘極介電層322與閘極導電層324 會填入凹槽332中，因此最終形成的閘極320係具有兩個部分：設置於基底302表面上的第一閘極部分320a與由第一閘極部分320a向下延伸，且形成於絕緣結構凹槽332內的第二閘極部分320b。
請繼續參閱第6圖與第8圖。如第6圖所示，由於在本較佳實施例中蝕刻劑係透過主動區域306與圖案化遮罩蝕刻絕緣結構330，因此凹槽332以及填入於凹槽332內的各第二閘極部分320b係如第6圖所示，獲得一非連續性的形狀，例如分別獲得一島狀佈局圖案。換句話說，各第二閘極部分320b包含一非連續性孤島形狀，且絕緣結構330係如第6圖所示，穿插於第二閘極部分320b之內。如第7圖與第8圖所示，第一閘極部分320a完全覆蓋第二閘極部分320b，且第一閘極部分320a與第二閘極部分320b係互相垂直並且彼此實體接觸，而在垂直基底302的方向上形成一如第7圖與第8圖所示之T形閘極320。更重要的是，由於閘極介電層322係設置於第一閘極部分320a與基底302之間，以及第二閘極部分320b與基底302之間，因此當合適的電壓施加閘極320時，此一T形閘極可獲得較長的電流路徑與較大的電荷聚集區域。
根據本較佳實施例所提供之HV MOS電晶體元件300，係於靠近汲極區域312的絕緣結構330內設置一凹槽332， 因此在製作閘極320時，係獲得一形成於基底320表面上的第一閘極部分320a與一設置於凹槽332內的第二閘極部分320b。藉由第一閘極部分320a與第二閘極部分320b構成的T形閘極320，本較佳實施例所提供之HV MOS電晶體元件300具有較大的電流路徑與電荷聚集區域，因此可同時達到降低RON，提升崩潰電壓的期待。此外，更藉由主動區域306的指狀部分306b的設置，增加閘極320的通道寬度，故本較佳實施例所提供之HV MOS電晶體元件300更可改善電性表現。
另外，由第一較佳實施例至第三較佳實施例可知，在製作本發明所提供之HV MOS電晶體元件100/200/300所需之凹槽132/232/332時，會因為圖案化遮罩與主動區域106/206/306(及其指狀部分206b/306b)之相對關係獲得不同形狀的凹槽132/232/332，隨後並獲得不同形狀的第二閘極部分120b/220b/320b。當圖案化遮罩靠近汲極端時，第二閘極部分120b/220b/320b具有一連續性形狀，例如第1圖所示之開口朝向源極區域110的U形形狀。而當圖案化遮罩稍微往靠近源極端方向設置時，第二閘極部分120b/220b/320b可具有一連續性形狀，例如第3圖所示之梳子形狀。隨著圖案化遮罩再往靠近源極端方向設置，第二閘極部分120b/220b/320b具有一非連續性的孤島形狀。簡單地說，本發明可依不同的產品需要，藉由調整圖案化遮罩與主動區域 106/206/306(及其指狀部分206b/306b)之相對關係獲得不同形狀的第二閘極部分120b/220b/320b。
另外請參閱第9圖與第10圖，第9圖與第10圖分別為本較佳實施例所提供之其他變化型之部分示意圖。首先需注意的是，第9圖與第10圖中僅繪示出閘極與絕緣結構相對關係，但熟習該項技藝之人士應可根據前述第一至第三較佳實施例之揭露輕易思及其他HV MOS電晶體組成元件的設置位置，因此該等組成元件係不再贅述。第二需注意的是，第9圖與第10圖中所繪示的閘極與絕緣結構係可依製程或產品需要與前述第一至第三較佳實施例之任一者結合。
如第9圖所示，根據本發明所提供之變化型所提供的閘極120/220/320，第一閘極部分120a/220a/320a仍然完全覆蓋第二閘極部分120b/220b/320b，但第一閘極部分120a/220a/320a與第二閘極部分120b/220b/320b係形成一L形閘極，而非T形閘極。如第10圖所示，根據本發明所提供之變化型所提供的閘極120/220/320，在絕緣結構130/230/330中形成凹槽132/232/332時，凹槽132/232/332之深度與寬度可約略等於或小於絕緣結構130/230/330之寬度，因此形成於凹槽132/232/332內的第二閘極部分120b/220b/320b獲得更大的寬度，而第一閘極部分120a/220a/320a係如第10圖所示覆蓋部分第二閘極部分 120b/220b/320b，獲得更長的電流路徑。此外由於凹槽132/232/332之深度與寬度可約略等於絕緣結構130/230/330之寬度，因此在形成閘極導電層124/224/324時，閘極導電層124/224/324可能填滿或不填滿凹槽132/232/332。
由此可知，本發明所提供之變化型係與設置於絕緣結構130/230/330內之凹槽132/232/332的大小有關。值得注意的是，本發明所提供的變化型原則在於：凹槽132/232/330的深度與寬度分別小於等於絕緣結構130/230/330的深度與寬度。是以，形成於絕緣結構130/230/330的第二閘極部分120b/220b/320b之厚度與寬度隨之具有小於絕緣結構130/230/330的深度與寬度之原則。
縱上所述，本發明所提供之HV MOS電晶體元件係於絕緣結構內設置一凹槽，並於凹槽中設置閘極部分，而根據用以形成凹槽的圖案化遮罩與主動區域(及其指狀部分)的相對關係，本發明所提供的第二閘極部分可包含一連續性的U形形狀或梳子形狀，或包含一非連續性的島狀。藉由於凹槽中設置的第二閘極部分，本發明係成功地增加電流路徑的長度與電荷聚集區域，藉以同時達到降低導通電阻於提升崩潰電壓的目的，即可達到降低導通電阻與崩潰電壓比。此外，更藉由主動區域的指狀部分，增加閘極的閘極寬度，故本發明更可改善HV MOS電晶體元件的電性表現。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300‧‧‧高壓金氧半導體電晶體元件
102、202、302‧‧‧基底
104、204、304‧‧‧淺溝隔離
106、206、306‧‧‧主動區域
206a、306a‧‧‧主動區域主體部分
206b、306b‧‧‧主動區域指狀部分
108、208、308‧‧‧基體區域
110、210、310‧‧‧源極區域
112、212、312‧‧‧汲極區域
114、214、314‧‧‧p型摻雜區
116、216、316‧‧‧n型高壓井區
118、218、318‧‧‧n型井區
120、220、320‧‧‧閘極
120a、220a、320a‧‧‧第一閘極部分
120b、220b、320b‧‧‧第二閘極部分
122、222、322‧‧‧閘極介電層
124、224、324‧‧‧閘極導電層
130、230、330‧‧‧絕緣結構
132、232、332‧‧‧凹槽
A-A’、B-B’、C-C’、D-D’、E-E’‧‧‧切線
第1圖為本發明所提供之一HV MOS電晶體元件之第一較佳實施例之部分佈局圖案示意圖。
第2圖為第1圖中沿A-A’切線所獲得之剖面示意圖。
第3圖為本發明所提供之一HV MOS電晶體元件之第二較佳實施例之部分佈局圖案示意圖。
第4圖為第3圖中沿B-B’切線所獲得之剖面示意圖。
第5圖則為第3圖中沿C-C’切線所獲得之剖面示意圖。
第6圖為本發明所提供之一HV MOS電晶體元件之第三較佳實施例之部分佈局圖案示意圖。
第7圖為第6圖中沿D-D’切線所獲得之剖面示意圖。
第8圖則為第6圖中沿E-E’切線所獲得之剖面示意圖。
第9圖與第10圖分別為本較佳實施例所提供之其他變化型之部分示意圖。
100‧‧‧高壓金氧半導體電晶體元件
104‧‧‧淺溝隔離
106‧‧‧主動區域
120‧‧‧閘極
120a‧‧‧第一閘極部分
120b‧‧‧第二閘極部分
130‧‧‧絕緣結構
132‧‧‧凹槽
A-A’‧‧‧切線

Claims (20)

  1. 一種高壓半導體電晶體元件(high voltage metal-oxide-semiconductor，HV MOS)電晶體元件，包含有：一基底；至少一絕緣結構，設置於該基底上，且該絕緣結構內包含有一凹槽；一閘極，設置於該基底上，該閘極更包含：一第一閘極部分，設置於該基底表面上；以及一第二閘極部分，該第二閘極部分係由該第一閘極部分向下延伸，且設置於該凹槽內；一閘極介電層，設置於該閘極下，且該閘極介電層同時接觸該第一閘極部份與該第二閘極部份；以及一源極區域與一汲極區域，設置於該閘極兩側之該基底內。
  2. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第一閘極部分與該第二閘極部分係互相垂直。
  3. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第一閘極部分與該第二閘極部分彼此實體接觸。
  4. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第二閘極部分包含一連續性形狀。
  5. 如申請專利範圍第4項所述之HV MOS電晶體元件，其中該第二閘極部分包含一U形形狀，且該U形形狀之開口係朝向該源極區域。
  6. 如申請專利範圍第4項所述之HV MOS電晶體元件，其中該第二閘極部分包含一梳子形狀。
  7. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第二閘極部分包含一非連續性島狀。
  8. 如申請專利範圍第7項所述之HV MOS電晶體元件，其中該絕緣結構係穿插於該非連續性島狀之第二閘極部分內。
  9. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第一閘極部分係完全地覆蓋該第二閘極部分。
  10. 如申請專利範圍第9項所述之HV MOS電晶體元件，其中該第一閘極部分與該第二閘極部分係形成一T形閘極。
  11. 如申請專利範圍第9項所述之HV MOS電晶體元件，其中該第一閘極部分與該第二閘極部分係形成一L形閘極。
  12. 如申請專利範圍第1項所述之HV MOS電晶體元件， 其中該第一閘極部分係覆蓋部分該第二閘極部分。
  13. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中絕緣結構係電性隔離該第二閘極部分與該基底。
  14. 如申請專利範圍第1項所述之HV MOS電晶體元件，更包含一閘極介電層，設置於該第一閘極部分與該基底之間。
  15. 如申請專利範圍第14項所述之HV MOS電晶體元件，其中該閘極介電層更設置於該第二閘極部分與該基底之間。
  16. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該凹槽之一深度小於該絕緣結構之一深度。
  17. 如申請專利範圍第16項所述之HV MOS電晶體元件，其中該第二閘極部分之一厚度係小於該凹槽之該深度。
  18. 如申請專利範圍第1項所述之HV MOS電晶體元件，其中該第二閘極部分之一寬度係小於該絕緣結構之一寬度。
  19. 如申請專利範圍第1項所述之HV MOS電晶體元件，更包含一摻雜區域，設置於該基底中，且該閘極係覆蓋部分 該摻雜區域。
  20. 如申請專利範圍第19項所述之HV MOS電晶體元件，其中該摻雜區域更包含複數個指狀部分，且該等指狀部分係向該汲極區域延伸。
TW101128554A 2012-08-08 2012-08-08 高壓金氧半導體電晶體元件 TWI578534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101128554A TWI578534B (zh) 2012-08-08 2012-08-08 高壓金氧半導體電晶體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128554A TWI578534B (zh) 2012-08-08 2012-08-08 高壓金氧半導體電晶體元件

Publications (2)

Publication Number Publication Date
TW201407777A TW201407777A (zh) 2014-02-16
TWI578534B true TWI578534B (zh) 2017-04-11

Family

ID=50550582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128554A TWI578534B (zh) 2012-08-08 2012-08-08 高壓金氧半導體電晶體元件

Country Status (1)

Country Link
TW (1) TWI578534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676289B (zh) * 2018-09-17 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516761A (en) * 2003-11-13 2005-05-16 United Microelectronics Corp DRAM cell and method of forming thereof
TW200641971A (en) * 2005-05-26 2006-12-01 United Microelectronics Corp High voltage metal-oxide-semiconductor transistor devices and method of making the same
TW200642000A (en) * 2005-05-25 2006-12-01 United Microelectronics Corp High-voltage metal-oxide-semiconductor transistor devices and method of making the same
TW200644327A (en) * 2005-06-01 2006-12-16 Htc Corp Touch pen antenna and portable electronic device applicable thereby
TW200901378A (en) * 2007-06-20 2009-01-01 Nanya Technology Corp Recess channel MOS transistor device and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516761A (en) * 2003-11-13 2005-05-16 United Microelectronics Corp DRAM cell and method of forming thereof
TW200642000A (en) * 2005-05-25 2006-12-01 United Microelectronics Corp High-voltage metal-oxide-semiconductor transistor devices and method of making the same
TW200641971A (en) * 2005-05-26 2006-12-01 United Microelectronics Corp High voltage metal-oxide-semiconductor transistor devices and method of making the same
TW200644327A (en) * 2005-06-01 2006-12-16 Htc Corp Touch pen antenna and portable electronic device applicable thereby
TW200901378A (en) * 2007-06-20 2009-01-01 Nanya Technology Corp Recess channel MOS transistor device and fabricating method thereof

Also Published As

Publication number Publication date
TW201407777A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US8987813B2 (en) High voltage metal-oxide-semiconductor transistor device
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US10879389B2 (en) Semiconductor device capable of high-voltage operation
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
KR20100079573A (ko) 반도체 소자 및 그 제조 방법
US9257517B2 (en) Vertical DMOS-field effect transistor
US8674441B2 (en) High voltage metal-oxide-semiconductor transistor device
JP5983122B2 (ja) 半導体装置
TWI578534B (zh) 高壓金氧半導體電晶體元件
CN103633139B (zh) 高压金属氧化物半导体晶体管元件
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI517263B (zh) 半導體裝置及其製造方法
TWI429073B (zh) 半導體結構及其形成方法
TWI414051B (zh) 半導體結構及其製造方法
TWI577020B (zh) 高壓金氧半導體電晶體元件
TWI546961B (zh) 高壓金氧半導體電晶體元件
TWI497691B (zh) 超高壓金氧半導體電晶體元件
CN103996708B (zh) 高电压半导体元件及其制造方法
TWI527233B (zh) 分離式閘極橫向雙重擴散金屬氧化物半導體結構
TWI540724B (zh) 高壓金氧半導體電晶體元件
TWI672766B (zh) 隔離元件及其製作方法
TWI527192B (zh) 半導體結構及其形成方法
TWI517403B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
KR101242604B1 (ko) 고전압 트랜지스터 소자 및 그 제조방법
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體