TWI467748B - 固態成像裝置，製造固態成像裝置之方法及電子設備 - Google Patents

固態成像裝置，製造固態成像裝置之方法及電子設備 Download PDF

Info

Publication number
TWI467748B
TWI467748B TW100132723A TW100132723A TWI467748B TW I467748 B TWI467748 B TW I467748B TW 100132723 A TW100132723 A TW 100132723A TW 100132723 A TW100132723 A TW 100132723A TW I467748 B TWI467748 B TW I467748B
Authority
TW
Taiwan
Prior art keywords
substrate
charge
state imaging
hole
solid
Prior art date
Application number
TW100132723A
Other languages
English (en)
Other versions
TW201222799A (en
Inventor
Takayuki Enomoto
Hideaki Togashi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201222799A publication Critical patent/TW201222799A/zh
Application granted granted Critical
Publication of TWI467748B publication Critical patent/TWI467748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固態成像裝置，製造固態成像裝置之方法及電子設備
本揭示內容係關於一種背面照射型固態成像裝置、一種製造固態成像裝置之方法及一種使用該固態成像裝置之電子設備。
在相關技術中，已提出一CCD型固態成像裝置及一CMOS型固態成像裝置作為用於數位相機或視訊相機之固態成像裝置。在此等固態成像裝置中，在形成為二維矩陣之複數個像素之各者中形成一光接收區段及根據所接收之光量在光接收區段中產生一信號電荷。此外，轉移並放大光接收區段中所產生之信號電荷，藉此獲得一影像信號。
相關技術之普通固態成像裝置為經配備在表面上具有電極或導線之一基板且從上方照射光之表面型固態成像裝置。舉例而言，在表面型及CMOS型固態成像裝置中，在矽基板內部形成像素之光接收區段之光二極體(PD)且穿過一層間絕緣膜在矽基板上形成複數個導線層。此外，在導線層上方安置一彩色濾光片及一晶片上透鏡。在表面型固態成像裝置中，光從晶片上透鏡透過彩色濾光片及導線層行進至光接收區段之光二極體中。
但是，存在一問題，即由於固態成像裝置微型化，故當導線層變為多層時導線之間距減小，使得晶片上透鏡與矽基板上之光接收區段之間之距離增大。使用多層導線層，在一角度上行進之入射光之一部分被導線層阻擋且無法輕易到達矽基板上之光接收區段，使得發生諸如陰影之一現象。
最近，已提出從與基板上形成導線層之側相對之一側照射光之背面照射型固態成像裝置(見日本未審查專利申請公開案第6-283702號)。在背面照射型固態成像裝置中，由於光照射之一側上未安置一導線層或一電路裝置，故可達成形成在一基板上之一光接收區段之100%之有效孔徑比，藉此入射光行進至光接收區段中而不從一導線層反射。因此，極有希望在背面照射型固態成像裝置中大大改良靈敏度及消除陰影。
在背面照射型固態成像裝置中，較佳改良光二極體中之經光電轉換之電荷之最大累積劑量(飽和電荷數量；Qs)或擴寬基板之深度方向上之光二極體之區域以改良作為基本效能之動態範圍。但是，當擴展光二極體至接近光接收表面時，與輸出終端之距離增大，使得難以完全轉移光二極體中所累積之電荷，其導致殘留影像。作為一改良計劃，已提出配備具有對應於一光二極體之一讀取電極(溝渠型電極)之一垂直電晶體之一固態成像裝置(見日本未審查專利申請公開案第2004-281499號及PCT日本翻譯專利公開案第2007-531254號)。
圖19展示配備相關技術之一垂直電晶體之一固態成像裝置之示意截面組態。如圖19所示，在一基板101之深度方向上形成兩層光二極體PD1及PD2。垂直閘極電極103及104係形成在深處分別接觸光二極體PD1及PD2。藉由穿過一閘極絕緣膜102將一電極材料嵌入形成在基板101之所要深度之溝渠部分中而形成垂直閘極電極103及104。分別在鄰近於垂直閘極電極103及104之區域上形成浮動擴散部分FD1及FD2。
在圖19之固態成像裝置100中，藉由施加所要電壓至垂直閘極電極103及104而分別將光二極體PD1及PD2中所累積的信號電荷轉移至浮動擴散部分FD1及FD2中。在本組態中，可實施一組態，該組態可藉由改變形成在基板10上之溝渠部分之深度而轉移形成在不同深度之光二極體PD1及PD2中所累積的信號電荷。但是，在相同基板中改變溝渠部分之深度之組態難以藉由一次微影製程及蝕刻製程實施，使得需重複形成垂直閘極電極103及104之製程數次。因此，考慮到溝渠部分之深度之不均勻性或製程的不均勻性，諸如當形成光二極體時離子注入之擴散之不均勻性，設計可轉移經光電轉換之信號電荷之一像素不可行。
可考慮藉由施加由穿過一基板形成之垂直閘極電極組成之一垂直電晶體而移除製程不均勻性(見日本未審查專利申請公開案第2008-258316號)。
圖20展示包含穿過一基板形成之一垂直閘極電極之一固態成像裝置105之一示意截面組態。如圖20所示，一固態成像裝置105包含穿過一基板106之水平表面垂直形成之一垂直閘極電極108。藉由穿過基板106形成一通孔及穿過一閘極絕緣膜107嵌入一電極材料而形成垂直閘極電極108。在圖20之固態成像裝置105中，可用與基板106之一光接收側相對形成之一浮動擴散部分FD讀出在基板106之深度方向上形成在深處之一光二極體PD之信號電荷。
但是，當穿過圖20所示之基板106形成垂直閘極電極108時，在從基板106之表面側至背面側形成通孔時基板106之深處部分被蝕刻劑迴流損壞。因此，在基板106之背面側上存在一問題，即從通孔之末端之內圓周表面至基板之背面側連續在(虛線「a」所圍繞之)角隅產生載子且藉由載子與光電轉換所產生之載子(信號)混合而產生一雜訊，使得所謂白點增多。
需提供白點產生歸因於製程不均勻性的降低而減少之一固態成像裝置。此外，需提供使用固態成像裝置之一電子裝置。根據本揭示內容之一實施例之一固態成像裝置包含一基板、穿過基板形成之一通孔、形成在通孔中之一垂直閘極電極、及一電荷固定膜。
在基板中形成根據所接收之光量產生信號電荷之一光電轉換單元。從基板之一正面側穿過一背面側形成通孔。垂直閘極電極導致一讀出部分讀出光電轉換單元所產生之信號電荷且係穿過通孔中之一閘極絕緣膜而形成。藉由經形成以覆蓋基板之背面側上之通孔之內圓周表面之一部分同時覆蓋基板之背面側且具有固定負電荷之一膜實施電荷固定膜。
在根據本揭示內容之實施例之固態成像裝置中，可在形成在基板之深度方向上之光電轉換單元之中心部分上藉由在通孔中形成一垂直閘極電極而導致形成在表面側上之一電荷讀出部分讀出一深處位置上所累積之信號電荷。此外，基板之背面側及通孔之內圓周表面之一部分係塗佈有藉由具有固定負電荷之一膜而實施之電荷固定膜。因此，可在基板之背面側上限制暗電流產生同時吸收歸因於在具有電荷固定膜之通孔之一深處位置上產生之基板之一缺陷之載子。
製造根據本揭示內容之另一實施例之一固態成像裝置之一方法首先從一基板之表面跨背面側在一所要深度上形成一孔。接下來，藉由穿過一閘極絕緣膜將一電極材料嵌入孔中形成導致形成在基板之表面側上之一讀出部分讀出光電轉換單元中所累積之信號電荷之一垂直閘極電極。接下來，穿過一層間絕緣膜在基板之表面上形成一導線層(其中堆疊複數層導線)。接下來在將一支撐基板接合至導線層上後翻轉基板。接下來移除在預定深度上形成在通孔中之絕緣膜，同時藉由減小基板之厚度直至孔穿過基板之背面側而形成通孔。接下來，形成使固定負電荷覆蓋基板之整個背面之一電荷固定膜，同時填充閘極絕緣膜被移除之通孔。
在製造根據本揭示內容之實施例之一固態成像裝置之方法中，形成在基板上之一孔之底部穿過基板之背面側且藉由減小基板之大小而變為一通孔。此外，在一預定深度上移除形成在通孔中之閘極絕緣膜且在被移除之部分中嵌入具有固定負電荷之電荷固定膜。因此，由於基板之背面側上之通孔之內圓周表面塗佈有電荷固定膜，故歸因於當形成孔時在孔之底部產生之基板之一缺陷之異常載子被吸收至電荷固定膜中，且可防止白點產生。此外，電荷固定膜經形成遍及基板之背面。因此，限制基板之介面上所產生之暗電流。
根據本揭示內容之又一實施例之一電子設備包含一光學透鏡；一固態成像裝置，光學透鏡所聚集之光行進至其中；及一信號處理電路，其處理輸出自固態成像裝置之一輸出信號。此外，固態成像裝置包含一基板、穿過基板形成之一通孔、形成在通孔中之一垂直閘極電極、及一電荷固定膜。在基板中形成根據所接收之光量產生信號電荷之一光電轉換單元。從基板之表面穿過背面側形成通孔。垂直閘極電極導致一讀出部分讀出光電轉換單元所產生之信號電荷且係穿過通孔中之一閘極絕緣膜形成。藉由經形成以覆蓋基板之背面側上之通孔之內圓周表面之一部分同時塗佈基板之背面側且具有固定負電荷之一膜實施電荷固定膜。
根據本揭示內容之實施例，在增加飽和電荷數量之背面照射型固態成像裝置中降低製程之不均勻性及防止白點產生。此外，藉由使用固態成像裝置達成改良影像品質之一電子設備。
下文中參考圖1至圖18描述根據本揭示內容之實施例之固態成像裝置及一電子設備之一實例。按下列順序描述本揭示內容之實施例。此外，本揭示內容不限於下列實例。
1.　第一實施例：一CMOS型及背面照射型固態成像裝置之實例
1-1.　整體組態
1-2.　主要零件之組態
1-3.　製造方法(使用塊體基板之實例)
2.　第二實施例：製造背面照射型CMOS固態成像裝置之方法之實例(使用SOI基板之實例)
3.　第三實施例：背面照射型CMOS固態成像裝置之實例(使用SOI基板之實例)
3-1.　主要零件之截面組態
3-2.　製造方法
4.　第四實施例：背面照射型CMOS固態成像裝置之實例(垂直光分散之實例)
5.　第五實施例：背面照射型CMOS固態成像裝置之實例(垂直光分散之實例)
6.　第六實施例：電子設備
1.　第一實施例
描述根據本揭示內容之一第一實施例之一固態成像裝置。本實施例例舉一背面照射型CMOS固態成像裝置。
1-1.　整體組態
首先，在描述主要零件之組態前描述根據本實施例之一固態成像裝置之整體組態。圖1係展示根據本實施例之一固態成像裝置之整體之一示意組態圖。
如圖1所示，一固態成像裝置1包含由矽製成之一基板11上由複數個像素2、一垂直驅動電路4、一行信號處理電路5、一水平驅動電路6、一輸出電路7、及一控制電路8組成之一成像區域3。
像素2之各者由作為根據所接收之光量產生一信號電荷之一光二極體之一光接收區段及讀出並轉移信號電荷之複數個MOS電晶體組成且在基板11上有規則地配置為二維陣列。
成像區域3係由有規則地配置為二維陣列之複數個像素2組成。成像區域3係由可累積由實際所接收之光之光電轉換所產生之一信號電荷之一有效像素區域及圍繞有效像素區域形成且輸出作為一黑色位準之參考之光學黑體之一非有效像素區域(下文中稱作光學黑色區域)組成。
控制電路8產生作為垂直驅動電路4、行信號處理電路5、及水平驅動電路6基於一垂直同步信號、一水平同步信號、及一主時脈信號之操作之參考之時脈信號及控制信號。此外，自控制電路8產生之時脈信號或控制信號係輸入至垂直驅動電路4、行信號處理電路5、及水平驅動電路6。
垂直驅動電路4係(舉例而言)藉由一位移暫存器實施且根據列依序垂直掃描成像區域3中之像素2。此外，透過一垂直信號線9將基於產生自像素2之光電轉換元件之信號電荷之一像素信號供應至信號處理電路5。
行信號處理電路5係安置在各列像素2中且(舉例而言)針對各像素列藉由來自光學黑色區域(圍繞有效像素區域形成，但未展示)之一信號處理按行輸出自像素2之信號，諸如移除雜訊或放大信號。
一水平選擇開關(未展示)係安置在行信號處理電路5之一輸出終端與一水平信號線10之間。
水平驅動電路6係(舉例而言)藉由一位移暫存器實施且依序選擇行信號處理電路5並藉由依序輸出水平掃描脈衝將來自行信號處理電路5之像素信號輸出至水平信號線10。
輸出電路7處理並輸出透過水平信號線10依序從行信號處理電路5供應之像素信號。
1-2.　主要零件之組態
圖2係根據本實施例之固態成像裝置之主要零件之一截面組態圖。根據本實施例之固態成像裝置1包含複數個光電轉換單元、一基板12(其中形成包含一垂直電晶體Tra及一表面型電晶體Trb之像素電晶體)、一導線層25、及一支撐基板30。此外，在基板12之背面側上提供一電荷固定層17、一光屏蔽膜18、一平坦化膜19、一彩色濾光片層20、及一晶片上透鏡21。
藉由由第一導電類型矽(本實施例中為n型)製成之一半導體基板實施基板12且在基板12之一預定區域中形成一第二導電型井區域13(本實施例中為p型)。在基板12之井區域13中，各由藉由一光二極體PD實施之一光電轉換單元及複數個像素電晶體組成之複數個像素係形成為二維矩陣。在本實施例中，基板12之背面側為一光接收表面且基板12之表面側為一電路形成表面(其中形成一讀出電路)。即在本實施例中，光穿過基板12之背面側行進至內部。
光電轉換單元之光二極體PD係由限制基板12之表面側及背面側上所產生之暗電流之p型半導體區域15及16及作為形成在p型半導體區域15與16之間之一電荷累積區域之n型半導體區域14組成。限制暗電流之p型半導體區域15及16係形成為具有高於井區域13之雜質之濃度之密度。在本實施例中，藉由在p型半導體區域15及16與界定電荷累積區域之n型半導體區域14之接合表面上實施之pn接合形成主光二極體PD。
在光二極體PD中，在作為電荷累積區域之n型半導體區域14中產生並累積根據行進至基板12中之光量之信號電荷。此外，導致基板12之介面上所產生之暗電流之電子被吸收至孔(其為p型半導體區域15及16之複數個載子)中，藉此限制暗電流。
此外，光二極體PD被藉由高密度p型半導體區域35界定之一像素分隔區域圍繞。因此，可防止從光二極體PD產生並累積之信號電荷移動至另一像素中。
一單位像素之像素電晶體係藉由n通道MOS電晶體實施且由三個電晶體(一轉移電晶體、一重設電晶體、及一放大電晶體)或四個電晶體(包含一選擇電晶體)組成。轉移電晶體係藉由一垂直電晶體Tra實施而其他電晶體係藉由表面型電晶體Trb實施。圖2展示作為轉移電晶體之一垂直電晶體Tra及作為重設電晶體、放大電晶體或選擇電晶體之任一者之表面型電晶體Trb。
垂直電晶體Tra係由安置為鄰近於光二極體PD之一垂直閘極電極28及形成在鄰近於垂直閘極電極28之基板12之背面側上之作為一電荷讀出部分之一浮動擴散區域FD組成。垂直閘極電極28係由穿過基板12形成之一通孔31中所形成之一嵌入部分28a及延伸至基板之表面側之一延伸部分28b組成。藉由穿過一閘極絕緣膜24將一電極材料嵌入通孔31中而相對於基板12之水平表面縱向形成嵌入部分28a。此外，穿過基板12之表面上之閘極絕緣膜24形成連接至嵌入部分28a之延伸部分28b。此外，形成垂直閘極電極28，嵌入部分28a接觸作為一電荷累積區域之n型半導體區域14。通孔31係穿過基板12之水平表面垂直開放且位於基板12之背面側之末端部分上之通孔31之內圓周表面係用下文所描述之一電荷固定膜17覆蓋。浮動擴散區域FD係形成在基板12之背面側上且藉由具有高於電荷累積區域之n型半導體區域14之密度之n型半導體區域界定。
此外，在垂直電晶體Tra中沿著垂直閘極電極28從光二極體PD至基板12之浮動擴散區域FD形成一通道形成層22。通道形成層22係形成在具有高於電荷累積區域之n型半導體區域14之密度之n型半導體區域中。此外，p型半導體區域23係形成在垂直閘極電極28與通道形成層22之間之區域中。p型半導體區域23具有藉由將電子重新接合至作為p型半導體區域之複數個載子之電洞而移除產生自通孔 31之介面之暗電流或導致白點之電子之一功能。
在垂直電晶體Tra中藉由施加一所要電壓至垂直閘極電極28而在通道形成層22上形成一通道。因此，透過沿著垂直閘極電極28形成之通道將作為電荷累積區域之n型半導體區域14中所累積之信號電荷有效地轉移至浮動擴散區域FD。
表面型電晶體Trb係由源極/汲極區域29及在源極/汲極區域29之間形成之一表面型閘極電極32組成。藉由具有高於(舉例而言)形成在基板12之表面側上之作為一電荷累積區域之n型半導體區域14之密度之n型半導體區域實施源極/汲極區域29。用另一表面型電晶體之所要源極/汲極區域相互實施作為重設電晶體、放大電晶體或選擇電晶體之表面型電晶體Trb之源極/汲極區域29。透過表面型電晶體Trb將藉由垂直電晶體Tra從浮動擴散區域FD讀出之信號電荷輸出至形成在導線層25上之一信號導線作為一像素信號。
可將絕緣材料(諸如氧化矽膜、氮化矽膜、高介電膜(高k膜)、或具有固定負電荷之膜)用作閘極絕緣膜之材料。
可使用氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、氧化鋯(ZrO2 )、氧化鐠(PrOx)、二氧化鈦(TiO2 )、矽酸鉿(HfSiO)、氧化釔(Y2 O3 )、氮化鋁酸鉿(HfAlON)或類似物作為高介電膜。
可使用(舉例而言)氧化鉿(HfO2 )膜、氧化鋁(Al2 O3 )膜、氧化鋯(ZrO2 )膜、氧化鉭(Ta2 O5 )膜或二氧化鈦(TiO2 )膜作為具有固定負電荷之膜。可使用(舉例而言)化學氣相沈積、濺鍍及原子層氣相沈積作為形成膜之方法。當使用原子層氣相沈積時，其非常適於在形成膜時同時形成具有約1 nm厚度之減少介面狀態之SiO2 膜。此外，可使用氧化鑭(La2 O3 )、氧化鐠(Pr2 O3 )、氧化鈰(CeO2 )、氧化釹(Nd2 O3 )、氧化鉕(Pm2 O3 )或類似物作為除上述材料以外之材料。此外，可使用氧化釤(Sm2 O3 )、氧化銪(Eu2 O3 )、氧化釓(Gd2 O3 )、氧化鋱(Tb2 O3 )、氧化鏑(Dy2 O3 )或類似物作為材料。此外，可使用氧化鈥(Ho2 O3 )、氧化銩(Tm2 O3 )、氧化鐿(Yb2 O3 )、氧化鑥(Lu2 O3 )、氧化釔(Y2 O3 )或類似物作為材料。此外，具有固定負電荷之膜可為氮化鉿膜、氮化鋁膜、氮氧化鉿膜或氮氧化鋁膜。
此外，可在不劣化絕緣的範圍內將矽(Si)或氮(N)添加至膜作為具有固定負電荷之膜。濃度經適當決定在不劣化膜之絕緣之範圍內。可在一製程中如上所述藉由添加矽(Si)或氮(N)而增大膜之熱阻或防止離子注入之效能。
當將一高介電膜或具有固定負電荷之一膜用作閘極絕緣膜24時轉移效率劣化且存在與當使用基於矽之絕緣材料時相比可縮短製程之優點。在本實施例中，描述將氧化矽膜用作閘極絕緣膜24之一實例。
導電材料(諸如多晶矽、摻磷非晶矽(PDAS)、或金屬)可用作垂直閘極電極28及表面型閘極電極32之材料且可根據閘極絕緣材料之材料進行選擇。舉例而言，當使用氧化矽膜、氮化矽膜、或具有固定負電荷之膜時，使用多晶矽、PDAS或類似物；當使用高K膜時，使用多晶矽、PDAS、金屬或類似物。此外，是否使用多晶矽或PDAS取決於製程。此外，可將多晶矽或PDAS用作高K膜，但是無法針對一功函數達成高效能。
導線層25係形成在相對於基板12之光入射側之表面側上且由穿過層間絕緣膜26堆疊為複數層(圖2中為三層)之複數個導線1M至3M組成。藉由一接觸部分27連接所要導線或導線1M至3M與藉由垂直電晶體Tra或表面型電晶體Trb實施之像素電晶體。因此，從導線層25驅動像素之像素電晶體。可使用金屬材料(諸如鋁(Al)或銅(Cu))作為導線層25之導線1M至3M之材料。此外，可使用金屬材料(諸如鎢或銅)作為接觸部分27之材料。
支撐基板30係(舉例而言)藉由一矽基板實施且接合在導線層25上。支撐基板30係在製程中接合在導線層上且經提供以改良基板12之強度。
電荷固定膜17係由具有固定負電荷之材料製成且形成為遍及作為基板12之光入射側之背面。此外，將電荷固定膜17嵌入在通孔31中之預定深度以在形成在基板12之背面側上的同時塗佈基板12之背面側上之通孔31之末端之內圓周表面。由於電荷固定膜17係由具有固定負電荷之材料製成，故在基板12之角隅(包含通孔31之末端之內圓周表面及基板12之背面側)上強化電洞累積狀態。因此，限制基板之介面上所產生之暗電流且限制由通孔31之末端之內圓周表面或基板12之角隅上所產生之一缺陷所異常產生之暗電流。
電荷固定膜17可由與可用作閘極絕緣膜24之具有固定負電荷之膜相同之材料製成。電荷固定膜17為經提供防止基板12之背面側及基板12之背面側上之通孔31之末端之內圓周表面上所產生之暗電流且較佳由可達成強釘紮效果之材料製成。
較佳決定電荷固定膜17之通孔31中之嵌入深度，即距離形成在通孔31中之電荷固定膜17之基板12之背面之深度以不跨越鄰近於電荷累積區域之n型半導體區域14形成之通道。當藉由施加所要電壓至垂直閘極電極28而轉移電荷時，在鄰近於電荷固定膜17之區域中激發一電洞，使得不會輕易地在通道形成層22中形成n型通道。
因此，決定電荷固定膜17之通孔31中之形成區域使得在基板12之深度方向上形成轉移電荷所需之一通道。此外，較佳電荷固定膜17之通孔31中之嵌入深度為5 nm或更大以適當限制垂直閘極電極28之末端或基板12之角隅上所產生之暗電流。但是，當藉由具有固定負電荷之膜實施閘極絕緣膜24時，電荷固定膜17之深度之調節並不限於此。
此外，藉由具有固定負電荷之複數種膜形成之一堆疊層實施電荷固定膜17。此外，雖然未展示，但是可在電荷固定膜17上堆疊一絕緣膜(諸如氧化矽膜、氮化矽層或高介電膜(高k膜))。可藉由堆疊具有與電荷固定膜17之折射率不同之折射率之一絕緣膜(諸如氧化物膜或氮化物膜)達成抗反射塗層效果。
光屏蔽膜18係形成在電荷固定膜17上之光入射側上且在像素之光二極體PD之區域開放使得屏蔽其他部分不受光的影響。舉例而言，藉由具有光阻擋效果之一金屬膜實施光屏蔽膜18。可藉由形成光屏蔽膜18而防止在一角度上行進之入射光行進至一鄰近像素中，使得減少色彩混合。
在電荷固定膜17(包含光屏蔽膜18)上形成平坦化膜19以覆蓋由光屏蔽膜18所產生之一階躍且將表面平坦化。平坦化膜19係由(舉例而言)塗層型絕緣材料製成。
對應於像素之各者在平坦化膜19上形成彩色濾光片層20。彩色濾光片層20選擇性地針對像素透射光，諸如綠光、紅光、藍光、青光、黃光、黑光或白光。可將透射不同色彩之彩色濾光片層20用於像素或可將透射相同色彩之彩色濾光片層20用於所有像素。可取決於規格以各種方式選擇彩色濾光片層20之色彩之組合。
對應於像素之各者在彩色濾光片層20上形成晶片上透鏡21。入射光係藉由晶片上透鏡21聚光且高效地行進至像素2之光二極體PD中。可使用(舉例而言)具有1.0至1.3之折射率之材料作為晶片上透鏡21之材料。
1-3.　製造方法
接下來，描述根據本實施例之一固態成像裝置之一方法。圖3至圖7係展示根據本實施例之固態成像裝置1之製程之圖。此外，在製造方法之描述中，描述將氧化矽膜用作為閘極絕緣膜之一實例。
首先，如圖3A所示，在藉由由n型半導體實施之基板12之表面側中離子注入p型雜質而形成p型井區域13。隨後，在與所形成之通孔31之深度相同或比所形成之通孔31之深度稍大之一深度(其係寬於形成通孔31之區域中所形成之通孔31之直徑之一區域)上藉由離子注入而形成p型半導體區域23。此外，藉由圍繞p型半導體區域23離子注入n型雜質而形成通道形成層22。
接下來，如圖3B所示，在p型半導體區域23之中心部分上藉由從基板12之表面開始在深度方向上執行乾式蝕刻而形成一孔31a。孔31a形成圖2之通孔31且形成在與基板12中所形成之光二極體PD之深度相同之深度上，舉例而言，3 μm至5 μm。
可在下列條件下執行形成孔31a之製程中之乾式蝕刻。
腔室之內部壓力：20至200(毫托)
偏壓：200至1000(W)
HBr氣體之流率：0至400(sccm)
NF3 氣體之流率：0至50(sccm)
O2 氣體之流率：5至50(sccm)
接下來，如圖3C所示，在孔31a之底部及內壁上形成閘極絕緣膜24且隨後藉由嵌入一電極材料形成作為嵌入垂直閘極電極28之基板12中之一部分之嵌入部分28a。
隨後，如圖4A所示，在基板12之表面上之一所要區域中穿過閘極絕緣膜24形成表面型電晶體Trb之表面型閘極電極32，同時在嵌入部分28a上形成延伸部分28b。因此，形成垂直電晶體Tra之垂直閘極電極28。
在本實施例中，雖然例舉嵌入部分28a與延伸部分28b係在不同製程中形成，但是其等可在相同製程中形成。在本情況中，首先，在基板12之表面上形成閘極絕緣膜24同時在孔31a之底部及內壁上形成閘極絕緣膜24。
接下來，在將電極材料嵌入孔31a中的同時在基板12之表面上安置一電極材料後，執行圖案化。因此，可同時形成嵌入部分28a與延伸部分28b且可同時形成垂直閘極電極28與表面型閘極電極32。
接下來，如圖4B所示，藉由從基板12之表面離子注入n型雜質而形成浮動擴散區域FD與表面型電晶體Trb之源極/汲極區域29。此外，藉由離子注入p型雜質至基板12之表面側而形成作為抗暗電流區域之p型半導體區域15。可以垂直閘極電極28與表面型閘極電極32作為遮罩藉由自對準形成雜質區域。
接下來，如圖5A所示，在形成垂直閘極電極28及表面型閘極電極32之基板12之表面側上形成(舉例而言)藉由氧化矽膜實施之一層間絕緣膜26及藉由重複形成導線1M至3M及層間絕緣膜26而形成導線層25。當在形成導線層25時連接一所要像素電晶體與一導線或諸導線時，在層間絕緣膜26上形成一孔且藉由在孔中嵌入一電極材料(諸如鎢)而形成接觸部分27。
接下來，如圖5B所示，將(舉例而言)藉由矽基板實施之支撐基板30接合至導線層25上並將基板12翻轉。此外，藉由使用CMP(化學機械拋光)、乾式蝕刻、或濕式蝕刻移除基板之背面側使得減小基板12之厚度。此外，藉由在減小基板12之厚度的同時移除形成在嵌入部分28a之底部上之閘極絕緣膜24而曝露垂直閘極電極28之嵌入部分28a。因此，孔31a變為從基板12之表面側穿過背面側形成之通孔31。
減小基板12之厚度之製程可使用該等方法之任一者或複數個方法之組合。此外，當使用濕式蝕刻時，可防止由減小基板12之厚度之製程產生一缺陷。
當在基板12上執行濕式蝕刻時，可使用由氫氟酸(HF)及硝酸(HNO3 )製成之氟-氮酸或藉由用乙酸(CH3 COOH)、磷酸(H3 PO4 )或硫酸(H2 SO4 )稀釋氟-氮酸而製成之蝕刻劑作為化學酸試劑。此外，可使用四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、氫氧化鈉(NaOH)、或乙烯乙二胺鄰苯二酚(EDP)作為化學鹼試劑。
此外，當在藉由氧化矽膜實施之閘極絕緣膜24上執行濕式蝕刻時，可使用基於氫氟酸(HF)之化學試劑。雖然在本實施例中描述將氧化矽膜用作閘極絕緣膜之一實例，但是當將氧化矽膜用作閘極絕緣膜24時，可藉由使用基於磷酸之化學試劑以各種方式改變閘極絕緣膜24之材料。
此外，當(舉例而言)在基板12及藉由氧化矽膜實施之閘極絕緣膜24上執行乾式蝕刻時，可應用下列條件。
腔室之內部壓力：20至200(毫托)
偏壓：200至1000(W)
HBr氣體之流率：0至400(sccm)
NF3 氣體之流率：0至50(sccm)
O2 氣體之流率：5至50(sccm)
此外，當(舉例而言)藉由CMP移除基板12及閘極絕緣膜24時，可應用下列條件。
研磨壓力：50至500帕
面板之轉數/研磨頭之轉數：10至120 rpm
研磨漿料：基於矽石或二氧化鈰之漿料
雖然可藉由單個製程減小基板12之厚度，但是可藉由在量測基板12之剩餘膜量的同時移除基板12而將基板12精確地移除至垂直閘極電極28之嵌入部分28a之底部。舉例而言，在第一製程中，從嵌入部分28a之底部將基板12之剩餘膜量移除至約50 nm至500 nm且減小基板12之厚度直至嵌入部分28a曝露在第二製程中。在本情況中，亦可使用上述濕式蝕刻、乾式蝕刻及CMP。
此外，隨後如圖6A所示，藉由使用濕式蝕刻或乾式蝕刻將閘極絕緣膜24移除至所要深度。因此，曝露基板12之表面側上之通孔31之末端之內圓周表面。藉由沿著垂直閘極電極28形成之通道形成層22所需之一通道之長度決定移除閘極絕緣膜24之深度。
此外，可在圖5B所示減小基板12之厚度的同時執行移除閘極絕緣膜24之製程。
接下來，如圖6B所示，藉由從基板12之背面側離子注入n型雜質而形成作為一電荷累積區域之n型半導體區域14及藉由離子注入p型雜質而在n型半導體區域14上形成p型半導體區域16。因此，在光電轉換單元中形成光二極體PD。此外，在圍繞光二極體PD之區域中形成藉由高密度p型半導體區域35實施之像素分隔區域。雖然在本實施例中描述從基板12之背面側藉由離子注入形成光二極體PD之實例，但是在圖6B之製程中可從基板12之表面側執行離子注入。
隨後，在遍及基板12之背面形成電荷固定膜17的同時將具有固定負電荷之電荷固定膜17嵌入閘極絕緣膜24被移除之通孔31中。
當藉由氧化鉿膜實施電荷固定膜17時，可使用原子層沈積(ALD)。當使用ALD時，可藉由在200℃至500℃之膜形成基板溫度下，在10立方厘米/分鐘至500立方厘米/分鐘之前軀體流率下，在1秒至15秒之前軀體照射時間下及在5立方厘米/分鐘至50立方厘米/分鐘之臭氧(O3 )流率下在前軀體中使用(舉例而言)TEMA-HF(四乙基甲基氨基鉿)、TDMA-Hf(四二甲氨基鉿)或TDEA-Hf(四二乙基氨基鉿)而形成所要氧化鉿膜。
甚至可藉由使用ALD在可藉由移除閘極絕緣膜24而達成之通孔31之末端之凹凸表面上高精度地形成電荷固定膜17。
此外，可藉由金屬有機化學氣相沈積(MOCVD)形成用作電荷固定膜17之氧化鉿膜。當使用MOCVD時，可藉由在200℃至600℃之膜形成基板溫度下，在10立方厘米/分鐘至500立方厘米/分鐘之前軀體流率下，在1秒至15秒之前軀體照射時間下及在5立方厘米/分鐘至50立方厘米/分鐘之臭氧(O3 )流率下在前軀體中使用(舉例而言)TEMA-Hf(四乙基甲基氨基鉿)、TDMA-Hf(四二甲氨基鉿)或TDEA-Hf(四二乙基氨基鉿)而形成所要氧化鉿膜。
接下來，如圖7所示，形成少量屏蔽膜18，其中形成光二極體PD之區域係開放。
隨後，形成嵌入光屏蔽膜18之平坦化膜19，且隨後形成彩色濾光片層20及晶片上透鏡21，藉此完成根據圖2所示之實施例之固態成像裝置1。
在根據本實施例之固態成像裝置1中，主動移除通孔31中所形成之閘極絕緣膜24之背面側之一部分且取而代之形成具有固定負電荷之電荷固定膜17。形成電荷固定膜17之通孔31之末端為當孔31a形成時產生許多缺陷之一區域，其對應於圖3B之製程中在基板12中所形成之孔31a。在本實施例中，由於具有許多缺陷之通孔31之末端之內圓周表面覆蓋有電荷固定膜17，故防止從通孔31之末端異常產生至基板12之背面側之角隅之載子流動至光二極體PD中。
因此，限制白點產生。此外，藉由在基板12之背面側上形成電荷固定膜17而將基板12之背面側平坦化。因此，亦將形成在電荷固定膜17上之膜平坦化使得限制色彩之混合。
此外，在根據本實施例之固態成像裝置1中，由於在基板12之深度方向上嵌入轉移電晶體之垂直閘極電極28，故可讀出累積在基板12之深處之信號電荷。因此，可在基板12之深度方向上之深處形成光二極體PD，使得可增加飽和電荷Qs之數量。
此外，在本實施例中，例舉在基板12之背面側上形成p型半導體區域16以限制基板12之介面上之暗電流。但是，當可充分達成藉由具有固定負電荷之電荷固定膜17之基板12之介面之釘紮效果時，可能不會在基板12之背面上形成p型半導體區域16。
但是，在本實施例中，藉由減小基板12之厚度直至垂直閘極電極28之嵌入部分28a之底部曝露在圖5B之製程中而將基板12之背面及嵌入部分28a之底部定位在相同表面上。本實施例之減小基板12之厚度之製程不限於此且圖5B之製程可為減小厚度直至形成在嵌入部分28a之底部上之閘極絕緣膜24曝露之製程。在基板12之厚度減小後，當將閘極絕緣膜24移除時，未使嵌入部分28a之底部與基板12之背面側成水平且將嵌入部分28a之底部定位為低於通孔31中之基板12之背面。
此外，減小基板12之厚度使得使基板12之背面側定位為低於垂直閘極電極28之嵌入部分28a之底部之製程可行。在本情況中，可在減小基板12之厚度直至嵌入部分28a之底部曝露後移除嵌入部分28a。如圖6A之製程，當僅移除閘極絕緣膜24時，在電荷固定膜17之前形成嵌入部分28a並使基板12與之接觸，使得洩漏電流可流動。因此，可藉由在移除閘極絕緣膜24的同時移除嵌入部分28a之末端而避免嵌入部分28a與基板12之間之接觸。
如上所述，即使嵌入部分28a之底部相對於基板12之背面內凹或突出，這仍可應用於本實施例。
電荷固定膜17係形成為一層，但是其可藉由堆疊複數種具有固定負電荷之膜而形成。此外，當電荷固定膜17係由複數種膜形成時，其可形成為在堆疊電荷固定膜17之固定電荷之強度上具有差異。舉例而言，接近垂直閘極電極28之嵌入部分28a形成具有相對較弱電荷固定之一電荷固定膜17，同時遠離垂直閘極電極28形成具有強電荷固定之一電荷固定膜17。因此，可在通孔31之末端上及基板12之背面側上限制暗電流而不降低垂直閘極電極28中信號電荷之轉移效率。
2.　第二實施例
描述製造根據本揭示內容之一第二實施例之一固態成像裝置之一方法。本實施例中所形成之固態成像裝置之整體組態及截面組態與圖1及圖2相同且僅描述製造方法。
圖8至圖10係展示製造根據本實施例之固態成像裝置之方法之一製程之圖。
本實施例係使用SOI基板36作為一基板之一實例。
首先，如圖8A所示，在矽基板36上提供具有透過作為氧化矽層之BOX層36c形成之n型單晶矽層36a之SOI基板36。單晶層36a為其中形成一光二極體PD或一像素電晶體之一層且厚度為光二極體PD所需，舉例而言，3 μm至5 μm。藉由離子注入p型雜質至SOI基板36之單晶矽層36a中而形成p型井區域37。隨後，在形成通孔31之區域中，藉由離子注入p型雜質從單晶矽層36a之表面至BOX層36b形成p型半導體區域23，即寬於所形成之通孔31之區域。此外，藉由圍繞p型半導體區域23離子注入n型雜質而形成一通道形成層22。
接下來，如圖8B所示，在p型半導體區域23之中心部分上從單晶矽層36a之表面開始在深度方向上藉由乾式蝕刻形成一孔38。孔38為圖2之通孔31且係形成在深處使得曝露BOX層36b。
接下來，如圖8C所示，在孔38之底部及內壁上形成閘極絕緣膜24且隨後藉由嵌入一電極材料形成作為嵌入垂直閘極電極28之單晶矽層36a(對應於本揭示內容之基板)中之一部分之嵌入部分28a。
隨後，如圖9A所示，類似於第一實施例之圖4A至圖5A之製程，在單晶矽層36a之表面上之所要區域中形成一垂直電晶體Tra、一表面型電晶體Trb、及一導線層25。
接下來，如圖9B所示，將(舉例而言)作為矽基板之一支撐基板30接合至導線層25上並將SOI基板36翻轉。此外，藉由使用CMP、乾式蝕刻、或濕式蝕刻移除SOI基板36之背面側上之矽基板36c。
接下來，如圖10所示，藉由移除形成在嵌入部分28a之底部上之BOX層36b、單晶矽層36a及閘極絕緣膜24而曝露垂直閘極電極28之嵌入部分28a。因此，孔38變為從單晶矽層36a之表面側穿過背面側形成之通孔31。
雖然可藉由單個製程移除BOX層36b，但是可藉由在量測BOX層36b之剩餘膜量的同時移除BOX層36b而將BOX層36b精確地移除至垂直閘極電極28之嵌入部分28a之底部。舉例而言，在第一製程中，將BOX層36b之剩餘膜量移除至約50 nm至500 nm且移除BOX層36b直至嵌入部分28a曝露在第二製程中。在本情況中，亦可使用上述濕式蝕刻、乾式蝕刻及CMP。
此外，當透過兩個製程移除BOX層36b時，藉由使用(舉例而言)具有5%至50% HF濃度之蝕刻劑執行第一濕式蝕刻且藉由使用具有0.1%至10% HF濃度之蝕刻劑執行第二濕式蝕刻。因此，可藉由使用快速蝕刻移除BOX層36b至預定深度及用慢蝕刻移除BOX層36b而精確地移除BOX層36b。
隨後，藉由與第一實施例之圖6A及圖7相同之製程完成圖2所示之固態成像裝置。
根據製造根據本實施例之一固態成像裝置之方法，可藉由對單晶矽層36a進行鑽孔而形成變為通孔31之一孔38，以SOI基板36之BOX層36b作為一止擋層。因此，可降低垂直閘極電極28之嵌入部分28a之像素之不均勻性。
此外，可達成與第一實施例相同之效果。
3.　第三實施例
描述製造根據本揭示內容之一第三實施例之固態成像裝置及製造固態成像裝置之一方法。圖11展示根據本實施例之一固態成像裝置40之一示意截面組態。為對應於圖2之部分賦予與圖11相同之元件符號且不提供重複描述。此外，根據本實施例之固態成像裝置40之整體組態與圖1相同且不提供重複描述。
3-1.　主要零件之組態
如圖11所示，在根據本實施例之固態成像裝置40中，一垂直閘極電極28之一嵌入部分28a之底部係形成為低於一通孔31中之一基板之背面側(本實施例中之SOI基板36之單晶矽層36a)。
3-2.　製造方法
根據本實施例之固態成像裝置40之製程係展示在圖12及圖14中。為對應於圖8至圖10之部分賦予與圖12至圖14相同之元件符號且不提供重複描述。
首先，如圖12A所示，在矽基板36c上提供具有透過作為氧化矽層之一BOX層36b形成之n型單晶矽層36a之SOI基板。單晶矽層36a係形成一光二極體PD或一像素電晶體且厚度小於光二極體PD所需之厚度之一層。藉由離子注入p型雜質至SOI基板36之單晶矽層36a中而形成p型井區域37。隨後，藉由在形成通孔31之區域中離子注入p型雜質而形成p型半導體區域23。p型半導體區域23為寬於通孔31(其在隨後製程中形成)之直徑之一區域，且p型半導體區域23係形成在一深度上，其中至少從單晶矽層36a之表面形成一垂直閘極電極28之一嵌入部分28a。此外，藉由圍繞p型半導體區域23離子注入n型雜質而形成一通道形成層22。
接下來，如圖12B所示，藉由在p型半導體區域23之中心部分上從單晶矽層36a之表面開始在深度方向上乾式蝕刻而形成一孔42。
孔42係藉由圖11之通孔31形成且係形成為深至未到達BOX層36b且BOX層36b上之單晶矽層36a係形成在50 nm至500 nm之深度上。
接下來，如圖12C所示，在孔42之底部及內圓周表面上形成閘極絕緣膜24且隨後藉由嵌入一電極材料形成作為嵌入垂直閘極電極28之單晶矽層36a中之一部分之嵌入部分28a。
隨後，如圖13A所示，類似於第一實施例之圖4A至圖5A之製程，在單晶矽層36a之表面上之一所要區域中形成一垂直電晶體Tra、一表面型電晶體Trb及一導線層25。
接下來，如圖13B所示，將(舉例而言)作為矽基板之一支撐基板30接合至導線層25上並將SOI基板36翻轉。此外，藉由使用CMP、乾式蝕刻、或濕式蝕刻移除SOI基板36之背面側上之矽基板36c。
接下來，如圖14B所示，藉由使用CMP、乾式蝕刻、或濕式蝕刻移除BOX層36b。藉由與第二實施例相同之製程移除BOX層36b。
接下來，如圖14B所示，藉由從單晶矽層36a之背面朝向表面側執行乾式蝕刻而形成曝露嵌入部分28a之底部之一背面孔39。因此，連接孔42與背面孔39且穿過單晶矽層36a形成通孔31。決定距離單晶矽層36a之背面側之深度(其中形成背面孔39)未到達沿著垂直閘極電極28之嵌入部分28a形成之通道形成層22上當電荷轉移時作為一實際通道之區域。
接下來，如圖15所示，形成具有固定負電荷之一電荷固定膜17以在背面孔39被填充時覆蓋單晶矽層36a之整個背面。
隨後，藉由與第一實施例之圖6A及圖7相同之製程完成圖11所示之固態成像裝置40。
在根據本實施例之固態成像裝置40中，由於可提供至與垂直閘極電極28之嵌入部分28a之底部接觸之電荷固定膜17之大厚度，故可進一步增大異常產生在嵌入部分28a之底部之載子之釘紮效果。此外，可達成與第一實施例相同之效果。
4.　第四實施例
描述根據本揭示內容之一第四實施例之一固態成像裝置。圖16係根據本實施例之一固態成像裝置50之一示意截面組態圖。為對應於圖12之部分賦予與圖16相同之元件符號且不提供重複描述。
如圖16所示，根據本實施例之固態成像裝置50包含從一基板12之背面側開始在深度方向上按順序依序形成之第一光二極體至第三光二極體PD1、PD2及PD3。此外，提供對應於第一光二極體至第三光二極體PD1、PD2及PD3之第一轉移電晶體至第三轉移電晶體Tr1、Tr2及Tr3。
藉由形成在基板12之背面側上之p型半導體區域16與接觸p型半導體區域16之n型半導體區域51之間之pn接合實施第一光二極體PD1。n型半導體區域51為累積由第一光二極體PD1所產生之信號電荷之一電荷累積區域。此外，p型半導體區域16具有限制基板之背面側上所產生之暗電流之功能。在相距基板12之光入射表面0.1 μm至0.4 μm之深度形成第一光二極體PD1且在第一光二極體PD1中主要光電轉換具有藍光波長之光。
藉由作為第一光二極體PD1之一電荷累積區域之n型半導體區域52下方之p型半導體區域58與形成在p型半導體區域58下方之n型半導體區域52之間之pn接合實施第二光二極體PD2。n型半導體區域52係累積第二光二極體PD2所產生之信號電荷之一電荷累積區域。此外，p型半導體區域58可藉由p型井區域13實施或藉由單獨離子注入形成。p型半導體區域58亦作為第一光二極體PD1與第二光二極體PD2之間之一分隔區域。此外，在第二光二極體PD2中，藉由從基板12之表面跨第二光二極體PD2之n型半導體區域52垂直形成之n型半導體區域而形成一電荷轉移路徑52a。此外，在電荷轉移路徑52a上之基板12之表面上形成限制暗電流之p型半導體區域53。在相距基板12之光入射表面0.4 μm至0.8 μm之深度形成第二光二極體PD2且在第二光二極體PD2中主要光電轉換具有綠光波長之光。
藉由形成在n型半導體區域52下方之p型半導體區域59、形成在p型半導體區域59下方之n型半導體區域54與形成在基板12之表面側上之p型半導體區域55之間之pn接合實施第三光二極體PD3。n型半導體區域54係累積由第三光二極體PD3所產生之信號電荷之一電荷累積區域。此外，p型半導體區域59可藉由p型井區域13實施或藉由單獨離子注入形成。p型半導體區域59亦作為第二光二極體PD2與第三光二極體PD3之間之一分隔區域。在相距基板12之光入射表面0.8 μm至2.5 μm之深度形成第三光二極體PD3且在第三光二極體PD3中主要光電轉換具有紅光波長之光。
此外，形成在基板12之表面側上之p型半導體區域55限制基板12之介面上所產生之暗電流。
第一轉移電晶體Tr1係由穿過基板12形成之通孔31上所形成之一垂直閘極電極28及在鄰近於垂直閘極電極28之基板12之表面側上所形成之一浮動擴散區域FD1組成。即藉由一垂直電晶體實施第一轉移電晶體Tr1。在第一轉移電晶體Tr1中，藉由施加所要電壓至垂直閘極電極28透過形成在通道形成層22上之一通道將第一光二極體PD1中所累積之信號電荷讀出至浮動擴散區域FD1中。
第二轉移電晶體Tr2係由鄰近於基板12之表面側上之電荷轉移路徑52a之區域中所形成之一浮動擴散區域FD2及穿過基板12之表面上之閘極絕緣膜24而形成之一表面型閘極電極56組成。即藉由一表面型電晶體實施第二轉移電晶體。在第二轉移電晶體Tr2中，藉由施加所要電壓至表面型閘極電極56而透過電荷轉移路徑52a將第二光二極體PD2中所累積之信號電荷讀出至浮動擴散區域FD2中。
第三轉移電晶體Tr3係由鄰近於基板12之表面側上之第三光二極體PD3之區域中所形成之一浮動擴散區域FD3及穿過基板12之表面上之閘極絕緣膜24形成之一表面型閘極電極57組成。即藉由一表面型電晶體實施第三轉移電晶體。在第三轉移電晶體Tr3中，藉由施加所要電壓至表面型閘極電極57而將第三光二極體PD3中所累積之信號電荷讀出至浮動擴散區域FD3中。
可藉由與第一實施例相同、與在基板12之深度方向上形成第一光二極體至第三光二極體PD1、PD2及PD3之製程不同之製程形成根據本實施例之固態成像裝置50。
在本實施例中，可藉由在基板12之深度方向上所形成之第一光二極體至第三光二極體PD1、PD2及PD3將在基板12之垂直方向上行進在基板12之背面側上之入射光分散成紅色(R)、綠色(G)及藍色(B)中。因此，可有效地使用像素區域。此外，由於可在基板12中分散光，故無需在基板12之光入射側上形成一彩色濾光片層。因此，光未在彩色濾光片層中被吸收且靈敏度被改良。
此外，藉由在基板12之深度方向上所嵌入之垂直閘極電極28讀出形成在基板之最內部背面側上之第一光二極體PD1中所累積之信號電荷，使得無需形成藉由基板12中之一雜質擴散層實施之一電荷轉移路徑。因此，在基板12之背面側上，可增加基板12之背面側上所形成之光二極體之飽和電荷Qs之數量，而不減小歸因於電荷轉移路徑之形成而形成光二極體之區域。
此外，可達成與第一實施例相同之效果。
5.　第五實施例
描述根據本揭示內容之一第五實施例之一固態成像裝置。圖17係根據本實施例之一固態成像裝置60之一示意截面組態圖。為對應於圖2之部分賦予與圖17相同之元件符號且不提供重複描述。
如圖17所示，根據本實施例之固態成像裝置60包含從一基板12之背面側開始在深度方向上按順序依序形成之第一光二極體及第二光二極體PD1及PD2。此外，提供對應於第一光二極體及第二光二極體PD1及PD2之第一轉移電晶體及第二轉移電晶體Tra1及Tra2。
藉由形成在基板12之背面側上之p型半導體區域16與接觸p型半導體區域16之n型半導體區域61與形成在n型半導體區域61下方之p型半導體區域62之間之pn接合實施第一光二極體PD1。n型半導體區域61係累積由第一光二極體PD1所產生之信號電荷之一電荷累積區域。此外，p型半導體區域16具有限制基板之背面側上所產生之暗電流之功能。此外，形成在n型半導體區域61下方之p型半導體區域62亦作為形成在第一光二極體PD1下方之第二光二極體PD2之間之一區域。
藉由形成在第一光二極體PD1下方之n型半導體區域63與形成在基板12之表面側上之p型半導體區域64之間之pn接合實施第二光二極體PD2。n型半導體區域63係累積第二光二極體PD2所產生之信號電荷之一電荷累積區域。此外，p型半導體區域64具有限制基板12之表面上所產生之暗電流之功能。
第一轉移電晶體Tra1係由穿過基板12所形成之通孔31中所形成之一垂直閘極電極28及形成在基板12之表面上之一浮動擴散區域FD2組成。即第一轉移電晶體Tra1變為一垂直電晶體。第一轉移電晶體Tra1之垂直閘極電極28之通道形成層22係形成為接觸作為第一光二極體PD1之一電荷累積區域之n型半導體區域61。在第一轉移電晶體Tra1中，當施加所要電壓至垂直閘極電極28時，第一光二極體PD1之n型半導體區域61中所累積之信號電荷被轉移至第一浮動擴散區域FD1中。
第二轉移電晶體Tra2係由穿過基板12所形成之通孔31中所形成之一垂直閘極電極28及形成在基板12之表面上之一浮動擴散區域FD2組成。即第二轉移電晶體Tra2變為一垂直電晶體。第二轉移電晶體Tra2之垂直閘極電極28之一通道形成層22係形成為接觸作為第二光二極體PD2之一電荷累積區域之n型半導體區域63。在第二轉移電晶體Tra2中，當施加所要電壓至垂直閘極電極28時，第二光二極體PD2之n型半導體區域63中所累積之信號電荷被轉移至第二浮動擴散區域FD2中。
可藉由與第一實施例相同、與在基板12之深度方向上形成第一光二極體及第二光二極體PD1及PD2之製程不同之製程形成根據本實施例之固態成像裝置60。在本情況中，可形成第一轉移電晶體及第二轉移電晶體Tra1及Tra2之垂直電晶體以分別對應於光二極體。
在根據本實施例之固態成像裝置60中，可用形成在基板12之深度方向上之第一光二極體及第二光二極體PD1及PD2垂直分散光。雖然形成兩層光二極體作為圖16之實例，但是可形成兩層或更多層之光二極體並垂直分散光。舉例而言，當在基板12中垂直形成RGB光分散時，可能不會形成一彩色濾光片層。
此外，在本實施例中，由藉由垂直電晶體實施之第一轉移電晶體及第二轉移電晶體Tra1及Tra2讀出在基板12之不同深度上所形成之第一光二極體及第二光二極體PD1及PD2之信號電荷。因此，無需形成用於將信號電荷轉移至基板12之表面側之一電荷轉移路徑且可擴大一光二極體區域。
在根據本實施例之固態成像裝置60中，藉由具有穿過基板12所形成之通孔31上所形成之垂直閘極電極28之垂直電晶體實施第一轉移電晶體及第二轉移電晶體Tra1及Tra2。因此，即使在深度方向上形成複數層光二極體，仍可用相同製程形成轉移電晶體，因為其可在製程中在相同深度上形成孔(通孔31)，使得可降低製造之不均勻性。
此外，可達成與第一實施例相同之效果。
本揭示內容不限於偵測並拍攝可見光之入射量之分佈之一影像之一固態成像裝置且可應用於拍攝紅外光、X射線、顆粒及類似物之入射量之分佈之一影像之一固態成像裝置。此外，在廣義意義下，本揭示內容可應用於固態成像裝置(偵測物理量分佈之裝置)，諸如取得其他物理量(諸如壓力或容量)之分佈之一影像之一指紋偵測感測器。
此外，本揭示內容之實施例不限於上述第一至第五實施例且可以各種方式改變。此外，在上述實例中，其描述實施n通道MOS電晶體時的情況，但是可實施p通道MOS電晶體。對於p型MOS電晶體，圖式中的導電類型倒轉。
此外，本揭示內容不限於藉由沿著諸列依序掃描一像素單元中之單位像素而從單位像素中讀出像素信號之一固態成像裝置。
本揭示內容可應用於在一像素單元中選擇一預定像素並從像素單元中之對應的所選擇像素中讀出一信號之X-Y位址型固態成像裝置。
此外，固態成像裝置可為具有成像功能之一單晶片型或一模組型，其中封裝一像素單元及一信號處理單元或一光學系統。
此外，本揭示內容不限於一固態成像裝置且可應用於一成像裝置。成像裝置意指一相機系統(諸如數位相機或視訊相機)或具有成像功能之一電子設備(諸如行動電話)。此外，成像裝置亦可實施為安裝在一電子設備中之一模組型，即如相機模組型。
6.　第六實施例：電子設備
描述根據本揭示內容之一第六實施例之一電子設備。圖18係展示根據本揭示內容之一第六實施例之一電子設備200之主要零件之一示意截面組態圖。
根據本實施例之電子設備200為當將本揭示內容之第一實施例之固態成像裝置1用作電子設備(相機)時之一實施例。
根據本實施例之電子設備200包含一固態成像裝置1、一光學透鏡210、一快門機構211、一驅動電路212、及一信號處理電路213。
光學透鏡210使用來自一物件之一影像光(入射光)在固態成像裝置1之一影像表面上形成一影像。因此，按預定間隔在固態成像裝置1中累積對應信號電荷。
快門機構211控制照射及阻擋行進至固態成像裝置1之光之週期。
驅動電路212供應控制固態成像裝置1之傳輸操作及快門機構211之快門操作之驅動信號。藉由供應自驅動電路212之驅動信號(時序信號)執行固態成像裝置1之信號傳輸。信號處理單元213執行多種信號處理。將經歷信號處理之視訊信號儲存在儲存媒體(諸如記憶體)中或輸出至一監視器。
在根據本實施例之電子設備200之固態成像裝置1中，形成像素之一基板之背面側及形成一垂直閘極電極之一通孔之內部之一部分係塗佈有具有固定負電荷之一電荷固定膜，使得防止白點之產生及改良影像品質。
配備固態成像裝置1之電子設備200不限於一相機且可應用於成像裝置，諸如數位相機及行動裝置(諸如行動電話)之相機模組。
雖然在本實施例中將固態成像裝置1用於一電子設備，但是可使用藉由上述第二至第五實施例所製造之固態成像裝置。
本揭示內容含有在2010年10月7日向日本專利局申請的日本優先權專利申請案JP 2010-227757中揭示的相關標的，該案之全文以引用的方式併入本文中。
熟習此項技術者應瞭解可取決於設計要求及其他因素發生各種修飾、組合、子組合及變更，只要它們在隨附申請專利範圍或其等效物之範疇內。
1．．．固態成像裝置
1M．．．導線
2．．．像素
2M．．．導線
3．．．成像區域
3M．．．導線
4．．．垂直驅動電路
5．．．行信號處理電路
6．．．水平驅動電路
7．．．輸出電路
8．．．控制電路
9．．．垂直信號線
10．．．水平信號線
11．．．基板
12．．．基板
13．．．第二導電型井區域
14．．．n型半導體區域
15．．．p型半導體區域
16．．．p型半導體區域
17．．．電荷固定膜
18．．．光屏蔽膜
19．．．平坦化膜
20．．．彩色濾光片層
21．．．晶片上透鏡
22．．．通道形成層
23．．．p型半導體區域
24．．．閘極絕緣膜
25．．．導線層
26．．．層間絕緣膜
27．．．接觸部分
28．．．垂直閘極電極
28a．．．嵌入部分
28b．．．延伸部分
29．．．源極/汲極區域
30．．．支撐基板
31．．．通孔
31a．．．孔
32．．．表面型閘極電極
35．．．p型半導體區域
36．．．基板/SOI基板
36a．．．n型單晶矽層
36b．．．BOX層
36c．．．BOX層/矽基板
37．．．p型井區域
38．．．孔
40．．．固態成像裝置
42．．．孔
50．．．固態成像裝置
51．．．n型半導體區域
52．．．n型半導體區域
52a．．．電荷轉移路徑
53．．．p型半導體區域
54．．．n型半導體區域
55．．．p型半導體區域
56．．．表面型閘極電極
57．．．表面型閘極電極
58．．．p型半導體區域
59．．．p型半導體區域
60．．．固態成像裝置
61．．．n型半導體區域
62．．．p型半導體區域
63．．．n型半導體區域
64．．．p型半導體區域
100．．．固態成像裝置
101．．．基板
102．．．閘極絕緣膜
103．．．垂直閘極電極
104．．．垂直閘極電極
105．．．固態成像裝置
106．．．基板
107．．．閘極絕緣膜
108．．．垂直閘極電極
200．．．電子設備
210．．．光學透鏡
211．．．快門機構
212．．．驅動電路
213．．．信號處理電路
a．．．虛線
FD．．．浮動擴散區域
FD1．．．浮動擴散區域
FD2．．．浮動擴散區域
FD3．．．浮動擴散區域
L．．．光
PD．．．光二極體
PD1．．．第一光二極體
PD2．．．第二光二極體
PD3．．．第三光二極體
Tra．．．垂直電晶體
Tra1．．．第一轉移電晶體
Tra2．．．第二轉移電晶體
Trb．．．表面型電晶體
Tr1．．．第一轉移電晶體
Tr2．．．第二轉移電晶體
Tr3．．．第三轉移電晶體
圖1係展示根據本揭示內容之一第一實施例之一固態成像裝置之整體之一示意組態圖。
圖2係展示根據本揭示內容之第一實施例之固態成像裝置之主要零件之一示意截面組態圖。
圖3A、圖3B及圖3C係展示製造根據本揭示內容之第一實施例之固態成像裝置之一方法之製程圖(1至3)。
圖4A及圖4B係展示製造根據本揭示內容之第一實施例之固態成像裝置之方法之製程圖(4及5)。
圖5A及圖5B係展示製造根據本揭示內容之第一實施例之固態成像裝置之方法之製程圖(6及7)。
圖6A及圖6B係展示製造根據本揭示內容之第一實施例之固態成像裝置之方法之製程圖(8及9)。
圖7係展示製造根據本揭示內容之第一實施例之固態成像裝置之方法之一製程圖(10)。
圖8A、圖8B及圖8C係展示製造根據本揭示內容之一第二實施例之一固態成像裝置之一方法之製程圖(1至3)。
圖9A及圖9B係展示製造根據本揭示內容之第二實施例之固態成像裝置之方法之製程圖(4及5)。
圖10係展示製造根據本揭示內容之第二實施例之固態成像裝置之方法之一製程圖(6)。
圖11係展示根據本揭示內容之一第三實施例之一固態成像裝置之主要零件之一示意截面組態圖。
圖12A、圖12B及圖12C係展示製造根據本揭示內容之第三實施例之一固態成像裝置之一方法之製程圖(1至3)。
圖13A及圖13B係展示製造根據本揭示內容之第三實施例之固態成像裝置之方法之製程圖(4及5)。
圖14A及圖14B係展示製造根據本揭示內容之第三實施例之固態成像裝置之方法之製程圖(6及7)。
圖15係展示製造根據本揭示內容之第三實施例之固態成像裝置之方法之一製程圖(8)。
圖16係展示根據本揭示內容之一第四實施例之一固態成像裝置之主要零件之一示意截面組態圖。
圖17係展示根據本揭示內容之一第五實施例之一固態成像裝置之主要零件之一示意截面組態圖。
圖18係展示根據本揭示內容之一第六實施例之一電子設備之一示意截面組態圖。
圖19係相關技術之一固態成像裝置(1)之一示意截面組態圖。
圖20係相關技術之一固態成像裝置(2)之一示意截面組態圖。
1．．．固態成像裝置
1M．．．導線
2M．．．導線
3M．．．導線
12．．．基板
13．．．第二導電型井區域
14．．．n型半導體區域
15．．．p型半導體區域
16．．．p型半導體區域
17．．．電荷固定膜
18．．．光屏蔽膜
19．．．平坦化膜
20．．．彩色濾光片層
21．．．晶片上透鏡
22．．．通道形成層
23．．．p型半導體區域
24．．．閘極絕緣膜
25．．．導線層
26．．．層間絕緣膜
27．．．接觸部分
28．．．垂直閘極電極
28a．．．嵌入部分
28b．．．延伸部分
29．．．源極/汲極區域
30．．．支撐基板
31．．．通孔
32．．．表面型閘極電極
35．．．p型半導體區域
L．．．光
PD．．．光二極體
Tra．．．垂直電晶體
Trb．．．表面型電晶體

Claims (13)

  1. 一種固態成像裝置，其包括：一基板；在該基板中之一光電轉換單元，其根據所接收之光量產生信號電荷；一通孔，其從該基板之一正面側延伸穿過該基板至該基板之一背面側；在該通孔中之一垂直閘極電極；在該通孔之該垂直閘極電極與一內圓周表面之間的一閘極絕緣膜，當施加一電位至該垂直閘極電極時，該垂直閘極電極允許一讀出部分讀出該光電轉換單元所產生之該等信號電荷；及一具有固定負電荷之電荷固定膜，其覆蓋該基板之該背面側及該基板之該背面側處之該通孔之該內圓周表面之一部分，使得該電荷固定膜係在該垂直閘極電極之一末端部分與該基板之該背面側處之該通孔之該內圓周表面之該部分之間。
  2. 如請求項1之固態成像裝置，其中在該基板中，在來自該光電轉換單元之該讀出部分處沿著該垂直閘極電極形成一通道形成層。
  3. 如請求項1之固態成像裝置，其進一步包括該電荷固定膜上之絕緣膜之一層或複數層。
  4. 如請求項1之固態成像裝置，其中該電荷固定膜具有堆疊兩種或更多種之層之一結構。
  5. 如請求項1之固態成像裝置，其中該光電轉換單元包含在該基板之一深度方向上所形成之複數層光二極體。
  6. 一種製造一固態成像裝置之方法，其包括：從一基板之一正面側朝向一背面側在一所要深度處形成一孔；藉由穿過一閘極絕緣膜將一電極材料嵌入至該孔中而形成導致形成一垂直閘極電極，其在該基板之該正面側處之一讀出部分讀出該光電轉換單元中所累積之該等信號電荷；穿過一層間絕緣膜在該基板之該正面側上形成堆疊複數層導線之一導線層；在將一支撐基板接合至該導線層上後翻轉該基板；移除在一預定深度處形成在該通孔中之該閘極絕緣膜，同時藉由減小該基板之厚度直至該孔穿過該基板之該背面側而形成一通孔；及形成具有固定負電荷之一電荷固定膜，其覆蓋該基板之背面側及該基板之該背面側處之該通孔之一內圓周表面之一部分，使得該電荷固定膜在該垂直閘極電極之一末端部分與該基板之該背面側處之該通孔之該內圓周表面之該部分之間，同時填充該閘極絕緣膜被移除之該通孔。
  7. 如請求項6之方法，其中該基板為一塊體基板。
  8. 如請求項6之方法，其中該基板為一SOI基板，其具有穿過一矽基板上之一層氧化矽層形成之一層單晶矽層。
  9. 如請求項8之方法，其中該通孔係形成在深處使得該氧化矽層從該單晶矽層之表面曝露。
  10. 如請求項6之方法，其中藉由濕式蝕刻執行減小該基板之厚度數次。
  11. 如請求項6之方法，其中在形成該電荷固定膜後在該電荷固定膜上進一步形成一或複數層絕緣膜。
  12. 如請求項6之方法，其中該電荷固定膜具有堆疊兩種或更多種之層之一結構。
  13. 一種電子設備，其包括：一光學透鏡；一固態成像裝置，其具有(a)一基板，(b)在該基板中之一光電轉換單元，其根據所接收之光量產生信號電荷，(c)一通孔，其係從該基板之一正面側延伸穿過該基板至一背面側(d)在該通孔中之一垂直閘極電極，(e)在該垂直閘極電極與該通孔之一內圓周表面之間之一閘極絕緣膜，當施加一電位置該垂直閘極電極時，該垂直閘極電極允許一讀出部分讀出該光電轉換單元所產生之該等信號電荷，及(f)一具有固定負電荷之電荷固定膜，其覆蓋該基板之該背面側及該基板之該背面側處之該通孔之該內圓周表面之一部分，使得該電荷固定膜在該垂直閘極電極之一末端部分與該基板之該背面側處之該通孔之該內圓周表面之該部分之間；及一信號處理電路，其處理輸出自該固態成像裝置之一輸出信號。
TW100132723A 2010-10-07 2011-09-09 固態成像裝置，製造固態成像裝置之方法及電子設備 TWI467748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227757A JP5581954B2 (ja) 2010-10-07 2010-10-07 固体撮像装置、固体撮像装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
TW201222799A TW201222799A (en) 2012-06-01
TWI467748B true TWI467748B (zh) 2015-01-01

Family

ID=45924849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132723A TWI467748B (zh) 2010-10-07 2011-09-09 固態成像裝置，製造固態成像裝置之方法及電子設備

Country Status (5)

Country Link
US (2) US8624306B2 (zh)
JP (1) JP5581954B2 (zh)
KR (4) KR101900102B1 (zh)
CN (1) CN102446935B (zh)
TW (1) TWI467748B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130106978A (ko) * 2012-03-21 2013-10-01 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6079502B2 (ja) 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6465545B2 (ja) 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP2015079848A (ja) * 2013-10-17 2015-04-23 シナプティクス・ディスプレイ・デバイス株式会社 表示装置駆動用半導体集積回路装置
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6387743B2 (ja) * 2013-12-16 2018-09-12 株式会社リコー 半導体装置および半導体装置の製造方法
KR20150077528A (ko) * 2013-12-27 2015-07-08 에스케이하이닉스 주식회사 트랜지스터 및 그의 제조 방법과 이를 포함하는 이미지센서
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6300662B2 (ja) * 2014-06-20 2018-03-28 オリンパス株式会社 半導体装置および半導体装置の製造方法
KR102268712B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
US10686001B2 (en) * 2015-09-30 2020-06-16 Nikon Corporation Image sensor and image-capturing device
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
KR102465576B1 (ko) 2016-03-29 2022-11-11 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP7005886B2 (ja) 2016-03-31 2022-01-24 ソニーグループ株式会社 固体撮像素子、および電子機器
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
KR102569811B1 (ko) * 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP6911767B2 (ja) * 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102563588B1 (ko) 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US10777594B2 (en) * 2016-12-01 2020-09-15 Sony Semiconductor Solutions Corporation Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN109155325A (zh) * 2017-03-22 2019-01-04 索尼半导体解决方案公司 摄像装置和信号处理装置
CN111226318A (zh) * 2017-11-09 2020-06-02 索尼半导体解决方案公司 摄像器件和电子设备
US11942502B2 (en) 2018-02-01 2024-03-26 Sony Semiconductor Solutions Corporation Solid-state imaging device, method for manufacturing the same, and electronic apparatus
JP2019145544A (ja) * 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2019176089A (ja) * 2018-03-29 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
TW201942615A (zh) 2018-04-04 2019-11-01 日商索尼半導體解決方案公司 攝像裝置
KR102643624B1 (ko) * 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
US11955502B2 (en) 2018-09-11 2024-04-09 Sony Semiconductor Solutions Corporation Solid-state image sensor to reduce display unevenness of a captured image
US10790326B2 (en) 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102663642B1 (ko) * 2019-02-28 2024-05-08 삼성전자주식회사 지지 영역을 갖는 반도체 소자 및 그 형성 방법
US10957707B2 (en) 2019-04-23 2021-03-23 International Business Machines Corporation Vertical transistor based radiation dosimeter
TW202129936A (zh) * 2019-07-19 2021-08-01 日商索尼半導體解決方案公司 攝像裝置
EP4036617A4 (en) * 2019-09-26 2022-11-16 Sony Semiconductor Solutions Corporation IMAGING DEVICE
WO2021149380A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法、電子機器
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
KR20220132978A (ko) * 2021-03-24 2022-10-04 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062871A1 (en) * 2003-08-01 2005-03-24 Fuji Photo Film Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20080265352A1 (en) * 2007-04-03 2008-10-30 Sharp Kabushiki Kaisha Solid-state image capturing apparatus, method for manufacturing the same, and electronic information device
US20090189235A1 (en) * 2007-05-07 2009-07-30 Sony Corporation Solid-state imaging device, manufacturing method for the same, and imaging apparatus
US20090303371A1 (en) * 2008-06-09 2009-12-10 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256168A (ja) * 1988-04-06 1989-10-12 Matsushita Electron Corp 半導体装置及びその製造方法
JPH06283702A (ja) 1993-03-25 1994-10-07 Hamamatsu Photonics Kk 固体撮像装置
JP4337371B2 (ja) 2003-03-13 2009-09-30 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7541627B2 (en) 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
KR101531055B1 (ko) * 2007-10-11 2015-06-23 소니 주식회사 촬상 장치, 고체 촬상 장치, 및 그 제조방법
KR101541544B1 (ko) * 2007-12-26 2015-08-03 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP4862878B2 (ja) * 2008-10-30 2012-01-25 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5277880B2 (ja) * 2008-11-07 2013-08-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5131309B2 (ja) 2010-04-16 2013-01-30 ソニー株式会社 固体撮像装置、その製造方法および撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062871A1 (en) * 2003-08-01 2005-03-24 Fuji Photo Film Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20080265352A1 (en) * 2007-04-03 2008-10-30 Sharp Kabushiki Kaisha Solid-state image capturing apparatus, method for manufacturing the same, and electronic information device
US20090189235A1 (en) * 2007-05-07 2009-07-30 Sony Corporation Solid-state imaging device, manufacturing method for the same, and imaging apparatus
US20090303371A1 (en) * 2008-06-09 2009-12-10 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus

Also Published As

Publication number Publication date
CN102446935A (zh) 2012-05-09
TW201222799A (en) 2012-06-01
KR20190096322A (ko) 2019-08-19
KR20120036263A (ko) 2012-04-17
KR20180105603A (ko) 2018-09-28
US20140080252A1 (en) 2014-03-20
US9040343B2 (en) 2015-05-26
JP2012084610A (ja) 2012-04-26
KR20200085704A (ko) 2020-07-15
KR102135529B1 (ko) 2020-07-17
KR102013071B1 (ko) 2019-08-21
CN102446935B (zh) 2016-08-03
US20120086845A1 (en) 2012-04-12
US8624306B2 (en) 2014-01-07
JP5581954B2 (ja) 2014-09-03
KR102279288B1 (ko) 2021-07-20
KR101900102B1 (ko) 2018-09-18

Similar Documents

Publication Publication Date Title
TWI467748B (zh) 固態成像裝置，製造固態成像裝置之方法及電子設備
US11849081B2 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102664494B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
US11056524B2 (en) Image pickup device, method of manufacturing image pickup device, and electronic apparatus
US8736727B2 (en) Solid-state imaging device and method for manufacturing the same, and electronic apparatus and camera module
JP2011216639A (ja) 固体撮像装置及び電子機器
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
KR102426810B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기