TWI467557B - 電壓補償電路及其操作方法 - Google Patents

電壓補償電路及其操作方法 Download PDF

Info

Publication number
TWI467557B
TWI467557B TW101127064A TW101127064A TWI467557B TW I467557 B TWI467557 B TW I467557B TW 101127064 A TW101127064 A TW 101127064A TW 101127064 A TW101127064 A TW 101127064A TW I467557 B TWI467557 B TW I467557B
Authority
TW
Taiwan
Prior art keywords
voltage
signal
gate
circuit
display device
Prior art date
Application number
TW101127064A
Other languages
English (en)
Other versions
TW201405530A (zh
Inventor
Sheng Chiun Lin
Original Assignee
Upi Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Upi Semiconductor Corp filed Critical Upi Semiconductor Corp
Priority to TW101127064A priority Critical patent/TWI467557B/zh
Priority to CN201210350649.7A priority patent/CN103578393B/zh
Priority to US13/784,837 priority patent/US9269326B2/en
Publication of TW201405530A publication Critical patent/TW201405530A/zh
Application granted granted Critical
Publication of TWI467557B publication Critical patent/TWI467557B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

電壓補償電路及其操作方法
本發明是有關於一種電壓補償技術，且特別是有關於一種應用在顯示裝置中的電壓補償電路及其操作方法。
圖1為習知利用面板閘極驅動電路(Gate in panel，GIP)技術之顯示裝置的功能方塊示意圖。這個顯示裝置10包括時序控制器TCON、電源管理積體電路(PMIC)、電壓位準移位器(Level Shift，LS)、面板閘極驅動電路20、源極驅動器SD1、SD2、…、SDN與面板30，且面板閘極驅動電路20設置在面板30上。時序控制器TCOM控制面板閘極驅動電路20的運作，並且逐一驅動每一條掃描線的畫素。面板閘極驅動電路20的閘極驅動器是利用薄膜電晶體(Thin Film Transistor，TFT)所製作而成，以取代原本由矽半導體元件製成的閘極驅動器，但TFT元件製成的閘極驅動電路在低溫時表現不佳。
另外，對於TFT元件製成的面板閘極驅動電路20在常溫下的特性也會隨時間改變。例如，在面板30上半部的掃描線的閘極脈波訊號是一個完整的脈波，但是在面板30下半部的掃描線的閘極脈波訊號受到電容效應或其他的因素，並不是一個完整的脈波，而這不完整的脈波會影響顯示品質。
目前各大面板廠解決上述低溫情況的作法是在顯示 裝置10配置熱敏電阻RNTC、電阻R1和R2，其中串聯的電阻R1和R2耦接於工作電壓VDD與接地之間且熱敏電阻RNTC並聯於電阻R2的兩端。利用熱敏電阻RNTC產生溫度訊號VT並傳給電源管理積體電路(PMIC)，進而電源管理積體電路(PMIC)升高閘極電壓上的高準位。實際上每一個熱敏電阻存在不同程度的誤差，因此不易設計。又由於熱敏電阻在電路板上容易受到其他熱源的影響而導致誤判。
有鑑於此，本發明提出一種電壓補償電路與其操作方法，藉以解決先前技術所述及的問題。
本發明提出一種電壓補償電路，適用在顯示裝置。顯示裝置包括直流電壓轉換器、電壓位準移位器，且顯示裝置之面板上設置閘極驅動電路。電壓補償電路包括分壓單元、比較單元、時間計數單元以及處理單元。分壓單元耦接這些閘極驅動單元，且提供閘極分壓。比較單元耦接分壓單元，且接收閘極分壓與至少一預設參考電壓，以提供至少一個比較結果。時間計數單元耦接分壓單元。時間計數單元依據閘極分壓提供多個不同時間點的時間控制訊號。處理單元耦接比較單元與時間計數單元。處理單元根據這些時間控制訊號與比較結果來提供電壓參考訊號至電壓轉換器，從而使直流電壓轉換器據以調整關聯閘極驅動電路的輸出電壓。
在本發明的一實施例中，預設參考電壓包括第一預設參考電壓與第二預設參考電壓。
在本發明的一實施例中，比較單元包括第一比較器以及第二比較器。第一比較器具有第一輸入端、第二輸入端與第一輸出端，第一輸入端接收閘極分壓，第二輸入端接收第一預設參考電壓。第二比較器具有第三輸入端、第四輸入端與第二輸出端。第三輸入端接收第二預設參考電壓，第四輸入端接收閘極分壓。
在本發明的一實施例中，第一預設參考電壓小於該第二預設參考電壓。
在本發明的一實施例中，處理單元包括第一D型正反器以及第二D型正反器。第一D型正反器耦接第一輸出端與時間計數單元。第一D型正反器用來提供第一比較訊號。第二D型正反器耦接第二輸出端與時間計數單元。第二D型正反器用來提供第二比較訊號。
在本發明的一實施例中，時間計數單元分別提供這些時間控制訊號中的第一時間控制訊號與第二時間控制訊號至第一D型正反器與第二D型正反器。
在本發明的一實施例中，處理單元更包括控制邏輯電路、加減器、閂鎖電路以及數位類比轉換電路。控制邏輯電路接收並根據第一比較訊號與第二比較訊號來提供第一邏輯控制訊號與第二邏輯控制訊號。加減器耦接控制邏輯電路。閂鎖電路耦接加減器與時間計數單元，以提供數位訊號。數位類比轉換電路耦接閂鎖電路，根據數位訊號產 生電壓參考訊號。加減器根據第一邏輯控制訊號、第二邏輯控制訊號與數位訊號進行運算。
在本發明的一實施例中，閂鎖電路包括多個D型正反器。
在本發明的一實施例中，閂鎖電路根據這些時間控制訊號中的第三時間控制訊號與加減器的輸出訊號來產生數位訊號。
從另一觀點來看，本發明提出一種電壓補償方法，適用在顯示裝置，顯示裝置包括直流電壓轉換器、電壓準位移位器，且顯示裝置之面板上設置閘極驅動電路。電壓補償電路方法包括以下步驟。根據閘極分壓與至少一預設參考電壓提供至少一個比較結果。根據閘極分壓提供多個不同時間點的時間控制訊號。根據這些時間控制訊號與比較結果來提供電壓參考訊號至直流電壓轉換器，從而使直流電壓轉換器據以調整關聯閘極驅動電路的輸出電壓。
在本發明的一實施例中，根據閘極分壓提供多個不同時間點的時間控制訊號的步驟包括：提供第一時間控制訊號與第二時間控制訊號，並且第一時間控制訊號與第二時間控制訊號用來閂鎖比較結果。
在本發明的一實施例中，根據閘極分壓提供多個不同時間點的時間控制訊號的步驟更包括：提供第三時間控制訊號，並且第三時間控制訊號用來閂鎖上述電壓參考訊號在轉換成類比形式前的數位訊號。
基於上述，本發明非監控溫度，利用不同時間點判斷 閘極分壓的電壓情況，因此可以調整關聯閘極驅動電路的輸出電壓，可以改善TFT型式面板的性能隨時間劣化的問題。另一方面，本發明在顯示裝置中不使用熱敏電阻，可降低因熱敏電阻的開發難度，並可減少開發時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細參考本發明之實施例，並在附圖中說明所述實施例之實例。另外，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖2為依據本發明一實施例之電壓補償電路的架構示意圖。請參閱圖2。電壓補償電路100適用在顯示裝置。顯示裝置包括直流電壓轉換器150、時序控制器(TCON)180、電壓位準移位器190及面板160，其中面板160上還設置有閘極驅動電路170。
電壓補償電路100包括分壓單元110、比較單元120、時間計數單元130以及處理單元140。在一實施例中，比較單元120、時間計數單元130、處理單元140及直流電壓轉換器150可實施於電源管理積體電路(PMIC)200之一部份。
分壓單元110耦接電源管理積體電路200。電壓位準移位器190分別耦接電源管理積體電路200、時序控制器180及閘極驅動電路170，其中電壓位準移位器190接收來 自時序控制器180的較低準位的邏輯控制訊號，並接收來自直流電壓轉換器150所提供的電壓作為操作電壓，以藉由操作電壓來對較低準位的邏輯控制訊號進行電壓位準移位處理，以輸出至閘極驅動電路170。
分壓單元110耦接閘極驅動電路170，用以接收來自面板160的閘極脈波訊號VG，且提供閘極分壓Ginv。此閘極脈波訊號VG的低、高準位分別為VSS、VGH，而直流電壓轉換器150所輸出的輸出電壓VOUT會關聯到閘極脈波訊號VG的電壓準位，所以本發明實施例，可藉由調整輸出電壓VOUT來補償閘極脈波訊號VG的高準位VGH。
比較單元120耦接分壓單元110。比較單元120接收閘極分壓Ginv、預設參考電壓Vref20及/或預設參考電壓Vref80，用以提供比較結果SX。時間計數單元130耦接分壓單元110。時間計數單元130依據閘極分壓Ginv在上升緣/下降緣的電壓情況，提供多個不同時間點的時間控制訊號T1、T2、Tend。關於預設參考電壓Vref20及/或預設參考電壓Vref80、時間控制訊號T1、T2、Tend的實施方式將於後文做詳細的描述。
處理單元140耦接比較單元120與時間計數單元130。處理單元140根據這些時間控制訊號T1、T2、Tend與至少一個比較結果SX來提供電壓參考訊號Vref至直流電壓轉換器150。在閘極脈波訊號VG隨時間衰減的情況，直流電壓轉換器150可以根據電壓參考訊號Vref調整輸出 電壓VOUT，從而調整閘極脈波訊號VG的電壓準位。
接下來，將更詳細說明電壓補償電路。圖3為依據本發明另一實施例之電壓補償電路的電路方塊圖。圖4為電壓補償電路100A的時序圖。請合併參閱圖3和圖4。電壓補償電路100A是同樣基於圖2的電壓補償電路100架構。在本實施例中，分壓單元110包括電阻112與電阻114。分壓單元110耦接至顯示裝置的閘極驅動電路170，例如將面板160內最後一個驅動掃描線的閘極脈波訊號VG拉回電壓補償電路100A。在電阻112與電阻114的耦接之處可提供閘極分壓Ginv。
另外，根據分壓定理，由於電阻112和電阻114具有一定的比例關係，使得閘極分壓Ginv與閘極脈波訊號VG或輸出電壓VOUT也成一定的比例關係。
比較單元120包括比較器122與比較器124。比較器122的正輸入端接收閘極分壓Ginv，比較器122的負輸入端接收預設參考電壓Vref20。比較器124的正輸入端接收該預設參考電壓Vref80，比較器124的負輸入端接收閘極分壓Ginv。
一般而言，閘極脈波訊號VG的高準位VGH的初始參考值通常約為25V~30V，而低準位VSS的初始參考值通常約為-6V~-7V。在此實施例可將預設參考電壓Vref20設定在大約20%高準位的初始參考值，而預設參考電壓Vref80設定在大約80%高準位的初始參考，例如將預設參考電壓Vref20、Vref80分別設計在0.3V、1.5V。請注意， 本發明實施例的條件是，預設參考電壓Vref20需小於預設參考電壓Vref80。此外，預設參考電壓Vref20、Vref80的數值並不以此特例為限。
在閘極分壓Ginv在上升緣，當閘極分壓Ginv超過0V時，時間計數單元130開始根據閘極分壓Ginv來計數時間，並提供多個不同時間點的時間控制訊號T1、T2、Tend。例如，時間軸上有時間點A1~A8；當閘極分壓Ginv超過0.2V時，產生一個時間寬度為t1(時間點A1~A2或時間點A5~A6)的時間控制訊號T1，並產生另一個時間寬度為t2(時間點A1~A3或時間點A5~A7)的時間控制訊號T2，其中t1<t2。另外，可以依系統應用來設計時間控制訊號T1、T2的時間點。
處理單元140包括閘控D型正反器132、134。閘控D型正反器132的輸入端D耦接比較器122的輸出端，閘控D型正反器132的致能端E接收時間控制訊號T1。閘控D型正反器134的輸入端D耦接比較器124的輸出端，閘控D型正反器134的致能端E接收時間控制訊號T2。在時間控制訊號T1的致能下，閘控D型正反器132儲存比較器122的比較結果而提供比較訊號G1。而在時間控制訊號T2的致能下，閘控D型正反器134儲存比較器124的比較結果而提供比較訊號G2。
處理單元140還包括控制邏輯電路136、加減器138、閂鎖電路142以及數位類比轉換電路144。加減器138耦接控制邏輯電路136。閂鎖電路142耦接加減器138與時 間計數單元130。閂鎖電路142可包括多個邊緣閂鎖的D型正反器。數位類比轉換電路144耦接閂鎖電路142。控制邏輯電路136接收並根據比較訊號G1、G2來提供邏輯控制訊號ACT與邏輯控制訊號VAL。加減器138根據邏輯控制訊號ACT、VAL與數位訊號VK來進行運算而產生輸出訊號Vsum。
下述的表1為各種邏輯狀態的真值表，關於控制邏輯電路136與加減器138所進行的轉換程序請參看表1。
數位訊號VK可為一個8位元的數值。可依據邏輯控制訊號ACT的邏輯數值來進行加法或是減法的運作，例如ACT的邏輯數值“0”是表示Vsum=VK+VAL，ACT的邏輯數值“1”是表示Vsum=VK-VAL。當閘極分壓Ginv在下降緣且低於0V(時間點A4或A8)時，時間計數單元 130停止計數時間，且發出時間控制訊號Tend至閂鎖電路142，閂鎖電路142儲存輸出訊號Vsum並產生數位訊號VK。
接著，數位類比轉換電路144根據數位訊號VK產生類比型式的電壓參考訊號Vref，進而將電壓參考訊號Vref輸出至直流電壓轉換器150。最後，直流電壓轉換器150根據電壓參考訊號Vref調整輸出電壓VOUT，進而也調整到閘極脈波訊號VG的高準位VGH。另外，直流電壓轉換器150可以是升壓器、或是降壓轉換器(low dropout regulator；LDO)與電荷幫浦(charge pump)的組合電路。
基於上述，本發明實施例採用監控閘極分壓而非監控溫度，可用來改善TFT型式面板的性能隨時間劣化的問題。另一方面，本發明實施例根據閘極分壓來提供電壓參考訊號，在實作上較為可行。由於不使用熱敏電阻，還可降低因熱敏電阻的開發難度，並可減少開發時間。
圖5為依據本發明一實施例之電壓補償方法的流程圖。請合併參閱圖3和圖5。
如步驟S501所示，表示顯示裝置處在上電的情況。接著如步驟S503所示，判斷電源啟動是否完成。倘若“否”，則回到步驟S501；倘若“是”，則進入步驟S505。
在步驟S505，判斷是否開啟補償高準位VGH的功能。倘若“否”，則進入步驟S507，而且不補償高準位VGH；倘若“是”，則進入步驟S509。
在步驟S509，判斷閘極分壓Ginv是否大於0.2V，倘 若“否”，則對步驟S505；倘若“是”，則進入步驟S511。請注意，0.2V只是一個實施例的臨限值，本發明不限定於此。
在步驟S511，時間計數單元130開始時間計數。接著，如步驟S513所示，產生比較訊號G1和G2。接著，如步驟S515所示，處理單元140的控制邏輯機制開始處理比較訊號G1和G2。接著，如步驟S517所示，在閘極分壓Ginv低於0V之後，處理單元140產生電壓參考訊號Vref，以用來調升或調降高準位VGH的準位值。然後，可再回到步驟S505，執行另一次關於步驟S505至步驟S517的流程。
基於上述實施例所揭示的內容，可以彙整出一種通用的電壓補償方法。更清楚來說，圖6為依據本發明一實施例之電壓補償方法的流程圖。為了方便說明，請合併參閱圖2和圖6，本實施例之電壓補償方法可以包括以下步驟。
如步驟S601所示，根據閘極分壓Ginv與預設參考電壓Vref20及/或預設參考電壓Vref80提供比較結果。
接著如步驟S603所示，根據閘極分壓Ginv提供多個不同時間點的時間控制訊號T1、T2、Tend。
接著如步驟S605所示，根據這些時間控制訊號T1、T2、Tend與比較結果來提供電壓參考訊號Vref至直流電壓轉換器150，從而使直流電壓轉換器150據以調整輸出電壓VOUT。
綜上所述，本發明利用不同時間點判斷閘極分壓(閘 極脈波訊號)在上升緣/下降緣的電壓情況，因此可以調整關聯閘極驅動電路的輸出電壓。再者，本發明非監控溫度，可以改善TFT型式面板的性能隨時間劣化的問題。另一方面，本發明在顯示裝置中不使用熱敏電阻，可降低因熱敏電阻的開發難度，並可減少開發時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧顯示裝置
20‧‧‧面板閘極驅動電路
30‧‧‧面板
100、100A‧‧‧電壓補償電路
110‧‧‧分壓單元
112、114‧‧‧電阻
120‧‧‧比較單元
122、124‧‧‧比較器
130‧‧‧時間計數單元
132、134‧‧‧閘控D型正反器
140‧‧‧處理單元
150‧‧‧直流電壓轉換器
160‧‧‧面板
170‧‧‧閘極驅動電路
180‧‧‧時序控制器
190‧‧‧電壓位準移位器
200‧‧‧電源管理積體電路
ACT、VAL‧‧‧邏輯控制訊號
A1~A8‧‧‧時間點
D‧‧‧輸入端
E‧‧‧致能端
GD1、GD2、GDM‧‧‧閘極驅動器
Ginv‧‧‧閘極分壓
G1、G2‧‧‧比較訊號
PMIC‧‧‧電源管理IC
RNTC‧‧‧熱敏電阻
R1、R2‧‧‧電阻
SD1、SD2、SDN‧‧‧源極驅動器
SX‧‧‧比較結果
S501~S517‧‧‧本發明一實施例之直流對直流控制方法的各步驟
S601~S605‧‧‧本發明一實施例之直流對直流控制方法的各步驟
TCON‧‧‧時序控制器
T1、T2、Tend‧‧‧時間控制訊號
VDD‧‧‧工作電壓
VG‧‧‧閘極脈波訊號
VGH‧‧‧高準位
VK‧‧‧數位訊號
VOUT‧‧‧輸出電壓
Vref‧‧‧電壓參考訊號
Vref20、Vref80‧‧‧預設參考電壓
Vsum‧‧‧輸出訊號
VSS‧‧‧低準位
VT‧‧‧溫度訊號
下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。
圖1為習知之顯示裝置的功能方塊示意圖。
圖2為依據本發明一實施例之電壓補償電路的架構示意圖。
圖3為依據本發明另一實施例之電壓補償電路的電路方塊圖。
圖4為圖3之電壓補償電路的相關訊號的時序圖。
圖5為依據本發明一實施例之電壓補償電路的流程圖圖。
圖6為依據本發明一實施例之電壓補償方法的流程圖圖。
100‧‧‧電壓補償電路
110‧‧‧分壓單元
112、114‧‧‧電阻
120‧‧‧比較單元
130‧‧‧時間計數單元
140‧‧‧處理單元
150‧‧‧直流電壓轉換器
160‧‧‧面板
170‧‧‧閘極驅動電路
180‧‧‧時序控制器
190‧‧‧電壓位準移位器
200‧‧‧電源管理積體電路
Ginv‧‧‧閘極分壓
SX‧‧‧比較結果
T1、T2、Tend‧‧‧時間控制訊號
VG‧‧‧閘極脈波訊號
VGH‧‧‧高準位
VOUT‧‧‧輸出電壓
Vref‧‧‧電壓參考訊號
Vref20、Vref80‧‧‧預設參考電壓
VSS‧‧‧低準位

Claims (14)

  1. 一種顯示裝置之電壓補償電路，該顯示裝置包括一直流電壓轉換器、一電壓位準移位器，且該顯示裝置之一面板上設置一閘極驅動電路，該電壓補償電路包括：一分壓單元，耦接該閘極驅動電路，且提供一閘極分壓；一比較單元，耦接該分壓單元，且接收該閘極分壓與至少一預設參考電壓，以提供至少一個比較結果；一時間計數單元，耦接該分壓單元，依據該閘極分壓提供多個不同時間點的時間控制訊號；以及一處理單元，耦接該比較單元與該時間計數單元，根據該些時間控制訊號與該比較結果來提供一電壓參考訊號至該直流電壓轉換器，從而使該直流電壓轉換器據以調整關聯該閘極驅動電路的輸出電壓。
  2. 如申請專利範圍第1項所述之顯示裝置之電壓補償電路，其中該預設參考電壓包括一第一預設參考電壓與一第二預設參考電壓。
  3. 如申請專利範圍第2項所述之顯示裝置之電壓補償電路，其中該比較單元包括：一第一比較器，具有一第一輸入端、一第二輸入端與一第一輸出端，該第一輸入端接收該閘極分壓，該第二輸入端接收該第一預設參考電壓；以及一第二比較器，具有一第三輸入端、一第四輸入端與一第二輸出端，該第三輸入端接收該第二預設參考電壓， 該第四輸入端接收該閘極分壓。
  4. 如申請專利範圍第3項所述之顯示裝置之電壓補償電路，其中該第一預設參考電壓小於該第二預設參考電壓。
  5. 如申請專利範圍第1項所述之顯示裝置之電壓補償電路，其中該處理單元包括：一第一D型正反器，耦接該第一輸出端與該時間計數單元，提供一第一比較訊號；以及一第二D型正反器，耦接該第二輸出端與該時間計數單元，提供一第二比較訊號。
  6. 如申請專利範圍第5項所述之顯示裝置之電壓補償電路，其中該時間計數單元分別提供該些時間控制訊號中的一第一時間控制訊號與一第二時間控制訊號至該第一D型正反器與該第二D型正反器。
  7. 如申請專利範圍第5項所述之顯示裝置之電壓補償電路，其中該處理單元更包括：一控制邏輯電路，接收並根據該第一比較訊號與該第二比較訊號來提供一第一邏輯控制訊號與一第二邏輯控制訊號；一加減器，耦接該控制邏輯電路；一閂鎖電路，耦接該加減器與該時間計數單元，以提供一數位訊號；以及一數位類比轉換電路，耦接該閂鎖電路，根據該數位訊號產生該電壓參考訊號； 其中該加減器根據該第一邏輯控制訊號、該第二邏輯控制訊號與該數位訊號進行運算。
  8. 如申請專利範圍第7項所述之顯示裝置之電壓補償電路，其中該閂鎖電路包括多個D型正反器。
  9. 如申請專利範圍第7項所述之顯示裝置之電壓補償電路，其中該閂鎖電路根據該些時間控制訊號中的一第三時間控制訊號與該加減器的一輸出訊號來產生該數位訊號。
  10. 一種電壓補償方法，適用在一顯示裝置，該顯示裝置包括一直流電壓轉換器、一電壓準位移位器，且該顯示裝置之一面板上設置一閘極驅動電路，該電壓補償方法：根據一閘極分壓與至少一預設參考電壓提供至少一個比較結果；根據該閘極分壓提供多個不同時間點的時間控制訊號；以及根據該些時間控制訊號與該比較結果來提供一電壓參考訊號至該直流電壓轉換器，從而使該直流電壓轉換器據以調整關聯該閘極驅動電路的輸出電壓。
  11. 如申請專利範圍第10項所述之電壓補償方法，其中該預設參考電壓包括一第一預設參考電壓與一第二預設參考電壓。
  12. 如申請專利範圍第11項所述之電壓補償方法，其中該第一預設參考電壓小於該第二預設參考電壓。
  13. 如申請專利範圍第10項所述之電壓補償方法，其 中根據該閘極分壓提供多個不同時間點的時間控制訊號的步驟包括：提供一第一時間控制訊號與一第二時間控制訊號，並且該第一時間控制訊號與該第二時間控制訊號用來閂鎖該比較結果。
  14. 如申請專利範圍第13項所述之電壓補償方法，其中根據該閘極分壓提供多個不同時間點的時間控制訊號的步驟更包括：提供一第三時間控制訊號，並且該第三時間控制訊號用來閂鎖該電壓參考訊號在轉換成類比形式前的一數位訊號。
TW101127064A 2012-07-26 2012-07-26 電壓補償電路及其操作方法 TWI467557B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101127064A TWI467557B (zh) 2012-07-26 2012-07-26 電壓補償電路及其操作方法
CN201210350649.7A CN103578393B (zh) 2012-07-26 2012-09-20 显示装置的电压补偿电路及电压补偿方法
US13/784,837 US9269326B2 (en) 2012-07-26 2013-03-05 Voltage compensation circuit and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101127064A TWI467557B (zh) 2012-07-26 2012-07-26 電壓補償電路及其操作方法

Publications (2)

Publication Number Publication Date
TW201405530A TW201405530A (zh) 2014-02-01
TWI467557B true TWI467557B (zh) 2015-01-01

Family

ID=49994419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127064A TWI467557B (zh) 2012-07-26 2012-07-26 電壓補償電路及其操作方法

Country Status (3)

Country Link
US (1) US9269326B2 (zh)
CN (1) CN103578393B (zh)
TW (1) TWI467557B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630591B (zh) * 2017-05-11 2018-07-21 友達光電股份有限公司 顯示裝置及其保護電路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104361851B (zh) * 2014-11-27 2017-06-16 上海斐讯数据通信技术有限公司 显示屏的刷新方法、***及显示屏控制器
CN105096807B (zh) * 2015-09-06 2017-09-29 京东方科技集团股份有限公司 时序控制单元、显示面板及驱动方法、显示装置
TWI579821B (zh) * 2015-09-15 2017-04-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之驅動電路
CN105139824B (zh) * 2015-10-16 2018-02-06 重庆京东方光电科技有限公司 栅极驱动器及其配置***和调节配置方法
KR102436554B1 (ko) * 2015-10-29 2022-08-26 엘지디스플레이 주식회사 전원 제어장치 및 그 제어방법과 이를 포함한 유기발광 표시장치
TWI612508B (zh) * 2016-07-22 2018-01-21 友達光電股份有限公司 顯示裝置及其資料驅動器
KR102609948B1 (ko) * 2016-09-30 2023-12-04 엘지디스플레이 주식회사 표시 패널 구동 유닛, 이의 구동 방법, 및 이를 포함하는 표시 장치
CN106409260B (zh) * 2016-11-17 2019-04-26 京东方科技集团股份有限公司 电压补偿电路及其电压补偿方法、显示面板及显示装置
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
CN112017608B (zh) * 2020-09-01 2022-11-04 Tcl华星光电技术有限公司 液晶显示器及其电压调节方法
KR20230085321A (ko) * 2021-12-07 2023-06-14 주식회사 엘엑스세미콘 디스플레이패널 구동을 위한 게이트구동장치
CN114220372B (zh) * 2021-12-15 2024-01-19 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368612B (en) * 1995-07-18 1999-09-01 Sony Corp Peak hold circuit, solid state imaging apparatus using the same, camera having the solid state imaging apparatus, and method for selecting a peak value of pixel signals generated by the solid state imaging apparatus
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
US20110205250A1 (en) * 2010-02-23 2011-08-25 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display and Driving Method Thereof
TW201211970A (en) * 2010-09-09 2012-03-16 Au Optronics Corp Compensation circuit of gate driving pulse signal and display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929431B2 (ja) * 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP4661412B2 (ja) * 2005-07-11 2011-03-30 三菱電機株式会社 液晶パネルの駆動方法および液晶表示装置
KR100916866B1 (ko) * 2005-12-01 2009-09-09 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법
DE102006060049B4 (de) 2006-06-27 2010-06-10 Lg Display Co., Ltd. Flüssigkristallanzeige und Ansteuerungsverfahren
JP4346636B2 (ja) 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置
TW200849784A (en) * 2007-06-12 2008-12-16 Vastview Tech Inc DC-DC converter with temperature compensation circuit
TWI434254B (zh) 2010-06-23 2014-04-11 Au Optronics Corp 閘極脈衝調變電路及其削角調變方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368612B (en) * 1995-07-18 1999-09-01 Sony Corp Peak hold circuit, solid state imaging apparatus using the same, camera having the solid state imaging apparatus, and method for selecting a peak value of pixel signals generated by the solid state imaging apparatus
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
US20110205250A1 (en) * 2010-02-23 2011-08-25 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display and Driving Method Thereof
TW201211970A (en) * 2010-09-09 2012-03-16 Au Optronics Corp Compensation circuit of gate driving pulse signal and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630591B (zh) * 2017-05-11 2018-07-21 友達光電股份有限公司 顯示裝置及其保護電路

Also Published As

Publication number Publication date
CN103578393A (zh) 2014-02-12
TW201405530A (zh) 2014-02-01
CN103578393B (zh) 2016-01-20
US9269326B2 (en) 2016-02-23
US20140028652A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
TWI467557B (zh) 電壓補償電路及其操作方法
US9673806B2 (en) Gate driver and display device including the same
US20140168041A1 (en) Reference voltage generator of gate driving circuit and reference voltage generating method
US20150179128A1 (en) Gate driver and display apparatus
TWI524225B (zh) 觸控螢幕控制器、觸控螢幕控制方法、及其顯示系統
KR102271488B1 (ko) 전압 공급부와 이를 포함한 표시장치
US20080143697A1 (en) Drive voltage control device
JP2016143059A (ja) 表示装置
KR20080048299A (ko) 액정 표시 장치
WO2018188312A1 (zh) 用于显示面板的放电控制电路和方法以及显示装置
TWI385903B (zh) 可防止閉鎖現象之電壓產生裝置及其方法
KR102422744B1 (ko) 표시장치 및 그의 구동방법
US9430982B2 (en) Display apparatus
KR101624314B1 (ko) 전압 조정 회로 및 이에 관한 액정 표시 장치
CN105679227B (zh) 显示装置及栅极驱动电路的供应电压的提供方法
TWI498867B (zh) 影像顯示系統、感測電路與感測並補償電晶體之臨界電壓偏移之方法
TWI433087B (zh) 非晶矽閘極驅動器之控制電路板
EP2717253A1 (en) Drive device for liquid crystal display device, and liquid crystal display device
KR102385627B1 (ko) 전원공급부와 이를 이용한 표시장치 및 이의 구동방법
JP4365875B2 (ja) 温度補償回路を有するｄｃ−ｄｃコンバータ
US10964285B2 (en) Driver chip of a display panel with high resolution display
TWI662527B (zh) 顯示幕電源控制方法、裝置、儲存介質及電子設備
JP2017143657A (ja) スイッチング電源回路、負荷駆動装置、液晶表示装置
WO2019127789A1 (zh) Pmic开机时序电路及pmic开机时序确定方法
TW202022828A (zh) 脈波產生電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees