CN114220372B - 电平转换电路、电源集成电路、显示装置和电平转换方法 - Google Patents
电平转换电路、电源集成电路、显示装置和电平转换方法 Download PDFInfo
- Publication number
- CN114220372B CN114220372B CN202111537986.2A CN202111537986A CN114220372B CN 114220372 B CN114220372 B CN 114220372B CN 202111537986 A CN202111537986 A CN 202111537986A CN 114220372 B CN114220372 B CN 114220372B
- Authority
- CN
- China
- Prior art keywords
- circuit
- control signal
- timer
- receiving port
- vghd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000003111 delayed effect Effects 0.000 claims abstract description 49
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000001934 delay Effects 0.000 description 5
- 102100029361 Aromatase Human genes 0.000 description 2
- 101000919395 Homo sapiens Aromatase Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本申请提供了一种电平转换电路、电源集成电路、显示装置和电平转换方法,其中,电平转换电路应用于显示装置,显示装置包括控制芯片,电平转换电路包括:信号接收端口,信号接收端口用于接收控制芯片发出的控制信号;计时器,计时器的一端与信号接收端口连接,当信号接收端口接收到控制信号时,计时器开始计时,若计时器的计时满足预设时间,则计时器输出延时后的控制信号;转换子电路,转换子电路与计时器的另一端连接,用于将计时器延时后的控制信号的电压转换至VGHD并输出。本申请实施例通过在转换电路中增加计时器对控制信号进行延时,再通过转换子电路转换VGHD并输出,解决了现有的电平转换电路无法输出VGHD电压的问题。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种电平转换电路、电源集成电路、显示装置和电平转换方法。
背景技术
在现在的科技发展中,不同的电子产品可能涉及不同需求的输入电压,一般通过电平转换电路将扫描信号由高电平状态转换为低电平状态、或由低电平状态转换为高电平状态。现有的部分显示面板由于GOA电路的需求,需要电平转换电路输出VGHD电压。
但是,现有的电平转换电路无法输出VGHD电压,需要外加延迟电路,将VGH通过延迟电路转换为VGHD,使得成本增加。
发明内容
本申请实施例提供一种电平转换电路、电源集成电路、显示装置和电平转换方法,解决了现有的电平转换电路无法输出VGHD电压的问题。
本申请实施例提供一种电平转换电路,应用于显示装置,所述显示装置包括控制芯片,所述电平转换电路包括:
信号接收端口,所述信号接收端口用于接收所述控制芯片发出的控制信号;
计时器,所述计时器的一端与所述信号接收端口连接,当所述信号接收端口接收到所述控制信号时,所述计时器开始计时,若所述计时器的计时满足预设时间,则所述计时器输出延时后的所述控制信号;
转换子电路,所述转换子电路与所述计时器的另一端连接,用于将所述计时器延时后的所述控制信号的电压转换至VGHD并输出。
可选的,所述转换子电路包括第一支路和输出端,所述第一支路包括第一MOS管,所述第一MOS管的栅极与所述计时器的第一端连接,所述第一MOS管的源极与高压电平连接,所述第一MOS管的漏极与所述输出端连接,所述计时器的第二端与所述输出端连接。
可选的,所述转换子电路还包括第二支路,所述第二支路包括第二MOS管,所述第二MOS管的栅极与所述计时器的第三端连接,所述第二MOS管的源极与低压电平连接,所述第二MOS管的漏极与所述输出端连接,所述计时器的第二端与所述输出端连接;
当所述第一MOS管断开时,所述第二MOS管导通,将所述控制信号的电压转换至低压电平后输出。
可选的,所述转换子电路还包括寄存器,所述寄存器与所述计时器电连接,用于配置所述计时器的预设时间。
本申请实施例还提供一种电平转换电路,应用于显示装置,所述显示装置包括控制芯片,所述电平转换电路包括:
信号接收端口,所述信号接收端口用于接收所述控制芯片延时后的控制信号;
转换子电路,所述转换子电路与所述信号接收端口电连接,用于将所述延时后的控制信号的电压转换至VGHD并输出。
本申请实施例还提供一种电源集成电路,所述电源集成电路包括:
电平转换电路,如上述任一项所述电平转换电路,所述电平转换电路用于输出VGHD;
P-Gamma芯片,所述P-Gamma芯片用于输出伽马信号;
电源管理电路,所述电源管理电路与所述电平转换电路电连接,用于输出逻辑电平和参考电平至所述电平转换电路;所述电源管理电路与所述P-Gamma芯片电连接,用于为所述P-Gamma芯片提供电源。
本申请实施例还提供一种显示装置,所述显示装置包括:
显示面板;
电源集成电路,如上述所述的电源集成电路,所述电源集成电路与所述显示面板电连接。
本申请实施例还提供一种电平转换方法,应用于显示装置,所述显示装置包括依次电连接的显示面板、电平转换电路和控制芯片,其中,所述电平转换电路包括信号接收端口、计时器和转换子电路,所述电平转换方法包括:
控制所述信号接收端口接收所述控制芯片发出的控制信号;
当所述信号接收端口接收到所述控制信号时,控制所述计时器开始计时,若所述计时器的计时满足预设时间,则控制所述计时器输出延时后的所述控制信号;
控制所述转换子电路将所述延时后的控制信号的电压转换至VGHD并输出。
本申请实施例还提供一种电平转换方法,应用于显示装置,所述显示装置包括依次电连接的显示面板、电平转换电路和控制芯片,其中,所述电平转换电路包括信号接收端口和转换子电路,所述电平转换方法包括:
控制控制芯片将控制信号延时预设时间后输出;
控制所述信号接收端口接收所述控制芯片延时后的控制信号;
控制所述转换子电路将所述延时后的控制信号的电压转换至VGHD并输出。
可选的,在所述控制控制芯片将控制信号延时预设时间后输出之前,还包括:
识别所述显示面板的接口类型,并根据所述接口类型设置所述控制信号延时的预设时间。
本申请的有益效果在于:本申请实施例提供的电平转换电路包括依次电连接的信号接收端口、计时器和转换子电路,当信号接收端口接收控制芯片发出的控制信号时,计时器开始计时,当计时器计时满足预设时间后则输出延时后的控制信号,并将延时后的控制信号的电压通过转换子电路转换成VGHD并输出,本申请实施例通过在转换电路中增加计时器对控制信号先进行延时后再通过转换子电路转换VGHD并输出,解决了现有的电平转换电路无法输出VGHD电压的问题。且相比于现有技术,本申请实施例不需要再外加延迟电路,使得电路更加简单,节省了成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对本领域技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
为了更完整地理解本申请及其有益效果,下面将结合附图来进行说明。其中,在下面的描述中相同的附图标号表示相同部分。
图1为本实施例提供的电平转换电路的第一种结构示意图;
图2为图1所示的电平转换电路中VGHD电压和VGH电压的波形示意图。
图3为本实施例提供的电平转换电路的第二种结构示意图;
图4为本实施例提供的显示装置的结构示意图;
图5为本实施例提供的电平转换方法的第一种流程示意图;
图6为本实施例提供的电平转换方法的第二种流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
现有的显示面板需要兼容IPS屏或者其他高刷新率屏,且部分显示面板由于GOA电路的需求,需要电源管理端输出VGHD电压。现有的电平转换电路无法输出VGHD电压,需要外加延迟电路,而延迟电路的延迟时间由硬件设计确定,更改延迟时间会比较复杂,而且本身BOM成本又比较高,因此会导致成本增高。另延迟电路也会导致高低电平的转换存在一定的误差,而高低电平转换的稳定性对显示面板的显示质量具有很大影响。
因此,为了解决上述问题,本申请提出了一种电平转换电路、电源集成电路、显示装置和电平转换方法。下面结合附图和实施方式对本申请作进一步说明。
请参阅图1,图1为本实施例提供的电平转换电路的第一种结构示意图,本申请实施例提供一种电平转换电路100,应用于显示装置,显示装置包括控制芯片,电平转换电路100包括信号接收端口10、计时器20和转换子电路30,计时器20的一端与信号接收端口10连接,计时器20的另一端与转换子电路30连接。
其中,信号接收端口10用于接收控制芯片发出的控制信号。当信号接收端口10接收到控制信号时,计时器20开始计时,若计时器20的计时满足预设时间,则计时器20输出延时后的控制信号。用于将计时器20延时后的控制信号的电压转换至VGHD并输出。本申请实施例通过在转换电路中增加计时器20对控制信号先进行延时后在通过转换子电路30转换VGHD并输出,解决了现有的电平转换电路100无法输出VGHD电压的问题。且相比于现有技术,本申请实施例不需要再外加延迟电路,使得电路更加简单,节省了成本。且本实施例通过计时器20对控制信号的延时时间进行控制,使得高低电平的转换更加准确,另通过计时器20控制控制信号的延时时间,不需要根据延时时间的改变更改硬件,进一步的减小了成本。
转换子电路30包括第一支路311和输出端330,第一支路311包括第一MOS管311,第一MOS管311的栅极与计时器20的第一端连接,第一MOS管311的源极与高压电平VGH连接,第一MOS管311的漏极与输出端330连接,计时器20的第二端与输出端330连接。当控制芯片发送控制信号至信号接收端口10时,计时器20开始计时,当计时器20的计时满足预设时间后,计时器20输出延时预设时间后的控制信号,并导通转换子电路30中第一MOS管311的栅极与信号接收端口10,以使控制信号的电压域转换至VGHD后通过输出端330输出。
其中,需要说明的是,该电平转换电路100可应用于多个信号接收端口10接收控制信号时,并多个输出端330输出信息的情况。其中,接收控制信号的信号接收端口10的数量少于输出信息的输出端330。
示例性的,当两个信号接收端口10分别接收到的控制信号可以是CPV1和CPV2时,输出端330输出为CK1、CK2、CK3、CK4、CK5、CK6、CK7和CK8。当信号接收端口10接收到的控制信号可以是LC时,输出端330输出为LC1和LC2。
可以理解的是,当显示屏需要输出VGH电平时,可以设置计时器20的预设时间为0,则当控制芯片发送控制信号至信号接收端口10时,计时器20直接导通转换子电路30中第一MOS管311的栅极与信号接收端口10,以使控制信号的电压域转换至VGH后通过输出端330输出。本申请实施例提供的电平转换电路100既可以将控制信号的电压转至VGHD输出,也可以将控制信号的电压转至VGH输出,实现了LS_OUT的功能复用,节省了LS_OUT端口。
需要说明的是,VGHD电压值和VGH电压值相等,只是VGHD上升的时间相对VGH会有延时。具体可见图2,图2为图1所示的电平转换电路100中VGHD电压和VGH电压的波形示意图。在一些实施例中,VGHD上升的时间相对VGH的延时在20ms~200ms。具体延时时间需要根据不同的显示面板进行设置,在此不作具体的限定,只需能满足输出显示面板所需的VGHD即可。
在一些实施例中,转换子电路30还包括第二支路320,第二支路320包括第二MOS管321,第二MOS管321的栅极与计时器20的第三端连接,第二MOS管321的源极与低压电平VGL连接,第二MOS管321的漏极与输出端330连接,计时器20的第二端与输出端330连接;当第一MOS管311断开,第二MOS管321导通,将控制信号的电压转换至低压电平VGL后输出。当显示屏需要输出VGL电平时,可以设置计时器20的预设时间为0,则当控制芯片发送控制信号至信号接收端口10时,计时器20直接导通转换子电路30中第二MOS管321的栅极与信号接收端口10,并断开第一MOS管311的栅极与信号接收端口10,以使控制信号的电压域转换至VGL后通过输出端330输出。本申请实施例提供的电平转换电路100可以将控制信号的电压转至VGHD输出,也可以将控制信号的电压转至VGH输出,也可以将控制信号的电压转至VGL输出,实现了LS_OUT的功能复用,节省了LS_OUT端口,兼容了IPS屏或者其他高刷新率屏。
转换子电路30还包括寄存器50,寄存器50与计时器20电连接,用于设置计时器20的预设时间。即不同的显示面板会需要不同的VGHD电压,而不同的VGHD电压需要对VGH延时不同的预设时间,才能输出显示面板所需的VGHD。本申请实施例通过寄存器50存储对应的预设时间后,当对应不同的显示面板时,则计时器20输出不同的预设时间至计时器20,以此对控制信号进行预设时间的延时,在通过第一MOS管311与信号接收端口10接通后输出VGHD电压。本申请实施例通过寄存器50更改不同的预设时间,相对于现有技术,寄存器50更改预设时间的设计使得操作更加灵活方便,且使得对应的硬件更加简单,成本降低。
请继续参阅图3,图3为本实施例提供的电平转换电路的第二种结构示意图。本申请实施例还提供一种电平转换电路100,电平转换电路100应用于显示装置,显示装置包括控制芯片,电平转换电路100包括信号接收端口10和转换子电路30,信号接收端口10用于接收控制芯片延时后的控制信号,转换子电路30与信号接收端口10电连接,用于将延时后的控制信号的电压转换至VGHD并输出。其中,转换子电路30为上述任一项所述的转换子电路30,详细情况请见上述,在此不再赘述。
控制芯片可以为SOC或TCON IC。其中,SOC是System on Chip的缩写,直译为“芯片级***”,通常简称“片上***”。TCON IC为逻辑板,也叫屏驱动板,为中心控制板。控制芯片由多个具有特定功能的集成电路组合在一个芯片上形成的***或产品,其中包含完整的硬件***及其承载的嵌入式软件。通过控制芯片设置控制信号的延时,可以不需要额外增加延时电路,减小了硬件设施,使得成本降低。
可以理解的是,若显示面板需要VGH电压,则控制芯片直接输出控制信号至信号接收端口10,以使第一MOS管311与信号接收端口10接通后输出VGH电压。需要说明的是,控制信号的延时时间需要根据不同的显示面板进行设置,在此不作具体地限定,根据实际情况进行设置,只需要满足输出显示面板所需的电压即可。
其中,需要说明的是,该电平转换电路100可应用于一个信号接收端口10接收控制信号时,并一个输出端330输出信息的情况。其中,接收控制信号的信号接收端口10的数量等于输出信息的输出端330。
示例性的,当一个信号接收端口10接收到的控制信号可以是STV时,输出端330输出为STV。当一个信号接收端口10接收到的控制信号可以是ST时,输出端330输出为ST。当一个信号接收端口10接收到的控制信号可以是Blink时,输出端330输出为Blink。或当一个信号接收端口10接收到的控制信号可以是Reset时,输出端330输出为Reset。
请继续参阅图4,图4为本实施例提供的显示装置的结构示意图。本申请实施例还提供一种电源集成电路1000,该电源集成电路1000包括电平转换电路100、P-Gamma芯片300和电源管理电路200。其中,电平转换电路100为上述任一项所述的电平转换电路100,具体情况见上述,在此不再赘叙。
电平转换电路100用于输出VGHD,在一些实施例中,电平转换电路100还用于输出GOA信号,P-Gamma芯片300用于输出伽马信号。电源管理电路200与电平转换电路100电连接,用于输出逻辑电平和参考电平至电平转换电路100。电源管理电路200与P-Gamma芯片300电连接,用于为P-Gamma芯片300提供电源。
本申请实施例通过电源集成电路1000上集成电平转换电路100、P-Gamma芯片300和电源管理电路200,可以实现多个功能,且使得电源集成电路1000更加简单、轻便化。
请继续参阅图4,本申请实施例还提供一种显示装置1,显示装置1包括显示面板2000、电源集成电路1000和控制芯片3000。其中,控制芯片3000与电平转换电路100电连接,为电平转换电路100输入控制信号。电源集成电路1000与所述显示面板2000电连接,且电源集成电路1000为上述任一项所述的电源集成电路1000,具体情况见上述,在此不再赘叙。
请继续参阅图5,图5为本实施例提供的电平转换方法的第一种流程示意图。本申请实施例还提供一种电平转换方法,该方法应用于显示装置1,显示装置1包括依次电连接的显示面板2000、控制芯片3000和电平转换电路100,其中,电平转换电路100包括信号接收端口10、计时器20和转换子电路30,显示装置1的具体情况见上述,在此不再赘叙。电平转换方法的具体流程如下:
101、控制信号接收端口接收控制芯片发出的控制信号。
信号接口端接收控制芯片3000发出的控制信号,其中,控制信号可以是CPV1和CPV2,控制信号也可以是LC。
102、当信号接收端口接收到控制信号时,控制计时器开始计时。若计时器的计时满足预设时间,则控制计时器输出延时后的控制信号。
当信号接收端口10接收到控制信号时,控制计时器20开始计时,以使控制信号进行延时。若计时器20的计时满足预设时间,则控制计时器20输出延时后的控制信号。需要说明的是,预设时间根据不同的显示面板2000的实际情况设置,在此不作具体的限制。
可以理解的是,在对控制信号进行延时时,需要先识别显示面板2000的接口类型,并根据接口类型设置控制信号延时的预设时间。示例性的,当显示面板2000需要接收VGH电压时,需要控制计时器20计时时间为0。
103、控制转换子电路将延时后的控制信号的电压转换至VGHD并输出。
当计时器20计时满足预设时间后,计时器20输出延时后的控制信号,以使得转换子电路30与计时器20导通,进而通过转换子电路30将延时后的控制信号的电压转换至VGHD,并通过输出口输出。
需要说明的是,该电平转换方法可应用于多个信号接收端口10接收控制信号时,并多个输出端330输出信息的情况。其中,接收控制信号的信号接收端口10的数量少于输出信息的输出端330。
请继续参阅图6,图6为本实施例提供的电平转换方法的第二种流程示意图。本申请实施例还提供一种电平转换方法,该方法应用于显示装置1,显示装置1包括依次电连接的显示面板2000、控制芯片3000和电平转换电路100,其中,电平转换电路100包括信号接收端口10和转换子电路30,显示装置1的具体情况见上述,在此不再赘叙。电平转换方法的具体流程如下:
201、控制控制芯片将控制信号延时预设时间后输出。
控制控制芯片3000将控制信号延时预设时间后输出。其中,设时间根据不同的显示面板2000的实际情况设置,在此不作具体的限制。
可以理解的是,在对控制信号进行延时时,需要先识别显示面板2000的接口类型,并根据接口类型设置控制信号延时的预设时间。示例性的,当显示面板2000需要接收VGH电压时,需要控制控制芯片3000将控制信号延时的时间为0。
示例性的,当一个信号接收端口10接收到的控制信号可以是STV时,输出端330输出为STV。当一个信号接收端口10接收到的控制信号可以是ST时,输出端330输出为ST。当一个信号接收端口10接收到的控制信号可以是Blink时,输出端330输出为Blink。或当一个信号接收端口10接收到的控制信号可以是Reset时,输出端330输出为Reset。
202、控制信号接收端口接收控制芯片延时后的控制信号。
控制信号接收端口10接收控制芯片3000延时后的控制信号,并将该延时后的控制信号输入至转换子电路30中第一MOS管311。
203、控制转换子电路将延时后的控制信号的电压转换至VGHD并输出。
通过转换子电路30中第一MOS管311和VGH电压端,将延时后的控制信号的电压转换至VGHD,并通过输出口输出。
需要说明的是,该电平转换方法可应用于一个信号接收端口10接收控制信号时,并一个输出端330输出信息的情况。其中,接收控制信号的信号接收端口10的数量等于输出信息的输出端330。
本申请实施例通过提供一种电平转换方法,可以根据不同的显示面板2000需要的不同电压,对其控制信号进行对应的延时,进而可以得到对应的VGHD,使得电平转换方式更加简单,且准确,提高了高低电平转换的稳定性,进而对显示面板2000的显示质量也有显著的提高。
以上对本申请实施例提供的一种电平转换电路、电源集成电路、显示装置和电平转换方法进行了详细介绍。本文中应用了具体条例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请。同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种电平转换电路,应用于显示装置,所述显示装置包括控制芯片,其特征在于,所述电平转换电路包括:
信号接收端口,所述信号接收端口用于接收所述控制芯片发出的控制信号;
计时器,所述计时器的一端与所述信号接收端口连接,当所述信号接收端口接收到所述控制信号时,所述计时器开始计时,若所述计时器的计时满足预设时间,则所述计时器输出延时后的所述控制信号;
转换子电路,所述转换子电路与所述计时器的另一端连接,用于将所述计时器延时后的所述控制信号的电压转换至VGHD并输出;
所述转换子电路包括第一支路和输出端,所述第一支路包括第一MOS管,所述第一MOS管的栅极与所述计时器的第一端连接,所述第一MOS管的源极与高压电平连接,所述第一MOS管的漏极与所述输出端连接,所述计时器的第二端与所述输出端连接;
当所述控制芯片发送所述控制信号至所述信号接收端口时,所述计时器开始计时,当所述计时器的计时满足预设时间后,所述计时器输出延时预设时间后的控制信号,并导通所述转换子电路中所述第一MOS管的栅极与所述信号接收端口,以使所述控制信号的电压域转换至VGHD后通过所述输出端输出;
当所述控制芯片发送所述控制信号至所述信号接收端口时,所述计时器直接导通所述转换子电路中所述第一MOS管的栅极与所述信号接收端口,以使所述控制信号的电压域转换至VGH后通过所述输出端输出;其中,VGHD电压值和VGH电压值相等, VGHD上升的时间相对VGH会延时。
2.根据权利要求1所述的电平转换电路,其特征在于,所述转换子电路还包括第二支路,所述第二支路包括第二MOS管,所述第二MOS管的栅极与所述计时器的第三端连接,所述第二MOS管的源极与低压电平连接,所述第二MOS管的漏极与所述输出端连接,所述计时器的第二端与所述输出端连接;
当所述第一MOS管断开时,所述第二MOS管导通,将所述控制信号的电压转换至低压电平后输出。
3.根据权利要求1所述的电平转换电路,其特征在于,所述转换子电路还包括寄存器,所述寄存器与所述计时器电连接,用于配置所述计时器的预设时间。
4.一种电平转换电路,应用于显示装置,所述显示装置包括控制芯片,其特征在于,所述电平转换电路包括:
信号接收端口,所述信号接收端口用于接收所述控制芯片延时后的控制信号;
转换子电路,所述转换子电路与所述信号接收端口电连接,用于将所述延时后的控制信号的电压转换至VGHD并输出;
当所述信号接收端口接收所述控制芯片延时后的控制信号,所述转换子电路中第一MOS管的栅极与所述信号接收端口导通,以使所述控制信号的电压域转换至VGHD后通过输出端输出;
当所述信号接收端口接收所述控制芯片的控制信号,所述转换子电路中所述第一MOS管的栅极与所述信号接收端口导通,以使所述控制信号的电压域转换至VGH后通过所述输出端输出;其中,VGHD电压值和VGH电压值相等, VGHD上升的时间相对VGH会延时。
5.一种电源集成电路,其特征在于,所述电源集成电路包括:
电平转换电路,如权利要求1-4任一项所述电平转换电路,所述电平转换电路用于输出VGHD;
P-Gamma芯片,所述P-Gamma芯片用于输出伽马信号;
电源管理电路,所述电源管理电路与所述电平转换电路电连接,用于输出逻辑电平和参考电平至所述电平转换电路;所述电源管理电路与所述P-Gamma芯片电连接,用于为所述P-Gamma芯片提供电源。
6.一种显示装置,其特征在于,所述显示装置包括:
显示面板;
电源集成电路,如权利要求5所述的电源集成电路,所述电源集成电路与所述显示面板电连接。
7.一种电平转换方法,应用于显示装置,其特征在于,所述显示装置包括电连接的显示面板、电平转换电路和控制芯片,其中,所述电平转换电路包括信号接收端口、计时器和转换子电路,所述电平转换方法包括:
控制所述信号接收端口接收所述控制芯片发出的控制信号;
当所述信号接收端口接收到所述控制信号时,控制所述计时器开始计时,若所述计时器的计时满足预设时间,则控制所述计时器输出延时后的所述控制信号;
控制所述转换子电路将所述延时后的控制信号的电压转换至VGHD并输出;
所述转换子电路包括第一支路和输出端,所述第一支路包括第一MOS管,所述第一MOS管的栅极与所述计时器的第一端连接,所述第一MOS管的源极与高压电平连接,所述第一MOS管的漏极与所述输出端连接,所述计时器的第二端与所述输出端连接;
当所述信号接收端口接收所述控制芯片延时后的控制信号,控制所述计时器开始计时,当所述计时器的计时满足预设时间后,控制所述计时器输出延时预设时间后的控制信号;
控制导通所述转换子电路中所述第一MOS管的栅极与所述信号接收端口,以使所述控制信号的电压域转换至VGHD后通过所述输出端输出;
当所述控制芯片发送所述控制信号至所述信号接收端口时,控制所述计时器直接导通所述转换子电路中所述第一MOS管的栅极与所述信号接收端口,以使所述控制信号的电压域转换至VGH后通过所述输出端输出;其中,VGHD电压值和VGH电压值相等, VGHD上升的时间相对VGH会延时。
8.一种电平转换方法,应用于显示装置,其特征在于,所述显示装置包括电连接的显示面板、电平转换电路和控制芯片,其中,所述电平转换电路包括信号接收端口和转换子电路,所述电平转换方法包括:
控制所述控制芯片将控制信号延时预设时间后输出;
控制所述信号接收端口接收所述控制芯片延时后的控制信号;
控制所述转换子电路将所述延时后的控制信号的电压转换至VGHD并输出;
当所述信号接收端口接收所述控制芯片延时后的控制信号,控制所述转换子电路中第一MOS管的栅极与所述信号接收端口导通,以使所述控制信号的电压域转换至VGHD后通过输出端输出;
当所述信号接收端口接收所述控制芯片的控制信号,控制所述转换子电路中所述第一MOS管的栅极与所述信号接收端口导通,以使所述控制信号的电压域转换至VGH后通过所述输出端输出;其中,VGHD电压值和VGH电压值相等, VGHD上升的时间相对VGH会延时。
9.根据权利要求8所述的电平转换方法,其特征在于,在所述控制所述控制芯片将控制信号延时预设时间后输出之前,还包括:
识别所述显示面板的接口类型,并根据所述接口类型设置所述控制信号延时的预设时间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111537986.2A CN114220372B (zh) | 2021-12-15 | 2021-12-15 | 电平转换电路、电源集成电路、显示装置和电平转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111537986.2A CN114220372B (zh) | 2021-12-15 | 2021-12-15 | 电平转换电路、电源集成电路、显示装置和电平转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114220372A CN114220372A (zh) | 2022-03-22 |
CN114220372B true CN114220372B (zh) | 2024-01-19 |
Family
ID=80702657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111537986.2A Active CN114220372B (zh) | 2021-12-15 | 2021-12-15 | 电平转换电路、电源集成电路、显示装置和电平转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114220372B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240004599A1 (en) * | 2022-04-26 | 2024-01-04 | Qisda (Suzhou) Co., Ltd. | Hpd circuit of display, working method, integrated circuit and electronic equipment |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63259592A (ja) * | 1987-04-16 | 1988-10-26 | セイコーエプソン株式会社 | ドライバ回路及びその駆動方法 |
CN103578393A (zh) * | 2012-07-26 | 2014-02-12 | 力智电子股份有限公司 | 显示装置的电压补偿电路及电压补偿方法 |
CN107633798A (zh) * | 2017-10-11 | 2018-01-26 | 深圳市华星光电半导体显示技术有限公司 | 电位转换电路及显示面板 |
CN108055033A (zh) * | 2018-01-09 | 2018-05-18 | 上海顺久电子科技有限公司 | 电平转换电路、集成电路芯片和电子设备 |
WO2018205479A1 (en) * | 2017-05-08 | 2018-11-15 | Boe Technology Group Co., Ltd. | An analog-to-digital conversion circuit, a pixel compensation circuit for display panel, and methods thereof |
CN108922471A (zh) * | 2018-08-02 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种电平转换电路及其工作方法、显示装置 |
CN111724751A (zh) * | 2020-06-28 | 2020-09-29 | 惠州高盛达光电技术有限公司 | 应用于显示器上的t-con驱动板 |
CN112769319A (zh) * | 2021-04-06 | 2021-05-07 | 深圳市拓尔微电子有限责任公司 | 电平转换模块、驱动电路及控制芯片 |
CN112951141A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方显示技术有限公司 | 一种驱动电路及显示面板 |
-
2021
- 2021-12-15 CN CN202111537986.2A patent/CN114220372B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63259592A (ja) * | 1987-04-16 | 1988-10-26 | セイコーエプソン株式会社 | ドライバ回路及びその駆動方法 |
CN103578393A (zh) * | 2012-07-26 | 2014-02-12 | 力智电子股份有限公司 | 显示装置的电压补偿电路及电压补偿方法 |
WO2018205479A1 (en) * | 2017-05-08 | 2018-11-15 | Boe Technology Group Co., Ltd. | An analog-to-digital conversion circuit, a pixel compensation circuit for display panel, and methods thereof |
CN107633798A (zh) * | 2017-10-11 | 2018-01-26 | 深圳市华星光电半导体显示技术有限公司 | 电位转换电路及显示面板 |
CN108055033A (zh) * | 2018-01-09 | 2018-05-18 | 上海顺久电子科技有限公司 | 电平转换电路、集成电路芯片和电子设备 |
CN108922471A (zh) * | 2018-08-02 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种电平转换电路及其工作方法、显示装置 |
CN111724751A (zh) * | 2020-06-28 | 2020-09-29 | 惠州高盛达光电技术有限公司 | 应用于显示器上的t-con驱动板 |
CN112951141A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方显示技术有限公司 | 一种驱动电路及显示面板 |
CN112769319A (zh) * | 2021-04-06 | 2021-05-07 | 深圳市拓尔微电子有限责任公司 | 电平转换模块、驱动电路及控制芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN114220372A (zh) | 2022-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101552040B (zh) | 液晶显示器的移位寄存器 | |
CN101937718B (zh) | 双向移位寄存器 | |
EP2750122A1 (en) | Gate integrated drive circuit, shift register and display screen | |
US6756957B2 (en) | Precharge method and precharge voltage gerneration circuit of signal line | |
CN110120200B (zh) | 显示装置 | |
CN108492763B (zh) | 一种移位寄存器、驱动电路及驱动方法、显示装置 | |
CN104064153A (zh) | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 | |
US9030397B2 (en) | Gate driver, driving circuit, and LCD | |
CN101609719B (zh) | 显示装置的移位寄存器 | |
CN105096803A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
CN109448656B (zh) | 移位暂存器和栅极驱动电路 | |
CN101295546A (zh) | 移位寄存器及液晶显示器 | |
US20120169581A1 (en) | Shift register and driving method thereof | |
CN109493824A (zh) | 源极驱动器、显示装置及其驱动方法 | |
CN105810167B (zh) | 移位寄存器单元电路、移位寄存器及其液晶显示器 | |
CN106782663B (zh) | 一种移位寄存器及栅极驱动电路 | |
CN108648715B (zh) | 移位暂存器、显示面板、以及移位暂存器的驱动方法 | |
US20070236270A1 (en) | Clock-pulse generator and shift register using the same | |
EP3242290A1 (en) | Pixel circuit and driving method therefor, and display device | |
CN114220372B (zh) | 电平转换电路、电源集成电路、显示装置和电平转换方法 | |
US11170677B2 (en) | Clock signal test circuit, control method thereof, display panel and test device | |
CN107633828B (zh) | 电平移位电路 | |
CN107358927B (zh) | 一种扫描驱动电路及装置 | |
EP4379702A1 (en) | Control circuit of display panel, and display device | |
CN107195281B (zh) | 一种扫描驱动电路及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |